JP4132937B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4132937B2 JP4132937B2 JP2002115243A JP2002115243A JP4132937B2 JP 4132937 B2 JP4132937 B2 JP 4132937B2 JP 2002115243 A JP2002115243 A JP 2002115243A JP 2002115243 A JP2002115243 A JP 2002115243A JP 4132937 B2 JP4132937 B2 JP 4132937B2
- Authority
- JP
- Japan
- Prior art keywords
- shielding film
- light shielding
- semiconductor layer
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶プロジェクタ等に使用される液晶表示装置およびその製造方法に関し、特に液晶表示装置に設けられた薄膜トランジスタ（以下「ＴＦＴ」ともいう）へ入射する光を遮光する構造を有する液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
プレゼンテーション、ホームシアター等に使用される高精細液晶プロジェクタに対する需要が近年高まっている。このような高精細液晶プロジェクタに使用される液晶表示装置においては、画素を構成する画素電極を画像情報に応じて薄膜トランジスタ（以下「ＴＦＴ」という）によってスイッチングして、画素電極を画素ごとにオンオフし、液晶を透過する光を制御して、レンズ等の光学素子を介してスクリーン上に拡大投影している。
【０００３】
このような液晶表示装置においては、液晶表示装置に入射する入射光、液晶表示装置に設けられたレンズ等の光学素子によって反射された反射光等が、ＴＦＴに設けられたチャネル領域へ到達すると、ＴＦＴのオフ時において光励起による光リーク電流が発生する。また、チャネル領域とソース・ドレイン領域との間に低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ、以下「ＬＤＤ領域」という）が形成されたＴＦＴにおいては、入射光、反射光等がこのＬＤＤ領域へ到達することによっても光リーク電流が発生する。このような光リーク電流が発生すると液晶パネルのコントラストが低下するために、表示品位上大きな問題になる。
【０００４】
特開２０００−２９８２９０号公報には、液晶表示装置に設けられたＴＦＴに形成されたチャネル領域およびＬＤＤ領域へ入射する光を遮光する構成が開示されている。図１７は、従来の液晶表示装置８０の断面図である。液晶表示装置８０は、透明絶縁性基板８１を備えている。透明絶縁性基板８１の上には下部遮光膜８３が設けられている。下部遮光膜８３の上には、下部遮光膜８３を覆うように形成された絶縁層を介してＴＦＴを構成する半導体層８２が設けられている。絶縁層の上には、半導体層８２を覆うようにゲート絶縁膜が形成されており、ゲート絶縁膜の上には、ゲート配線９７およびＣｓ配線９８が半導体層８２を挟むように設けられている。
【０００５】
ゲート絶縁膜の上には、第１層間絶縁膜がゲート配線９７およびＣｓ配線９８を覆うように形成されており、第１層間絶縁膜上には、上部遮光膜８８が半導体層８２、ゲート配線９７およびＣｓ配線９８を覆うように形成されている。上部遮光膜８８の上には、第２層間絶縁膜を介して液晶が形成されており、液晶の上には、対向基板が設けられている。このように、半導体層８２の下側には下部遮光膜８３が形成されており、半導体層８２の上側には上部遮光膜８８が形成されている。
【０００６】
このような構成を有する液晶表示装置８０においては、対向基板側から半導体層８２へ向かって入射する入射光Ｌ１は上部遮光膜８８によって遮光され、液晶表示装置８０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板８１側から半導体層８２へ向う戻り光Ｌ２は下部遮光膜８３によって遮光される。
【０００７】
特開２０００−３５６７８７号公報には、液晶表示装置に設けられたＴＦＴに形成されたチャネル領域およびＬＤＤ領域へ入射する光を遮光する他の構成が開示されている。図１８は、従来の他の液晶表示装置９０の断面図である。液晶表示装置９０は、透明絶縁性基板９１を備えている。透明絶縁性基板９１の上には下部遮光膜９３が設けられている。下部遮光膜９３の上には、下部遮光膜９３を覆うように形成された絶縁層を介して、ＴＦＴを構成する半導体層９２が設けられている。絶縁層の上には、半導体層９２を覆うようにゲート絶縁膜が形成されている。
【０００８】
半導体層９２の両側には、ゲート絶縁膜および絶縁層を通って下部遮光膜９３まで達しない深さを有するダミーコンタクトホール９９が形成されている。ダミーコンタクトホール９９には遮光性を有する物質が充填されている。ゲート絶縁膜の上には、ソース配線９４Ｂが第１層間絶縁膜を介して設けられている。第１層間絶縁膜の上には、ソース配線９４Ｂを覆うように第２層間絶縁膜が形成されており、第２層間絶縁膜の上には、上部遮光膜８８Ａが、半導体層９２、ダミーコンタクトホール９９およびソース配線９４Ｂを覆うように設けられている。
【０００９】
このような構成を有する液晶表示装置９０においては、図１７を参照して前述した液晶表示装置８０と同様に、透明絶縁性基板９１の反対側から半導体層９２へ向かって入射する入射光Ｌ１は上部遮光膜８８Ａによって遮光され、液晶表示装置９０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板９１側から半導体層９２へ向う戻り光Ｌ２は下部遮光膜９３によって遮光される。さらに、斜め方向から半導体層９２へ向かって入射する光Ｌ５は、ダミーコンタクトホール９９によって遮光される。
【００１０】
【発明が解決しようとする課題】
近年、高精細液晶プロジェクタにおいては、液晶表示装置に入射する光を供給する光源ランプの光強度が加速度的に増大している。このため、液晶表示装置においては、図１７および図１８を参照して前述した入射光Ｌ１および戻り光Ｌ２に加えて、散乱等によって斜めから半導体層へ入射する光、および上部遮光膜、下部遮光膜、ゲート配線、ソース配線等のメタル配線等によって多重反射して半導体層へ向かう多重反射光が強まっている。これらの散乱等によって斜めから半導体層へ入射する光および多重反射して半導体層へ向かう多重反射光が半導体層に形成されたチャネル領域およびＬＤＤ領域へ到達するために、半導体層を構成するＴＦＴのオフ時における光リーク電流が顕著に発生している。
【００１１】
図１７を参照して前述した従来の液晶表示装置８０の構成では、散乱等によって斜めから半導体層８２へ入射する光Ｌ３を遮光することができないという問題がある。
【００１２】
図１８を参照して前述した従来の液晶表示装置９０の構成では、ダミーコンタクトホール９９と下部遮光膜９３との間およびダミーコンタクトホール９９と上部遮光膜８８Ａとの間には、遮光性を有する物質が設けられていないために、上部遮光膜８８Ａ、下部遮光膜９３、ソース配線９４Ｂ等のメタル配線等によって多重反射して半導体層９２へ向かう多重反射光Ｌ６を完全に遮光することができないという問題がある。
【００１３】
本発明は係る問題を解決するためのものであり、その目的は、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層へ入射する光を完全に遮光することができる液晶表示装置およびその製造方法を提供することにある。
【００１４】
本発明の他の目的は、散乱等によって斜めから半導体層へ入射する光および上部遮光膜、下部遮光膜、メタル配線等によって多重反射して半導体層へ向かう多重反射光を遮光することができる液晶表示装置およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明に係る液晶表示装置は、複数の画素をそれぞれ構成する複数の画素電極が行方向および列方向に沿ってマトリックス状に設けられた透明基板と、前記各画素電極をそれぞれスイッチングするために前記透明基板上に形成され、それぞれが半導体層を有する複数の薄膜トランジスタと、前記薄膜トランジスタをオンオフさせるための信号を供給するために、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のゲート配線と、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って列方向に形成された複数のソース配線と、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のドレイン電極とを具備し、前記透明基板側から前記各薄膜トランジスタの半導体層へ入射する光を遮断する下部遮光膜が、前記透明基板と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜が、前記ソース配線および前記ドレイン電極と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、前記各画素電極を囲むように側面遮光膜が形成されており、該側面遮光膜が、前記各半導体層の両側にて斜め方向から前記各半導体層へ入射する光を遮断するように、前記下部遮光膜および前記配線層下遮光膜と接続されており、前記ソース配線と前記半導体層のソース領域とが前記配線層下遮光膜に形成された第１コンタクトホールを介して接続され、前記ドレイン電極と前記半導体層のドレイン領域とが前記配線層下遮光膜に形成された第２コンタクトホールを介して接続されており、前記各ドレイン電極と前記各画素電極とがそれぞれ接続されていることを特徴とし、そのことにより上記目的が達成される。
【００１７】
前記側面遮光膜は、導電性を有しており、前記下部遮光膜および前記配線層下遮光膜と電気的に接続されていてもよい。
【００１８】
前記側面遮光膜と前記下部遮光膜と前記配線層下遮光膜とは、互いに等しい電位に固定されていてもよい。
【００２１】
本発明に係る液晶表示装置の製造方法は、透明基板上に下部遮光膜を行方向および列方向に沿った格子状に形成する工程と、該下部遮光膜を覆うように第１層間絶縁膜を形成する工程と、画素を構成する液晶をスイッチングするための薄膜トランジスタを構成する半導体層を、前記透明基板側から該半導体層へ入射する光が前記下部遮光膜によって遮断されるように、前記下部遮光膜の上方の前記第１層間絶縁膜上にそれぞれ形成する工程と、前記各半導体層を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に前記各薄膜トランジスタをオンオフさせるための信号を供給する複数のゲート配線を前記下部遮光膜の上方において行方向に沿って形成する工程と、次いで、前記ゲート絶縁膜および前記ゲート配線を覆うように第２層間絶縁膜を形成する工程と、該第２層間絶縁膜と前記ゲート絶縁膜と前記第１層間絶縁膜とを通って前記下部遮光膜へ達する側面ホールを、前記各画素をそれぞれ囲むように形成する工程と、斜め方向から前記各半導体層へ入射する光を前記各半導体層の両側にて遮断する側面遮光膜を前記側面ホール内に形成するとともに、前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜を前記第２層間絶縁膜上において前記各画素に沿った格子状に形成して前記側面遮光膜と接続する工程と、前記配線層下遮光膜を覆うように第３層間絶縁膜を形成する工程と、前記第３層間絶縁膜上に、第１コンタクトホールを介して前記半導体層のソース領域に接続されたソース配線を前記下部遮光膜上において列方向に沿って形成するとともに第２コンタクトホールを介して前記半導体層のドレイン領域に接続されたドレイン電極を前記下部遮光膜上において行方向に沿って形成する工程と、前記各ソース配線および前記各ドレイン電極を覆う第４層間絶縁膜を形成する工程と、該第４層間絶縁膜上に、第３のコンタクトホールを介して前記各ドレイン電極にそれぞれ接続された画素電極を形成する工程とを包含することを特徴とし、そのことにより上記目的が達成される。
【００２２】
前記第４層間絶縁膜上に上部遮光膜を形成する工程をさらに包含していてもよい。
【００２３】
前記第１ないし第４層間絶縁膜の少なくとも１つは、誘電率が３．９よりも小さい低誘電率層間絶縁膜によって構成されていてもよい。
【００２４】
【発明の実施の形態】
本実施の形態に係る液晶表示装置は、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層へ入射する光を遮光する構造を有している。図１は、実施の形態に係る液晶表示装置５０の概略斜視図であり、図２は、その平面図である。図３は、図２に示す線ＡＡに沿った断面図であり、図４は、図２に示す線ＢＢに沿った断面図である。図５は、図２に示す線ＣＣに沿った断面図である。
【００２５】
液晶表示装置５０は、透明絶縁性基板１を備えている。透明絶縁性基板１は、例えば、石英等によって構成されている。透明絶縁性基板１の上には、マトリックス状に形成された画素を構成する画素電極と、各画素電極に沿って行方向および列方向に格子状に形成された下部遮光膜３とが設けられている。下部遮光膜３の上には、下部遮光膜３を覆うように形成された第１層間絶縁膜１２を介して、各画素電極をスイッチングするためにそれぞれ形成されたＴＦＴを構成する半導体層２が設けられている。
【００２６】
第１層間絶縁膜１２の上には、ゲート絶縁膜１１が半導体層２を覆うように形成されている。ゲート絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８とが形成されている。Ｃｓ配線１８は、半導体層２を覆うように配置されている。ゲート絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８とを覆うように第２層間絶縁膜１３が形成されている。半導体層２の両側には、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２を貫通して下部遮光膜３に到達する側面ホール６が形成されている。側面ホール６は、マトリックス状に形成された画素をそれぞれ囲むように形成されている。側面ホール６には、斜め方向から半導体層２へ向かって入射する光を遮光する側面遮光膜７が充填されている。側面遮光膜７は、導電性を有する材料によって形成されており、下部遮光膜３と電気的に接続されている。
【００２７】
第２層間絶縁膜１３の上には、メタル配線層下遮光膜５が各側面ホール６に充填された側面遮光膜７とそれぞれ接続するように、各画素電極に沿って行方向および列方向に格子状に形成されている。このように、半導体層２は、下部遮光膜３とメタル配線層下遮光膜５との間に設けられており、下部遮光膜３、メタル配線層下遮光膜５および側面遮光膜７によって実質的に完全に覆われている。
【００２８】
第２層間絶縁膜１３の上には、メタル配線層下遮光膜５を覆うように第３層間絶縁膜１４が形成されている。第３層間絶縁膜１４の上には、画素電極に表示させる画像信号を半導体層２へ供給するためのメタル配線層４が形成されている。メタル配線層４は、列方向に沿って形成されたソース配線４Ａと行方向に沿って形成されたドレイン電極４Ｂとを有している。
【００２９】
半導体層２には、ソース領域２Ｄが設けられている。ソース領域２Ｄの上には、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してソース領域２Ｄへ到達するＴＦＴソース配線コンタクトホール９が形成されている。ソース配線４Ａは、ＴＦＴソース配線コンタクトホール９を通って半導体層２に設けられたソース領域２Ｄへ向かって延伸しており、ソース領域２Ｄと接続されている。
【００３０】
半導体層２には、ドレイン領域２Ｅが設けられている。ドレイン領域２Ｅの上には、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホール１０が形成されている。ドレイン電極４Ｂは、ＴＦＴドレイン電極コンタクトホール１０を通って半導体層２に設けられたドレイン領域２Ｅへ向かって延伸しており、ドレイン領域２Ｅと接続されている。
【００３１】
半導体層２に設けられたソース領域２Ｄとドレイン領域２Ｅとの間には、チャネル領域２Ｃが設けられている。チャネル領域２Ｃとソース領域２Ｄとの間およびチャネル領域２Ｃとドレイン領域２Ｅとの間には、ＬＤＤ領域２Ｂが設けられている。ドレイン領域２Ｅの隣には、補助容量領域２Ａが設けられている。
【００３２】
ＬＤＤ領域２Ｂ、チャネル領域２Ｃ、およびソース領域２Ｄは、ソース配線４Ａの下に形成されており、ドレイン領域２Ｅおよび補助容量領域２Ａは、ドレイン電極４Ｂの下に形成されている。
【００３３】
第３層間絶縁膜１４の上には、ソース配線４Ａおよびドレイン電極４Ｂを覆うように第４層間絶縁膜１５が形成されている。第４層間絶縁膜１５の上には、上部遮光膜８が、格子状にそれぞれ形成された下部遮光膜３およびメタル配線層下遮光膜５と対向するように形成されている。第４層間絶縁膜１５の上には、上部遮光膜８を覆うように第５層間絶縁膜１６が形成されている。ドレイン電極４Ｂの上には、第５層間絶縁膜１６、上部遮光膜８および第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０が形成されている。第５層間絶縁膜１６の上には、透明電極１９が設けられている。透明電極１９は、ドレイン電極透明電極コンタクトホール２０に充填された導電性材料を介してドレイン電極４Ｂと接続されている。
【００３４】
このような構成を有する液晶表示装置５０は、以下のようにして製造される。図６ないし図１５は、本実施の形態に係る液晶表示装置５０の製造工程を説明するための図２に示す線ＣＣに沿った断面図である。図６を参照すると、石英等によって構成された透明絶縁性基板１に、ＣＶＤ法、スパッタ法等によって遮光膜を堆積させる。そして、フォトリソグラフィー工程、エッチング工程によって、堆積させた遮光膜をソース配線４Ａ（図１）およびゲート配線１７（図１）に沿って格子状にパターニングして、下部遮光膜３を形成する。
【００３５】
下部遮光膜３は、液晶表示装置５０に設けられるレンズ等の光学素子によって反射され、透明絶縁性基板１側から入射する戻り光を遮光することができる材料によって構成する。後工程において高温において処理するアニール工程が実施されることを考慮すれば、下部遮光膜３は、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒおよびそれらのシリサイド等の高融点金属またはその化合物によって構成することが好ましい。下部遮光膜３の厚みは、約２００ｎｍである。下部遮光膜３の厚みは、１００ｎｍ以上５００ｎｍ以下であればよい。
【００３６】
図７を参照すると、透明絶縁性基板１上に、ＳｉＯ2、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）等の絶縁膜を、下部遮光膜３を覆うように堆積させて、第１層間絶縁膜１２を形成する。第１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ以下である。その理由は、以下に示すとおりである。ＴＦＴを構成する半導体層２に対して下部遮光膜３がバックゲートとして作用しないようにするためには、第１層間絶縁膜１２の厚みは３００ｎｍ以上であることが好ましい。しかし、第１層間絶縁膜１２の厚みが５００ｎｍよりも厚いと、側面遮光膜７を充填するための側面ホール６を後工程において形成することが困難になる。このため、第１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ以下としている。
【００３７】
図８を参照すると、下部遮光膜３の上に、下部遮光膜３を覆うように形成された第１層間絶縁膜１２を介して、各画素電極をスイッチングするためにそれぞれ形成されたＴＦＴを構成する半導体層２を形成する。半導体層２は、例えば、多結晶シリコンによって構成されており、具体的には以下のようにして形成する。ＬＰＣＶＤ法によって第１層間絶縁膜１２上にアモルファスシリコン薄膜を５０ｎｍないし１５０ｎｍの厚みで成膜した後、成膜したアモルファスシリコン薄膜に対して高温熱処理またはレーザアニールを施してアモルファスシリコン薄膜を多結晶化させる。その後、フォトリソグラフィー工程とエッチング工程とによって多結晶化したアモルファスシリコン薄膜をパターニングし、所定の形状をした半導体層２を形成する。その後、必要に応じて、ＴＦＴのしきい値を制御するための不純物を半導体層２へ注入してもよい。
【００３８】
図９を参照すると、半導体層２を覆うようにゲート絶縁膜１１を形成する。ゲート絶縁膜１１の厚みは、約１００ｎｍである。ゲート絶縁膜１１は、ＣＶＤ法によって絶縁膜を堆積させ、堆積した絶縁膜を熱処理によって酸化させることによって形成する。そして、半導体層２のうち補助容量領域２Ａとなるべき領域以外の領域をレジスト２１により覆う。その後、半導体層２へ不純物イオンを注入し、補助容量領域２Ａを形成する。
【００３９】
図１０を参照すると、レジスト２１を剥離した後、半導体層２の上にゲート絶縁膜１１を介してゲート配線１７およびＣｓ配線１８を形成する。ゲート配線１７およびＣｓ配線１８は、例えば、ＬＰＣＶＤ法によってＷＳｉ等の膜を約２００ｎｍの厚みでゲート絶縁膜１１上に形成し、その後、所定の形状にパターニングすることによって形成する。そして、ゲート配線１７およびＣｓ配線１８をマスクとして、半導体層２に不純物イオンを注入して、ＬＤＤ領域を形成する。ゲート配線１７がマスクとなって不純物イオンが注入されないゲート配線１７の下の領域は、チャネル領域２Ｃとなる。
【００４０】
図１１を参照すると、ゲート配線１７の両側に対応する半導体層２の領域をＬＤＤ領域２Ｂとして残すようにレジスト２２を形成する。そしてレジスト２２をマスクとして半導体層２に不純物イオンを注入し、ソース領域２Ｄおよびドレイン領域２Ｅを半導体層２に形成する。その後、注入された不純物イオンを活性化するためにアニールを行う。
【００４１】
図１２を参照すると、ゲート絶縁膜１１の上に、ゲート配線１７とＣｓ配線１８とを覆うように第２層間絶縁膜１３を約２００ｎｍの厚みに形成する。第２層間絶縁膜１３は、ＳｉＯ2、ＨＴＯによって構成する。第２層間絶縁膜１３の厚みは、後工程において側面ホール６および側面遮光膜７をより容易に形成することができること、および半導体層２へ入射する光をより有効に遮光することを考慮すれば、より薄い方が好ましい。第２層間絶縁膜１３の厚みが薄すぎると、メタル配線層下遮光膜５に印加される電圧がゲート配線１７のゲート電位および半導体層２に形成されたＬＤＤ領域２Ｂに悪影響を与える。このため、第２層間絶縁膜１３の厚みは、約２００ｎｍが好ましい。
【００４２】
そして、半導体層２の両側に、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２を貫通して下部遮光膜３に到達する側面ホール６を形成する。側面ホール６は、マトリックス状に形成された画素をそれぞれ囲むように形成する。側面ホール６の深さは、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２の厚みの合計によって定まる。本実施の形態におけるこれら３つの絶縁膜の厚みの合計は、約６００ｎｍ以上約８００ｎｍ以下である。
【００４３】
図１３を参照すると、側面ホール６および第２層間絶縁膜１３上に遮光膜を堆積させ、フォトリソグラフィー工程およびエッチング工程によって、堆積させた遮光膜をパターニングして、側面遮光膜７およびメタル配線層下遮光膜５をそれぞれ同時に形成する。側面遮光膜７およびメタル配線層下遮光膜５は、スパッタ法によって同時に成膜する。側面遮光膜７およびメタル配線層下遮光膜５の膜厚は、成膜方法に適した膜厚であって、かつ十分な遮光性を得ることができる膜厚であればよい。側面遮光膜７およびメタル配線層下遮光膜５は、ＴＦＴを構成する半導体層２へ向かって入射する光を遮光することができる遮光性を有する材料によって構成する。側面遮光膜７が下部遮光膜３およびメタル配線層下遮光膜５と電気的に接続され、互いに等しい電位に固定されることを考慮すれば、側面遮光膜７およびメタル配線層下遮光膜５は、低い抵抗を有する材料によって構成することが好ましい。
【００４４】
メタル配線層下遮光膜５は、下部遮光膜３、半導体層２、ゲート配線１７およびＣｓ配線１８を覆うように格子状にパターニングする。このパターニングの際、ＴＦＴソース配線コンタクトホール９およびＴＦＴドレイン電極コンタクトホール１０を形成するための開口をメタル配線層下遮光膜５に形成する。
【００４５】
図１４を参照すると、第２層間絶縁膜１３の上に、メタル配線層下遮光膜５を覆うように酸化膜を堆積させて、第３層間絶縁膜１４を３００ｎｍ以上４００ｎｍ以下の厚みに形成する。第３層間絶縁膜１４は、ＳｉＯ2、ＨＴＯ等によって構成する。
【００４６】
そして、半導体層２に設けられたソース領域２Ｄの上に、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してソース領域２Ｄへ到達するＴＦＴソース配線コンタクトホール９を形成し、ドレイン領域２Ｅの上に、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホール１０を形成する。
【００４７】
次に、第３層間絶縁膜１４の上およびＴＦＴソース配線コンタクトホール９に、Ａｌ等の金属材料を成膜し、ソース配線４Ａを列方向に沿って形成する。第３層間絶縁膜１４の上およびＴＦＴドレイン電極コンタクトホール１０に、Ａｌ等の金属材料を成膜し、ドレイン電極４Ｂを行方向に沿って形成する。
【００４８】
図１５を参照すると、第３層間絶縁膜１４の上に、パッシベーション膜として窒化膜および酸化膜をソース配線４Ａおよびドレイン電極４Ｂを覆うように堆積させて第４層間絶縁膜１５を形成する。その後、水素化処理を行う。次に、第４層間絶縁膜１５の上に、ＣＶＤ法、スパッタ法等によって遮光膜を堆積させ、フォトリソグラフィー工程およびエッチング工程によってパターニングして、上部遮光膜８を下部遮光膜３およびメタル配線層下遮光膜５と対向するように格子状に形成する。
【００４９】
図５を参照すると、次に、第４層間絶縁膜１５の上に、絶縁膜を成膜し、平坦化のためのエッチバック、ＣＭＰ等を行い、上部遮光膜８を覆うように第５層間絶縁膜１６を形成する。その後、ドレイン電極４Ｂの上に、第５層間絶縁膜１６、上部遮光膜８および第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０を形成する。そして、第５層間絶縁膜１６の上に、ＩＴＯ膜によって構成された透明電極膜を成膜し、ドレイン電極透明電極コンタクトホール２０を覆ってドレイン電極４Ｂと透明電極１９とのコンタクトをとる。その後、透明電極膜を所定の形状にパターニングして、透明電極１９を形成する。このようにして、本実施の形態に係る液晶表示装置５０が製造される。
【００５０】
このような液晶表示装置５０においては、透明電極１９側から半導体層２へ向かって入射する入射光は上部遮光膜８によって遮光され、液晶表示装置５０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板１側から半導体層２へ向う戻り光は下部遮光膜３によって遮光される。
【００５１】
さらに、散乱等によって斜めから半導体層２へ入射する光および上部遮光膜８、下部遮光膜３、メタル配線層４等によって多重反射して半導体層２へ向かう多重反射光は、メタル配線層下遮光膜５および下部遮光膜３と接続するように形成された側面遮光膜７によって完全に遮光される。
【００５２】
以上のように本実施の形態によれば、半導体層２の両側に形成された側面遮光膜７が下部遮光膜３およびメタル配線層下遮光膜５と接続されているために、側面遮光膜７、下部遮光膜３およびメタル配線層下遮光膜５はトンネル構造を構成する。このため、半導体層２は、下部遮光膜３、メタル配線層下遮光膜５および側面遮光膜７によって実質的に完全に覆われる。従って、半導体層２へ向かってあらゆる方向から入射する光を実質的に完全に遮光することができる。
【００５３】
このように、散乱等によって斜めから半導体層２へ入射する光および上部遮光膜８、下部遮光膜３、メタル配線層４等によって多重反射して半導体層２へ向かう多重反射光を遮光することができ、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層２へ入射する光を完全に遮光することができる。
【００５４】
従って、ＴＦＴのオフ時における光リーク電流の発生を抑えることができる。その結果、液晶パネルのコントラストの低下を防止することができるので、表示品位を向上させることができる。
【００５５】
また、側面遮光膜７は、下部遮光膜３およびメタル配線層下遮光膜５と電気的に接続されているために、互いに等しい電位に固定されている。このため、画素電極をスイッチングするために形成されたＴＦＴの電気的特性が変動しないという効果を奏する。
【００５６】
なお、本実施の形態においては、第１層間絶縁膜１２がＳｉＯ2、ＨＴＯ等によって構成されている例を示したが、本発明はこれに限定されない。第１層間絶縁膜１２は、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有する低誘電率層間絶縁膜（以下「Ｌｏｗ−Ｋ材料」という）によって構成してもよい。Ｌｏｗ−Ｋ材料によって第１層間絶縁膜１２を構成すると、下部遮光膜３によるバックゲートの影響を抑えることができるために、第１層間絶縁膜１２の厚みを３００ｎｍよりも薄くすることができる。このため、側面遮光膜７を充填するための側面ホール６を後工程において容易に形成することができるようになる。また、液晶表示装置の開口率を向上させることもできる。
【００５７】
第２層間絶縁膜１３も、第１層間絶縁膜１２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料によって構成してもよい。Ｌｏｗ−Ｋ材料によって第２層間絶縁膜１３を構成すると、メタル配線層下遮光膜５に印加される電圧がＴＦＴを構成する半導体層２に与える悪影響を抑えることができるとともに、メタル配線層下遮光膜５とゲート配線１７との間の配線間容量を抑えることができるために、第２層間絶縁膜１３の厚みを２００ｎｍよりも薄くすることができる。このため、後工程において側面ホール６および側面遮光膜７をより一層容易に形成することができるとともに、液晶表示装置の開口率も向上させることができる。
【００５８】
第３層間絶縁膜１４も、第１層間絶縁膜１２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料によって構成してもよい。Ｌｏｗ−Ｋ材料によって第３層間絶縁膜１４を構成すると、メタル配線層下遮光膜５とメタル配線層４との間の配線間容量を抑えることができるために、第３層間絶縁膜１４の厚みを３００ｎｍよりも薄くすることができる。このため、後工程においてＴＦＴソース配線コンタクトホール９およびＴＦＴドレイン電極コンタクトホール１０を容易に形成することができる。第４層間絶縁膜１５も、Ｌｏｗ−Ｋ材料によって構成してもよい。
【００５９】
また、半導体層２が多結晶シリコンによって構成されている例を示したが、半導体層２は、非晶質シリコン、単結晶シリコン等によって構成してもよい。
【００６０】
側面遮光膜７およびメタル配線層下遮光膜５をそれぞれ同時に形成する例を示したが、側面遮光膜７およびメタル配線層下遮光膜５は、別個に形成してもよい。
【００６１】
スパッタ法によって側面遮光膜７を側面ホール６に成膜する例を示したが、側面遮光膜７は、高温Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ法等によって、側面ホール６に成膜してもよい。
【００６２】
スパッタ法によって側面遮光膜７を側面ホール６に成膜する場合、下部遮光膜３とコンタクトをとることができる側面ホール６のアスペクト比は、約０．７である。側面ホール６の深さが約６００ｎｍであると、側面ホール６を側面遮光膜７によって充填して下部遮光膜３とコンタクトをとるためには、側面ホール６のコンタクト径は８５０ｎｍ必要である。従って、スパッタ法によって側面遮光膜７を側面ホール６に成膜するときは、下部遮光膜３の面積を広げてパターンをを大きく取る必要がある。
【００６３】
これに対して、高温Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ法等によれば、約１．５ないし２．０の高いアスペクト比を有する側面ホール６によって下部遮光膜３とコンタクトをとることができる。側面ホール６の深さが約６００ｎｍであると、側面ホール６を側面遮光膜７によって充填して下部遮光膜３とコンタクトをとるために必要な側面ホール６のコンタクト径は約３００ｎｍ以上約４００ｎｍ以下でよい。このため、下部遮光膜３の面積を広げてパターンを大きく取る必要がない。
【００６４】
さらに、高温Ａｌスパッタ／リフロー法等によって、高いアスペクト比を有する側面ホール６によって下部遮光膜３とコンタクトをとるとともに、第１層間絶縁膜１２と第２層間絶縁膜１３との少なくとも一方をＬｏｗ−Ｋ材料によって構成すると、層間絶縁膜の厚みを薄くすることができる。このため、側面ホール６のコンタクト径をさらに小さくすることができ、液晶表示装置の開口率を向上させることができる。
【００６５】
図１６は、本実施の形態に係る他の液晶表示装置６０の製造工程を説明する断面図である。図１ないし図１５を参照して前述した液晶表示装置５０の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。前述した液晶表示装置５０と異なる点は、第４層間絶縁膜１５の上に上部遮光膜８および第５層間絶縁膜１６を形成することなく、透明電極１９を第４層間絶縁膜１５の上に直接形成している点である。
【００６６】
前述した図６ないし図１４に示す工程を経た後、第３層間絶縁膜１４の上に、パッシベーション膜として窒化膜および酸化膜をソース配線４Ａおよびドレイン電極４Ｂを覆うように堆積させて第４層間絶縁膜１５を形成する。その後、水素化処理を行う。その後、ドレイン電極４Ｂの上に、第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０を形成する。そして、第４層間絶縁膜１５の上に、ＩＴＯ膜によって構成された透明電極膜を成膜し、ドレイン電極透明電極コンタクトホール２０を覆ってドレイン電極４Ｂと透明電極１９とのコンタクトをとる。その後、透明電極膜を所定の形状にパターニングして、透明電極１９を形成する。このようにして、本実施の形態に係る他の液晶表示装置６０が製造される。
【００６７】
本実施の形態に係る他の液晶表示装置６０によれば、前述した液晶表示装置５０によって奏される効果と同様の効果を得ることができる。さらに、液晶表示装置６０においては、ソース配線４Ａおよびドレイン電極４Ｂによって構成されるメタル配線層４が上部遮光膜の機能を兼ねるために、上部遮光膜を形成する工程が不要である。このため、製造コストを削減することができるという効果を奏する。
【００６８】
【発明の効果】
以上のように本発明によれば、画素電極をスイッチングするために形成された薄膜トランジスタを構成する半導体層へ入射する光を完全に遮光することができる液晶表示装置およびその製造方法を提供することができる。
【００６９】
また本発明によれば、散乱等によって斜めから半導体層へ入射する光および上部遮光膜、下部遮光膜、メタル配線等によって多重反射して半導体層へ向かう多重反射光を遮光することができる液晶表示装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る液晶表示装置の概略斜視図
【図２】本実施の形態に係る液晶表示装置の平面図
【図３】図２に示す線ＡＡに沿った断面図
【図４】図２に示す線ＢＢに沿った断面図
【図５】図２に示す線ＣＣに沿った断面図
【図６】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図７】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図８】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図９】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１０】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１１】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１２】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１３】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１４】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１５】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１６】本実施の形態に係る他の液晶表示装置の製造工程を説明する断面図
【図１７】従来の液晶表示装置の断面図
【図１８】従来の他の液晶表示装置の断面図
【符号の説明】
１ 透明絶縁性基板
２ 半導体層
２Ａ 補助容量領域
２Ｂ ＬＤＤ領域
２Ｃ チャネル領域
２Ｄ ソース領域
２Ｅ ドレイン領域
３ 下部遮光膜
４ メタル配線層
４Ａ ソース配線
４Ｂ ドレイン電極
５ メタル配線層下遮光膜
６ 側面ホール
７ 側面遮光膜
８ 上部遮光膜
９ ＴＦＴソース配線コンタクトホール
１０ ＴＦＴドレイン電極コンタクトホール
１１ ゲート絶縁膜
１２ 第１層間絶縁膜
１３ 第２層間絶縁膜
１４ 第３層間絶縁膜
１５ 第４層間絶縁膜
１６ 第５層間絶縁膜
１７ ゲート配線
１８ Ｃｓ配線
１９ 透明電極
２０ ドレイン電極透明電極コンタクトホール
２１、２２ レジスト
５０、６０ 液晶表示装置
【発明の属する技術分野】
本発明は、液晶プロジェクタ等に使用される液晶表示装置およびその製造方法に関し、特に液晶表示装置に設けられた薄膜トランジスタ（以下「ＴＦＴ」ともいう）へ入射する光を遮光する構造を有する液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
プレゼンテーション、ホームシアター等に使用される高精細液晶プロジェクタに対する需要が近年高まっている。このような高精細液晶プロジェクタに使用される液晶表示装置においては、画素を構成する画素電極を画像情報に応じて薄膜トランジスタ（以下「ＴＦＴ」という）によってスイッチングして、画素電極を画素ごとにオンオフし、液晶を透過する光を制御して、レンズ等の光学素子を介してスクリーン上に拡大投影している。
【０００３】
このような液晶表示装置においては、液晶表示装置に入射する入射光、液晶表示装置に設けられたレンズ等の光学素子によって反射された反射光等が、ＴＦＴに設けられたチャネル領域へ到達すると、ＴＦＴのオフ時において光励起による光リーク電流が発生する。また、チャネル領域とソース・ドレイン領域との間に低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ、以下「ＬＤＤ領域」という）が形成されたＴＦＴにおいては、入射光、反射光等がこのＬＤＤ領域へ到達することによっても光リーク電流が発生する。このような光リーク電流が発生すると液晶パネルのコントラストが低下するために、表示品位上大きな問題になる。
【０００４】
特開２０００−２９８２９０号公報には、液晶表示装置に設けられたＴＦＴに形成されたチャネル領域およびＬＤＤ領域へ入射する光を遮光する構成が開示されている。図１７は、従来の液晶表示装置８０の断面図である。液晶表示装置８０は、透明絶縁性基板８１を備えている。透明絶縁性基板８１の上には下部遮光膜８３が設けられている。下部遮光膜８３の上には、下部遮光膜８３を覆うように形成された絶縁層を介してＴＦＴを構成する半導体層８２が設けられている。絶縁層の上には、半導体層８２を覆うようにゲート絶縁膜が形成されており、ゲート絶縁膜の上には、ゲート配線９７およびＣｓ配線９８が半導体層８２を挟むように設けられている。
【０００５】
ゲート絶縁膜の上には、第１層間絶縁膜がゲート配線９７およびＣｓ配線９８を覆うように形成されており、第１層間絶縁膜上には、上部遮光膜８８が半導体層８２、ゲート配線９７およびＣｓ配線９８を覆うように形成されている。上部遮光膜８８の上には、第２層間絶縁膜を介して液晶が形成されており、液晶の上には、対向基板が設けられている。このように、半導体層８２の下側には下部遮光膜８３が形成されており、半導体層８２の上側には上部遮光膜８８が形成されている。
【０００６】
このような構成を有する液晶表示装置８０においては、対向基板側から半導体層８２へ向かって入射する入射光Ｌ１は上部遮光膜８８によって遮光され、液晶表示装置８０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板８１側から半導体層８２へ向う戻り光Ｌ２は下部遮光膜８３によって遮光される。
【０００７】
特開２０００−３５６７８７号公報には、液晶表示装置に設けられたＴＦＴに形成されたチャネル領域およびＬＤＤ領域へ入射する光を遮光する他の構成が開示されている。図１８は、従来の他の液晶表示装置９０の断面図である。液晶表示装置９０は、透明絶縁性基板９１を備えている。透明絶縁性基板９１の上には下部遮光膜９３が設けられている。下部遮光膜９３の上には、下部遮光膜９３を覆うように形成された絶縁層を介して、ＴＦＴを構成する半導体層９２が設けられている。絶縁層の上には、半導体層９２を覆うようにゲート絶縁膜が形成されている。
【０００８】
半導体層９２の両側には、ゲート絶縁膜および絶縁層を通って下部遮光膜９３まで達しない深さを有するダミーコンタクトホール９９が形成されている。ダミーコンタクトホール９９には遮光性を有する物質が充填されている。ゲート絶縁膜の上には、ソース配線９４Ｂが第１層間絶縁膜を介して設けられている。第１層間絶縁膜の上には、ソース配線９４Ｂを覆うように第２層間絶縁膜が形成されており、第２層間絶縁膜の上には、上部遮光膜８８Ａが、半導体層９２、ダミーコンタクトホール９９およびソース配線９４Ｂを覆うように設けられている。
【０００９】
このような構成を有する液晶表示装置９０においては、図１７を参照して前述した液晶表示装置８０と同様に、透明絶縁性基板９１の反対側から半導体層９２へ向かって入射する入射光Ｌ１は上部遮光膜８８Ａによって遮光され、液晶表示装置９０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板９１側から半導体層９２へ向う戻り光Ｌ２は下部遮光膜９３によって遮光される。さらに、斜め方向から半導体層９２へ向かって入射する光Ｌ５は、ダミーコンタクトホール９９によって遮光される。
【００１０】
【発明が解決しようとする課題】
近年、高精細液晶プロジェクタにおいては、液晶表示装置に入射する光を供給する光源ランプの光強度が加速度的に増大している。このため、液晶表示装置においては、図１７および図１８を参照して前述した入射光Ｌ１および戻り光Ｌ２に加えて、散乱等によって斜めから半導体層へ入射する光、および上部遮光膜、下部遮光膜、ゲート配線、ソース配線等のメタル配線等によって多重反射して半導体層へ向かう多重反射光が強まっている。これらの散乱等によって斜めから半導体層へ入射する光および多重反射して半導体層へ向かう多重反射光が半導体層に形成されたチャネル領域およびＬＤＤ領域へ到達するために、半導体層を構成するＴＦＴのオフ時における光リーク電流が顕著に発生している。
【００１１】
図１７を参照して前述した従来の液晶表示装置８０の構成では、散乱等によって斜めから半導体層８２へ入射する光Ｌ３を遮光することができないという問題がある。
【００１２】
図１８を参照して前述した従来の液晶表示装置９０の構成では、ダミーコンタクトホール９９と下部遮光膜９３との間およびダミーコンタクトホール９９と上部遮光膜８８Ａとの間には、遮光性を有する物質が設けられていないために、上部遮光膜８８Ａ、下部遮光膜９３、ソース配線９４Ｂ等のメタル配線等によって多重反射して半導体層９２へ向かう多重反射光Ｌ６を完全に遮光することができないという問題がある。
【００１３】
本発明は係る問題を解決するためのものであり、その目的は、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層へ入射する光を完全に遮光することができる液晶表示装置およびその製造方法を提供することにある。
【００１４】
本発明の他の目的は、散乱等によって斜めから半導体層へ入射する光および上部遮光膜、下部遮光膜、メタル配線等によって多重反射して半導体層へ向かう多重反射光を遮光することができる液晶表示装置およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明に係る液晶表示装置は、複数の画素をそれぞれ構成する複数の画素電極が行方向および列方向に沿ってマトリックス状に設けられた透明基板と、前記各画素電極をそれぞれスイッチングするために前記透明基板上に形成され、それぞれが半導体層を有する複数の薄膜トランジスタと、前記薄膜トランジスタをオンオフさせるための信号を供給するために、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のゲート配線と、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って列方向に形成された複数のソース配線と、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のドレイン電極とを具備し、前記透明基板側から前記各薄膜トランジスタの半導体層へ入射する光を遮断する下部遮光膜が、前記透明基板と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜が、前記ソース配線および前記ドレイン電極と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、前記各画素電極を囲むように側面遮光膜が形成されており、該側面遮光膜が、前記各半導体層の両側にて斜め方向から前記各半導体層へ入射する光を遮断するように、前記下部遮光膜および前記配線層下遮光膜と接続されており、前記ソース配線と前記半導体層のソース領域とが前記配線層下遮光膜に形成された第１コンタクトホールを介して接続され、前記ドレイン電極と前記半導体層のドレイン領域とが前記配線層下遮光膜に形成された第２コンタクトホールを介して接続されており、前記各ドレイン電極と前記各画素電極とがそれぞれ接続されていることを特徴とし、そのことにより上記目的が達成される。
【００１７】
前記側面遮光膜は、導電性を有しており、前記下部遮光膜および前記配線層下遮光膜と電気的に接続されていてもよい。
【００１８】
前記側面遮光膜と前記下部遮光膜と前記配線層下遮光膜とは、互いに等しい電位に固定されていてもよい。
【００２１】
本発明に係る液晶表示装置の製造方法は、透明基板上に下部遮光膜を行方向および列方向に沿った格子状に形成する工程と、該下部遮光膜を覆うように第１層間絶縁膜を形成する工程と、画素を構成する液晶をスイッチングするための薄膜トランジスタを構成する半導体層を、前記透明基板側から該半導体層へ入射する光が前記下部遮光膜によって遮断されるように、前記下部遮光膜の上方の前記第１層間絶縁膜上にそれぞれ形成する工程と、前記各半導体層を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に前記各薄膜トランジスタをオンオフさせるための信号を供給する複数のゲート配線を前記下部遮光膜の上方において行方向に沿って形成する工程と、次いで、前記ゲート絶縁膜および前記ゲート配線を覆うように第２層間絶縁膜を形成する工程と、該第２層間絶縁膜と前記ゲート絶縁膜と前記第１層間絶縁膜とを通って前記下部遮光膜へ達する側面ホールを、前記各画素をそれぞれ囲むように形成する工程と、斜め方向から前記各半導体層へ入射する光を前記各半導体層の両側にて遮断する側面遮光膜を前記側面ホール内に形成するとともに、前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜を前記第２層間絶縁膜上において前記各画素に沿った格子状に形成して前記側面遮光膜と接続する工程と、前記配線層下遮光膜を覆うように第３層間絶縁膜を形成する工程と、前記第３層間絶縁膜上に、第１コンタクトホールを介して前記半導体層のソース領域に接続されたソース配線を前記下部遮光膜上において列方向に沿って形成するとともに第２コンタクトホールを介して前記半導体層のドレイン領域に接続されたドレイン電極を前記下部遮光膜上において行方向に沿って形成する工程と、前記各ソース配線および前記各ドレイン電極を覆う第４層間絶縁膜を形成する工程と、該第４層間絶縁膜上に、第３のコンタクトホールを介して前記各ドレイン電極にそれぞれ接続された画素電極を形成する工程とを包含することを特徴とし、そのことにより上記目的が達成される。
【００２２】
前記第４層間絶縁膜上に上部遮光膜を形成する工程をさらに包含していてもよい。
【００２３】
前記第１ないし第４層間絶縁膜の少なくとも１つは、誘電率が３．９よりも小さい低誘電率層間絶縁膜によって構成されていてもよい。
【００２４】
【発明の実施の形態】
本実施の形態に係る液晶表示装置は、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層へ入射する光を遮光する構造を有している。図１は、実施の形態に係る液晶表示装置５０の概略斜視図であり、図２は、その平面図である。図３は、図２に示す線ＡＡに沿った断面図であり、図４は、図２に示す線ＢＢに沿った断面図である。図５は、図２に示す線ＣＣに沿った断面図である。
【００２５】
液晶表示装置５０は、透明絶縁性基板１を備えている。透明絶縁性基板１は、例えば、石英等によって構成されている。透明絶縁性基板１の上には、マトリックス状に形成された画素を構成する画素電極と、各画素電極に沿って行方向および列方向に格子状に形成された下部遮光膜３とが設けられている。下部遮光膜３の上には、下部遮光膜３を覆うように形成された第１層間絶縁膜１２を介して、各画素電極をスイッチングするためにそれぞれ形成されたＴＦＴを構成する半導体層２が設けられている。
【００２６】
第１層間絶縁膜１２の上には、ゲート絶縁膜１１が半導体層２を覆うように形成されている。ゲート絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８とが形成されている。Ｃｓ配線１８は、半導体層２を覆うように配置されている。ゲート絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８とを覆うように第２層間絶縁膜１３が形成されている。半導体層２の両側には、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２を貫通して下部遮光膜３に到達する側面ホール６が形成されている。側面ホール６は、マトリックス状に形成された画素をそれぞれ囲むように形成されている。側面ホール６には、斜め方向から半導体層２へ向かって入射する光を遮光する側面遮光膜７が充填されている。側面遮光膜７は、導電性を有する材料によって形成されており、下部遮光膜３と電気的に接続されている。
【００２７】
第２層間絶縁膜１３の上には、メタル配線層下遮光膜５が各側面ホール６に充填された側面遮光膜７とそれぞれ接続するように、各画素電極に沿って行方向および列方向に格子状に形成されている。このように、半導体層２は、下部遮光膜３とメタル配線層下遮光膜５との間に設けられており、下部遮光膜３、メタル配線層下遮光膜５および側面遮光膜７によって実質的に完全に覆われている。
【００２８】
第２層間絶縁膜１３の上には、メタル配線層下遮光膜５を覆うように第３層間絶縁膜１４が形成されている。第３層間絶縁膜１４の上には、画素電極に表示させる画像信号を半導体層２へ供給するためのメタル配線層４が形成されている。メタル配線層４は、列方向に沿って形成されたソース配線４Ａと行方向に沿って形成されたドレイン電極４Ｂとを有している。
【００２９】
半導体層２には、ソース領域２Ｄが設けられている。ソース領域２Ｄの上には、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してソース領域２Ｄへ到達するＴＦＴソース配線コンタクトホール９が形成されている。ソース配線４Ａは、ＴＦＴソース配線コンタクトホール９を通って半導体層２に設けられたソース領域２Ｄへ向かって延伸しており、ソース領域２Ｄと接続されている。
【００３０】
半導体層２には、ドレイン領域２Ｅが設けられている。ドレイン領域２Ｅの上には、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホール１０が形成されている。ドレイン電極４Ｂは、ＴＦＴドレイン電極コンタクトホール１０を通って半導体層２に設けられたドレイン領域２Ｅへ向かって延伸しており、ドレイン領域２Ｅと接続されている。
【００３１】
半導体層２に設けられたソース領域２Ｄとドレイン領域２Ｅとの間には、チャネル領域２Ｃが設けられている。チャネル領域２Ｃとソース領域２Ｄとの間およびチャネル領域２Ｃとドレイン領域２Ｅとの間には、ＬＤＤ領域２Ｂが設けられている。ドレイン領域２Ｅの隣には、補助容量領域２Ａが設けられている。
【００３２】
ＬＤＤ領域２Ｂ、チャネル領域２Ｃ、およびソース領域２Ｄは、ソース配線４Ａの下に形成されており、ドレイン領域２Ｅおよび補助容量領域２Ａは、ドレイン電極４Ｂの下に形成されている。
【００３３】
第３層間絶縁膜１４の上には、ソース配線４Ａおよびドレイン電極４Ｂを覆うように第４層間絶縁膜１５が形成されている。第４層間絶縁膜１５の上には、上部遮光膜８が、格子状にそれぞれ形成された下部遮光膜３およびメタル配線層下遮光膜５と対向するように形成されている。第４層間絶縁膜１５の上には、上部遮光膜８を覆うように第５層間絶縁膜１６が形成されている。ドレイン電極４Ｂの上には、第５層間絶縁膜１６、上部遮光膜８および第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０が形成されている。第５層間絶縁膜１６の上には、透明電極１９が設けられている。透明電極１９は、ドレイン電極透明電極コンタクトホール２０に充填された導電性材料を介してドレイン電極４Ｂと接続されている。
【００３４】
このような構成を有する液晶表示装置５０は、以下のようにして製造される。図６ないし図１５は、本実施の形態に係る液晶表示装置５０の製造工程を説明するための図２に示す線ＣＣに沿った断面図である。図６を参照すると、石英等によって構成された透明絶縁性基板１に、ＣＶＤ法、スパッタ法等によって遮光膜を堆積させる。そして、フォトリソグラフィー工程、エッチング工程によって、堆積させた遮光膜をソース配線４Ａ（図１）およびゲート配線１７（図１）に沿って格子状にパターニングして、下部遮光膜３を形成する。
【００３５】
下部遮光膜３は、液晶表示装置５０に設けられるレンズ等の光学素子によって反射され、透明絶縁性基板１側から入射する戻り光を遮光することができる材料によって構成する。後工程において高温において処理するアニール工程が実施されることを考慮すれば、下部遮光膜３は、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒおよびそれらのシリサイド等の高融点金属またはその化合物によって構成することが好ましい。下部遮光膜３の厚みは、約２００ｎｍである。下部遮光膜３の厚みは、１００ｎｍ以上５００ｎｍ以下であればよい。
【００３６】
図７を参照すると、透明絶縁性基板１上に、ＳｉＯ2、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）等の絶縁膜を、下部遮光膜３を覆うように堆積させて、第１層間絶縁膜１２を形成する。第１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ以下である。その理由は、以下に示すとおりである。ＴＦＴを構成する半導体層２に対して下部遮光膜３がバックゲートとして作用しないようにするためには、第１層間絶縁膜１２の厚みは３００ｎｍ以上であることが好ましい。しかし、第１層間絶縁膜１２の厚みが５００ｎｍよりも厚いと、側面遮光膜７を充填するための側面ホール６を後工程において形成することが困難になる。このため、第１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ以下としている。
【００３７】
図８を参照すると、下部遮光膜３の上に、下部遮光膜３を覆うように形成された第１層間絶縁膜１２を介して、各画素電極をスイッチングするためにそれぞれ形成されたＴＦＴを構成する半導体層２を形成する。半導体層２は、例えば、多結晶シリコンによって構成されており、具体的には以下のようにして形成する。ＬＰＣＶＤ法によって第１層間絶縁膜１２上にアモルファスシリコン薄膜を５０ｎｍないし１５０ｎｍの厚みで成膜した後、成膜したアモルファスシリコン薄膜に対して高温熱処理またはレーザアニールを施してアモルファスシリコン薄膜を多結晶化させる。その後、フォトリソグラフィー工程とエッチング工程とによって多結晶化したアモルファスシリコン薄膜をパターニングし、所定の形状をした半導体層２を形成する。その後、必要に応じて、ＴＦＴのしきい値を制御するための不純物を半導体層２へ注入してもよい。
【００３８】
図９を参照すると、半導体層２を覆うようにゲート絶縁膜１１を形成する。ゲート絶縁膜１１の厚みは、約１００ｎｍである。ゲート絶縁膜１１は、ＣＶＤ法によって絶縁膜を堆積させ、堆積した絶縁膜を熱処理によって酸化させることによって形成する。そして、半導体層２のうち補助容量領域２Ａとなるべき領域以外の領域をレジスト２１により覆う。その後、半導体層２へ不純物イオンを注入し、補助容量領域２Ａを形成する。
【００３９】
図１０を参照すると、レジスト２１を剥離した後、半導体層２の上にゲート絶縁膜１１を介してゲート配線１７およびＣｓ配線１８を形成する。ゲート配線１７およびＣｓ配線１８は、例えば、ＬＰＣＶＤ法によってＷＳｉ等の膜を約２００ｎｍの厚みでゲート絶縁膜１１上に形成し、その後、所定の形状にパターニングすることによって形成する。そして、ゲート配線１７およびＣｓ配線１８をマスクとして、半導体層２に不純物イオンを注入して、ＬＤＤ領域を形成する。ゲート配線１７がマスクとなって不純物イオンが注入されないゲート配線１７の下の領域は、チャネル領域２Ｃとなる。
【００４０】
図１１を参照すると、ゲート配線１７の両側に対応する半導体層２の領域をＬＤＤ領域２Ｂとして残すようにレジスト２２を形成する。そしてレジスト２２をマスクとして半導体層２に不純物イオンを注入し、ソース領域２Ｄおよびドレイン領域２Ｅを半導体層２に形成する。その後、注入された不純物イオンを活性化するためにアニールを行う。
【００４１】
図１２を参照すると、ゲート絶縁膜１１の上に、ゲート配線１７とＣｓ配線１８とを覆うように第２層間絶縁膜１３を約２００ｎｍの厚みに形成する。第２層間絶縁膜１３は、ＳｉＯ2、ＨＴＯによって構成する。第２層間絶縁膜１３の厚みは、後工程において側面ホール６および側面遮光膜７をより容易に形成することができること、および半導体層２へ入射する光をより有効に遮光することを考慮すれば、より薄い方が好ましい。第２層間絶縁膜１３の厚みが薄すぎると、メタル配線層下遮光膜５に印加される電圧がゲート配線１７のゲート電位および半導体層２に形成されたＬＤＤ領域２Ｂに悪影響を与える。このため、第２層間絶縁膜１３の厚みは、約２００ｎｍが好ましい。
【００４２】
そして、半導体層２の両側に、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２を貫通して下部遮光膜３に到達する側面ホール６を形成する。側面ホール６は、マトリックス状に形成された画素をそれぞれ囲むように形成する。側面ホール６の深さは、第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２の厚みの合計によって定まる。本実施の形態におけるこれら３つの絶縁膜の厚みの合計は、約６００ｎｍ以上約８００ｎｍ以下である。
【００４３】
図１３を参照すると、側面ホール６および第２層間絶縁膜１３上に遮光膜を堆積させ、フォトリソグラフィー工程およびエッチング工程によって、堆積させた遮光膜をパターニングして、側面遮光膜７およびメタル配線層下遮光膜５をそれぞれ同時に形成する。側面遮光膜７およびメタル配線層下遮光膜５は、スパッタ法によって同時に成膜する。側面遮光膜７およびメタル配線層下遮光膜５の膜厚は、成膜方法に適した膜厚であって、かつ十分な遮光性を得ることができる膜厚であればよい。側面遮光膜７およびメタル配線層下遮光膜５は、ＴＦＴを構成する半導体層２へ向かって入射する光を遮光することができる遮光性を有する材料によって構成する。側面遮光膜７が下部遮光膜３およびメタル配線層下遮光膜５と電気的に接続され、互いに等しい電位に固定されることを考慮すれば、側面遮光膜７およびメタル配線層下遮光膜５は、低い抵抗を有する材料によって構成することが好ましい。
【００４４】
メタル配線層下遮光膜５は、下部遮光膜３、半導体層２、ゲート配線１７およびＣｓ配線１８を覆うように格子状にパターニングする。このパターニングの際、ＴＦＴソース配線コンタクトホール９およびＴＦＴドレイン電極コンタクトホール１０を形成するための開口をメタル配線層下遮光膜５に形成する。
【００４５】
図１４を参照すると、第２層間絶縁膜１３の上に、メタル配線層下遮光膜５を覆うように酸化膜を堆積させて、第３層間絶縁膜１４を３００ｎｍ以上４００ｎｍ以下の厚みに形成する。第３層間絶縁膜１４は、ＳｉＯ2、ＨＴＯ等によって構成する。
【００４６】
そして、半導体層２に設けられたソース領域２Ｄの上に、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してソース領域２Ｄへ到達するＴＦＴソース配線コンタクトホール９を形成し、ドレイン領域２Ｅの上に、第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホール１０を形成する。
【００４７】
次に、第３層間絶縁膜１４の上およびＴＦＴソース配線コンタクトホール９に、Ａｌ等の金属材料を成膜し、ソース配線４Ａを列方向に沿って形成する。第３層間絶縁膜１４の上およびＴＦＴドレイン電極コンタクトホール１０に、Ａｌ等の金属材料を成膜し、ドレイン電極４Ｂを行方向に沿って形成する。
【００４８】
図１５を参照すると、第３層間絶縁膜１４の上に、パッシベーション膜として窒化膜および酸化膜をソース配線４Ａおよびドレイン電極４Ｂを覆うように堆積させて第４層間絶縁膜１５を形成する。その後、水素化処理を行う。次に、第４層間絶縁膜１５の上に、ＣＶＤ法、スパッタ法等によって遮光膜を堆積させ、フォトリソグラフィー工程およびエッチング工程によってパターニングして、上部遮光膜８を下部遮光膜３およびメタル配線層下遮光膜５と対向するように格子状に形成する。
【００４９】
図５を参照すると、次に、第４層間絶縁膜１５の上に、絶縁膜を成膜し、平坦化のためのエッチバック、ＣＭＰ等を行い、上部遮光膜８を覆うように第５層間絶縁膜１６を形成する。その後、ドレイン電極４Ｂの上に、第５層間絶縁膜１６、上部遮光膜８および第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０を形成する。そして、第５層間絶縁膜１６の上に、ＩＴＯ膜によって構成された透明電極膜を成膜し、ドレイン電極透明電極コンタクトホール２０を覆ってドレイン電極４Ｂと透明電極１９とのコンタクトをとる。その後、透明電極膜を所定の形状にパターニングして、透明電極１９を形成する。このようにして、本実施の形態に係る液晶表示装置５０が製造される。
【００５０】
このような液晶表示装置５０においては、透明電極１９側から半導体層２へ向かって入射する入射光は上部遮光膜８によって遮光され、液晶表示装置５０に設けられた図示しないレンズ等の光学素子によって反射され、透明絶縁性基板１側から半導体層２へ向う戻り光は下部遮光膜３によって遮光される。
【００５１】
さらに、散乱等によって斜めから半導体層２へ入射する光および上部遮光膜８、下部遮光膜３、メタル配線層４等によって多重反射して半導体層２へ向かう多重反射光は、メタル配線層下遮光膜５および下部遮光膜３と接続するように形成された側面遮光膜７によって完全に遮光される。
【００５２】
以上のように本実施の形態によれば、半導体層２の両側に形成された側面遮光膜７が下部遮光膜３およびメタル配線層下遮光膜５と接続されているために、側面遮光膜７、下部遮光膜３およびメタル配線層下遮光膜５はトンネル構造を構成する。このため、半導体層２は、下部遮光膜３、メタル配線層下遮光膜５および側面遮光膜７によって実質的に完全に覆われる。従って、半導体層２へ向かってあらゆる方向から入射する光を実質的に完全に遮光することができる。
【００５３】
このように、散乱等によって斜めから半導体層２へ入射する光および上部遮光膜８、下部遮光膜３、メタル配線層４等によって多重反射して半導体層２へ向かう多重反射光を遮光することができ、画素電極をスイッチングするために形成されたＴＦＴを構成する半導体層２へ入射する光を完全に遮光することができる。
【００５４】
従って、ＴＦＴのオフ時における光リーク電流の発生を抑えることができる。その結果、液晶パネルのコントラストの低下を防止することができるので、表示品位を向上させることができる。
【００５５】
また、側面遮光膜７は、下部遮光膜３およびメタル配線層下遮光膜５と電気的に接続されているために、互いに等しい電位に固定されている。このため、画素電極をスイッチングするために形成されたＴＦＴの電気的特性が変動しないという効果を奏する。
【００５６】
なお、本実施の形態においては、第１層間絶縁膜１２がＳｉＯ2、ＨＴＯ等によって構成されている例を示したが、本発明はこれに限定されない。第１層間絶縁膜１２は、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有する低誘電率層間絶縁膜（以下「Ｌｏｗ−Ｋ材料」という）によって構成してもよい。Ｌｏｗ−Ｋ材料によって第１層間絶縁膜１２を構成すると、下部遮光膜３によるバックゲートの影響を抑えることができるために、第１層間絶縁膜１２の厚みを３００ｎｍよりも薄くすることができる。このため、側面遮光膜７を充填するための側面ホール６を後工程において容易に形成することができるようになる。また、液晶表示装置の開口率を向上させることもできる。
【００５７】
第２層間絶縁膜１３も、第１層間絶縁膜１２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料によって構成してもよい。Ｌｏｗ−Ｋ材料によって第２層間絶縁膜１３を構成すると、メタル配線層下遮光膜５に印加される電圧がＴＦＴを構成する半導体層２に与える悪影響を抑えることができるとともに、メタル配線層下遮光膜５とゲート配線１７との間の配線間容量を抑えることができるために、第２層間絶縁膜１３の厚みを２００ｎｍよりも薄くすることができる。このため、後工程において側面ホール６および側面遮光膜７をより一層容易に形成することができるとともに、液晶表示装置の開口率も向上させることができる。
【００５８】
第３層間絶縁膜１４も、第１層間絶縁膜１２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料によって構成してもよい。Ｌｏｗ−Ｋ材料によって第３層間絶縁膜１４を構成すると、メタル配線層下遮光膜５とメタル配線層４との間の配線間容量を抑えることができるために、第３層間絶縁膜１４の厚みを３００ｎｍよりも薄くすることができる。このため、後工程においてＴＦＴソース配線コンタクトホール９およびＴＦＴドレイン電極コンタクトホール１０を容易に形成することができる。第４層間絶縁膜１５も、Ｌｏｗ−Ｋ材料によって構成してもよい。
【００５９】
また、半導体層２が多結晶シリコンによって構成されている例を示したが、半導体層２は、非晶質シリコン、単結晶シリコン等によって構成してもよい。
【００６０】
側面遮光膜７およびメタル配線層下遮光膜５をそれぞれ同時に形成する例を示したが、側面遮光膜７およびメタル配線層下遮光膜５は、別個に形成してもよい。
【００６１】
スパッタ法によって側面遮光膜７を側面ホール６に成膜する例を示したが、側面遮光膜７は、高温Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ法等によって、側面ホール６に成膜してもよい。
【００６２】
スパッタ法によって側面遮光膜７を側面ホール６に成膜する場合、下部遮光膜３とコンタクトをとることができる側面ホール６のアスペクト比は、約０．７である。側面ホール６の深さが約６００ｎｍであると、側面ホール６を側面遮光膜７によって充填して下部遮光膜３とコンタクトをとるためには、側面ホール６のコンタクト径は８５０ｎｍ必要である。従って、スパッタ法によって側面遮光膜７を側面ホール６に成膜するときは、下部遮光膜３の面積を広げてパターンをを大きく取る必要がある。
【００６３】
これに対して、高温Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ法等によれば、約１．５ないし２．０の高いアスペクト比を有する側面ホール６によって下部遮光膜３とコンタクトをとることができる。側面ホール６の深さが約６００ｎｍであると、側面ホール６を側面遮光膜７によって充填して下部遮光膜３とコンタクトをとるために必要な側面ホール６のコンタクト径は約３００ｎｍ以上約４００ｎｍ以下でよい。このため、下部遮光膜３の面積を広げてパターンを大きく取る必要がない。
【００６４】
さらに、高温Ａｌスパッタ／リフロー法等によって、高いアスペクト比を有する側面ホール６によって下部遮光膜３とコンタクトをとるとともに、第１層間絶縁膜１２と第２層間絶縁膜１３との少なくとも一方をＬｏｗ−Ｋ材料によって構成すると、層間絶縁膜の厚みを薄くすることができる。このため、側面ホール６のコンタクト径をさらに小さくすることができ、液晶表示装置の開口率を向上させることができる。
【００６５】
図１６は、本実施の形態に係る他の液晶表示装置６０の製造工程を説明する断面図である。図１ないし図１５を参照して前述した液晶表示装置５０の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。前述した液晶表示装置５０と異なる点は、第４層間絶縁膜１５の上に上部遮光膜８および第５層間絶縁膜１６を形成することなく、透明電極１９を第４層間絶縁膜１５の上に直接形成している点である。
【００６６】
前述した図６ないし図１４に示す工程を経た後、第３層間絶縁膜１４の上に、パッシベーション膜として窒化膜および酸化膜をソース配線４Ａおよびドレイン電極４Ｂを覆うように堆積させて第４層間絶縁膜１５を形成する。その後、水素化処理を行う。その後、ドレイン電極４Ｂの上に、第４層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達するドレイン電極透明電極コンタクトホール２０を形成する。そして、第４層間絶縁膜１５の上に、ＩＴＯ膜によって構成された透明電極膜を成膜し、ドレイン電極透明電極コンタクトホール２０を覆ってドレイン電極４Ｂと透明電極１９とのコンタクトをとる。その後、透明電極膜を所定の形状にパターニングして、透明電極１９を形成する。このようにして、本実施の形態に係る他の液晶表示装置６０が製造される。
【００６７】
本実施の形態に係る他の液晶表示装置６０によれば、前述した液晶表示装置５０によって奏される効果と同様の効果を得ることができる。さらに、液晶表示装置６０においては、ソース配線４Ａおよびドレイン電極４Ｂによって構成されるメタル配線層４が上部遮光膜の機能を兼ねるために、上部遮光膜を形成する工程が不要である。このため、製造コストを削減することができるという効果を奏する。
【００６８】
【発明の効果】
以上のように本発明によれば、画素電極をスイッチングするために形成された薄膜トランジスタを構成する半導体層へ入射する光を完全に遮光することができる液晶表示装置およびその製造方法を提供することができる。
【００６９】
また本発明によれば、散乱等によって斜めから半導体層へ入射する光および上部遮光膜、下部遮光膜、メタル配線等によって多重反射して半導体層へ向かう多重反射光を遮光することができる液晶表示装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る液晶表示装置の概略斜視図
【図２】本実施の形態に係る液晶表示装置の平面図
【図３】図２に示す線ＡＡに沿った断面図
【図４】図２に示す線ＢＢに沿った断面図
【図５】図２に示す線ＣＣに沿った断面図
【図６】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図７】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図８】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図９】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１０】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１１】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１２】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１３】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１４】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１５】本実施の形態に係る液晶表示装置の製造工程を説明する断面図
【図１６】本実施の形態に係る他の液晶表示装置の製造工程を説明する断面図
【図１７】従来の液晶表示装置の断面図
【図１８】従来の他の液晶表示装置の断面図
【符号の説明】
１ 透明絶縁性基板
２ 半導体層
２Ａ 補助容量領域
２Ｂ ＬＤＤ領域
２Ｃ チャネル領域
２Ｄ ソース領域
２Ｅ ドレイン領域
３ 下部遮光膜
４ メタル配線層
４Ａ ソース配線
４Ｂ ドレイン電極
５ メタル配線層下遮光膜
６ 側面ホール
７ 側面遮光膜
８ 上部遮光膜
９ ＴＦＴソース配線コンタクトホール
１０ ＴＦＴドレイン電極コンタクトホール
１１ ゲート絶縁膜
１２ 第１層間絶縁膜
１３ 第２層間絶縁膜
１４ 第３層間絶縁膜
１５ 第４層間絶縁膜
１６ 第５層間絶縁膜
１７ ゲート配線
１８ Ｃｓ配線
１９ 透明電極
２０ ドレイン電極透明電極コンタクトホール
２１、２２ レジスト
５０、６０ 液晶表示装置
Claims (7)
- 複数の画素をそれぞれ構成する複数の画素電極が行方向および列方向に沿ってマトリックス状に設けられた透明基板と、
前記各画素電極をそれぞれスイッチングするために前記透明基板上に形成され、それぞれが半導体層を有する複数の薄膜トランジスタと、
前記薄膜トランジスタをオンオフさせるための信号を供給するために、前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のゲート配線と、
前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って列方向に形成された複数のソース配線と、
前記各半導体層に対して前記透明基板の反対側においてそれぞれが前記各画素電極に沿って行方向に形成された複数のドレイン電極とを具備し、
前記透明基板側から前記各薄膜トランジスタの半導体層へ入射する光を遮断する下部遮光膜が、前記透明基板と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、
前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜が、前記ソース配線および前記ドレイン電極と前記各半導体層との間において前記各画素電極に沿って格子状に形成されており、
前記各画素電極を囲むように側面遮光膜が形成されており、該側面遮光膜が、前記各半導体層の両側にて斜め方向から前記各半導体層へ入射する光を遮断するように、前記下部遮光膜および前記配線層下遮光膜と接続されており、
前記ソース配線と前記半導体層のソース領域とが前記配線層下遮光膜に形成された第１コンタクトホールを介して接続され、前記ドレイン電極と前記半導体層のドレイン領域とが前記配線層下遮光膜に形成された第２コンタクトホールを介して接続されており、
前記各ドレイン電極と前記各画素電極とがそれぞれ接続されていることを特徴とする液晶表示装置。 - 前記側面遮光膜は、導電性を有しており、前記下部遮光膜および前記配線層下遮光膜と電気的に接続されている、請求項１記載の液晶表示装置。
- 前記側面遮光膜と前記下部遮光膜と前記配線層下遮光膜とは、互いに等しい電位に固定されている、請求項２記載の液晶表示装置。
- 前記各ソース配線および前記各ドレイン電極を覆うように前記各ソース配線および前記各ドレイン電極に対して前記透明基板の反対側に格子状に配置された上部遮光膜をさらに具備している、請求項１記載の液晶表示装置。
- 透明基板上に下部遮光膜を行方向および列方向に沿った格子状に形成する工程と、
該下部遮光膜を覆うように第１層間絶縁膜を形成する工程と、
画素を構成する液晶をスイッチングするための薄膜トランジスタを構成する半導体層を、前記透明基板側から該半導体層へ入射する光が前記下部遮光膜によって遮断されるように、前記下部遮光膜の上方の前記第１層間絶縁膜上にそれぞれ形成する工程と、
前記各半導体層を覆うようにゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に前記各薄膜トランジスタをオンオフさせるための信号を供給する複数のゲート配線を前記下部遮光膜の上方において行方向に沿って形成する工程と、
次いで、前記ゲート絶縁膜および前記ゲート配線を覆うように第２層間絶縁膜を形成する工程と、
該第２層間絶縁膜と前記ゲート絶縁膜と前記第１層間絶縁膜とを通って前記下部遮光膜へ達する側面ホールを、前記各画素をそれぞれ囲むように形成する工程と、
斜め方向から前記各半導体層へ入射する光を前記各半導体層の両側にて遮断する側面遮光膜を前記側面ホール内に形成するとともに、前記透明基板の反対側から前記各半導体層へ入射する光を遮断する配線層下遮光膜を前記第２層間絶縁膜上において前記各画素に沿った格子状に形成して前記側面遮光膜と接続する工程と、
前記配線層下遮光膜を覆うように第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜上に、第１コンタクトホールを介して前記半導体層のソース領域に接続されたソース配線を前記下部遮光膜上において列方向に沿って形成するとともに第２コンタクトホールを介して前記半導体層のドレイン領域に接続されたドレイン電極を前記下部遮光膜上において行方向に沿って形成する工程と、
前記各ソース配線および前記各ドレイン電極を覆う第４層間絶縁膜を形成する工程と、
該第４層間絶縁膜上に、第３のコンタクトホールを介して前記各ドレイン電極にそれぞれ接続された画素電極を形成する工程と
を包含することを特徴とする液晶表示装置の製造方法。 - 前記第４層間絶縁膜上に上部遮光膜を形成する工程をさらに包含する、請求項５記載の液晶表示装置の製造方法。
- 前記第１ないし第４層間絶縁膜の少なくとも１つは、誘電率が３．９よりも小さい低誘電率層間絶縁膜によって構成されている、請求項５記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115243A JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115243A JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003307725A JP2003307725A (ja) | 2003-10-31 |
| JP4132937B2 true JP4132937B2 (ja) | 2008-08-13 |
Family
ID=29396676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115243A Expired - Fee Related JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132937B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2278402B1 (en) | 2003-08-26 | 2013-03-06 | Nikon Corporation | Exposure apparatus |
| JP5245333B2 (ja) | 2007-09-10 | 2013-07-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2009122250A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP3197989U (ja) * | 2015-03-31 | 2015-06-11 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| CN111274844B (zh) * | 2018-12-04 | 2023-04-07 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
| JP7028281B2 (ja) | 2020-06-16 | 2022-03-02 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| CN113745249B (zh) * | 2021-08-23 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、移动终端 |
-
2002
- 2002-04-17 JP JP2002115243A patent/JP4132937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003307725A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936847B2 (en) | Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film | |
| JP3464944B2 (ja) | 薄膜トランジスタ基板、その製造方法および液晶表示装置 | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US6452241B1 (en) | Thin film transistor for use in liquid crystal display device and method for manufacturing the same | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| JPH11109406A (ja) | 表示装置とその製造方法 | |
| JP5040222B2 (ja) | 表示装置 | |
| JP4233307B2 (ja) | アクティブマトリクス基板および表示装置 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100621534B1 (ko) | 액정 표시장치 | |
| US6144422A (en) | Thin film transistor having a vertical structure and a method of manufacturing the same | |
| JP2003270663A (ja) | 液晶表示装置 | |
| JP2004302475A (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP2000206562A (ja) | 液晶表示装置 | |
| JP2004053630A (ja) | 液晶表示装置及びその製造方法 | |
| KR101198216B1 (ko) | 액정표시장치와 그 제조방법 | |
| JP2004012726A (ja) | 表示装置およびその製造方法 | |
| JP2003197917A (ja) | 半導体装置及びその製造方法 | |
| KR100267994B1 (ko) | 액정표시장치의제조방법 | |
| JP2003207808A (ja) | アクティブマトリクス型表示装置 | |
| JP3259769B2 (ja) | 薄膜集積素子 | |
| KR20070033073A (ko) | 액정표시장치의 제조방법 | |
| JP2001305578A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4132937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| LAPS | Cancellation because of no payment of annual fees |