JPH11109406A - 表示装置とその製造方法 - Google Patents
表示装置とその製造方法Info
- Publication number
- JPH11109406A JPH11109406A JP9266681A JP26668197A JPH11109406A JP H11109406 A JPH11109406 A JP H11109406A JP 9266681 A JP9266681 A JP 9266681A JP 26668197 A JP26668197 A JP 26668197A JP H11109406 A JPH11109406 A JP H11109406A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- silicon
- electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 236
- 239000010409 thin film Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 53
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 229910052782 aluminium Inorganic materials 0.000 description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- 230000008018 melting Effects 0.000 description 10
- 229920000178 Acrylic resin Polymers 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 透明電極のＩＴＯ膜ををソース領域に直接コ
ンタクトさせることにより、コンタクト抵抗を減じ構成
を簡素化した表示装置を得る。 【解決手段】 絶縁基板２１上にゲート電極２２、窒化
シリコン膜２３、酸化シリコン膜２４、およびシリコン
膜２５を形成する。シリコン膜２５上に酸化シリコン膜
２７，窒化シリコン膜２８を形成し、これらを貫通する
第１と第２のコンタクト孔２９ａ、２９ｂを形成する。
第１のコンタクト孔２９ａを介してドレイン領域２５ｄ
にコンタクトする電極３０を配置する。全体を平坦化膜
３１で被覆し、平坦化膜３１の第２のコンタクト孔２９
ｂに対応する箇所に第３のコンタクト孔３２を形成し、
第３のコンタクト孔３２を介してソース領域２５ｓに直
接コンタクトする透明電極３３を配置する。
ンタクトさせることにより、コンタクト抵抗を減じ構成
を簡素化した表示装置を得る。 【解決手段】 絶縁基板２１上にゲート電極２２、窒化
シリコン膜２３、酸化シリコン膜２４、およびシリコン
膜２５を形成する。シリコン膜２５上に酸化シリコン膜
２７，窒化シリコン膜２８を形成し、これらを貫通する
第１と第２のコンタクト孔２９ａ、２９ｂを形成する。
第１のコンタクト孔２９ａを介してドレイン領域２５ｄ
にコンタクトする電極３０を配置する。全体を平坦化膜
３１で被覆し、平坦化膜３１の第２のコンタクト孔２９
ｂに対応する箇所に第３のコンタクト孔３２を形成し、
第３のコンタクト孔３２を介してソース領域２５ｓに直
接コンタクトする透明電極３３を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、画素駆動素子とし
て薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）
を用いた、液晶表示装置などの表示装置とその製造方法
に関する。
て薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）
を用いた、液晶表示装置などの表示装置とその製造方法
に関する。
【０００２】
【従来の技術】図５は、液晶表示パネルの表示用スイッ
チング素子として用いられるボトムゲート型薄膜トラン
ジスタの構造を示す断面図である。絶縁性の透明基板１
の表面に、高融点金属からなるゲート電極２が配置され
る。このゲート電極２は、両端部が透明基板１側で広く
なるテーパー形状を成す。ゲート電極２が配置された透
明基板１上には、窒化シリコン膜３を介して酸化シリコ
ン膜４が積層される。窒化シリコン膜３は、透明基板１
に含まれる不純物が後述する活性層に浸入するのを阻止
し、酸化シリコン膜４は、窒化シリコン膜３と共にゲー
ト絶縁膜として働く。酸化シリコン膜４上には、ゲート
電極２を横断して多結晶シリコン膜５が積層される。こ
の多結晶シリコン膜５が、薄膜トランジスタの活性層と
なる。
チング素子として用いられるボトムゲート型薄膜トラン
ジスタの構造を示す断面図である。絶縁性の透明基板１
の表面に、高融点金属からなるゲート電極２が配置され
る。このゲート電極２は、両端部が透明基板１側で広く
なるテーパー形状を成す。ゲート電極２が配置された透
明基板１上には、窒化シリコン膜３を介して酸化シリコ
ン膜４が積層される。窒化シリコン膜３は、透明基板１
に含まれる不純物が後述する活性層に浸入するのを阻止
し、酸化シリコン膜４は、窒化シリコン膜３と共にゲー
ト絶縁膜として働く。酸化シリコン膜４上には、ゲート
電極２を横断して多結晶シリコン膜５が積層される。こ
の多結晶シリコン膜５が、薄膜トランジスタの活性層と
なる。
【０００３】多結晶シリコン膜５上には、酸化シリコン
等の絶縁材料からなるストッパ絶縁膜６が配置される。
このストッパ絶縁膜６に被われた多結晶シリコン膜５が
チャネル領域５ｃとなり、その他の多結晶シリコン膜５
がソース領域５ｓ及びドレイン領域５ｄとなる。ストッ
パ６絶縁膜が形成された多結晶シリコン膜５上には、酸
化シリコン膜７及び窒化シリコン膜８が積層される。こ
の酸化シリコン膜７及び窒化シリコン膜８は、ソース領
域５ｓ及びドレイン領域５ｄを含む多結晶シリコン膜５
を保護する。
等の絶縁材料からなるストッパ絶縁膜６が配置される。
このストッパ絶縁膜６に被われた多結晶シリコン膜５が
チャネル領域５ｃとなり、その他の多結晶シリコン膜５
がソース領域５ｓ及びドレイン領域５ｄとなる。ストッ
パ６絶縁膜が形成された多結晶シリコン膜５上には、酸
化シリコン膜７及び窒化シリコン膜８が積層される。こ
の酸化シリコン膜７及び窒化シリコン膜８は、ソース領
域５ｓ及びドレイン領域５ｄを含む多結晶シリコン膜５
を保護する。
【０００４】ソース領域５ｓ及びドレイン領域５ｄ上の
酸化シリコン膜７及び窒化シリコン膜８の所定箇所に
は、コンタクトホール９が形成される。このコンタクト
ホール９を通してソース領域５ｓ及びドレイン領域５ｄ
に接続されるアルミニウム電極１０が、窒化シリコン膜
８上に配置される。アルミニウム電極１０が配置された
窒化シリコン膜８上には、絶縁性で且つ可視光に対して
透明な、例えばアクリル樹脂から成る平坦化膜１１が積
層される。この平坦化膜１１は、ゲート電極２やストッ
パ絶縁膜６による凹凸を埋めて表面を平坦化する。ソー
ス領域５ｓ側のアルミニウム配線１０上の平坦化膜１１
には、コンタクトホール１２が形成される。そして、こ
のコンタクトホール１２を介してアルミニウム配線１０
に接続されるＩＴＯ（Indium-Tin-Oxide）膜から成る透
明電極１３が、平坦化膜１１上に広がるように配置され
る。この透明電極１３が、液晶表示パネルの表示電極を
構成する。
酸化シリコン膜７及び窒化シリコン膜８の所定箇所に
は、コンタクトホール９が形成される。このコンタクト
ホール９を通してソース領域５ｓ及びドレイン領域５ｄ
に接続されるアルミニウム電極１０が、窒化シリコン膜
８上に配置される。アルミニウム電極１０が配置された
窒化シリコン膜８上には、絶縁性で且つ可視光に対して
透明な、例えばアクリル樹脂から成る平坦化膜１１が積
層される。この平坦化膜１１は、ゲート電極２やストッ
パ絶縁膜６による凹凸を埋めて表面を平坦化する。ソー
ス領域５ｓ側のアルミニウム配線１０上の平坦化膜１１
には、コンタクトホール１２が形成される。そして、こ
のコンタクトホール１２を介してアルミニウム配線１０
に接続されるＩＴＯ（Indium-Tin-Oxide）膜から成る透
明電極１３が、平坦化膜１１上に広がるように配置され
る。この透明電極１３が、液晶表示パネルの表示電極を
構成する。
【０００５】以上の薄膜トランジスタにおいては、ドレ
イン側のアルミニウム電極１０に供給される映像情報
が、ゲート電極２に印加される走査制御信号に応答して
透明電極１３に印加される。
イン側のアルミニウム電極１０に供給される映像情報
が、ゲート電極２に印加される走査制御信号に応答して
透明電極１３に印加される。
【０００６】
【発明が解決しようとする課題】しかしながら、アルミ
電極１０に対するＩＴＯ膜のコンタクト抵抗が高く、し
ばしばコンタクト不良等の事故を引き起こすという欠点
があった。これを解決するため、例えばアルミニウム電
極１０の表面にモリブデン（Ｍｏ）等の高融点金属を用
いることでコンタクト抵抗を下げる手法もあるが、アル
ミスパッタの後に更にモリブデンのスパッタ工程が入る
ので、製造工程が煩雑になるという欠点を有している。
電極１０に対するＩＴＯ膜のコンタクト抵抗が高く、し
ばしばコンタクト不良等の事故を引き起こすという欠点
があった。これを解決するため、例えばアルミニウム電
極１０の表面にモリブデン（Ｍｏ）等の高融点金属を用
いることでコンタクト抵抗を下げる手法もあるが、アル
ミスパッタの後に更にモリブデンのスパッタ工程が入る
ので、製造工程が煩雑になるという欠点を有している。
【０００７】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、平坦化膜のコンタクト孔と絶
縁膜（酸化シリコン膜及び窒化シリコン膜）のコンタク
ト孔とを連結し、透明電極を半導体膜のソース領域に直
接コンタクトさせることにより、コンタクト抵抗を容易
に減じることができる薄膜トランジスタとその製造方法
を提供するものである。
題に鑑みなされたもので、平坦化膜のコンタクト孔と絶
縁膜（酸化シリコン膜及び窒化シリコン膜）のコンタク
ト孔とを連結し、透明電極を半導体膜のソース領域に直
接コンタクトさせることにより、コンタクト抵抗を容易
に減じることができる薄膜トランジスタとその製造方法
を提供するものである。
【０００８】また、平坦化膜のコンタクト孔に対して絶
縁膜（酸化シリコン膜及び窒化シリコン膜）のコンタク
ト孔を大きく形成し、絶縁膜のコンタクト孔の側壁を平
坦化膜の材料で被覆することにより、段差のないコンタ
クトホール形状を得るものである。
縁膜（酸化シリコン膜及び窒化シリコン膜）のコンタク
ト孔を大きく形成し、絶縁膜のコンタクト孔の側壁を平
坦化膜の材料で被覆することにより、段差のないコンタ
クトホール形状を得るものである。
【０００９】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図１は、本発明によ
る、液晶表示パネルの表示用スイッチング素子として用
いられるボトムゲート型薄膜トランジスタの構造を示す
断面図である。ノンアルカリガラス等からなる絶縁性の
透明基板２１の表面に、クロム（Ｃｒ）等の高融点金属
からなるゲート電極２２が配置される。このゲート電極
２２は、両端部が透明基板２１側で広くなるテーパー形
状を成す。ゲート電極２２が配置された透明基板２１上
には、窒化シリコン膜２３を介して酸化シリコン膜２４
が積層される。窒化シリコン膜２３は、透明基板２１に
含まれるナトリウム（Ｎａ）等の不純物が後述する活性
層に浸入するのを阻止し、酸化シリコン膜２４は、窒化
シリコン膜２３と共にゲート絶縁膜として働く。酸化シ
リコン膜２４上には、ゲート電極２２を横断して多結晶
シリコン２５（半導体膜）が積層される。この多結晶シ
リコン膜２５が、薄膜トランジスタの活性層となる。
面を参照しながら詳細に説明する。図１は、本発明によ
る、液晶表示パネルの表示用スイッチング素子として用
いられるボトムゲート型薄膜トランジスタの構造を示す
断面図である。ノンアルカリガラス等からなる絶縁性の
透明基板２１の表面に、クロム（Ｃｒ）等の高融点金属
からなるゲート電極２２が配置される。このゲート電極
２２は、両端部が透明基板２１側で広くなるテーパー形
状を成す。ゲート電極２２が配置された透明基板２１上
には、窒化シリコン膜２３を介して酸化シリコン膜２４
が積層される。窒化シリコン膜２３は、透明基板２１に
含まれるナトリウム（Ｎａ）等の不純物が後述する活性
層に浸入するのを阻止し、酸化シリコン膜２４は、窒化
シリコン膜２３と共にゲート絶縁膜として働く。酸化シ
リコン膜２４上には、ゲート電極２２を横断して多結晶
シリコン２５（半導体膜）が積層される。この多結晶シ
リコン膜２５が、薄膜トランジスタの活性層となる。
【００１０】多結晶シリコン膜２５上には、酸化シリコ
ン等の絶縁材料からなるストッパ絶縁膜２６が配置され
る。このストッパ絶縁膜２６に被われた多結晶シリコン
膜２５がチャネル領域２５ｃとなり、その他の多結晶シ
リコン膜２５がソース領域２５ｓ及びドレイン領域２５
ｄとなる。ストッパ絶縁膜２６が形成された多結晶シリ
コン膜２５上には、酸化シリコン膜２７及び窒化シリコ
ン膜２８が積層される。この酸化シリコン膜２７及び窒
化シリコン膜２８は、ソース領域２５ｓ及びドレイン領
域２５ｄを含む多結晶シリコン膜２５を保護する。
ン等の絶縁材料からなるストッパ絶縁膜２６が配置され
る。このストッパ絶縁膜２６に被われた多結晶シリコン
膜２５がチャネル領域２５ｃとなり、その他の多結晶シ
リコン膜２５がソース領域２５ｓ及びドレイン領域２５
ｄとなる。ストッパ絶縁膜２６が形成された多結晶シリ
コン膜２５上には、酸化シリコン膜２７及び窒化シリコ
ン膜２８が積層される。この酸化シリコン膜２７及び窒
化シリコン膜２８は、ソース領域２５ｓ及びドレイン領
域２５ｄを含む多結晶シリコン膜２５を保護する。
【００１１】ドレイン領域２５ｄ上の酸化シリコン膜２
７及び窒化シリコン膜２８の所定箇所には、第１のコン
タクト孔２９ａが形成される。この第１のコンタクト孔
２９ａを通してドレイン領域２５ｄに接続されるアルミ
ニウム電極３０が、窒化シリコン２８上に配置される。
尚、アルミ電極３０とドレイン領域２５ｄとの界面に
は、両者のコンタクト抵抗を減じるために、モリブデン
（Ｍｏ）、チタン（Ｔｉ）等の高融点金属を配置しても
よい。ソース領域２５ｓ上の酸化シリコン膜２７及び窒
化シリコン膜２８の所定箇所には、ソース領域２５ｓの
表面を露出する第２のコンタクト孔２９ｂが形成され
る。
７及び窒化シリコン膜２８の所定箇所には、第１のコン
タクト孔２９ａが形成される。この第１のコンタクト孔
２９ａを通してドレイン領域２５ｄに接続されるアルミ
ニウム電極３０が、窒化シリコン２８上に配置される。
尚、アルミ電極３０とドレイン領域２５ｄとの界面に
は、両者のコンタクト抵抗を減じるために、モリブデン
（Ｍｏ）、チタン（Ｔｉ）等の高融点金属を配置しても
よい。ソース領域２５ｓ上の酸化シリコン膜２７及び窒
化シリコン膜２８の所定箇所には、ソース領域２５ｓの
表面を露出する第２のコンタクト孔２９ｂが形成され
る。
【００１２】アルミニウム電極３０が配置された窒化シ
リコン膜２８上には、可視光に対して透明な膜厚１．０
〜１．５μｍの、例えばアクリル樹脂、ポリイミド樹
脂、ＳＯＧ等から成る透明絶縁性の平坦化膜３１が積層
される。この平坦化膜３１は、ゲート電極２２やアルミ
ニウム電極３０、ストッパ絶縁膜２６等による凹凸を埋
めて表面を平坦化する。ソース領域２５ｓ側の第２のコ
ンタクト孔２９ｂに対応する箇所の平坦化膜３１には、
第３のコンタクト孔３２が形成される。そして、第３の
コンタクト孔３２を介してソース領域２５ｓに接続され
る透明電極３３が、アクリル樹脂膜３１上に広がるよう
に配置される。この透明電極３３は膜厚が８００〜１０
００ÅのＩＴＯ膜から成り、液晶表示パネルの表示電極
を構成する。
リコン膜２８上には、可視光に対して透明な膜厚１．０
〜１．５μｍの、例えばアクリル樹脂、ポリイミド樹
脂、ＳＯＧ等から成る透明絶縁性の平坦化膜３１が積層
される。この平坦化膜３１は、ゲート電極２２やアルミ
ニウム電極３０、ストッパ絶縁膜２６等による凹凸を埋
めて表面を平坦化する。ソース領域２５ｓ側の第２のコ
ンタクト孔２９ｂに対応する箇所の平坦化膜３１には、
第３のコンタクト孔３２が形成される。そして、第３の
コンタクト孔３２を介してソース領域２５ｓに接続され
る透明電極３３が、アクリル樹脂膜３１上に広がるよう
に配置される。この透明電極３３は膜厚が８００〜１０
００ÅのＩＴＯ膜から成り、液晶表示パネルの表示電極
を構成する。
【００１３】平坦化膜３１に形成した第３のコンタクト
孔３２は、例えば６×６μｍ（ＣＡＤ図面上）で開口さ
れ、窒化シリコン膜２８と酸化シリコン膜２７に形成し
た第２のコンタクト孔２９ｂは、例えば１０×１０μｍ
（ＣＡＤ図面上）で開口され、両者の中心位置は一致さ
せている。その為、第３のコンタクト孔３２は第２のコ
ンタクト孔２９ｂの内部に形成され、第２のコンタクト
孔２９ｂの側壁に露出する窒化シリコン膜２８と酸化シ
リコン膜２７の表面は、平坦化膜３１の材料で被覆され
る。
孔３２は、例えば６×６μｍ（ＣＡＤ図面上）で開口さ
れ、窒化シリコン膜２８と酸化シリコン膜２７に形成し
た第２のコンタクト孔２９ｂは、例えば１０×１０μｍ
（ＣＡＤ図面上）で開口され、両者の中心位置は一致さ
せている。その為、第３のコンタクト孔３２は第２のコ
ンタクト孔２９ｂの内部に形成され、第２のコンタクト
孔２９ｂの側壁に露出する窒化シリコン膜２８と酸化シ
リコン膜２７の表面は、平坦化膜３１の材料で被覆され
る。
【００１４】以下に、図１に示した薄膜トランジスタの
製造方法を、図２と図３を用いて説明する。 （ａ）第１工程 絶縁性の透明基板２１上に、クロムやモリブデン等の高
融点金属をスパッタリングして膜厚が７００乃至１５０
０Åの高融点金属膜４０を形成する。この高融点金属膜
４０を所定のパターン形状にパターニングし、ゲート電
極２２を形成する。このパターニング処理では、ウェッ
トエッチャントによるテーパーエッチングにより、ゲー
ト電極２２が、両端部を透明基板２１側で広くするテー
パー形状（台形状）に形成される。（図２（Ａ）参
照）。 （ｂ）第２工程 透明基板２１上にゲート電極２２を被って膜厚が５００
〜１５００Åの窒化シリコン及び膜厚が１０００〜２０
００Åの酸化シリコンをプラズマＣＶＤ法により順次積
層し、窒化シリコン膜２３及び酸化シリコン膜２４を形
成する。続いて酸化シリコン膜２４上に、同じくプラズ
マＣＶＤ法により膜厚が３００〜８００Åのシリコンを
積層し、非晶質のシリコン膜２５を形成する。全体に４
００乃至５００度の加熱処理を与えてシリコン膜２５中
に含まれる余分な水素イオンを除去する。そして、エキ
シマレーザー４１をシリコン膜２５に照射し、非晶質状
態のシリコンが融解するまで加熱する。これにより、シ
リコンが結晶化し、多結晶状態となる。この多結晶状態
のシリコン膜２５が、薄膜トランジスタの活性層となる
（図２（Ｂ）参照）。 （ｃ）第３工程 シリコン膜２５上に膜厚が１０００〜２０００Åの酸化
シリコンを積層し、酸化シリコン膜４２を形成する。そ
して、この酸化シリコン膜４２をゲート電極２２に応じ
てパターニングし、ゲート電極２２に重なるストッパ絶
縁膜２６を形成する。このストッパ絶縁膜２６の形成に
おいては、酸化シリコン膜４２を被うホトレジスト膜を
形成し、そのレジスト膜を透明基板２１側からゲート電
極２２をマスクとして露光することにより、酸化シリコ
ン膜２４の上部にレジストマスクをマスクずれなく形成
し、そしてＨＦ系のウェットエッチャントにより酸化シ
リコン膜４２をパターニングすることにより行われる
（図２（Ｃ）参照）。 （ｄ）第４工程 ストッパ絶縁膜２６が形成されたシリコン膜２５に対
し、形成すべきトランジスタのタイプに対応するＰ型あ
るいはＮ型のイオンを注入する。即ち、Ｐチャネル型の
トランジスタを形成する場合には、ボロン（Ｂ）等のＰ
型イオンを注入し、Ｎチャネル型のトランジスタを形成
する場合には、リン（Ｐ）等のＮ型イオンを注入する。
この注入においては、ストッパ絶縁膜２６で被われた領
域を除いてシリコン膜２５にＰ型あるいはＮ型の導電性
を示す領域が形成される。これらの領域が、ゲート電極
２２の両側でソース領域２５ｓ及びドレイン領域２５ｄ
となる。また、ストッパ絶縁膜２６で被われた領域がチ
ャンネル領域２５ｃとなる（図２（Ｄ）参照）。 （ｅ）第５工程 所定の導電型の不純物イオンが注入されたシリコン膜２
５にエキシマレーザーを照射し、シリコンが融解しない
程度に加熱する。これにより、シリコン膜２５内の不純
物イオンが活性化される。そして、ゲート電極２２の両
側に所定の幅を残してシリコン膜２５を島状にパターニ
ングし、各トランジスタを分離独立させる（図３（Ａ）
参照）。 （ｆ）第６工程 酸化シリコン膜２４にシリコン膜２５を被ってプラズマ
ＣＶＤ法により酸化シリコン及び窒化シリコンを再度積
層し、酸化シリコン膜２７及び窒化シリコン膜２８を順
次形成し、次いで４００〜６００度の熱処理によって酸
化シリコン膜２７及び窒化シリコン膜２８のアニール処
理を行う。この熱処理は、同時に窒化シリコン膜２８中
に含まれる水素イオンを酸化シリコン膜２７を通してシ
リコン膜２５中に拡散することを兼ねている。拡散した
水素イオンはシリコン膜２５中のダングリングボンドを
中和し終端する。
製造方法を、図２と図３を用いて説明する。 （ａ）第１工程 絶縁性の透明基板２１上に、クロムやモリブデン等の高
融点金属をスパッタリングして膜厚が７００乃至１５０
０Åの高融点金属膜４０を形成する。この高融点金属膜
４０を所定のパターン形状にパターニングし、ゲート電
極２２を形成する。このパターニング処理では、ウェッ
トエッチャントによるテーパーエッチングにより、ゲー
ト電極２２が、両端部を透明基板２１側で広くするテー
パー形状（台形状）に形成される。（図２（Ａ）参
照）。 （ｂ）第２工程 透明基板２１上にゲート電極２２を被って膜厚が５００
〜１５００Åの窒化シリコン及び膜厚が１０００〜２０
００Åの酸化シリコンをプラズマＣＶＤ法により順次積
層し、窒化シリコン膜２３及び酸化シリコン膜２４を形
成する。続いて酸化シリコン膜２４上に、同じくプラズ
マＣＶＤ法により膜厚が３００〜８００Åのシリコンを
積層し、非晶質のシリコン膜２５を形成する。全体に４
００乃至５００度の加熱処理を与えてシリコン膜２５中
に含まれる余分な水素イオンを除去する。そして、エキ
シマレーザー４１をシリコン膜２５に照射し、非晶質状
態のシリコンが融解するまで加熱する。これにより、シ
リコンが結晶化し、多結晶状態となる。この多結晶状態
のシリコン膜２５が、薄膜トランジスタの活性層となる
（図２（Ｂ）参照）。 （ｃ）第３工程 シリコン膜２５上に膜厚が１０００〜２０００Åの酸化
シリコンを積層し、酸化シリコン膜４２を形成する。そ
して、この酸化シリコン膜４２をゲート電極２２に応じ
てパターニングし、ゲート電極２２に重なるストッパ絶
縁膜２６を形成する。このストッパ絶縁膜２６の形成に
おいては、酸化シリコン膜４２を被うホトレジスト膜を
形成し、そのレジスト膜を透明基板２１側からゲート電
極２２をマスクとして露光することにより、酸化シリコ
ン膜２４の上部にレジストマスクをマスクずれなく形成
し、そしてＨＦ系のウェットエッチャントにより酸化シ
リコン膜４２をパターニングすることにより行われる
（図２（Ｃ）参照）。 （ｄ）第４工程 ストッパ絶縁膜２６が形成されたシリコン膜２５に対
し、形成すべきトランジスタのタイプに対応するＰ型あ
るいはＮ型のイオンを注入する。即ち、Ｐチャネル型の
トランジスタを形成する場合には、ボロン（Ｂ）等のＰ
型イオンを注入し、Ｎチャネル型のトランジスタを形成
する場合には、リン（Ｐ）等のＮ型イオンを注入する。
この注入においては、ストッパ絶縁膜２６で被われた領
域を除いてシリコン膜２５にＰ型あるいはＮ型の導電性
を示す領域が形成される。これらの領域が、ゲート電極
２２の両側でソース領域２５ｓ及びドレイン領域２５ｄ
となる。また、ストッパ絶縁膜２６で被われた領域がチ
ャンネル領域２５ｃとなる（図２（Ｄ）参照）。 （ｅ）第５工程 所定の導電型の不純物イオンが注入されたシリコン膜２
５にエキシマレーザーを照射し、シリコンが融解しない
程度に加熱する。これにより、シリコン膜２５内の不純
物イオンが活性化される。そして、ゲート電極２２の両
側に所定の幅を残してシリコン膜２５を島状にパターニ
ングし、各トランジスタを分離独立させる（図３（Ａ）
参照）。 （ｆ）第６工程 酸化シリコン膜２４にシリコン膜２５を被ってプラズマ
ＣＶＤ法により酸化シリコン及び窒化シリコンを再度積
層し、酸化シリコン膜２７及び窒化シリコン膜２８を順
次形成し、次いで４００〜６００度の熱処理によって酸
化シリコン膜２７及び窒化シリコン膜２８のアニール処
理を行う。この熱処理は、同時に窒化シリコン膜２８中
に含まれる水素イオンを酸化シリコン膜２７を通してシ
リコン膜２５中に拡散することを兼ねている。拡散した
水素イオンはシリコン膜２５中のダングリングボンドを
中和し終端する。
【００１５】そして、ソース領域２５ｓ及びドレイン領
域２５ｄとなるシリコン膜２５上に、酸化シリコン膜２
７及び窒化シリコン膜２８を貫通する第１と第２のコン
タクト孔２９ａ、２９ｂを形成する（図３（Ｂ）参
照）。 （ｇ）第７工程 第１のコンタクト孔２９ａ部分に、シリコン膜２５のド
レイン領域２６ｄに接続されるアルミニウム等の金属か
らなる電極３０を形成する。このアルミニウム電極３０
の形成は、例えば、第１と第２のコンタクト孔２９ａ、
２９ｂが形成された窒化シリコン膜２８上にスパッタリ
ングしたアルミニウムをパターニングすることで形成さ
れる。尚、アルミニウム電極３０とドレイン領域２５ｄ
との界面にモリブデン（Ｍｏ）、チタン（Ｔｉ）等の高
融点金属を配置する場合は、前記高融点金属膜とアルミ
ニウムを順次スパッタリングし、これらを順次パターニ
ングすることによって行われる。いずれの場合も、第２
のコンタクト孔２９ｂにはアルミニウム材料も高融点金
属材料も配置せず、第２のコンタクト孔２９ｂ内部にソ
ース領域２５ｓのシリコン膜２５表面を露出させる。こ
こで、ドレイン領域２５ｄに接続されるアルミニウム電
極３０は、トランジスタの配列方向に沿って連続してド
レイン配線を形成する。（図３（Ｃ）参照）。 （ｈ）第８工程 アルミニウム電極３０が形成された窒化シリコン膜２８
上にアクリル樹脂溶液をスピンオン塗布し、焼成して平
坦化膜３１を形成する。この平坦化膜３１は、ストッパ
絶縁膜２６やアルミニウム電極３０による凹凸を埋めて
表面を平坦化する。当然、平坦化膜３１は第２のコンタ
クト孔２９ｂ内部を埋設する。そして、ソース領域２５
ｓ上に平坦化膜３１を貫通する第３のコンタクト孔３２
を形成する。この第３のコンタクト孔３２の形成は、例
えばアクリル樹脂層としてホトレジストと同様の感光性
の樹脂を用い、平坦化膜３１側からメタルマスクを用い
て露光し、選択的に感光した箇所を現像処理によって除
去し、そしてリフローすることにより形成される。
域２５ｄとなるシリコン膜２５上に、酸化シリコン膜２
７及び窒化シリコン膜２８を貫通する第１と第２のコン
タクト孔２９ａ、２９ｂを形成する（図３（Ｂ）参
照）。 （ｇ）第７工程 第１のコンタクト孔２９ａ部分に、シリコン膜２５のド
レイン領域２６ｄに接続されるアルミニウム等の金属か
らなる電極３０を形成する。このアルミニウム電極３０
の形成は、例えば、第１と第２のコンタクト孔２９ａ、
２９ｂが形成された窒化シリコン膜２８上にスパッタリ
ングしたアルミニウムをパターニングすることで形成さ
れる。尚、アルミニウム電極３０とドレイン領域２５ｄ
との界面にモリブデン（Ｍｏ）、チタン（Ｔｉ）等の高
融点金属を配置する場合は、前記高融点金属膜とアルミ
ニウムを順次スパッタリングし、これらを順次パターニ
ングすることによって行われる。いずれの場合も、第２
のコンタクト孔２９ｂにはアルミニウム材料も高融点金
属材料も配置せず、第２のコンタクト孔２９ｂ内部にソ
ース領域２５ｓのシリコン膜２５表面を露出させる。こ
こで、ドレイン領域２５ｄに接続されるアルミニウム電
極３０は、トランジスタの配列方向に沿って連続してド
レイン配線を形成する。（図３（Ｃ）参照）。 （ｈ）第８工程 アルミニウム電極３０が形成された窒化シリコン膜２８
上にアクリル樹脂溶液をスピンオン塗布し、焼成して平
坦化膜３１を形成する。この平坦化膜３１は、ストッパ
絶縁膜２６やアルミニウム電極３０による凹凸を埋めて
表面を平坦化する。当然、平坦化膜３１は第２のコンタ
クト孔２９ｂ内部を埋設する。そして、ソース領域２５
ｓ上に平坦化膜３１を貫通する第３のコンタクト孔３２
を形成する。この第３のコンタクト孔３２の形成は、例
えばアクリル樹脂層としてホトレジストと同様の感光性
の樹脂を用い、平坦化膜３１側からメタルマスクを用い
て露光し、選択的に感光した箇所を現像処理によって除
去し、そしてリフローすることにより形成される。
【００１６】そして、第３のコンタクト孔３２部分に、
ソース領域２５ｓに接続されるＩＴＯ等からなる透明電
極３３を形成する。この透明電極３８の形成は、例え
ば、コンタクト孔３２内部の多結晶シリコン膜２５表面
を先ず沸酸系のエッチャントでスライトエッチングする
ことにより多結晶シリコン膜２５の表面を清浄化し、次
いで平坦化膜３１上にスパッタリングしたＩＴＯをパタ
ーニングすることで形成される（図３（Ｄ）参照）。
ソース領域２５ｓに接続されるＩＴＯ等からなる透明電
極３３を形成する。この透明電極３８の形成は、例え
ば、コンタクト孔３２内部の多結晶シリコン膜２５表面
を先ず沸酸系のエッチャントでスライトエッチングする
ことにより多結晶シリコン膜２５の表面を清浄化し、次
いで平坦化膜３１上にスパッタリングしたＩＴＯをパタ
ーニングすることで形成される（図３（Ｄ）参照）。
【００１７】以上に説明した本実施の形態によれば、以
下の作用効果を得ることができる。 （１）第２と第３のコンタクト孔２９ｂ、３２を通して
透明電極３３のＩＴＯ膜がソース領域２５ｓの多結晶シ
リコン膜２５に直接コンタクトするので、アルミとＩＴ
Ｏ膜との接触よりも接触抵抗を小さくできる。 （２）アルミとの接触抵抗を減じるための、高融点金属
などの手段が無用になるので、構成を簡素化し、コスト
ダウンを図ることができる。
下の作用効果を得ることができる。 （１）第２と第３のコンタクト孔２９ｂ、３２を通して
透明電極３３のＩＴＯ膜がソース領域２５ｓの多結晶シ
リコン膜２５に直接コンタクトするので、アルミとＩＴ
Ｏ膜との接触よりも接触抵抗を小さくできる。 （２）アルミとの接触抵抗を減じるための、高融点金属
などの手段が無用になるので、構成を簡素化し、コスト
ダウンを図ることができる。
【００１８】そして、第２のコンタクト孔２９ｂの大き
さより第３のコンタクト孔３２の大きさを小さくするこ
とによって、更に以下の作用効果を得ることができる。 （１）平坦化膜３１のアクリル樹脂膜が第２のコンタク
ト孔２９ｂを埋設し、第３のコンタクト孔３２がソース
領域２５ｓの多結晶シリコン膜２５表面まで延びている
ので、第３のコンタクト孔の側壁をなだらかなに形成で
き、透明電極３３のコンタクト部分における段切れ等の
事故要因を排除できる。
さより第３のコンタクト孔３２の大きさを小さくするこ
とによって、更に以下の作用効果を得ることができる。 （１）平坦化膜３１のアクリル樹脂膜が第２のコンタク
ト孔２９ｂを埋設し、第３のコンタクト孔３２がソース
領域２５ｓの多結晶シリコン膜２５表面まで延びている
ので、第３のコンタクト孔の側壁をなだらかなに形成で
き、透明電極３３のコンタクト部分における段切れ等の
事故要因を排除できる。
【００１９】（２）第２のコンタクト孔２９ｂの側壁を
平坦化膜３１の材料で被覆しておくことにより、第８工
程において、多結晶シリコン膜２５表面を清浄化する沸
酸系エッチャントにより酸化シリコン膜２７と窒化シリ
コン膜２８が無用にエッチングされることが無い。これ
により接触部分の段差の発生を防止できる。尚、本発明
は、以上に説明したボトムゲート型薄膜トランジスタに
ついてだけでなく、多結晶シリコン膜２５に対してゲー
ト電極２２が上部に位置するトップゲート型の薄膜トラ
ンジスタについても同様に実施することができる。以下
に本発明の他の実施の形態として、トップゲート型薄膜
トランジスタに応用した例を説明する。
平坦化膜３１の材料で被覆しておくことにより、第８工
程において、多結晶シリコン膜２５表面を清浄化する沸
酸系エッチャントにより酸化シリコン膜２７と窒化シリ
コン膜２８が無用にエッチングされることが無い。これ
により接触部分の段差の発生を防止できる。尚、本発明
は、以上に説明したボトムゲート型薄膜トランジスタに
ついてだけでなく、多結晶シリコン膜２５に対してゲー
ト電極２２が上部に位置するトップゲート型の薄膜トラ
ンジスタについても同様に実施することができる。以下
に本発明の他の実施の形態として、トップゲート型薄膜
トランジスタに応用した例を説明する。
【００２０】図４は、液晶表示パネルの表示用スイッチ
ング素子として用いられるトップゲート型薄膜トランジ
スタの構造を示す断面図である。絶縁性の透明基板２１
の表面に、窒化シリコン膜２３及び酸化シリコン膜２４
が積層される。窒化シリコン膜２３は、透明基板２１に
含まれるナトリウム等の不純物イオンの析出を防止し、
酸化シリコン膜２４は、活性層となる多結晶シリコン膜
２５の積層を可能にする。酸化シリコン膜２４上の所定
の領域に、多結晶シリコン膜２５が積層される。この多
結晶シリコン膜２５が薄膜トランジスタの活性層とな
る。
ング素子として用いられるトップゲート型薄膜トランジ
スタの構造を示す断面図である。絶縁性の透明基板２１
の表面に、窒化シリコン膜２３及び酸化シリコン膜２４
が積層される。窒化シリコン膜２３は、透明基板２１に
含まれるナトリウム等の不純物イオンの析出を防止し、
酸化シリコン膜２４は、活性層となる多結晶シリコン膜
２５の積層を可能にする。酸化シリコン膜２４上の所定
の領域に、多結晶シリコン膜２５が積層される。この多
結晶シリコン膜２５が薄膜トランジスタの活性層とな
る。
【００２１】多結晶シリコン層２５が積層された酸化シ
リコン膜２４上に、ゲート絶縁膜となる酸化シリコン膜
２４ａ積層される。そして、酸化シリコン膜２４ａ上
に、多結晶シリコン層２５と交差する方向に延在して、
高融点金属からなるゲート電極２２が配置される。この
ゲート電極２２に被われた多結晶シリコン膜２５がチャ
ネル領域２５ｃとなり、その他の多結晶シリコン膜２５
がソース領域２５ｓ及びドレイン領域２５ｄとなる。ゲ
ート電極２２が配置された酸化シリコン膜２４ａ上に、
再度、酸化シリコン膜２７及び窒化シリコン膜２８が積
層される。この酸化シリコン膜２７及び窒化シリコン膜
２８が、ゲート電極２２及び多結晶シリコン膜２５を保
護する層間絶縁膜となる。
リコン膜２４上に、ゲート絶縁膜となる酸化シリコン膜
２４ａ積層される。そして、酸化シリコン膜２４ａ上
に、多結晶シリコン層２５と交差する方向に延在して、
高融点金属からなるゲート電極２２が配置される。この
ゲート電極２２に被われた多結晶シリコン膜２５がチャ
ネル領域２５ｃとなり、その他の多結晶シリコン膜２５
がソース領域２５ｓ及びドレイン領域２５ｄとなる。ゲ
ート電極２２が配置された酸化シリコン膜２４ａ上に、
再度、酸化シリコン膜２７及び窒化シリコン膜２８が積
層される。この酸化シリコン膜２７及び窒化シリコン膜
２８が、ゲート電極２２及び多結晶シリコン膜２５を保
護する層間絶縁膜となる。
【００２２】ソース領域２５ｓ及びドレイン領域２５ｄ
上の酸化シリコン膜２４ａ、２７及び窒化シリコン膜２
８の所定箇所には、第１と第２のコンタクト孔２９ａ、
２９ｂが形成される。第１のコンタクト孔２９ａを通し
てドレイン領域２５ｄに接続されるアルミニウム電極３
０が、窒化シリコン膜２８上に配置される。ソース領域
２５ｓの第２のコンタクト孔２９ｂにはアルミ電極を配
置していない。電極３０が配置された窒化シリコン膜２
８上には、可視光に対して透明な例えばアクリル樹脂、
ポリイミド樹脂、ＳＯＧ等から成る絶縁性素材により平
坦化膜３１が積層される。この平坦化膜３１は、ゲート
電極２２やアルミニウム電極３０による凹凸を埋めて表
面を平坦化する。
上の酸化シリコン膜２４ａ、２７及び窒化シリコン膜２
８の所定箇所には、第１と第２のコンタクト孔２９ａ、
２９ｂが形成される。第１のコンタクト孔２９ａを通し
てドレイン領域２５ｄに接続されるアルミニウム電極３
０が、窒化シリコン膜２８上に配置される。ソース領域
２５ｓの第２のコンタクト孔２９ｂにはアルミ電極を配
置していない。電極３０が配置された窒化シリコン膜２
８上には、可視光に対して透明な例えばアクリル樹脂、
ポリイミド樹脂、ＳＯＧ等から成る絶縁性素材により平
坦化膜３１が積層される。この平坦化膜３１は、ゲート
電極２２やアルミニウム電極３０による凹凸を埋めて表
面を平坦化する。
【００２３】ソース領域２５ｓ側の平坦化膜３１には、
第３のコンタクト孔３２が形成される。そして、第３の
コンタクト孔３２を介してソース領域２５ｓの多結晶シ
リコン膜２５にコンタクトするＩＴＯ膜３３が、平坦化
膜３１上に広がるように配置される。このＩＴＯ膜３３
が、液晶表示パネルの表示電極を構成する。以上に説明
したトップゲート型ＴＦＴ装置の製造方法は、ボトムゲ
ート型に準じる。以下にその製造方法を図５を用いて簡
潔に説明する。 （ａ）第１工程 絶縁性の透明基板２１上に、プラズマＣＶＤ法により窒
化シリコン膜２３及び酸化シリコン膜２４を順次積層
し、形成する。さらに、同じくプラズマＣＶＤ法により
シリコンを積層し、非晶質のシリコン膜２５を形成す
る。そして、脱水素アニール処理を行った後、エキシマ
レーザーによりシリコン膜２５加熱し、シリコン膜２５
を多結晶状態とする（図５（Ａ）参照）。 （ｂ）第２工程 トランジスタの形成位置に対応し、多結晶化されたシリ
コン膜２５を所定の形状にパターニングする。プラズマ
ＣＶＤ法によりシリコン膜２５を被うようにゲート絶縁
膜となる酸化シリコン膜２４ａを積層する。そして、ク
ロムやモリブデン等の高融点金属をスパッタリングして
高融点金属膜を形成し、この高融点金属膜を所定の形状
にパターニングし、ゲート電極２２を形成する（図５
（Ｂ）参照）。 （ｃ）第３工程 ゲート電極２２をマスクとし、形成すべきトランジスタ
のタイプに対応するＰ型あるいはＮ型のイオンをシリコ
ン膜２５へ注入して、ソース領域２５ｓ及びドレイン領
域２５ｄを形成する。そして、シリコン膜２５にエキシ
マレーザーを照射してシリコン膜２５内の不純物イオン
を活性化させる（図５（Ｃ）参照）。 （ｄ）第４工程 酸化シリコン膜２４ａ上にゲート電極２２を被ってプラ
ズマＣＶＤ法により酸化シリコン膜２７及び窒化シリコ
ン膜２８を順次形成する。そして、基板全体を窒素雰囲
気中で加熱処理することにより、窒化シリコン膜２８に
含まれる水素イオンを酸化シリコン膜２７、２４ａを通
してシリコン膜２５へ導入する。これにより、シリコン
膜２５中のダングリングボンドが水素イオンによって補
われる（図５（Ｄ）参照）。 （ｅ）第５工程 ソース領域及びドレイン領域となるシリコン膜２５上
に、酸化シリコン膜２７、２４ａ及び窒化シリコン膜２
８を貫通する第１と第２のコンタクト孔２９ａ、２９ｂ
を形成する。第１のコンタクト孔２９ａ部分に、シリコ
ン膜２５に接続されるアルミニウム等の金属からなる電
極３０を形成する（図示せず）。 （ｆ）第６工程 電極３０が形成された窒化シリコン膜２８上に例えばア
クリル樹脂溶液を塗布し、焼成して平坦化膜３１を形成
する。そして、ソース領域２５ｓ上の第２のコンタクト
孔２９ｂに重ねて平坦化膜３１を貫通する第３のコンタ
クト孔３２を形成し、この第３のコンタクト孔３２部分
に、ソース領域２５ｓに接続されるＩＴＯ等からなる透
明電極３３を形成して、図４に示したトップゲート型Ｔ
ＦＴ装置を得る。
第３のコンタクト孔３２が形成される。そして、第３の
コンタクト孔３２を介してソース領域２５ｓの多結晶シ
リコン膜２５にコンタクトするＩＴＯ膜３３が、平坦化
膜３１上に広がるように配置される。このＩＴＯ膜３３
が、液晶表示パネルの表示電極を構成する。以上に説明
したトップゲート型ＴＦＴ装置の製造方法は、ボトムゲ
ート型に準じる。以下にその製造方法を図５を用いて簡
潔に説明する。 （ａ）第１工程 絶縁性の透明基板２１上に、プラズマＣＶＤ法により窒
化シリコン膜２３及び酸化シリコン膜２４を順次積層
し、形成する。さらに、同じくプラズマＣＶＤ法により
シリコンを積層し、非晶質のシリコン膜２５を形成す
る。そして、脱水素アニール処理を行った後、エキシマ
レーザーによりシリコン膜２５加熱し、シリコン膜２５
を多結晶状態とする（図５（Ａ）参照）。 （ｂ）第２工程 トランジスタの形成位置に対応し、多結晶化されたシリ
コン膜２５を所定の形状にパターニングする。プラズマ
ＣＶＤ法によりシリコン膜２５を被うようにゲート絶縁
膜となる酸化シリコン膜２４ａを積層する。そして、ク
ロムやモリブデン等の高融点金属をスパッタリングして
高融点金属膜を形成し、この高融点金属膜を所定の形状
にパターニングし、ゲート電極２２を形成する（図５
（Ｂ）参照）。 （ｃ）第３工程 ゲート電極２２をマスクとし、形成すべきトランジスタ
のタイプに対応するＰ型あるいはＮ型のイオンをシリコ
ン膜２５へ注入して、ソース領域２５ｓ及びドレイン領
域２５ｄを形成する。そして、シリコン膜２５にエキシ
マレーザーを照射してシリコン膜２５内の不純物イオン
を活性化させる（図５（Ｃ）参照）。 （ｄ）第４工程 酸化シリコン膜２４ａ上にゲート電極２２を被ってプラ
ズマＣＶＤ法により酸化シリコン膜２７及び窒化シリコ
ン膜２８を順次形成する。そして、基板全体を窒素雰囲
気中で加熱処理することにより、窒化シリコン膜２８に
含まれる水素イオンを酸化シリコン膜２７、２４ａを通
してシリコン膜２５へ導入する。これにより、シリコン
膜２５中のダングリングボンドが水素イオンによって補
われる（図５（Ｄ）参照）。 （ｅ）第５工程 ソース領域及びドレイン領域となるシリコン膜２５上
に、酸化シリコン膜２７、２４ａ及び窒化シリコン膜２
８を貫通する第１と第２のコンタクト孔２９ａ、２９ｂ
を形成する。第１のコンタクト孔２９ａ部分に、シリコ
ン膜２５に接続されるアルミニウム等の金属からなる電
極３０を形成する（図示せず）。 （ｆ）第６工程 電極３０が形成された窒化シリコン膜２８上に例えばア
クリル樹脂溶液を塗布し、焼成して平坦化膜３１を形成
する。そして、ソース領域２５ｓ上の第２のコンタクト
孔２９ｂに重ねて平坦化膜３１を貫通する第３のコンタ
クト孔３２を形成し、この第３のコンタクト孔３２部分
に、ソース領域２５ｓに接続されるＩＴＯ等からなる透
明電極３３を形成して、図４に示したトップゲート型Ｔ
ＦＴ装置を得る。
【００２４】
【発明の効果】以上に説明したとおり、本発明によれ
ば、透明電極３３のＩＴＯ膜を多結晶シリコン膜２５の
表面に直接コンタクトさせることにより、コンタクト抵
抗を増大させることなく、構成を簡素化した薄膜トラン
ジスタを得ることができる利点を有する。
ば、透明電極３３のＩＴＯ膜を多結晶シリコン膜２５の
表面に直接コンタクトさせることにより、コンタクト抵
抗を増大させることなく、構成を簡素化した薄膜トラン
ジスタを得ることができる利点を有する。
【００２５】更に本願請求項２，４によれば、第３のコ
ンタクト孔３２の側壁に段差を発生させることが無いの
で、透明電極３３のコンタクト部における段切れ等の発
生も防止できる利点を有するものである。
ンタクト孔３２の側壁に段差を発生させることが無いの
で、透明電極３３のコンタクト部における段切れ等の発
生も防止できる利点を有するものである。
【図１】本発明を説明するための断面図である。
【図２】本発明の製造方法を説明するための断面図であ
る。
る。
【図３】本発明の製造方法を説明するための断面図であ
る。
る。
【図４】本発明の他の実施の形態を説明するための断面
図である。
図である。
【図５】本発明の他の実施の形態の製造方法を説明する
ための断面図である。
ための断面図である。
【図６】従来例を説明するための断面図である。
２１・・・透明基板 ２２・・・ゲート電極 ２５・・・シリコン膜 ２５ｃ・・チャネル領域 ２５ｓ・・ソース領域 ２５ｄ・・ドレイン領域 ２６・・・ストッパ絶縁膜 ２９ａ・・第１のコンタクト孔 ２９ｂ・・第２のコンタクト孔 ３０・・・電極 ３１・・・平坦化膜 ３２・・・第３のコンタクト孔 ３３・・・透明電極（ＩＴＯ膜）
Claims (4)
- 【請求項１】 絶縁基板の上に、ゲート絶縁膜を挟んで
半導体膜とゲート電極とを配置し、前記半導体膜にソー
ス・ドレイン領域及びチャネル領域を形成した薄膜トラ
ンジスタと、 前記ソース・ドレイン領域を被覆する絶縁膜と、 前記絶縁膜を貫通する第１と第２のコンタクト孔と、 前記第１のコンタクト孔を介して前記ソース・ドレイン
領域の一方にコンタクトする電極と、 前記絶縁膜及び前記電極を被覆する平坦化膜と、 前記平坦化膜に形成した第３のコンタクト孔と、 前記平坦化膜の上に配置され、前記第３のコンタクト孔
を介して前記ソース・ドレイン領域の他方の半導体膜の
表面に直接コンタクトする透明電極と、を具備すること
を特徴とする表示装置。 - 【請求項２】 前記第２のコンタクト孔の内部に前記第
３のコンタクト孔が配置され、前記第２のコンタクト孔
の内壁を前記平坦化膜が被覆することを特徴とする請求
項１記載の表示装置。 - 【請求項３】 絶縁基板上に、ゲート電極を挟んで半導
体膜とゲート電極とを形成し、前記半導体膜にソース・
ドレイン及びチャネルを形成する工程と、 前記ソース・ドレイン領域を被覆する絶縁膜を形成する
工程と、 前記絶縁膜に、前記ソース・ドレイン領域の表面を露出
する第１と第２のコンタクトホールを形成する工程と、 前記第１のコンタクト孔を通して前記ソース・ドレイン
領域の一方の領域にコンタクトする電極を形成する工程
と、 前記絶縁膜及び前記電極を被う平坦化膜を形成する工程
と、 前記平坦化膜の前記第２のコンタクト孔に対応する部分
に、第３のコンタクト孔を形成する工程と、 前記平坦化膜の上に配置され、前記第３のコンタクト孔
を介して前記ソース・ドレイン領域の他方の領域にコン
タクトする透明電極を形成する工程と、を具備すること
を特徴とする表示装置の製造方法。 - 【請求項４】 前記第２のコンタクト孔の内部に前記第
３のコンタクト孔が配置され、前記第２のコンタクト孔
の内壁を前記平坦化膜が被覆することを特徴とする請求
項３記載の表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266681A JPH11109406A (ja) | 1997-09-30 | 1997-09-30 | 表示装置とその製造方法 |
| TW087115870A TW482938B (en) | 1997-09-30 | 1998-09-24 | Display device and manufacturing method thereof |
| US09/160,839 US6249330B1 (en) | 1997-09-30 | 1998-09-25 | Display device and manufacturing method |
| KR1019980040639A KR100540947B1 (ko) | 1997-09-30 | 1998-09-29 | 표시장치와그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266681A JPH11109406A (ja) | 1997-09-30 | 1997-09-30 | 表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11109406A true JPH11109406A (ja) | 1999-04-23 |
Family
ID=17434225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266681A Pending JPH11109406A (ja) | 1997-09-30 | 1997-09-30 | 表示装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6249330B1 (ja) |
| JP (1) | JPH11109406A (ja) |
| KR (1) | KR100540947B1 (ja) |
| TW (1) | TW482938B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352042A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6862070B1 (en) | 1999-12-16 | 2005-03-01 | Sharp Kabushiki Kaisha | Liquid crystal display and manufacturing method thereof |
| JP2008015455A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2008015460A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法及び液晶表示装置 |
| SG143975A1 (en) * | 2001-02-28 | 2008-07-29 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022118095A (ja) * | 2011-05-05 | 2022-08-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JP4363684B2 (ja) * | 1998-09-02 | 2009-11-11 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| CN1462481A (zh) * | 2001-05-18 | 2003-12-17 | 三洋电机株式会社 | 薄膜晶体管及有源矩阵型显示装置及其制造方法 |
| JP4002410B2 (ja) * | 2001-06-22 | 2007-10-31 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の製造方法 |
| KR20030040865A (ko) * | 2001-11-16 | 2003-05-23 | 주식회사 하이닉스반도체 | 암전류를 감소시키기 위한 이미지센서의 제조 방법 |
| ES2524046T3 (es) * | 2001-12-13 | 2014-12-03 | Koninklijke Philips N.V. | Estructura de cierre hermético para dispositivos de visualización |
| TWI296062B (en) * | 2001-12-28 | 2008-04-21 | Sanyo Electric Co | Liquid crystal display device |
| JP3953320B2 (ja) * | 2001-12-28 | 2007-08-08 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| JP3995476B2 (ja) * | 2001-12-28 | 2007-10-24 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| TWI230304B (en) * | 2002-03-04 | 2005-04-01 | Sanyo Electric Co | Display device with reflecting layer |
| JP4563171B2 (ja) * | 2002-05-24 | 2010-10-13 | シェーリング コーポレイション | 中和ヒト抗ｉｇｆｒ抗体 |
| JP4199501B2 (ja) * | 2002-09-13 | 2008-12-17 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| TW594319B (en) * | 2003-04-11 | 2004-06-21 | Au Optronics Corp | Liquid crystal display and method of manufacturing the same |
| KR101036749B1 (ko) * | 2003-12-26 | 2011-05-24 | 엘지디스플레이 주식회사 | 금속유도결정화에 의한 액정표시소자 제조방법 |
| KR100968339B1 (ko) * | 2004-06-30 | 2010-07-08 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR20090006198A (ko) * | 2006-04-19 | 2009-01-14 | 이그니스 이노베이션 인크. | 능동형 디스플레이를 위한 안정적 구동 방식 |
| CN100583443C (zh) * | 2007-06-08 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR101971594B1 (ko) | 2012-02-16 | 2019-04-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104241296B (zh) * | 2014-08-21 | 2017-12-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| JPH0926601A (ja) * | 1995-07-13 | 1997-01-28 | Sony Corp | 液晶表示装置およびその製造方法 |
| JPH09127497A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 液晶表示装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP3309509B2 (ja) * | 1993-08-12 | 2002-07-29 | セイコーエプソン株式会社 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
| JPH0875585A (ja) * | 1994-09-09 | 1996-03-22 | Smc Corp | 圧力検出器の接続構造 |
-
1997
- 1997-09-30 JP JP9266681A patent/JPH11109406A/ja active Pending
-
1998
- 1998-09-24 TW TW087115870A patent/TW482938B/zh not_active IP Right Cessation
- 1998-09-25 US US09/160,839 patent/US6249330B1/en not_active Expired - Lifetime
- 1998-09-29 KR KR1019980040639A patent/KR100540947B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| JPH0926601A (ja) * | 1995-07-13 | 1997-01-28 | Sony Corp | 液晶表示装置およびその製造方法 |
| JPH09127497A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 液晶表示装置およびその製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6862070B1 (en) | 1999-12-16 | 2005-03-01 | Sharp Kabushiki Kaisha | Liquid crystal display and manufacturing method thereof |
| JP2001352042A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
| SG143975A1 (en) * | 2001-02-28 | 2008-07-29 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7618904B2 (en) | 2001-02-28 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2008015455A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2008015460A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 液晶表示装置の製造方法及び液晶表示装置 |
| JP4680878B2 (ja) * | 2006-06-30 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその製造方法 |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018067725A (ja) * | 2009-02-06 | 2018-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022118095A (ja) * | 2011-05-05 | 2022-08-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11942483B2 (en) | 2011-05-05 | 2024-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030267A (ko) | 1999-04-26 |
| KR100540947B1 (ko) | 2006-02-28 |
| TW482938B (en) | 2002-04-11 |
| US6249330B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11109406A (ja) | 表示装置とその製造方法 | |
| JP3679567B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| JP2010039229A (ja) | 表示装置 | |
| JPH10253976A (ja) | 液晶表示素子 | |
| US20040252250A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20020041181A (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH10173192A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0530057B2 (ja) | ||
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| US6875675B2 (en) | Method for manufacturing a semiconductor film having a planarized surface | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JP2003177389A (ja) | 液晶表示装置及びその製造方法 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JP2003031817A (ja) | コンタクト構造の形成方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH11111988A (ja) | 薄膜半導体装置の製造方法 | |
| KR100267980B1 (ko) | 액정표시장치및그제조방법 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 |