JPH0530057B2 - - Google Patents
Info
- Publication number
- JPH0530057B2 JPH0530057B2 JP59165214A JP16521484A JPH0530057B2 JP H0530057 B2 JPH0530057 B2 JP H0530057B2 JP 59165214 A JP59165214 A JP 59165214A JP 16521484 A JP16521484 A JP 16521484A JP H0530057 B2 JPH0530057 B2 JP H0530057B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- transparent electrode
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910002064 alloy oxide Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000013011 mating Effects 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜電界効果トランジスタとその製造
方法に係り、特に液晶等と組合せて画像表示装置
を構成するためのシリコンを主成分とした非単結
晶半導体薄膜電界効果トランジスタ（以下TFT
と略称する）とその製造方法に関するものであ
る。
方法に係り、特に液晶等と組合せて画像表示装置
を構成するためのシリコンを主成分とした非単結
晶半導体薄膜電界効果トランジスタ（以下TFT
と略称する）とその製造方法に関するものであ
る。
従来例の構成とその問題点
近年、液晶画像表示素子の絵素数の増加に伴な
つて、TFTをスイツチング素子として利用され
るようになつてきた。
つて、TFTをスイツチング素子として利用され
るようになつてきた。
以下に従来のTFTについて説明する。第１図
は従来のTFTの断面図であり、１は透明絶縁基
板、２はゲート電極及びゲートバス配線となる第
１の金属層、３はゲート絶縁層、４は非単結晶シ
リコン半導体層、５は表示絵素となる透明電極で
ある。６，７はドレイン、ソース電極及びソース
バス配線となる第２の金属層で、アルミニウムで
形成されている。９はリン等をドープし価電子制
御したｎ型の非単結晶シリコン層であり、チヤン
ネルを形成する非単結晶シリコン半導体層４とソ
ース、ドレイン電極７，６とのオーミツク接続を
得るために介在する。
は従来のTFTの断面図であり、１は透明絶縁基
板、２はゲート電極及びゲートバス配線となる第
１の金属層、３はゲート絶縁層、４は非単結晶シ
リコン半導体層、５は表示絵素となる透明電極で
ある。６，７はドレイン、ソース電極及びソース
バス配線となる第２の金属層で、アルミニウムで
形成されている。９はリン等をドープし価電子制
御したｎ型の非単結晶シリコン層であり、チヤン
ネルを形成する非単結晶シリコン半導体層４とソ
ース、ドレイン電極７，６とのオーミツク接続を
得るために介在する。
上記のように構成されたTFTについて、以下
その動作を説明する。TFTは多数基板上に配置
され、液晶をスイツチングし、高密度の液晶画像
表示装置を構成する。上記従来の構成ではチヤン
ネルを構成する非単結晶シリコン半導体層４が露
出しているために、前記チヤンネル部に水分等が
吸着しトランジスタ特性が変動して安定な動作に
支障をきたす。このような現象を防止するため
に、ポリイミド、SiNx、SiO2等の絶縁薄膜等で
前記チヤンネル部を保護する場合があるが、これ
らの絶縁膜の形成には通常200℃以上の温度を必
要とする。また、液晶配向処理等のための配向膜
にポリイミド等の有機フイルムを使用する場合
も、キユア温度として1200℃以上の温度が必要で
ある。更に、非単結晶シリコンTFTを安定させ
るためには200℃以上の熱アニールを行なうこと
が望ましい。
その動作を説明する。TFTは多数基板上に配置
され、液晶をスイツチングし、高密度の液晶画像
表示装置を構成する。上記従来の構成ではチヤン
ネルを構成する非単結晶シリコン半導体層４が露
出しているために、前記チヤンネル部に水分等が
吸着しトランジスタ特性が変動して安定な動作に
支障をきたす。このような現象を防止するため
に、ポリイミド、SiNx、SiO2等の絶縁薄膜等で
前記チヤンネル部を保護する場合があるが、これ
らの絶縁膜の形成には通常200℃以上の温度を必
要とする。また、液晶配向処理等のための配向膜
にポリイミド等の有機フイルムを使用する場合
も、キユア温度として1200℃以上の温度が必要で
ある。更に、非単結晶シリコンTFTを安定させ
るためには200℃以上の熱アニールを行なうこと
が望ましい。
以上のように通常、非単結晶シリコンTFTを
用いたデバイスでは、その製作工程中に200℃以
上の温度にさらされることが必要である。
用いたデバイスでは、その製作工程中に200℃以
上の温度にさらされることが必要である。
一方、従来のドレイン、ソース電極６，７とし
ては配線抵抗が低く、かつ内部応力が小さいため
0.5〜1μmと厚い成膜が可能であり、段差カバレ
ジのよい配線が得られるという理由からアルミニ
ウムが使用されるが、アルミニウム（Siを数％含
むようなアルミニウムも含む）を使用した場合に
は、200℃以上の加熱処理ではアルミニウムが非
晶質シリコン中に拡散してしまい、TFTの電気
的特性が劣化する欠点を有している。特に上記熱
処理によりアルミニウム拡散してオーミツク接続
が不良となつたり、ホール伝導によりオフ電流が
上昇したりした。またTFTの耐熱性を上げるた
めに、ドレイン、ソース電極６，７を形成する金
属をアルミニウムと非単結晶シリコン層に対して
耐熱性の優れた金属（熱処理によりシリコン中に
拡散しない金属を意味し、耐熱性金属と称す）と
の二層構造にすることは特願昭58−120508号にて
提案されている。
ては配線抵抗が低く、かつ内部応力が小さいため
0.5〜1μmと厚い成膜が可能であり、段差カバレ
ジのよい配線が得られるという理由からアルミニ
ウムが使用されるが、アルミニウム（Siを数％含
むようなアルミニウムも含む）を使用した場合に
は、200℃以上の加熱処理ではアルミニウムが非
晶質シリコン中に拡散してしまい、TFTの電気
的特性が劣化する欠点を有している。特に上記熱
処理によりアルミニウム拡散してオーミツク接続
が不良となつたり、ホール伝導によりオフ電流が
上昇したりした。またTFTの耐熱性を上げるた
めに、ドレイン、ソース電極６，７を形成する金
属をアルミニウムと非単結晶シリコン層に対して
耐熱性の優れた金属（熱処理によりシリコン中に
拡散しない金属を意味し、耐熱性金属と称す）と
の二層構造にすることは特願昭58−120508号にて
提案されている。
しかしながら、上記の従来の構成では、二層構
造であつたので成膜およびパターニング工程が複
雑となり、コスト高であるという問題があつた。
造であつたので成膜およびパターニング工程が複
雑となり、コスト高であるという問題があつた。
発明の目的
本発明は、上記従来の問題点を解消するもの
で、液晶画像表示板の絵素となる透明電極層を耐
熱性金属として使用することで、TFTの信頼性
を向上できるとともに、工程を簡略化することの
できるTFTを提供することを目的とするもので
ある。
で、液晶画像表示板の絵素となる透明電極層を耐
熱性金属として使用することで、TFTの信頼性
を向上できるとともに、工程を簡略化することの
できるTFTを提供することを目的とするもので
ある。
発明の構成
本発明のTFTは、ドレイン、ソース電極及び
ソースバス配線となる金属層と非単結晶半導体層
の間に透明電極層を備えたものであり、前記非単
結晶半導体層の熱処理の際におこる前記金属層の
拡散によりTFTの電気的特性が大幅に劣化する
ことを減少できるとともに、装置として必要な透
明電極を耐熱性金属として利用することにより、
被着形成及びパターニング工程を簡略化すること
ができるものである。また、透明電極とドレイ
ン、ソース電極のパターニングを同一形状とする
ことにより、合せ精度が悪い状態においても、ま
ず、ドレイン、ソース電極をパターニングし、次
にドレイン、ソース電極をマスクとして利用して
透明電極層をパターニングすることにより、ドレ
イン、ソース電極と透明電極層の互いのパターン
が決してずれることがなく形成され（以後自己整
合と呼ぶ）、光透過面積比（絵素面積に対する
TFTの面積比を意味し、これが大きいほどより
明るい透過画像が得られる）の大きい液晶画像表
示板が得られるものである。
ソースバス配線となる金属層と非単結晶半導体層
の間に透明電極層を備えたものであり、前記非単
結晶半導体層の熱処理の際におこる前記金属層の
拡散によりTFTの電気的特性が大幅に劣化する
ことを減少できるとともに、装置として必要な透
明電極を耐熱性金属として利用することにより、
被着形成及びパターニング工程を簡略化すること
ができるものである。また、透明電極とドレイ
ン、ソース電極のパターニングを同一形状とする
ことにより、合せ精度が悪い状態においても、ま
ず、ドレイン、ソース電極をパターニングし、次
にドレイン、ソース電極をマスクとして利用して
透明電極層をパターニングすることにより、ドレ
イン、ソース電極と透明電極層の互いのパターン
が決してずれることがなく形成され（以後自己整
合と呼ぶ）、光透過面積比（絵素面積に対する
TFTの面積比を意味し、これが大きいほどより
明るい透過画像が得られる）の大きい液晶画像表
示板が得られるものである。
実施例の説明
以下本発明の一実施例を図面に基づいて説明す
る。第２図は逆スタガー型と呼ばれるTFTの断
面図を示し、１は透明絶縁基板、２はゲート電極
及びゲートバス配線となる第１の金属層、３はゲ
ート絶縁層、４は非単結晶シリコン半導体層であ
る。６，７はドレイン、ソース電極及びソースバ
ス配線となる第２の金属層で、アルミニウムで形
成されている。８は例えばインジウムと錫の合金
薄膜よりなる透明電極層であり、非単結晶シリコ
ン半導体層４とドレイン、ソース電極６，７の間
にはさまれ、液晶画像表示板の絵素電極を兼ね
る。９はリン等をドープし価電子制御したｎ型の
非単結晶シリコンであり、チヤンネルを形成する
半導体層４とドレイン、ソース電極６，７とのオ
ーミツク接続を得るために介在する。透明電極層
８の上にバス配線として用いないドレイン電極６
を残しても残さなくとも抵抗的には問題にならな
い。開口率の面からバス配線以外はアルミ配線を
残さない方がよいが、非単結晶シリコン半導体層
４等による段差をカバーするという理由から透明
電極層８の上にドレイン電極６を残す二層構造が
望ましい。
る。第２図は逆スタガー型と呼ばれるTFTの断
面図を示し、１は透明絶縁基板、２はゲート電極
及びゲートバス配線となる第１の金属層、３はゲ
ート絶縁層、４は非単結晶シリコン半導体層であ
る。６，７はドレイン、ソース電極及びソースバ
ス配線となる第２の金属層で、アルミニウムで形
成されている。８は例えばインジウムと錫の合金
薄膜よりなる透明電極層であり、非単結晶シリコ
ン半導体層４とドレイン、ソース電極６，７の間
にはさまれ、液晶画像表示板の絵素電極を兼ね
る。９はリン等をドープし価電子制御したｎ型の
非単結晶シリコンであり、チヤンネルを形成する
半導体層４とドレイン、ソース電極６，７とのオ
ーミツク接続を得るために介在する。透明電極層
８の上にバス配線として用いないドレイン電極６
を残しても残さなくとも抵抗的には問題にならな
い。開口率の面からバス配線以外はアルミ配線を
残さない方がよいが、非単結晶シリコン半導体層
４等による段差をカバーするという理由から透明
電極層８の上にドレイン電極６を残す二層構造が
望ましい。
第３図は第１の実施例のTFT製造工程におけ
る断面図を示すものである。第３図ａにおいて、
透明絶縁基板１の上に、ゲート電極及びゲートバ
ス配線となる第１の金属層２を形成し、この上に
ゲート絶縁層３、非単結晶シリコン半導体層４、
リン等をドープし価電子制御したｎ型の非単結晶
シリコン層９をパターニング工程を通ることなく
連続的に成膜する。次に第３図ｂのように、非単
結晶シリコン半導体層４とリン等をドープしたｎ
型の非単結晶シリコン層９を同一形状でパターニ
ングする。次に第３図ｃのように、透明電極層８
とアルミニウム層１０（シリコンを数％含むよう
なアルミニウムを含む）をパターニング工程を通
ることなく連続的に成膜する。次に第３図ｄのよ
うに、アルミニウム層１０と透明電極層８とリン
等をドープし価電子制御したｎ型の非単結晶シリ
コン層９を連続してパターニングする。次に第３
図ｅのように、アルミニウム層１０をパターニン
グして、ドレイン、ソース電極及びソースバス配
線となる第２の金属層６，７を形成する。
る断面図を示すものである。第３図ａにおいて、
透明絶縁基板１の上に、ゲート電極及びゲートバ
ス配線となる第１の金属層２を形成し、この上に
ゲート絶縁層３、非単結晶シリコン半導体層４、
リン等をドープし価電子制御したｎ型の非単結晶
シリコン層９をパターニング工程を通ることなく
連続的に成膜する。次に第３図ｂのように、非単
結晶シリコン半導体層４とリン等をドープしたｎ
型の非単結晶シリコン層９を同一形状でパターニ
ングする。次に第３図ｃのように、透明電極層８
とアルミニウム層１０（シリコンを数％含むよう
なアルミニウムを含む）をパターニング工程を通
ることなく連続的に成膜する。次に第３図ｄのよ
うに、アルミニウム層１０と透明電極層８とリン
等をドープし価電子制御したｎ型の非単結晶シリ
コン層９を連続してパターニングする。次に第３
図ｅのように、アルミニウム層１０をパターニン
グして、ドレイン、ソース電極及びソースバス配
線となる第２の金属層６，７を形成する。
第４図は第２の実施例のTFT製造工程におけ
る断面図を示すものである。第４図ａにおいて、
透明絶縁基板１の上に、ゲート電極及びゲートバ
ス配線となる第１の金属層２を形成する。次に第
４図ｂのように、ゲート絶縁層３、非単結晶シリ
コン半導体層４、ポリイミド、SiNx、SiO2等の
絶縁膜１１をパターニングすることなく連続的に
形成する。次に第４図ｃのように、絶縁膜１１に
非単結晶シリコン半導体層４に達するまでの穴を
あける。次に第４図ｄのように、全面にリン等を
ドープしたｎ型の非単結晶シリコン層９を形成す
る。次に第４図ｅのように、リン等をドープした
ｎ型の非単結晶シリコン層９と絶縁膜１１と非単
結晶シリコン半導体層４を同一形状に連続的にパ
ターニングする。次に第４図ｆのように、透明電
極層８とアルミニウム層１０をパターニングする
ことなく連続的に形成する。次に第４図ｇのよう
にアルミニウム層１０をパターニングしてドレイ
ン、ソース電極及びソースバス配線となる第２の
金属層６，７を形成する。
る断面図を示すものである。第４図ａにおいて、
透明絶縁基板１の上に、ゲート電極及びゲートバ
ス配線となる第１の金属層２を形成する。次に第
４図ｂのように、ゲート絶縁層３、非単結晶シリ
コン半導体層４、ポリイミド、SiNx、SiO2等の
絶縁膜１１をパターニングすることなく連続的に
形成する。次に第４図ｃのように、絶縁膜１１に
非単結晶シリコン半導体層４に達するまでの穴を
あける。次に第４図ｄのように、全面にリン等を
ドープしたｎ型の非単結晶シリコン層９を形成す
る。次に第４図ｅのように、リン等をドープした
ｎ型の非単結晶シリコン層９と絶縁膜１１と非単
結晶シリコン半導体層４を同一形状に連続的にパ
ターニングする。次に第４図ｆのように、透明電
極層８とアルミニウム層１０をパターニングする
ことなく連続的に形成する。次に第４図ｇのよう
にアルミニウム層１０をパターニングしてドレイ
ン、ソース電極及びソースバス配線となる第２の
金属層６，７を形成する。
このように本実施例によれば、透明電極層を非
単結晶シリコン半導体層とドレイン、ソース電極
及びソースバス配線のアルミニウム層の間にはさ
んだことにより、TFTの耐熱性を250℃以上にあ
げることができて、ゲート絶縁膜及び非単結晶半
導体膜の形成温度程度の耐熱性を有せしめること
ができ、アルミニウム層と非単結晶シリコン半導
体の間に耐熱性金属をわざわざ被着形成してパタ
ーニングするという工程をなくすことができる。
また、アルミニウム層がその下の透明電極層の保
護膜として利用出来る。また、透明電極層がその
まま表面に現われるため、液晶を駆動させるため
に印加した電圧が電圧降下をおこすことなく有効
に液晶にかかる。更にバス配線と外部端子を異方
向性導電性ゴム等によりボンデイングするには、
透明電極である方が信頼性の点で有効であるが、
本発明の構成においては容易にバス配線の取り出
し部を透明電極にすることができる。
単結晶シリコン半導体層とドレイン、ソース電極
及びソースバス配線のアルミニウム層の間にはさ
んだことにより、TFTの耐熱性を250℃以上にあ
げることができて、ゲート絶縁膜及び非単結晶半
導体膜の形成温度程度の耐熱性を有せしめること
ができ、アルミニウム層と非単結晶シリコン半導
体の間に耐熱性金属をわざわざ被着形成してパタ
ーニングするという工程をなくすことができる。
また、アルミニウム層がその下の透明電極層の保
護膜として利用出来る。また、透明電極層がその
まま表面に現われるため、液晶を駆動させるため
に印加した電圧が電圧降下をおこすことなく有効
に液晶にかかる。更にバス配線と外部端子を異方
向性導電性ゴム等によりボンデイングするには、
透明電極である方が信頼性の点で有効であるが、
本発明の構成においては容易にバス配線の取り出
し部を透明電極にすることができる。
また、本発明は、基板側から順にドレイン、ソ
ース電極、非単結晶シリコン半導体層、ゲート絶
縁層、ゲート電極及びゲート配線で形成される順
スタガー型TFTの構造においても利用できる。
更にソース、ドレインのバス配線としてアルミニ
ウムが最適であるが、その他の金属を用いても本
発明の機能及び効果がそこなわれるものでなく有
効である。
ース電極、非単結晶シリコン半導体層、ゲート絶
縁層、ゲート電極及びゲート配線で形成される順
スタガー型TFTの構造においても利用できる。
更にソース、ドレインのバス配線としてアルミニ
ウムが最適であるが、その他の金属を用いても本
発明の機能及び効果がそこなわれるものでなく有
効である。
また、以上は液晶を用いたデバイスを主に説明
したが、本発明はこれに限るものではなく、光入
射側に透明電極層を有するイメージセンサと
TFTを組合せた装置等にも有効である。
したが、本発明はこれに限るものではなく、光入
射側に透明電極層を有するイメージセンサと
TFTを組合せた装置等にも有効である。
発明の効果
以上本発明によれば、非単結晶半導体層とソー
ス、ドレイン電極及びバス配線となる第２の金属
層の間に透明電極層を設けたことにより、TFT
の耐熱性を上げることができ、さらに前記透明電
極層を絵素をかねることにより、液晶を電圧降下
をおこすことなく有効に駆動できるという効果を
得ることができる優れたTFTを実現できるもの
である。
ス、ドレイン電極及びバス配線となる第２の金属
層の間に透明電極層を設けたことにより、TFT
の耐熱性を上げることができ、さらに前記透明電
極層を絵素をかねることにより、液晶を電圧降下
をおこすことなく有効に駆動できるという効果を
得ることができる優れたTFTを実現できるもの
である。
第１図は従来のTFTの断面図、第２図は本発
明の第１の実施例におけるTFTの断面図、第３
図ａ〜ｅは第１の実施例の工程断面図、第４図ａ
〜ｇは第２の実施例の工程断面図である。 １……透明絶縁基板、２……ゲート電極及びゲ
ートバス配線、３……ゲート絶縁層、４……非単
結晶シリコン半導体層、５……透明電極層、６…
…ドレイン電極、７……ソース電極及びソースバ
ス配線、８……透明電極層、９……リン等をドー
プし価電子制御したｎ型の非単結晶シリコン層、
１０……アルミニウム層、１１……絶縁膜。
明の第１の実施例におけるTFTの断面図、第３
図ａ〜ｅは第１の実施例の工程断面図、第４図ａ
〜ｇは第２の実施例の工程断面図である。 １……透明絶縁基板、２……ゲート電極及びゲ
ートバス配線、３……ゲート絶縁層、４……非単
結晶シリコン半導体層、５……透明電極層、６…
…ドレイン電極、７……ソース電極及びソースバ
ス配線、８……透明電極層、９……リン等をドー
プし価電子制御したｎ型の非単結晶シリコン層、
１０……アルミニウム層、１１……絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 基板の一主面上に選択的に形成された第１の
金属層と、絶縁薄膜層を介して前記第１の金属層
と一部重り合うように形成されたシリコンを主成
分とする非単結晶半導体層と、前記非単結晶半導
体層と一部重り合うように形成された透明電極層
と、前記透明電極層を介して前記非単結晶半導体
層と一部重り合うように形成された第２の金属層
とを有する薄膜電界効果トランジスタ。 ２ 第２の金属層がアルミニウムを主成分とする
導体薄膜であることを特徴とする特許請求の範囲
第１項記載の薄膜電界効果トランジスタ。 ３ 透明電極層がインジウムと錫の合金酸化膜で
あることを特徴とする特許請求の範囲第１項記載
の薄膜電界効果トランジスタ。 ４ 透明電極層を液晶画像表示素子の絵素電極を
構成する透明電極として用いたことを特徴とする
特許請求の範囲第１項記載の薄膜電界効果トラン
ジスタ。 ５ 透明電極層と非単結晶半導体層とが不純物を
含み価電子制御されたシリコンを主成分とする第
２の非単結晶半導体層を介して形成されることを
特徴とする特許請求の範囲第１項記載の薄膜電界
効果トランジスタ。 ６ 一部または全部が絶縁薄膜で保護されている
ことを特徴とする特許請求の範囲第１項記載の薄
膜電界効果トランジスタ。 ７ 絶縁薄膜がポリイミド、窒化シリコン、酸化
シリコンのいずれかであることを特徴とする特許
請求の範囲第６項記載の薄膜電界効果トランジス
タ。 ８ 基板上に形成されたシリコンを主成分とする
非単結晶半導体層上に、透明電極層と金属層をパ
ターニング工程を通ることなく連続的に形成する
工程と、前記透明電極層と前記金属層が同一形状
でのパターニングされる第１のパターニング工程
と、パターニングされた前記金属層が更に前記第
１のパターニング工程と異なる形状でパターニン
グされる第２のパターニング工程とを含むことを
特徴とする薄膜電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165214A JPS6142961A (ja) | 1984-08-07 | 1984-08-07 | 薄膜電界効果トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165214A JPS6142961A (ja) | 1984-08-07 | 1984-08-07 | 薄膜電界効果トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142961A JPS6142961A (ja) | 1986-03-01 |
| JPH0530057B2 true JPH0530057B2 (ja) | 1993-05-07 |
Family
ID=15808013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59165214A Granted JPS6142961A (ja) | 1984-08-07 | 1984-08-07 | 薄膜電界効果トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101879610B1 (ko) * | 2013-03-01 | 2018-07-19 | 고쿠리츠다이가쿠호우진 도쿄다이가쿠 | 조밀한 부분 및 성긴 부분을 갖는 단층 카본 나노튜브를 갖는 막과 그 제조 방법, 및 그 막을 갖는 재료와 그 제조 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2865284B2 (ja) * | 1986-03-10 | 1999-03-08 | 松下電器産業株式会社 | 薄膜半導体デバイス |
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| JP2590360B2 (ja) * | 1988-03-31 | 1997-03-12 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
| US4951113A (en) * | 1988-11-07 | 1990-08-21 | Xerox Corporation | Simultaneously deposited thin film CMOS TFTs and their method of fabrication |
| JPH04171767A (ja) * | 1990-11-02 | 1992-06-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP2000101091A (ja) * | 1998-09-28 | 2000-04-07 | Sharp Corp | 薄膜トランジスタ |
-
1984
- 1984-08-07 JP JP59165214A patent/JPS6142961A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101879610B1 (ko) * | 2013-03-01 | 2018-07-19 | 고쿠리츠다이가쿠호우진 도쿄다이가쿠 | 조밀한 부분 및 성긴 부분을 갖는 단층 카본 나노튜브를 갖는 막과 그 제조 방법, 및 그 막을 갖는 재료와 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142961A (ja) | 1986-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501097B1 (en) | Electro-optical device | |
| JP3240858B2 (ja) | カラー表示装置 | |
| KR100540947B1 (ko) | 표시장치와그제조방법 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH04283729A (ja) | アクティブマトリクス表示装置 | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| JPH0530057B2 (ja) | ||
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH10321865A (ja) | 液晶表示素子駆動用薄膜トランジスタ及びその製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH0543095B2 (ja) | ||
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JPS62239580A (ja) | 薄膜トランジスタ | |
| JPH0430475A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| KR100425158B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| JPH075490A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |