JPH04283729A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH04283729A JPH04283729A JP3048300A JP4830091A JPH04283729A JP H04283729 A JPH04283729 A JP H04283729A JP 3048300 A JP3048300 A JP 3048300A JP 4830091 A JP4830091 A JP 4830091A JP H04283729 A JPH04283729 A JP H04283729A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- gate
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタ（以下「ＴＦＴ」という）を有し、
液晶等の表示媒体を用いたアクティブマトリクス表示装
置に関する。
て薄膜トランジスタ（以下「ＴＦＴ」という）を有し、
液晶等の表示媒体を用いたアクティブマトリクス表示装
置に関する。
【０００２】
【従来の技術】図３に従来のアクティブマトリクス表示
装置の基本構成の模式図を示す。この表示装置は、駆動
回路とＴＦＴアレイとを同一基板上に形成した構成を有
している。絶縁性基板１１上に、ゲート駆動回路５４、
ソース駆動回路５５、及びＴＦＴアレイ部５３が形成さ
れている。ＴＦＴアレイ部５３には、ゲート駆動回路５
４から延びる多数の平行するゲートバス配線１が配設さ
れている。ソース駆動回路５５からは多数のソースバス
配線２が延び、ゲートバス配線１に直交して配設されて
いる。更に、ゲートバス配線１に平行して、付加容量配
線６が配設されている。
装置の基本構成の模式図を示す。この表示装置は、駆動
回路とＴＦＴアレイとを同一基板上に形成した構成を有
している。絶縁性基板１１上に、ゲート駆動回路５４、
ソース駆動回路５５、及びＴＦＴアレイ部５３が形成さ
れている。ＴＦＴアレイ部５３には、ゲート駆動回路５
４から延びる多数の平行するゲートバス配線１が配設さ
れている。ソース駆動回路５５からは多数のソースバス
配線２が延び、ゲートバス配線１に直交して配設されて
いる。更に、ゲートバス配線１に平行して、付加容量配
線６が配設されている。
【０００３】ソースバス配線２、２と、ゲートバス配線
１と、付加容量配線６とに囲まれた矩形の領域には、Ｔ
ＦＴ２５、絵素５７、及び付加容量２７が設けられてい
る。ＴＦＴ２５のゲート電極はゲートバス配線１に接続
され、ソース電極はソースバス配線２に接続されている
。ＴＦＴ２５のドレイン電極に接続された絵素電極と対
向基板上の対向電極との間に液晶が封入され、絵素５７
が構成されている。絵素５７は電気的には容量と等価で
あり、絵素５７に書き込まれた信号を保持する作用を有
する。また、ＴＦＴ２５のドレイン電極と付加容量配線
６との間には、絵素５７に書き込まれた映像信号を保持
するための付加容量２７が形成されている。付加容量配
線６は、絵素５７を構成する対向電極と同じ電位の電極
に接続されている。
１と、付加容量配線６とに囲まれた矩形の領域には、Ｔ
ＦＴ２５、絵素５７、及び付加容量２７が設けられてい
る。ＴＦＴ２５のゲート電極はゲートバス配線１に接続
され、ソース電極はソースバス配線２に接続されている
。ＴＦＴ２５のドレイン電極に接続された絵素電極と対
向基板上の対向電極との間に液晶が封入され、絵素５７
が構成されている。絵素５７は電気的には容量と等価で
あり、絵素５７に書き込まれた信号を保持する作用を有
する。また、ＴＦＴ２５のドレイン電極と付加容量配線
６との間には、絵素５７に書き込まれた映像信号を保持
するための付加容量２７が形成されている。付加容量配
線６は、絵素５７を構成する対向電極と同じ電位の電極
に接続されている。
【０００４】図４に図３の表示装置を構成するアクティ
ブマトリクス基板の絵素部分の拡大平面図を示す。図５
に図４のＢ−Ｂ線に沿った断面図を示す。透明基板１１
上に、図４に示すように略Ｌ字状の多結晶シリコン薄膜
３０が形成され、多結晶シリコン薄膜３０上には、ゲー
ト絶縁膜１３が形成されている。多結晶シリコン薄膜３
０には必要に応じてアニール等の結晶性改善処理が行わ
れる。容量用下部電極５は多結晶シリコン薄膜３０にイ
オン注入法によるドーピングを行うことによって形成さ
れる。
ブマトリクス基板の絵素部分の拡大平面図を示す。図５
に図４のＢ−Ｂ線に沿った断面図を示す。透明基板１１
上に、図４に示すように略Ｌ字状の多結晶シリコン薄膜
３０が形成され、多結晶シリコン薄膜３０上には、ゲー
ト絶縁膜１３が形成されている。多結晶シリコン薄膜３
０には必要に応じてアニール等の結晶性改善処理が行わ
れる。容量用下部電極５は多結晶シリコン薄膜３０にイ
オン注入法によるドーピングを行うことによって形成さ
れる。
【０００５】ゲート絶縁膜１３上には、多結晶シリコン
によってゲートバス配線１、ゲート電極３ａ及び３ｂ、
並びに付加容量配線６が形成されている。ゲートバス配
線１の一部がゲート電極３ａとして機能している。付加
容量配線６は、図４に示すように、幅広部分６ａと、ゲ
ート電極３ａ及び３ｂの方向に分岐した分岐部６ｂとを
有する。付加容量配線６、その幅広部分６ａ及び分岐部
６ｂと、前述の多結晶シリコン薄膜３０との重畳部に付
加容量２７が形成される。従って、付加容量２７もＬ字
の形状を有する。このゲート電極３ａ及び３ｂをマスク
として、ゲート電極３ａ及び３ｂの下方のチャネル層１
２、１２となる部分以外の部分にイオン注入が行なわれ
る。これにより、ＴＦＴ２５ａ及び２５ｂのソース領域
及びドレイン領域、並びにチャネル層１２、１２が自己
整合的に形成される。尚、この表示装置ではＴＦＴ２５
は２個のＴＦＴ２５ａ及び２５ｂからなる。
によってゲートバス配線１、ゲート電極３ａ及び３ｂ、
並びに付加容量配線６が形成されている。ゲートバス配
線１の一部がゲート電極３ａとして機能している。付加
容量配線６は、図４に示すように、幅広部分６ａと、ゲ
ート電極３ａ及び３ｂの方向に分岐した分岐部６ｂとを
有する。付加容量配線６、その幅広部分６ａ及び分岐部
６ｂと、前述の多結晶シリコン薄膜３０との重畳部に付
加容量２７が形成される。従って、付加容量２７もＬ字
の形状を有する。このゲート電極３ａ及び３ｂをマスク
として、ゲート電極３ａ及び３ｂの下方のチャネル層１
２、１２となる部分以外の部分にイオン注入が行なわれ
る。これにより、ＴＦＴ２５ａ及び２５ｂのソース領域
及びドレイン領域、並びにチャネル層１２、１２が自己
整合的に形成される。尚、この表示装置ではＴＦＴ２５
は２個のＴＦＴ２５ａ及び２５ｂからなる。
【０００６】ゲートバス配線１、ゲート電極３ａ及び３
ｂ、並びに付加容量配線６上には、層間絶縁膜１４が形
成されている。層間絶縁膜１４には、図５に示すように
２つのコンタクトホール７ａ、７ｂが形成されている。 層間絶縁膜１４上には、ソースバス配線２及び絵素接続
電極９が形成されている。ソースバス配線２は、図４に
示すようにジグザグ形状を有し、ソースバス配線２の図
上左側上部に相当する部分には、ソース突出部２ａが設
けられている。ソース突出部２ａはコンタクトホール７
ａを介してＴＦＴ２５ａのソース領域に接続されている
。絵素接続電極９はコンタクトホール７ｂを介してＴＦ
Ｔ２５ｂのドレイン領域に接続されている。更に、ソー
スバス配線２及び絵素接続電極９上の全面には絶縁層１
６が形成され、絶縁層１６にはコンタクトホール７ｃが
形成されている。また、絶縁層１６上にはＩＴＯから成
る絵素電極４がパターン形成されている。絵素電極４は
コンタクトホール７ｃを介して絵素接続電極９に接続さ
れている。絵素電極４は、図４に示すように、ゲートバ
ス配線１、ソースバス配線２及び付加容量配線６の側部
に重畳され、付加容量配線６の幅広部分６ａ及び分岐部
６ｂ上にも重畳されている。
ｂ、並びに付加容量配線６上には、層間絶縁膜１４が形
成されている。層間絶縁膜１４には、図５に示すように
２つのコンタクトホール７ａ、７ｂが形成されている。 層間絶縁膜１４上には、ソースバス配線２及び絵素接続
電極９が形成されている。ソースバス配線２は、図４に
示すようにジグザグ形状を有し、ソースバス配線２の図
上左側上部に相当する部分には、ソース突出部２ａが設
けられている。ソース突出部２ａはコンタクトホール７
ａを介してＴＦＴ２５ａのソース領域に接続されている
。絵素接続電極９はコンタクトホール７ｂを介してＴＦ
Ｔ２５ｂのドレイン領域に接続されている。更に、ソー
スバス配線２及び絵素接続電極９上の全面には絶縁層１
６が形成され、絶縁層１６にはコンタクトホール７ｃが
形成されている。また、絶縁層１６上にはＩＴＯから成
る絵素電極４がパターン形成されている。絵素電極４は
コンタクトホール７ｃを介して絵素接続電極９に接続さ
れている。絵素電極４は、図４に示すように、ゲートバ
ス配線１、ソースバス配線２及び付加容量配線６の側部
に重畳され、付加容量配線６の幅広部分６ａ及び分岐部
６ｂ上にも重畳されている。
【０００７】
【発明が解決しようとする課題】このアクティブマトリ
クス基板では、ＴＦＴ２５のチャネル層１２、１２が基
板１１側に形成され、ゲート電極３ａ及び３ｂがチャネ
ル層１２、１２上に形成されているので、光が基板１１
側から入射する場合には、ＴＦＴ２５のチャネル層１２
、１２に光が直接入射する。そのため、チャネル層１２
、１２には光励起によるキャリアが発生し、ＴＦＴ２５
がオフの時のオフ電流が増加する。オフ電流が増加する
と、閾値電圧Ｖｔｈが大きくなり、信頼性に問題が生じ
る。
クス基板では、ＴＦＴ２５のチャネル層１２、１２が基
板１１側に形成され、ゲート電極３ａ及び３ｂがチャネ
ル層１２、１２上に形成されているので、光が基板１１
側から入射する場合には、ＴＦＴ２５のチャネル層１２
、１２に光が直接入射する。そのため、チャネル層１２
、１２には光励起によるキャリアが発生し、ＴＦＴ２５
がオフの時のオフ電流が増加する。オフ電流が増加する
と、閾値電圧Ｖｔｈが大きくなり、信頼性に問題が生じ
る。
【０００８】本発明はこのような問題点を解決するもの
であり、本発明の目的は、基板側からの光照射によって
も、ＴＦＴのオフ電流が増加しないアクティブマトリク
ス表示装置を提供することである。
であり、本発明の目的は、基板側からの光照射によって
も、ＴＦＴのオフ電流が増加しないアクティブマトリク
ス表示装置を提供することである。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、少なくとも一方が透明な一対の絶縁
性基板と、該透明基板に形成されたチャネル層と、該チ
ャネル層上にゲート絶縁膜を挟んで形成されたゲート電
極と、該チャネル層に接続されたソース電極及びドレイ
ン電極と、を有するアクティブマトリクス表示装置であ
って、該チャネル層の下方に絶縁膜を挟んで遮光膜が重
畳されており、そのことによって上記目的が達成される
。
リクス表示装置は、少なくとも一方が透明な一対の絶縁
性基板と、該透明基板に形成されたチャネル層と、該チ
ャネル層上にゲート絶縁膜を挟んで形成されたゲート電
極と、該チャネル層に接続されたソース電極及びドレイ
ン電極と、を有するアクティブマトリクス表示装置であ
って、該チャネル層の下方に絶縁膜を挟んで遮光膜が重
畳されており、そのことによって上記目的が達成される
。
【００１０】また、前記ソース電極に接続されたソース
バス配線を更に有し、前記遮光膜が前記ソースバス配線
の下方に前記絶縁膜を挟んで重畳されている構成とする
ことができる。
バス配線を更に有し、前記遮光膜が前記ソースバス配線
の下方に前記絶縁膜を挟んで重畳されている構成とする
ことができる。
【００１１】
【実施例】本発明の実施例について以下に説明する。図
１に、本発明のアクティブマトリクス表示装置を構成す
るアクティブマトリクス基板の平面図を示す。図２に図
１のＡ−Ａ線に沿った断面図を示す。本実施例を製造工
程に従って説明する。ガラス、石英等の透明絶縁性基板
１１上の全面に、Ｃｒ金属が１００ｎｍの厚さに堆積さ
れ、このＣｒ金属層をパターニングすることにより、遮
光膜１７が形成される。遮光膜１７には、プロセスの最
高温度９５０℃より高い融点を有する金属であれば用い
ることができ、Ｃｒ以外にＴａ、Ｔｉ、Ｎｂ、Ｍｏ等の
金属を用いることができる。この遮光膜１７を覆って基
板１１上の全面に、ＳｉＮｘからなる第１ベース絶縁膜
１８が５０ｎｍの厚さに堆積され、更にＳｉＯ２からな
る第２ベース絶縁膜１９が５００ｎｍの厚さに堆積され
る。このときに、リフロー等の平坦化工程を加えること
もできる。その場合には、遮光膜１７を覆って基板１１
上の全面に、ＢＰＳＧ（Ｂ、Ｐによって融点が低下した
ＳｉＯ２）が５００ｎｍの厚さに形成され、リフローが
行われ、更にＳｉＯ２が２００ｎｍの厚さに堆積される
。
１に、本発明のアクティブマトリクス表示装置を構成す
るアクティブマトリクス基板の平面図を示す。図２に図
１のＡ−Ａ線に沿った断面図を示す。本実施例を製造工
程に従って説明する。ガラス、石英等の透明絶縁性基板
１１上の全面に、Ｃｒ金属が１００ｎｍの厚さに堆積さ
れ、このＣｒ金属層をパターニングすることにより、遮
光膜１７が形成される。遮光膜１７には、プロセスの最
高温度９５０℃より高い融点を有する金属であれば用い
ることができ、Ｃｒ以外にＴａ、Ｔｉ、Ｎｂ、Ｍｏ等の
金属を用いることができる。この遮光膜１７を覆って基
板１１上の全面に、ＳｉＮｘからなる第１ベース絶縁膜
１８が５０ｎｍの厚さに堆積され、更にＳｉＯ２からな
る第２ベース絶縁膜１９が５００ｎｍの厚さに堆積され
る。このときに、リフロー等の平坦化工程を加えること
もできる。その場合には、遮光膜１７を覆って基板１１
上の全面に、ＢＰＳＧ（Ｂ、Ｐによって融点が低下した
ＳｉＯ２）が５００ｎｍの厚さに形成され、リフローが
行われ、更にＳｉＯ２が２００ｎｍの厚さに堆積される
。
【００１２】次に、第２ベース絶縁膜１９上に、図１に
示すように略Ｌ字状の多結晶シリコン薄膜３０が形成さ
れ、多結晶シリコン薄膜３０上には、ゲート絶縁膜１３
が形成されている。多結晶シリコン薄膜３０には必要に
応じてアニール等の結晶性改善処理が行われる。また、
多結晶シリコン薄膜３０の後にチャネル層１２、１２と
なる部分に対する前述の遮光膜１７のはみ出し部分の幅
は、０．５μｍ以上であることが好ましい。この幅が０
．５μｍより小さいと、基板に入射した光がチャネル層
１２に到達してしまうので好ましくない。容量用下部電
極５は、多結晶シリコン薄膜３０にイオン注入法による
ドーピングを行うことによって形成される。
示すように略Ｌ字状の多結晶シリコン薄膜３０が形成さ
れ、多結晶シリコン薄膜３０上には、ゲート絶縁膜１３
が形成されている。多結晶シリコン薄膜３０には必要に
応じてアニール等の結晶性改善処理が行われる。また、
多結晶シリコン薄膜３０の後にチャネル層１２、１２と
なる部分に対する前述の遮光膜１７のはみ出し部分の幅
は、０．５μｍ以上であることが好ましい。この幅が０
．５μｍより小さいと、基板に入射した光がチャネル層
１２に到達してしまうので好ましくない。容量用下部電
極５は、多結晶シリコン薄膜３０にイオン注入法による
ドーピングを行うことによって形成される。
【００１３】ゲート絶縁膜１３上には、ｎ＋型又はｐ＋
型の多結晶シリコンによってゲートバス配線１、ゲート
電極３ａ及び３ｂ、並びに付加容量配線６が形成される
。 ゲートバス配線１の一部がゲート電極３ａとして機能し
ている。付加容量配線６は、図１に示すように、幅広部
分６ａと、ゲート電極３ａ及びゲート電極３ｂの方向に
分岐した分岐部６ｂとを有する。付加容量配線６の一部
、幅広部分６ａ及び分岐部６ｂと、前述の多結晶シリコ
ン薄膜３０との重畳部に付加容量２７が形成される。 従って、付加容量２７もＬ字の形状を有する。このゲー
ト電極３ａ及び３ｂをマスクとして、ゲート電極３ａ及
び３ｂの下方のチャネル層１２、１２となる部分以外の
部分にイオン注入が行なわれる。これにより、ＴＦＴ２
５ａ及び２５ｂのソース領域及びドレイン領域、並びに
チャネル層１２、１２が自己整合的に形成される。尚、
本実施例の表示装置でもＴＦＴ２５は２個のＴＦＴ２５
ａ及び２５ｂからなる。
型の多結晶シリコンによってゲートバス配線１、ゲート
電極３ａ及び３ｂ、並びに付加容量配線６が形成される
。 ゲートバス配線１の一部がゲート電極３ａとして機能し
ている。付加容量配線６は、図１に示すように、幅広部
分６ａと、ゲート電極３ａ及びゲート電極３ｂの方向に
分岐した分岐部６ｂとを有する。付加容量配線６の一部
、幅広部分６ａ及び分岐部６ｂと、前述の多結晶シリコ
ン薄膜３０との重畳部に付加容量２７が形成される。 従って、付加容量２７もＬ字の形状を有する。このゲー
ト電極３ａ及び３ｂをマスクとして、ゲート電極３ａ及
び３ｂの下方のチャネル層１２、１２となる部分以外の
部分にイオン注入が行なわれる。これにより、ＴＦＴ２
５ａ及び２５ｂのソース領域及びドレイン領域、並びに
チャネル層１２、１２が自己整合的に形成される。尚、
本実施例の表示装置でもＴＦＴ２５は２個のＴＦＴ２５
ａ及び２５ｂからなる。
【００１４】ゲートバス配線１、ゲート電極３ａ及び３
ｂ、並びに付加容量配線６上には、層間絶縁膜１４が形
成される。層間絶縁膜１４には、図２に示すようにコン
タクトホール７ａ、７ｂが形成される。層間絶縁膜１４
上には、ソースバス配線２及び絵素接続電極９がＡｌ等
の低抵抗の金属によって形成される。ソースバス配線２
は、図１に示すようにジグザグ形状を有し、ソースバス
配線２の図上左側上部に相当する部分には、ソース突出
部２ａが設けられている。ソース突出部２ａはコンタク
トホール７ａを介してＴＦＴ２５ａのソース領域に接続
されている。絵素接続電極９はコンタクトホール７ｂを
介してＴＦＴ２５ｂのドレイン領域に接続される。更に
、ソースバス配線２及び絵素接続電極９上の全面にはＳ
ｉＮｘからなる絶縁層１６が形成され、絶縁層１６には
コンタクトホール７ｃが形成される。また、絶縁層１６
上にはＩＴＯから成る絵素電極４がパターン形成される
。絵素電極４はコンタクトホール７ｃを介して絵素接続
電極９に接続されている。絵素電極４は、図１に示すよ
うに、ゲートバス配線１、ソースバス配線２及び付加容
量配線６の側部に重畳され、付加容量配線６の幅広部分
６ａ及び分岐部６ｂ上にも重畳されている。尚、層間絶
縁膜１４の形成後、何れかの時点で水素プラズマ処理を
行ってもよい。
ｂ、並びに付加容量配線６上には、層間絶縁膜１４が形
成される。層間絶縁膜１４には、図２に示すようにコン
タクトホール７ａ、７ｂが形成される。層間絶縁膜１４
上には、ソースバス配線２及び絵素接続電極９がＡｌ等
の低抵抗の金属によって形成される。ソースバス配線２
は、図１に示すようにジグザグ形状を有し、ソースバス
配線２の図上左側上部に相当する部分には、ソース突出
部２ａが設けられている。ソース突出部２ａはコンタク
トホール７ａを介してＴＦＴ２５ａのソース領域に接続
されている。絵素接続電極９はコンタクトホール７ｂを
介してＴＦＴ２５ｂのドレイン領域に接続される。更に
、ソースバス配線２及び絵素接続電極９上の全面にはＳ
ｉＮｘからなる絶縁層１６が形成され、絶縁層１６には
コンタクトホール７ｃが形成される。また、絶縁層１６
上にはＩＴＯから成る絵素電極４がパターン形成される
。絵素電極４はコンタクトホール７ｃを介して絵素接続
電極９に接続されている。絵素電極４は、図１に示すよ
うに、ゲートバス配線１、ソースバス配線２及び付加容
量配線６の側部に重畳され、付加容量配線６の幅広部分
６ａ及び分岐部６ｂ上にも重畳されている。尚、層間絶
縁膜１４の形成後、何れかの時点で水素プラズマ処理を
行ってもよい。
【００１５】本実施例では、基板１１側から入射する光
は遮光膜１７によって遮光されるため、ＴＦＴ２５のチ
ャネル層１２、１２には光は入射しない。従って、光励
起によるキャリアの発生が抑制される。
は遮光膜１７によって遮光されるため、ＴＦＴ２５のチ
ャネル層１２、１２には光は入射しない。従って、光励
起によるキャリアの発生が抑制される。
【００１６】本実施例では、遮光膜１７はＴＦＴ２５の
チャネル層１２、１２にのみ重畳されるように形成され
ているが、更にソースバス配線２及びゲートバス配線１
に重畳されるように遮光膜１７を形成してもよい。この
場合には、絵素電極４以外の電界が形成されない部分に
位置する液晶分子の配向の乱れに起因する漏れ光を防止
することもできる。
チャネル層１２、１２にのみ重畳されるように形成され
ているが、更にソースバス配線２及びゲートバス配線１
に重畳されるように遮光膜１７を形成してもよい。この
場合には、絵素電極４以外の電界が形成されない部分に
位置する液晶分子の配向の乱れに起因する漏れ光を防止
することもできる。
【００１７】
【発明の効果】本発明のアクティブマトリクス表示装置
では、ＴＦＴのチャネル層に於ける光励起によるキャリ
アの発生が抑制されているので、基板側からの光照射に
よっても、ＴＦＴのオフ電流が増加しない。従って、本
発明のアクティブマトリクス表示装置は、高い信頼性を
有する。
では、ＴＦＴのチャネル層に於ける光励起によるキャリ
アの発生が抑制されているので、基板側からの光照射に
よっても、ＴＦＴのオフ電流が増加しない。従って、本
発明のアクティブマトリクス表示装置は、高い信頼性を
有する。
【図１】本発明のアクティブマトリクス表示装置の一実
施例を構成するアクティブマトリクス基板の平面図であ
る。
施例を構成するアクティブマトリクス基板の平面図であ
る。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】従来のアクティブマトリクス表示装置の基本構
成の模式図である。
成の模式図である。
【図４】図３の表示装置を構成するアクティブマトリク
ス基板の平面図である。
ス基板の平面図である。
【図５】図４のＢ−Ｂ線に沿った断面図である。
１ ゲートバス配線
２ ソースバス配線
２ａ ソース突出部
３ａ，３ｂ ゲート電極
４ 絵素電極
６ 付加容量配線
６ａ 幅広部分
６ｂ 分岐部
７ａ，７ｂ，７ｃ コンタクトホール９ 絵素接続
電極 １１ 透明絶縁性基板 １２ チャネル層 １３ ゲート絶縁膜 １４ 層間絶縁膜 １６ 絶縁層 １７ 遮光膜 １８ 第１ベース絶縁膜 １９ 第２ベース絶縁膜 ２５ ＴＦＴ ２７ 付加容量 ３０ 多結晶シリコン薄膜
電極 １１ 透明絶縁性基板 １２ チャネル層 １３ ゲート絶縁膜 １４ 層間絶縁膜 １６ 絶縁層 １７ 遮光膜 １８ 第１ベース絶縁膜 １９ 第２ベース絶縁膜 ２５ ＴＦＴ ２７ 付加容量 ３０ 多結晶シリコン薄膜
Claims (2)
- 【請求項１】少なくとも一方が透明な一対の絶縁性基板
と、該透明基板に形成されたチャネル層と、該チャネル
層上にゲート絶縁膜を挟んで形成されたゲート電極と、
該チャネル層に接続されたソース電極及びドレイン電極
と、を有するアクティブマトリクス表示装置であって、
該チャネル層の下方に絶縁膜を挟んで遮光膜が重畳され
ているアクティブマトリクス表示装置。 - 【請求項２】前記ソース電極に接続されたソースバス配
線を更に有し、前記遮光膜が前記ソースバス配線の下方
に前記絶縁膜を挟んで重畳されている、請求項１に記載
のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048300A JPH04283729A (ja) | 1991-03-13 | 1991-03-13 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048300A JPH04283729A (ja) | 1991-03-13 | 1991-03-13 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04283729A true JPH04283729A (ja) | 1992-10-08 |
Family
ID=12799587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048300A Withdrawn JPH04283729A (ja) | 1991-03-13 | 1991-03-13 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04283729A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7436477B2 (en) | 2003-09-19 | 2008-10-14 | Sharp Kabushiki Kaisha | Active substrate, display apparatus and method for producing display apparatus |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7525615B2 (en) | 1997-10-20 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Integral-type liquid crystal panel with image sensor function and pixel electrode overlapping photoelectric conversion element |
| JP2011064805A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| JP2012022335A (ja) * | 2011-10-03 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012088599A (ja) * | 2010-10-21 | 2012-05-10 | Toppan Printing Co Ltd | タッチセンサ機能付き液晶表示装置 |
| JP2013157611A (ja) * | 2013-02-27 | 2013-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013182274A (ja) * | 2012-03-02 | 2013-09-12 | Lg Display Co Ltd | 液晶表示装置 |
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014078023A (ja) * | 2013-11-29 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014081645A (ja) * | 2013-11-29 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| JP2016053722A (ja) * | 2015-10-20 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017004013A (ja) * | 2016-09-13 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018170510A (ja) * | 2018-06-04 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-03-13 JP JP3048300A patent/JPH04283729A/ja not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7525615B2 (en) | 1997-10-20 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Integral-type liquid crystal panel with image sensor function and pixel electrode overlapping photoelectric conversion element |
| US7859621B2 (en) | 1997-10-20 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Integral-type liquid crystal panel with image sensor function |
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7436477B2 (en) | 2003-09-19 | 2008-10-14 | Sharp Kabushiki Kaisha | Active substrate, display apparatus and method for producing display apparatus |
| JP2011064805A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| JP2012088599A (ja) * | 2010-10-21 | 2012-05-10 | Toppan Printing Co Ltd | タッチセンサ機能付き液晶表示装置 |
| JP2012022335A (ja) * | 2011-10-03 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013182274A (ja) * | 2012-03-02 | 2013-09-12 | Lg Display Co Ltd | 液晶表示装置 |
| US9323119B2 (en) | 2012-03-02 | 2016-04-26 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2013157611A (ja) * | 2013-02-27 | 2013-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014078023A (ja) * | 2013-11-29 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014081645A (ja) * | 2013-11-29 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2016053722A (ja) * | 2015-10-20 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017004013A (ja) * | 2016-09-13 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018170510A (ja) * | 2018-06-04 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100540106B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| KR100266189B1 (ko) | 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법 | |
| US7542103B2 (en) | Electro-optical device | |
| KR100653409B1 (ko) | 반도체장치 | |
| US7545449B2 (en) | Liquid crystal display device having auxiliary capacitive electrode | |
| JPH04283729A (ja) | アクティブマトリクス表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH0381737A (ja) | 液晶表示装置 | |
| KR100218293B1 (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| KR101376973B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| KR20020001733A (ko) | 박막 트랜지스터와 그 제조 방법 | |
| JP5424544B2 (ja) | 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル | |
| JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2004271903A (ja) | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0869009A (ja) | Ｔｆｔ型液晶表示装置 | |
| KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JPH10104660A (ja) | 液晶表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR101012786B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |