JPH075490A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH075490A JPH075490A JP14521493A JP14521493A JPH075490A JP H075490 A JPH075490 A JP H075490A JP 14521493 A JP14521493 A JP 14521493A JP 14521493 A JP14521493 A JP 14521493A JP H075490 A JPH075490 A JP H075490A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- forming
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 薄膜トランジスタの表示画素電極，ソース配
線，ゲート配線が絶縁膜を挟んで各々異なる層に形成さ
れ、前記の表示画素電極が、前記のソース配線ならびに
ゲート配線と絶縁膜を挟んで重なっており、前記の表示
画素電極下部にカラーフィルターが形成され、前記の表
示画素電極と薄膜トランジスタのドレイン部の接合部
に、導電性と遮光性を有する材料でパッドが形成されて
いることを特徴とする。 【効果】 高精細な液晶表示装置のフルカラー化が、開
口率を犠牲にすること無く容易に製造できると同時に、
コンタクトホール周辺の液晶の配向乱れによる表示品質
の劣化を防止する。
線，ゲート配線が絶縁膜を挟んで各々異なる層に形成さ
れ、前記の表示画素電極が、前記のソース配線ならびに
ゲート配線と絶縁膜を挟んで重なっており、前記の表示
画素電極下部にカラーフィルターが形成され、前記の表
示画素電極と薄膜トランジスタのドレイン部の接合部
に、導電性と遮光性を有する材料でパッドが形成されて
いることを特徴とする。 【効果】 高精細な液晶表示装置のフルカラー化が、開
口率を犠牲にすること無く容易に製造できると同時に、
コンタクトホール周辺の液晶の配向乱れによる表示品質
の劣化を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタをス
イッチ素子として表示電極アレイを構成したアクティブ
マトリックス型液晶表示装置に関する。
イッチ素子として表示電極アレイを構成したアクティブ
マトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】最近のアクティブマトリックス型液晶表
示装置では、高精細な表示を目指した大容量，高密度の
液晶表示装置の開発が盛んである。このような液晶表示
装置を実現するために、これまで対向基板側に形成され
ていたブラックマトリックスを、薄膜トランジスタが形
成されている基板側に形成する方法が考案されている。
ブラックマトリックスを、薄膜トランジスタが形成され
ている基板側に形成した例としては、特開平２−２０７
２２２号の様に、薄膜トランジスタのソース配線あるい
はゲート配線をブラックマトリックスとして使用してい
る例がある。図３（ａ）は、従来の液晶表示装置におけ
る薄膜トランジスタが形成された基板の平面図を示す。
１は薄膜トランジスタのソース配線、２は薄膜トランジ
スタのゲート配線、３は絶縁膜、４は薄膜トランジス
タ、５は薄膜トランジスタの画素電極、６はコンタクト
ホールを示す。図３（ｂ）は図３（ａ）におけるＸ−
Ｘ’部の断面を示す。８は薄膜トランジスタとなるシリ
コン膜、９は薄膜トランジスタのソース・ドレイン部、
１０は絶縁膜である。しかし、従来例を用いてのカラー
表示の液晶表示装置を考えた場合、カラーフィルターを
対向基板側に設けるためにカラーフィルターの一画素と
薄膜トランジスタの画素電極との精密な位置合わせが要
求され、液晶表示装置の組立が困難になる欠点を有して
いる。
示装置では、高精細な表示を目指した大容量，高密度の
液晶表示装置の開発が盛んである。このような液晶表示
装置を実現するために、これまで対向基板側に形成され
ていたブラックマトリックスを、薄膜トランジスタが形
成されている基板側に形成する方法が考案されている。
ブラックマトリックスを、薄膜トランジスタが形成され
ている基板側に形成した例としては、特開平２−２０７
２２２号の様に、薄膜トランジスタのソース配線あるい
はゲート配線をブラックマトリックスとして使用してい
る例がある。図３（ａ）は、従来の液晶表示装置におけ
る薄膜トランジスタが形成された基板の平面図を示す。
１は薄膜トランジスタのソース配線、２は薄膜トランジ
スタのゲート配線、３は絶縁膜、４は薄膜トランジス
タ、５は薄膜トランジスタの画素電極、６はコンタクト
ホールを示す。図３（ｂ）は図３（ａ）におけるＸ−
Ｘ’部の断面を示す。８は薄膜トランジスタとなるシリ
コン膜、９は薄膜トランジスタのソース・ドレイン部、
１０は絶縁膜である。しかし、従来例を用いてのカラー
表示の液晶表示装置を考えた場合、カラーフィルターを
対向基板側に設けるためにカラーフィルターの一画素と
薄膜トランジスタの画素電極との精密な位置合わせが要
求され、液晶表示装置の組立が困難になる欠点を有して
いる。
【０００３】
【発明が解決しようとする課題】ブラックマトリックス
のみならず、カラーフィルターを薄膜トランジスタが形
成されている基板側に設けることが可能となる液晶表示
装置の構造を考案することにより、フルカラー液晶表示
装置の製造を容易にすることにある。
のみならず、カラーフィルターを薄膜トランジスタが形
成されている基板側に設けることが可能となる液晶表示
装置の構造を考案することにより、フルカラー液晶表示
装置の製造を容易にすることにある。
【０００４】
【課題を解決するための手段】本発明は、前記の課題を
解決するためのものであり、薄膜トランジスタの表示画
素電極，ソース配線，ゲート配線が絶縁膜を挟んで各々
異なる層に形成され、前記の表示画素電極が、前記のソ
ース配線ならびにゲート配線と絶縁膜を挟んで重なって
おり、前記の表示画素電極下部にカラーフィルターが形
成され、前記の表示画素電極と薄膜トランジスタのドレ
イン部の接合部に、導電性を有し、かつ遮光性を有する
材料でパッドが形成されていることを特徴とする。
解決するためのものであり、薄膜トランジスタの表示画
素電極，ソース配線，ゲート配線が絶縁膜を挟んで各々
異なる層に形成され、前記の表示画素電極が、前記のソ
ース配線ならびにゲート配線と絶縁膜を挟んで重なって
おり、前記の表示画素電極下部にカラーフィルターが形
成され、前記の表示画素電極と薄膜トランジスタのドレ
イン部の接合部に、導電性を有し、かつ遮光性を有する
材料でパッドが形成されていることを特徴とする。
【０００５】
（実施例１）図１に本発明の一実施例の平面図を示す。
１は薄膜トランジスタのソース配線、２は薄膜トランジ
スタのゲート配線、４は薄膜トランジスタ、５は薄膜ト
ランジスタの画素電極、６はコンタクトホール、７は薄
膜トランジスタのドレイン部のコンタクトホール上に形
成された導電性と遮光性を有するパッドを示す。図２は
図１におけるＡ−Ａ’部の断面図を示し、８は薄膜トラ
ンジスタとなるシリコン膜、９は薄膜トランジスタのソ
ース・ドレイン部、１１は薄膜トランジスタのゲート絶
縁膜、１２および１３は絶縁膜、１４はカラーフィルタ
ーを示す。
１は薄膜トランジスタのソース配線、２は薄膜トランジ
スタのゲート配線、４は薄膜トランジスタ、５は薄膜ト
ランジスタの画素電極、６はコンタクトホール、７は薄
膜トランジスタのドレイン部のコンタクトホール上に形
成された導電性と遮光性を有するパッドを示す。図２は
図１におけるＡ−Ａ’部の断面図を示し、８は薄膜トラ
ンジスタとなるシリコン膜、９は薄膜トランジスタのソ
ース・ドレイン部、１１は薄膜トランジスタのゲート絶
縁膜、１２および１３は絶縁膜、１４はカラーフィルタ
ーを示す。
【０００６】本発明の液晶表示装置の製造方法を図２を
用いて説明する。まず透明な絶縁基板上に低圧ＣＶＤ法
やプラズマＣＶＤ法を用いてシリコン層８を堆積し、パ
ターンニングする。次にシリコン酸化膜やシリコン窒化
膜などのゲート絶縁膜１１が形成される。前記のゲート
絶縁膜の形成は、常圧ＣＶＤ法やスパッタ法、プラズマ
ＣＶＤ法などの他に、前記のシリコン層を熱酸化する方
法を用いることができる。次に燐を含んだシリコン膜、
ＭｏやＷの珪化物を単独あるいは組み合わせるかＣｒ、
Ｔａなどの金属を堆積し、ゲート配線２を形成する。前
記のゲート配線は、十分に遮光する能力を有するような
膜厚とする。例えば、ＴａやＣｒなどでは１０００Å以
上の膜厚が望ましい。次に薄膜トランジスタのソース・
ドレイン部９をイオン注入法を用いて自己整合的に形成
される。次に絶縁膜１２を形成する。この絶縁膜は、絶
縁基板の耐熱性および前記のゲート電極に用いられた材
料の耐熱性を考慮してシリコン酸化膜やポリイミドなど
が適時用いられる。前記の絶縁膜の膜厚としては、５０
００Å以上が好ましい。次に薄膜トランジスタのソース
・ドレイン部にコンタクトホール６を形成し、Ａｌ，Ｃ
ｒなどの金属でソース配線１と薄膜トランジスタのドレ
イン部のパッド７を形成する。次に、絶縁膜１３をポリ
イミドやシリコン酸化膜で形成し、パッド７の上にコン
タクトを開ける。次にカラーフィルター１４をＲ、Ｇ、
Ｂの三原色に対応するように塗布し、コンタクトホール
６を含んだパターンニングを行った後、ＩＴＯ（インジ
ウム酸化錫）で画素電極５を形成する。本実施例におい
て、前記の薄膜トランジスタのドレイン部に設けられた
パッドが前記の薄膜トランジスタのソース配線と同じ材
料で形成されているが、必ずしも同一の材料である必要
性はなく前記のソース配線と選択的にエッチングされ、
導電性と遮光性を有している材料で形成されていれば良
い。
用いて説明する。まず透明な絶縁基板上に低圧ＣＶＤ法
やプラズマＣＶＤ法を用いてシリコン層８を堆積し、パ
ターンニングする。次にシリコン酸化膜やシリコン窒化
膜などのゲート絶縁膜１１が形成される。前記のゲート
絶縁膜の形成は、常圧ＣＶＤ法やスパッタ法、プラズマ
ＣＶＤ法などの他に、前記のシリコン層を熱酸化する方
法を用いることができる。次に燐を含んだシリコン膜、
ＭｏやＷの珪化物を単独あるいは組み合わせるかＣｒ、
Ｔａなどの金属を堆積し、ゲート配線２を形成する。前
記のゲート配線は、十分に遮光する能力を有するような
膜厚とする。例えば、ＴａやＣｒなどでは１０００Å以
上の膜厚が望ましい。次に薄膜トランジスタのソース・
ドレイン部９をイオン注入法を用いて自己整合的に形成
される。次に絶縁膜１２を形成する。この絶縁膜は、絶
縁基板の耐熱性および前記のゲート電極に用いられた材
料の耐熱性を考慮してシリコン酸化膜やポリイミドなど
が適時用いられる。前記の絶縁膜の膜厚としては、５０
００Å以上が好ましい。次に薄膜トランジスタのソース
・ドレイン部にコンタクトホール６を形成し、Ａｌ，Ｃ
ｒなどの金属でソース配線１と薄膜トランジスタのドレ
イン部のパッド７を形成する。次に、絶縁膜１３をポリ
イミドやシリコン酸化膜で形成し、パッド７の上にコン
タクトを開ける。次にカラーフィルター１４をＲ、Ｇ、
Ｂの三原色に対応するように塗布し、コンタクトホール
６を含んだパターンニングを行った後、ＩＴＯ（インジ
ウム酸化錫）で画素電極５を形成する。本実施例におい
て、前記の薄膜トランジスタのドレイン部に設けられた
パッドが前記の薄膜トランジスタのソース配線と同じ材
料で形成されているが、必ずしも同一の材料である必要
性はなく前記のソース配線と選択的にエッチングされ、
導電性と遮光性を有している材料で形成されていれば良
い。
【０００７】（実施例２）図４は本発明の別の実施例を
示す平面図である。１は薄膜トランジスタのソース配
線、２は薄膜トランジスタのゲート配線、３は絶縁膜、
４は薄膜トランジスタ、５は薄膜トランジスタの画素電
極、６はコンタクトホール、１５は薄膜トランジスタの
ドレイン部に形成された導電性と遮光性を有するパッド
を示す。図５は図４におけるＢ−Ｂ’部の断面図であ
る。８は薄膜トランジスタとなるシリコン膜、９は薄膜
トランジスタのソース・ドレイン部、１４はカラーフィ
ルター、１６は絶縁膜を示す。
示す平面図である。１は薄膜トランジスタのソース配
線、２は薄膜トランジスタのゲート配線、３は絶縁膜、
４は薄膜トランジスタ、５は薄膜トランジスタの画素電
極、６はコンタクトホール、１５は薄膜トランジスタの
ドレイン部に形成された導電性と遮光性を有するパッド
を示す。図５は図４におけるＢ−Ｂ’部の断面図であ
る。８は薄膜トランジスタとなるシリコン膜、９は薄膜
トランジスタのソース・ドレイン部、１４はカラーフィ
ルター、１６は絶縁膜を示す。
【０００８】本発明の液晶表示装置の製造方法を図５を
用いて説明する。まず透明な絶縁基板上にＴａ、Ａｌな
どを堆積し、パターンニングしてゲート配線２を形成す
る。次に絶縁膜３が形成される。前記の絶縁膜は、前記
のゲート配線２の陽極酸化により形成された酸化タンタ
ルや酸化アルミニウム、あるいはプラズマＣＶＤ法で堆
積された窒化シリコン、酸化シリコンなどが単独あるい
は組み合わせて用いられる。またゲート配線とソース配
線の交叉部にも同様の絶縁膜が形成される。次に低圧Ｃ
ＶＤ法やプラズマＣＶＤ法を用いてシリコン層８を堆積
し、パターンニングする。次にプラズマドーピング法や
低加速イオン注入法などにより、薄膜トランジスタのソ
ース・ドレイン部９が自己整合的に形成される。次にＡ
ｌ、Ｔａ、Ｃｒ、Ｍｏなどの金属を用いてソース配線１
とパッド１５を形成する。前記のソース配線およびゲー
ト配線は、十分な遮光性を有することが望まれ、膜厚は
１０００Å以上が好ましい。次にシリコン酸化膜やポリ
イミドなどを用いて絶縁膜１６堆積する。次に絶縁膜１
６にコンタクトホールを開け、続いてカラーフィルター
１４をＲ、Ｇ、Ｂの三原色に対応するように塗布し、パ
ターンニング後、ＩＴＯで画素電極５を形成する。
用いて説明する。まず透明な絶縁基板上にＴａ、Ａｌな
どを堆積し、パターンニングしてゲート配線２を形成す
る。次に絶縁膜３が形成される。前記の絶縁膜は、前記
のゲート配線２の陽極酸化により形成された酸化タンタ
ルや酸化アルミニウム、あるいはプラズマＣＶＤ法で堆
積された窒化シリコン、酸化シリコンなどが単独あるい
は組み合わせて用いられる。またゲート配線とソース配
線の交叉部にも同様の絶縁膜が形成される。次に低圧Ｃ
ＶＤ法やプラズマＣＶＤ法を用いてシリコン層８を堆積
し、パターンニングする。次にプラズマドーピング法や
低加速イオン注入法などにより、薄膜トランジスタのソ
ース・ドレイン部９が自己整合的に形成される。次にＡ
ｌ、Ｔａ、Ｃｒ、Ｍｏなどの金属を用いてソース配線１
とパッド１５を形成する。前記のソース配線およびゲー
ト配線は、十分な遮光性を有することが望まれ、膜厚は
１０００Å以上が好ましい。次にシリコン酸化膜やポリ
イミドなどを用いて絶縁膜１６堆積する。次に絶縁膜１
６にコンタクトホールを開け、続いてカラーフィルター
１４をＲ、Ｇ、Ｂの三原色に対応するように塗布し、パ
ターンニング後、ＩＴＯで画素電極５を形成する。
【０００９】本発明により、カラーフィルターおよびブ
ラックマトリックスを薄膜トランジスタが形成されてい
る基板側に設けることが容易にできる。従って、従来必
要とされてきた対向基板と薄膜トランジスタが形成され
た基板の精密な位置合わせが不要になる。図６は本発明
を用いて作られた液晶表示装置の一例を示す断面図であ
る。透明な対向基板１７、前記の対向基板１７上にＩＴ
Ｏなどで形成された透明な対向電極１８、液晶１９、本
発明によって製造された薄膜トランジスタ基板２０を示
す。
ラックマトリックスを薄膜トランジスタが形成されてい
る基板側に設けることが容易にできる。従って、従来必
要とされてきた対向基板と薄膜トランジスタが形成され
た基板の精密な位置合わせが不要になる。図６は本発明
を用いて作られた液晶表示装置の一例を示す断面図であ
る。透明な対向基板１７、前記の対向基板１７上にＩＴ
Ｏなどで形成された透明な対向電極１８、液晶１９、本
発明によって製造された薄膜トランジスタ基板２０を示
す。
【００１０】
【発明の効果】本発明には以下の効果がある。
【００１１】（１）．高精細な液晶表示装置のフルカラ
ー化が、開口率を犠牲にすること無く容易に出来る。
ー化が、開口率を犠牲にすること無く容易に出来る。
【００１２】（２）．薄膜トランジスタのソース・ドレ
イン部の不純物濃度が１×１０19ｃｍ-3以下の薄い量で
あるときに、画素電極とドレイン部のコンタクト抵抗を
低下させることが可能であり、薄膜トランジスタのオン
電流を低下させることがない。
イン部の不純物濃度が１×１０19ｃｍ-3以下の薄い量で
あるときに、画素電極とドレイン部のコンタクト抵抗を
低下させることが可能であり、薄膜トランジスタのオン
電流を低下させることがない。
【００１３】（３）．コンタクトホール周辺の液晶の配
向乱れによる表示品質の劣化を防止することが可能とな
り、コンタクトホールの微細加工が可能となる。
向乱れによる表示品質の劣化を防止することが可能とな
り、コンタクトホールの微細加工が可能となる。
【図１】本発明の液晶表示装置の一実施例を示す平面図
である。
である。
【図２】図１Ａ−Ａ’部の断面図である。
【図３】（ａ）は従来の液晶表示装置を示す平面図、
（ｂ）は断面図である。
（ｂ）は断面図である。
【図４】本発明の液晶表示装置の別の実施例を示す平面
図である。
図である。
【図５】図４Ｂ−Ｂ’部の断面図である。
【図６】本発明の液晶表示装置の一例を示す断面図であ
る。
る。
１ 薄膜トランジスタのソース配線 ２ 薄膜トランジスタのゲート配線 ３ 絶縁膜 ４ 薄膜トランジスタ ５ 薄膜トランジスタの画素電極 ６ コンタクトホール ７ 薄膜トランジスタのドレイン部のコンタクトホー
ル上に形成された導電性と遮光性を有するパッド ８ 薄膜トランジスタとなるシリコン層 ９ 薄膜トランジスタのソース・ドレイン部 １０ 絶縁膜 １１ ゲート絶縁膜 １２ 絶縁膜 １３ 絶縁膜 １４ カラーフィルター １５ 薄膜トランジスタのドレイン部に形成された導
電性と遮光性を有するパッド １６ 絶縁膜 １７ 対向基板 １８ 対向電極 １９ 液晶 ２０ 薄膜トランジスタが形成された基板
ル上に形成された導電性と遮光性を有するパッド ８ 薄膜トランジスタとなるシリコン層 ９ 薄膜トランジスタのソース・ドレイン部 １０ 絶縁膜 １１ ゲート絶縁膜 １２ 絶縁膜 １３ 絶縁膜 １４ カラーフィルター １５ 薄膜トランジスタのドレイン部に形成された導
電性と遮光性を有するパッド １６ 絶縁膜 １７ 対向基板 １８ 対向電極 １９ 液晶 ２０ 薄膜トランジスタが形成された基板
Claims (8)
- 【請求項１】薄膜トランジスタとこれにより選択駆動さ
れる表示画素電極を備えた基板と、対向電極を備えた基
板に挟まれた液晶を駆動して表示を行うアクティブマト
リックス型液晶表示装置において、薄膜トランジスタの
表示画素電極，ソース配線，ゲート配線が絶縁膜を挟ん
で各々異なる層に形成され、前記の表示画素電極が、前
記のソース配線ならびにゲート配線と絶縁膜を挟んで重
なっており、前記の表示画素電極と薄膜トランジスタの
ドレイン部の接合部に、導電性と遮光性を有する材料で
パッドが形成され、前記の表示画素電極下部にカラーフ
ィルターが形成されていることを特徴とする液晶表示装
置。 - 【請求項２】前記のソース配線ならびにゲート配線が、
導電性を有した遮光材料であることを特徴とする請求項
１に記載の液晶表示装置。 - 【請求項３】薄膜トランジスタとこれにより選択駆動さ
れる表示画素電極を備えた基板と、対向電極を備えた基
板に挟まれた液晶を駆動して表示を行うアクティブマト
リックス型液晶表示装置の製造方法において、薄膜トラ
ンジスタとなるシリコン層を形成する工程と、次にゲー
ト絶縁膜を形成する工程と、次に薄膜トランジスタのゲ
ート配線を形成する工程と、次に絶縁膜を形成する工程
と、次に薄膜トランジスタのソース・ドレイン部にコン
タクトホールを形成する工程と、次に薄膜トランジスタ
のソース配線および前記の薄膜トランジスタのドレイン
部に導電性と遮光性を有するパッドが形成される工程
と、次に絶縁膜が形成される工程と、次に薄膜トランジ
スタのドレイン部にコンタクトホールが形成される工程
と、次にカラーフィルターが形成される工程と、次に画
素電極が前記のカラーフィルターに重なるように形成さ
れる工程を含むことを特徴とする液晶表示装置の製造方
法。 - 【請求項４】前記のソース配線ならびにゲート配線が、
導電性を有した遮光材料であることを特徴とする請求項
３に記載の液晶表示装置の製造方法。 - 【請求項５】前記の薄膜トランジスタの表示画素電極お
よびカラーフィルターが前記のソース配線、ゲート配線
と絶縁膜を介して重なっていることを特徴とする請求項
３に記載の液晶表示装置の製造方法。 - 【請求項６】薄膜トランジスタとこれにより選択駆動さ
れる表示画素電極を備えた基板と、対向電極を備えた基
板に挟まれた液晶を駆動して表示を行うアクティブマト
リックス型液晶表示装置の製造方法において、薄膜トラ
ンジスタのゲート配線を形成する工程と、次にゲート絶
縁膜を形成する工程と、次に薄膜トランジスタとなるシ
リコン層を形成する工程と、次に薄膜トランジスタのソ
ース配線および前記の薄膜トランジスタのドレイン部に
導電性と遮光性を有するパッドが形成される工程と、次
に絶縁膜が形成される工程と、次に薄膜トランジスタの
ドレイン部にコンタクトホールが形成される工程と、次
にカラーフィルターが形成される工程と、次に画素電極
が前記のカラーフィルターに重なるように形成される工
程を含むことを特徴とする液晶表示装置の製造方法。 - 【請求項７】前記のソース配線ならびにゲート配線が、
導電性を有した遮光材料であることを特徴とする請求項
６に記載の液晶表示装置の製造方法。 - 【請求項８】前記の薄膜トランジスタの表示画素電極お
よびカラーフィルターが前記のソース配線、ゲート配線
と絶縁膜を介して重なっていることを特徴とする請求項
６に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14521493A JPH075490A (ja) | 1993-06-16 | 1993-06-16 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14521493A JPH075490A (ja) | 1993-06-16 | 1993-06-16 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH075490A true JPH075490A (ja) | 1995-01-10 |
Family
ID=15380015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14521493A Pending JPH075490A (ja) | 1993-06-16 | 1993-06-16 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH075490A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357218B1 (ko) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 액정표시장치 |
| KR100408793B1 (ko) * | 1995-03-20 | 2004-03-18 | 소니 가부시끼 가이샤 | 액티브매트릭스형표시장치 |
| JP2013190804A (ja) * | 2000-04-27 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1993
- 1993-06-16 JP JP14521493A patent/JPH075490A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408793B1 (ko) * | 1995-03-20 | 2004-03-18 | 소니 가부시끼 가이샤 | 액티브매트릭스형표시장치 |
| KR100357218B1 (ko) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 액정표시장치 |
| JP2013190804A (ja) * | 2000-04-27 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240858B2 (ja) | カラー表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6717638B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JPH1124108A (ja) | 薄膜トランジスタ型液晶表示素子とその製造方法 | |
| US5349453A (en) | Liquid crystal display device with microlenses on same plane as switching elements | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
| US20040252250A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH075490A (ja) | 液晶表示装置およびその製造方法 | |
| JP3215287B2 (ja) | 薄膜トランジスタ、その製造方法および液晶表示装置 | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| JPH08313934A (ja) | アレイ基板、その製造方法、液晶表示装置およびその製造方法 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| JPH11326949A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0618922A (ja) | 液晶表示装置 |