JP2018067725A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018067725A JP2018067725A JP2017230438A JP2017230438A JP2018067725A JP 2018067725 A JP2018067725 A JP 2018067725A JP 2017230438 A JP2017230438 A JP 2017230438A JP 2017230438 A JP2017230438 A JP 2017230438A JP 2018067725 A JP2018067725 A JP 2018067725A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- based oxide
- thin film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 420
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910020923 Sn-O Inorganic materials 0.000 abstract description 257
- 239000010409 thin film Substances 0.000 abstract description 244
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 149
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 149
- 230000015572 biosynthetic process Effects 0.000 abstract description 34
- 239000007769 metal material Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 552
- 239000010408 film Substances 0.000 description 180
- 239000000758 substrate Substances 0.000 description 102
- 238000000034 method Methods 0.000 description 68
- 239000004973 liquid crystal related substance Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 46
- 230000006870 function Effects 0.000 description 45
- 238000004544 sputter deposition Methods 0.000 description 41
- 238000004519 manufacturing process Methods 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000000123 paper Substances 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- 238000005530 etching Methods 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 239000003094 microcapsule Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910001930 tungsten oxide Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 125000001153 fluoro group Chemical group F* 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 125000000962 organic group Chemical group 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- 239000012798 spherical particle Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100268330 Solanum lycopersicum TFT7 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
Description
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
半導体の一種である。化合物半導体とは、2種以上の原子が結合してできる半導体である
。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わ
せによっては、半導体となることが知られている。
は半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体
層をチャネル形成領域とする薄膜トランジスタが開示されている(特許文献1乃至4、非
特許文献1参照。)。
ホモロガス相を有するInGaO3(ZnO)m(m:自然数)は公知の材料である(非
特許文献2乃至4参照。)。
適用可能であることが確認されている(特許文献5、非特許文献5及び6参照。)。
電極層を備えた表示装置を提供することを課題の一つとする。
コン若しくは酸窒化シリコンを含むIn−Sn−O系酸化物半導体層を用いた薄膜トラン
ジスタとする。代表的にはSiO2を5重量%以上50重量%以下、好ましくは10重量
%以上30重量%以下含むIn−Sn−O系酸化物半導体ターゲットを用いて成膜を行い
、In−Sn−O系酸化物半導体層に結晶化を阻害するSiOx(X>0)を含ませるこ
とで、薄膜トランジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネ
ルが形成される薄膜トランジスタを実現する。
を用いた薄膜トランジスタの電気特性について計算を行った。計算モデル及び計算条件を
以下に示す。
示すような逆スタガ構造の薄膜トランジスタである。ゲート電極層801(仕事関数4.
7eV)上のゲート絶縁層802は酸化窒化珪素層(膜厚100nm、比誘電率4.1)
、チャネル形成領域を有する半導体層803はIn−Sn−O系酸化物半導体層(膜厚5
0nm、電子親和力4.3eV)、配線層804a、804bはIn−Sn−O系酸化物
半導体層(仕事関数4.7eV)、チャネル形成領域を有する半導体層803のチャネル
方向の長さ及びチャネル方向の幅は10μm、移動度は電子が0.1cm2/Vs、正孔
は0.01cm2/Vsである。
率3.9×10−3S/cm、1.6×10−3S/cm、8.8×10−4S/cm、
1.3×10−4S/cm、1.7×10−7S/cm、1.9×10−10S/cm、
8.0×10−12S/cmの場合の薄膜トランジスタの電気特性を計算した。薄膜トラ
ンジスタのゲートソース間の電圧(Vgs〔V〕)及びドレインソース間の電流(Ids
/W〔A/μm〕)の計算結果を図33(A)(B)に示す。なお、図33(A)はドレ
イン電圧を1V、図33(B)はドレイン電圧を10Vとしたものであり、図33(A)
(B)では各導電率における結果を、3.9×10−3S/cmは下向きの三角形のドッ
ト、1.6×10−3S/cmは一点鎖線、8.8×10−4S/cmは上向きの三角形
のドット、1.3×10−4S/cmは点線、1.7×10−7S/cmは丸印のドット
、1.9×10−10S/cmは実線、8.0×10−12S/cmは四角形のドットで
示している。
あると薄膜トランジスタとしてのスイッチング特性が得られている。また、図34に薄膜
トランジスタのしきい値電圧と導電率の関係を示す。図34より、さらに半導体層の導電
率が1.3×10−4S/cm以下であるとしきい値電圧がほぼ0V以下となり、ノーマ
リーオフの薄膜トランジスタとすることができることがわかる。よって、チャネル形成領
域を有する半導体層に、SiOxを含むIn−Sn−O系酸化物半導体層を用いた薄膜ト
ランジスタにおいては、半導体層の導電率は1.6×10−3S/cm以下とすればよく
、さらに1.3×10−4S/cm以下とすればより好ましいと言える。
ト抵抗を低減するため、ソース電極層又はドレイン電極層と上記SiOxを含むIn−S
n−O系酸化物半導体層との間にソース領域またはドレイン領域を形成する。ソース領域
又はドレイン領域の一方は画素電極領域と同一層の薄膜で形成される。
酸化物半導体層を用いる。
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用
いる。
を含む第1のIn−Sn−O系酸化物半導体層と、SiOxを含む第1のIn−Sn−O
系酸化物半導体層に接するソース領域及びドレイン領域と、画素電極領域を有し、ソース
領域又はドレイン領域及び画素電極領域は同一層の第2のIn−Sn−O系酸化物半導体
層である。
、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にSiOxを含む第1のIn−Sn
−O系酸化物半導体層と、SiOxを含む第1のIn−Sn−O系酸化物半導体層に接す
るソース領域及びドレイン領域と、画素電極領域を有し、ソース領域又はドレイン領域及
び画素電極領域は同一層の第2のIn−Sn−O系酸化物半導体層である。
.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好ましい。なお、
SiOxを含む第1のIn−Sn−O系酸化物半導体層は、SiO2を5重量%以上50
重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸化物半導
体ターゲットを用いたスパッタ法で形成される。
極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にSiO2を5
重量%以上50重量%以下含む第1のIn−Sn−O系酸化物半導体ターゲットを用いた
スパッタ法でSiOxを含む第1の酸化物半導体層を成膜し、SiOxを含む第1のIn
−Sn−O系酸化物半導体層上に第2のIn−Sn−O系酸化物半導体ターゲットを用い
たスパッタ法でソース領域、ドレイン領域、及び画素電極領域を形成し、ソース領域又は
ドレイン領域、及び画素電極領域は同一層の第2のIn−Sn−O系酸化物半導体層で形
成する半導体装置の作製方法である。
プゲート型の薄膜トランジスタを作製することができる。
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
導体装置を提供することを実現する。
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
半導体装置及び半導体装置の作製方法を図1及び図2を用いて説明する。
図1(A)の線C1−C2における断面図である。薄膜トランジスタ470は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層
401、ゲート絶縁層402、SiOxを含むIn−Sn−O系酸化物半導体層403、
ソース領域又はドレイン領域として機能するIn−Sn−O系酸化物半導体層404、I
n−Sn−O系酸化物半導体層408、ソース電極層又はドレイン電極層405を含む。
また、薄膜トランジスタ470を覆い、SiOxを含むIn−Sn−O系酸化物半導体層
403に接する絶縁膜407が設けられている。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層40
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層403との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層404は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層408で形成される。よって、In−Sn−O系酸化物半導体層408はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。In−Sn−O系酸化物
半導体層404及びIn−Sn−O系酸化物半導体層408は、Siを含まない点でSi
Oxを含むIn−Sn−O系酸化物半導体層403と大きく異なっている。In−Sn−
O系酸化物半導体層404及びIn−Sn−O系酸化物半導体層408は、SiOxを含
むIn−Sn−O系酸化物半導体層403より低抵抗(高導電率)とすることができる。
また、ソース領域、ドレイン領域、及び画素電極領域は、窒素添加のIn−Sn−O系酸
化物半導体を用いてもよく、例えば窒素を含ませたIn−Sn−O系非単結晶膜などを用
いることができる。
設ける。下地膜となる絶縁膜を基板400とゲート電極層401の間に設けてもよい。下
地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪
素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造
により形成することができる。ゲート電極層401の材料は、モリブデン、チタン、クロ
ム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料
又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる
。
層が積層された2層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモ
リブデン層とを積層した二層構造とすることが好ましい。3層の積層構造としては、タン
グステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニ
ウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好ま
しい。
ン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層し
て形成することができる。また、ゲート絶縁層402として、有機シランガスを用いたC
VD法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪
酸エチル(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化
学式Si(CH3)4)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタ
メチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、
トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH
(N(CH3)2)3)等のシリコン含有化合物を用いることができる。
−Sn−O系酸化物半導体膜431を順に積層する。SiOxを含むIn−Sn−O系酸
化物半導体膜430、In−Sn−O系酸化物半導体膜431は、それぞれフォトリソグ
ラフィ工程により島状の酸化物半導体層に加工されている。
る前に、アルゴンガスを導入してプラズマを発生させるプラズマ処理を行い、ゲート絶縁
層402の表面に付着しているゴミを除去してもよい。
−Sn−O系酸化物半導体膜431上に導電膜432を形成する(図2(B)参照。)。
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、Al(アルミニウム)と、Nd(ネオジム)、又はSc(スカンジウム)を組
み合わせた合金膜を用いてもよい。
5を形成する。(図2(C)参照。)。
。ソース電極層又はドレイン電極層405及びマスク435を用いて、SiOxを含むI
n−Sn−O系酸化物半導体膜430及びIn−Sn−O系酸化物半導体膜431をエッ
チングし、SiOxを含むIn−Sn−O系酸化物半導体層403、In−Sn−O系酸
化物半導体層404、In−Sn−O系酸化物半導体層408を形成する(図2(D)参
照。)。なお、SiOxを含むIn−Sn−O系酸化物半導体層403は一部のみがエッ
チングされ、溝部(凹部)を有する半導体層となる。In−Sn−O系酸化物半導体層4
04はソース領域又はドレイン領域として機能し、In−Sn−O系酸化物半導体層40
8はソース領域又はドレイン領域と画素電極として機能する。
をチャネル形成領域とする逆スタガ型の薄膜トランジスタ470を作製することができる
。また、薄膜トランジスタ470を覆い、SiOxを含むIn−Sn−O系酸化物半導体
層403に接する絶縁膜407を、In−Sn−O系酸化物半導体層408の画素電極領
域上を除いて形成する。
たは酸化窒化シリコン膜などの単層またはこれらの積層を用いることができる。
ることができる。
ここでは、実施の形態1において、チャネル保護層が設けられた薄膜トランジスタを有す
る半導体装置の例を図3及び図4に示す。従って、他は実施の形態1と同様に行うことが
でき、実施の形態1と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明
は省略する。
図3(A)の線Z1−Z2における断面図である。薄膜トランジスタ471は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層
401、ゲート絶縁層402、SiOxを含むIn−Sn−O系酸化物半導体層403、
チャネル保護層409、ソース領域又はドレイン領域として機能するIn−Sn−O系酸
化物半導体層404、In−Sn−O系酸化物半導体層408、ソース電極層又はドレイ
ン電極層405を含む。また、薄膜トランジスタ471を覆い絶縁膜407が設けられて
いる。絶縁膜407は、In−Sn−O系酸化物半導体層408の画素電極領域を除いて
形成されている。
体層403のチャネル形成上にチャネル保護層409が設けられている。In−Sn−O
系酸化物半導体層403はチャネル保護層409がチャネルストッパーとして機能するた
めエッチングされない。
化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミ
ニウムなど)を用いることができる。作製法としては、スパッタ法を用いることができる
。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層40
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層403との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層404は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層408で形成される。よって、In−Sn−O系酸化物半導体層408はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。
設ける。下地膜となる絶縁膜を基板400とゲート電極層401の間に設けてもよい。
ャネル保護層409を形成する。SiOxを含むIn−Sn−O系酸化物半導体層403
及びチャネル保護層409は、それぞれフォトリソグラフィ工程により島状に加工されて
いる。
ル保護層409上に、In−Sn−O系酸化物半導体膜431及び導電膜432を形成す
る(図4(B)参照。)。
5を形成する。(図4(C)参照。)。
。ソース電極層又はドレイン電極層405及びマスク435を用いて、In−Sn−O系
酸化物半導体膜431をエッチングし、In−Sn−O系酸化物半導体層404、In−
Sn−O系酸化物半導体層408を形成する(図4(D)参照。)。In−Sn−O系酸
化物半導体層404はソース領域又はドレイン領域として機能し、In−Sn−O系酸化
物半導体層408はソース領域又はドレイン領域と画素電極として機能する。
をチャネル形成領域とする逆スタガ型の薄膜トランジスタ470を作製することができる
。また、薄膜トランジスタ470を覆い、チャネル保護層409に接する絶縁膜407を
、In−Sn−O系酸化物半導体層408の画素電極領域上を除いて形成する。
ることができる。
半導体装置及び半導体装置の作製方法の他の例を図5及び図6を用いて説明する。
図5(A)の線D1−D2における断面図である。薄膜トランジスタ460はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電
極層401、ゲート絶縁層402、ソース電極層又はドレイン電極層405、ソース領域
又はドレイン領域として機能するIn−Sn−O系酸化物半導体層404、In−Sn−
O系酸化物半導体層408、及びSiOxを含むIn−Sn−O系酸化物半導体層403
を含む。また、薄膜トランジスタ460を覆い、SiOxを含むIn−Sn−O系酸化物
半導体層403に接する絶縁膜407が設けられている。絶縁膜407は、In−Sn−
O系酸化物半導体層408の画素電極領域を除いて形成されている。
層402が存在し、ゲート絶縁層402と絶縁表面を有する基板である基板400の間に
ゲート電極層401が設けられている。ゲート絶縁層402上にはソース電極層又はドレ
イン電極層405、及びIn−Sn−O系酸化物半導体層404、In−Sn−O系酸化
物半導体層408が設けられている。そして、ゲート絶縁層402、ソース電極層又はド
レイン電極層405、In−Sn−O系酸化物半導体層404、及びIn−Sn−O系酸
化物半導体層408上にSiOxを含むIn−Sn−O系酸化物半導体層403が設けら
れている。また、図示しないが、ゲート絶縁層402上にはソース電極層又はドレイン電
極層405に加えて配線層を有し、該配線層はSiOxを含むIn−Sn−O系酸化物半
導体層403の外周部より外側に延在している。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層40
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層403との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層404は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層408で形成される。よって、In−Sn−O系酸化物半導体層408はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。
絶縁膜を基板400とゲート電極層401の間に設けてもよい。
ソース電極層又はドレイン電極層405を形成する(図6(A)参照。)。
Sn−O系酸化物半導体膜451、452を形成する(図6(B)参照。)。
O系酸化物半導体膜450を形成する(図6(C)参照。)。
エッチング加工し、島状のSiOxを含むIn−Sn−O系酸化物半導体層403を形成
する(図6(D)参照。)。In−Sn−O系酸化物半導体膜450のエッチング工程の
際、In−Sn−O系酸化物半導体膜451、452も一部エッチングされ、In−Sn
−O系酸化物半導体層404、In−Sn−O系酸化物半導体層408となる。
をチャネル形成領域とする逆スタガ型の薄膜トランジスタ460を作製することができる
。また、薄膜トランジスタ460を覆い、SiOxを含むIn−Sn−O系酸化物半導体
層403に接する絶縁膜407を、In−Sn−O系酸化物半導体層408の画素電極領
域上を除いて形成する。
ることができる。
ここでは、トップゲート型の半導体装置の例を図7を用いて説明する。
図7(A)の線X1−X2における断面図である。薄膜トランジスタ480はトップゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ソース電
極層又はドレイン電極層405、ソース電極層又はドレイン電極層405に接するソース
領域又はドレイン領域として機能するIn−Sn−O系酸化物半導体層404、In−S
n−O系酸化物半導体層408、In−Sn−O系酸化物半導体層404及びIn−Sn
−O系酸化物半導体層408に接するSiOxを含むIn−Sn−O系酸化物半導体層4
03、ゲート絶縁層402、ゲート電極層401を含む。また、薄膜トランジスタ480
を覆い、絶縁膜407が設けられている。絶縁膜407及びゲート絶縁層402は、In
−Sn−O系酸化物半導体層408の画素電極領域を除いて形成されている。
酸化物半導体層404、In−Sn−O系酸化物半導体層408、及びSiOxを含むI
n−Sn−O系酸化物半導体層403上にゲート絶縁層402が形成され、ゲート絶縁層
402上においてIn−Sn−O系酸化物半導体層404、In−Sn−O系酸化物半導
体層408、及びSiOxを含むIn−Sn−O系酸化物半導体層403と重畳する領域
にゲート電極層401が設けられる構造である。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層40
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層403との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層404は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層408で形成される。よって、In−Sn−O系酸化物半導体層408はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。
ることができる。
ここでは、トップゲート型の半導体装置の他の例を、図8を用いて説明する。
図8(A)の線V1−V2における断面図である。薄膜トランジスタ481はトップゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、SiOx
を含むIn−Sn−O系酸化物半導体層403、SiOxを含むIn−Sn−O系酸化物
半導体層403に接するソース領域又はドレイン領域として機能するIn−Sn−O系酸
化物半導体層404及びIn−Sn−O系酸化物半導体層408、In−Sn−O系酸化
物半導体層404に接するソース電極層又はドレイン電極層405、ゲート絶縁層402
、ゲート電極層401を含む。また、薄膜トランジスタ481を覆い、絶縁膜407が設
けられている。絶縁膜407及びゲート絶縁層402は、In−Sn−O系酸化物半導体
層408の画素電極領域を除いて形成されている。
n−Sn−O系酸化物半導体層404、In−Sn−O系酸化物半導体層408、及びソ
ース電極層又はドレイン電極層405上にゲート絶縁層402が形成され、ゲート絶縁層
402上においてSiOxを含むIn−Sn−O系酸化物半導体層403、In−Sn−
O系酸化物半導体層404、及びIn−Sn−O系酸化物半導体層408と重畳する領域
にゲート電極層401が設けられる構造である。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層40
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層403との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層404は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層408で形成される。よって、In−Sn−O系酸化物半導体層408はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。
ることができる。
ソース領域又はドレイン領域と画素電極領域とを有するIn−Sn−O系酸化物半導体層
が、薄膜トランジスタ上の絶縁層に形成された開口に設けられる構成の半導体装置の例を
図9及び図10に示す。
図9(A)の線Y1−Y2における断面図である。薄膜トランジスタ475は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層
401、ゲート絶縁層402、SiOxを含むIn−Sn−O系酸化物半導体層403、
ソース電極層又はドレイン電極層405、ソース領域又はドレイン領域として機能するI
n−Sn−O系酸化物半導体層404、絶縁層410、In−Sn−O系酸化物半導体層
408を含む。
In−Sn−O系酸化物半導体層408は、絶縁層410に形成する開口において薄膜ト
ランジスタ475のSiOxを含むIn−Sn−O系酸化物半導体層403と接しており
、電気的に接続している。
)は図10(A)の線Y3−Y4における断面図である。薄膜トランジスタ476は逆ス
タガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート
電極層401、ゲート絶縁層402、SiOxを含むIn−Sn−O系酸化物半導体層4
03、絶縁層410、ソース電極層又はドレイン電極層405、ソース領域又はドレイン
領域として機能するIn−Sn−O系酸化物半導体層404、In−Sn−O系酸化物半
導体層408を含む。
導体層404及びソース領域又はドレイン領域と画素電極層とを兼ねるSiOxを含まな
いIn−Sn−O系酸化物半導体層408は、絶縁層410に形成する開口において薄膜
トランジスタ475のSiOxを含むIn−Sn−O系酸化物半導体層403と接してお
り、電気的に接続している。また、In−Sn−O系酸化物半導体層404上にソース電
極層又はドレイン電極層405が形成され、SiOxを含まないIn−Sn−O系酸化物
半導体層408の画素電極領域を除いて絶縁膜407が形成されている。
域、ドレイン領域、及び画素電極領域となるIn−Sn−O系酸化物半導体層を形成して
もよい。
キシ等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印
刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
施の形態はこれに限定されず他の実施の形態に記載した構成と適宜組み合わせて実施する
ことが可能である。
ることができる。
本実施の形態では、ゲート電極の幅が実施の形態1とは異なる薄膜トランジスタの一例に
ついて図11乃至図13、及び図31を用いて説明する。
線A1−A2、B1−B2における断面図である。薄膜トランジスタ170は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板100上に、ゲート電極層
101、ゲート絶縁層102、SiOxを含むIn−Sn−O系酸化物半導体層103、
ソース領域又はドレイン領域として機能するIn−Sn−O系酸化物半導体層104、I
n−Sn−O系酸化物半導体層110、ソース電極層又はドレイン電極層105を含む。
また、薄膜トランジスタ170を覆い、SiOxを含むIn−Sn−O系酸化物半導体層
103に接する保護絶縁層107が設けられている。
n−O系酸化物半導体層を用いる。SiOxを含むIn−Sn−O系酸化物半導体層10
3の導電率は1.6×10−3S/cm以下、さらに1.3×10−4S/cm以下が好
ましい。なお、SiOxを含むIn−Sn−O系酸化物半導体層は、SiO2を5重量%
以上50重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸
化物半導体ターゲットを用いたスパッタ法で形成される。
含むIn−Sn−O系酸化物半導体層103との間にソース領域又はドレイン領域として
形成されるIn−Sn−O系酸化物半導体層104は、コンタクト抵抗を低減する。ソー
ス領域又はドレイン領域の一方は画素電極領域と同一層のIn−Sn−O系酸化物半導体
層110で形成される。よって、In−Sn−O系酸化物半導体層110はソース領域又
はドレイン領域と画素電極の機能を兼ねている。
SiOxを含まないIn−Sn−O系酸化物半導体層を用いる。In−Sn−O系酸化物
半導体層104及びIn−Sn−O系酸化物半導体層110は、Siを含まない点でSi
Oxを含むIn−Sn−O系酸化物半導体層103と大きく異なっている。In−Sn−
O系酸化物半導体層104及びIn−Sn−O系酸化物半導体層110は、SiOxを含
むIn−Sn−O系酸化物半導体層103より低抵抗(高導電率)とすることができる。
また、ソース領域、ドレイン領域、及び画素電極領域は、窒素添加のIn−Sn−O系酸
化物半導体を用いてもよく、例えば窒素を含ませたIn−Sn−O系非単結晶膜などを用
いることができる。
て機能しており、該半導体装置を作製する例を以下に説明する。
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができ
る。
により不要な部分を除去して配線及び電極(ゲート電極層101を含むゲート配線、容量
配線108、及び第1の端子121)を形成する。
導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブ
デン(Mo)、クロム(Cr)、Nd(ネオジム)、スカンジウム(Sc)から選ばれた
属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することが
できる。また、アルミニウム(Al)、銅(Cu)、又はこれらを主成分とする合金材料
を用いてもよい。
層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリ
ブデン層とを積層した二層構造とすることが好ましい。また、Caを含む銅層上にバリア
層となるCaを含む酸化銅層の積層や、Mgを含む銅層上にバリア層となるMgを含む酸
化銅層の積層もある。また、3層の積層構造としては、タングステン層または窒化タング
ステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化
チタン層またはチタン層とを積層した積層とすることが好ましい。
02はスパッタ法、PCVD法などを用い、膜厚を50〜400nmとする。
の厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、窒化アルミニウ
ム、酸化窒化アルミニウム、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から
成る単層または積層構造として形成しても良い。積層する場合、例えば、PCVD法によ
り窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。ま
た、ゲート絶縁層102として酸化窒化シリコン膜、または窒化シリコン膜などを用いる
場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸
化物半導体に侵入することをブロックすることができる。
する。SiOxを含むIn−Sn−O系酸化物半導体膜は、SiO2を5重量%以上50
重量%以下、好ましくは10重量%以上30重量%以上含むIn−Sn−O系酸化物半導
体ターゲットを用いたスパッタ法で形成される。In−Sn−O系酸化物半導体にSiO
xを含ませることにより、成膜されるSiOxを含むIn−Sn−O系酸化物半導体をア
モルファス化することが容易となる。SiOxを含むIn−Sn−O系酸化物半導体膜を
、フォトリソグラフィ工程を行って形成したレジストマスクを用いたエッチングにより、
SiOxを含むIn−Sn−O系酸化物半導体層を形成する。SiOxを含むIn−Sn
−O系酸化物半導体層103の導電率は1.6×10−3S/cm以下、さらに1.3×
10−4S/cm以下が好ましい。
によってSiOxを含まないIn−Sn−O系酸化物半導体膜を形成する。SiOxを含
まないIn−Sn−O系酸化物半導体膜をフォトリソグラフィ工程を行って形成したレジ
ストマスクを用いたエッチングにより、SiOxを含まないIn−Sn−O系酸化物半導
体層を形成する。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
SiO2を含むIn−Sn−O系酸化物半導体ターゲット又はIn−Sn−O系酸化物半
導体ターゲットを用いたスパッタ法によって形成することができる。ターゲットはターゲ
ット材をバッキングプレート(ターゲットを貼り付けるための基板)に貼り付けて作製さ
れるが、バッキングプレートにターゲットを貼り付ける際、ターゲットを分割して一枚の
バッキングプレートにボンディングしてもよい。図36(A)(B)にターゲットを分割
して一枚のバッキングプレートに貼り付ける(ボンディング)する例を示す。
51b、851c、851dと4分割して貼り付ける例である。また、図36(B)はよ
り多数にターゲットを分割した例であり、バッキングプレート850にターゲット852
をターゲット852a、852b、852c、852d、852e、852f、852g
、852h、852iと9分割して貼り付けている。なお、ターゲットの分割数は図36
(A)(B)に限定されない。ターゲットを分割するとバッキングプレートに貼り付ける
際のターゲットの反りを緩和することができる。このような分割したターゲットは、大面
積基板に上記薄膜を成膜する場合、それに伴って大型化するターゲットに特に好適に用い
ることができる。もちろん、一枚のバッキングプレートに一枚のターゲットを貼り付けて
もよい。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等)を適宜調節する。
ンモニア過水(過酸化水素:アンモニア:水=5:2:2)などを用いることができる。
また、ITO07N(関東化学社製)を用いてもよい。
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
液、エッチング時間、温度等)を適宜調節する。
要な部分(ゲート絶縁層の一部)を除去してゲート電極層と同じ材料の配線や電極層に達
するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と接続す
るために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレ
イン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端
子を形成する場合にコンタクトホールを形成する。
n−O系酸化物半導体層上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成す
る。
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙
げられる。
構造などを用いることができる。また、導電膜としてTi膜と、そのTi膜上に重ねてN
dを含むアルミニウム(Al−Nd)膜を積層し、さらにその上にTi膜を成膜する3層
構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
な部分を除去してソース電極層又はドレイン電極層105、第2の端子122、第1の端
子121に接続する導電層128を形成する。なお、第2の端子122はソース配線(ソ
ース電極層又はドレイン電極層105を含むソース配線)と電気的に接続されている。
レジストマスクを形成する。マスクを用いて、SiOxを含むIn−Sn−O系酸化物半
導体層及びIn−Sn−O系酸化物半導体層をエッチングし、SiOxを含むIn−Sn
−O系酸化物半導体層103、In−Sn−O系酸化物半導体層104、In−Sn−O
系酸化物半導体層110を形成する。なお、SiOxを含むIn−Sn−O系酸化物半導
体層103は一部のみがエッチングされ、溝部(凹部)を有する半導体層となる。In−
Sn−O系酸化物半導体層104はソース領域又はドレイン領域として機能し、In−S
n−O系酸化物半導体層110はソース領域又はドレイン領域と画素電極として機能する
。
ネル形成領域とする薄膜トランジスタ170及びSiOxを含まないIn−Sn−O系酸
化物半導体層を画素電極とする半導体装置が作製できる。なお、この段階での平面図が図
13に相当する。
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。
ッチングにより、In−Sn−O系酸化物半導体層110の画素電極領域を露出する。ま
た、ここでのエッチングにより第2の端子122に達するコンタクトホール、導電層12
8に達するコンタクトホールも形成する。
る接続用の端子電極となる。第2の端子122は、ソース配線の入力端子として機能する
接続用の端子電極である。
断面図をそれぞれ図示している。図11(A1)は図11(A2)中のE1−E2線に沿
った断面図に相当する。図11(A1)において、保護絶縁膜154が除去され露出され
ている導電層153は、入力端子として機能する接続用の端子電極である。また、図11
(A1)において、端子部では、ゲート配線と同じ材料で形成される第1の端子151と
、ソース配線と同じ材料で形成される導電層153とが接続され、導通している。なお、
図12に図示した導電層128と第1の端子121とが接触している部分が、図11(A
1)の導電層153と第1の端子151が接触している部分に対応している。
は異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図11(
B1)は図11(B2)中のF1−F2線に沿った断面図に相当する。図11(B1)に
おいて、保護絶縁膜154が除去され露出されている第2の端子150は、入力端子とし
て機能する接続用の端子電極である。また、図11(B1)において、端子部では、ゲー
ト配線と同じ材料で形成される電極層156が、ソース配線と電気的に接続される第2の
端子150の下方にゲート絶縁層152を介して重なる。電極層156は第2の端子15
0とは電気的に接続しておらず、電極層156を第2の端子150と異なる電位、例えば
フローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気
対策のための容量を形成することができる。
。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第
2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
、画素電極、及び保持容量を有する画素部及び端子部を完成させることができる。また、
同一基板上に駆動回路も形成することもできる。そして、これらを個々の画素に対応して
マトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置
を作製するための一方の基板とすることができる。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子
部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定す
るための端子である。
に示す。図31では容量配線を設けず、画素電極領域を隣り合う画素のゲート配線と保護
絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配
線及び容量配線と接続する第3の端子は省略することができる。なお、図31において、
図13と同じ部分には同じ符号を用いて説明する。
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
善する所謂、倍速駆動と呼ばれる駆動技術もある。
ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して
複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLE
Dの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
を従来よりも改善することができる。
とができる。
である。
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、
画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
含むIn−Sn−O系酸化物半導体層、ソース領域及びドレイン領域にSiOxを含まな
いIn−Sn−O系酸化物半導体層を有し、実施の形態1乃至7に従って形成する。また
、実施の形態1乃至7に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回
路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜ト
ランジスタと同一基板上に形成する。
4(A)に示す。図14(A)に示す表示装置は、基板5300上に表示素子を備えた画
素を複数有する画素部5301と、各画素を選択する走査線駆動回路5302と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路5303とを有する。
ャネル型TFTで構成する信号線駆動回路について図15を用いて説明する。
02_M、第1の配線5611、第2の配線5612、第3の配線5613及び配線56
21_1〜5621_Mを有する。スイッチ群5602_1〜5602_Mそれぞれは、
第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜
トランジスタ5603cを有する。
及び配線5621_1〜5621_Mに接続される。そして、スイッチ群5602_1〜
5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線561
3及びスイッチ群5602_1〜5602_Mそれぞれに対応した配線5621_1〜5
621_Mに接続される。そして、配線5621_1〜5621_Mそれぞれは、第1の
薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トラン
ジスタ5603cを介して、3つの信号線に接続される。例えば、J列目の配線5621
_J(配線5621_1〜配線5621_Mのうちいずれか一)は、スイッチ群5602
_Jが有する第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及
び第3の薄膜トランジスタ5603cを介して、信号線Sj−1、信号線Sj、信号線S
j+1に接続される。
号が入力される。
、スイッチ群5602_1〜5602_Mは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバIC5601とスイッチ群5602_1〜5602_
MとはFPCなどを介して接続するとよい。
照して説明する。なお、図16のタイミングチャートは、i行目の走査線Giが選択され
ている場合のタイミングチャートを示している。さらに、i行目の走査線Giの選択期間
は、第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3に分
割されている。さらに、図15の信号線駆動回路は、他の行の走査線が選択されている場
合でも図16と同様の動作をする。
スタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ560
3cを介して、信号線Sj−1、信号線Sj、信号線Sj+1に接続される場合について
示している。
1の薄膜トランジスタ5603aのオン・オフのタイミング5703a、第2の薄膜トラ
ンジスタ5603bのオン・オフのタイミング5703b、第3の薄膜トランジスタ56
03cのオン・オフのタイミング5703c及びJ列目の配線5621_Jに入力される
信号5721_Jを示している。
択期間T2及び第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される
。例えば、第1のサブ選択期間T1において配線5621_Jに入力されるビデオ信号は
信号線Sj−1に入力され、第2のサブ選択期間T2において配線5621_Jに入力さ
れるビデオ信号は信号線Sjに入力され、第3のサブ選択期間T3において配線5621
_Jに入力されるビデオ信号は信号線Sj+1に入力される。さらに、第1のサブ選択期
間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、配線5621_
Jに入力されるビデオ信号をそれぞれData_j−1、Data_j、Data_j+
1とする。
aがオンし、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603c
がオフする。このとき、配線5621_Jに入力されるData_j−1が、第1の薄膜
トランジスタ5603aを介して信号線Sj−1に入力される。第2のサブ選択期間T2
では、第2の薄膜トランジスタ5603bがオンし、第1の薄膜トランジスタ5603a
及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力
されるData_jが、第2の薄膜トランジスタ5603bを介して信号線Sjに入力さ
れる。第3のサブ選択期間T3では、第3の薄膜トランジスタ5603cがオンし、第1
の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5603bがオフする。この
とき、配線5621_Jに入力されるData_j+1が、第3の薄膜トランジスタ56
03cを介して信号線Sj+1に入力される。
、1ゲート選択期間中に1つの配線5621から3つの信号線にビデオ信号を入力するこ
とができる。したがって、図15の信号線駆動回路は、ドライバIC5601が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約1/3にする
ことができる。接続数が約1/3になることによって、図15の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
択期間それぞれにおいて、ある1つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、1ゲート選択期間を4つ以上のサブ選択期間に分
割すると、1つのサブ選択期間が短くなる。したがって、1ゲート選択期間は、2つ又は
3つのサブ選択期間に分割されることが望ましい。
ジ期間Tp、第1のサブ選択期間T1、第2のサブ選択期間T2、第3の選択期間T3に
分割してもよい。さらに、図17のタイミングチャートは、i行目の走査線Giが選択さ
れるタイミング、第1の薄膜トランジスタ5603aのオン・オフのタイミング5803
a、第2の薄膜トランジスタ5603bのオン・オフのタイミング5803b、第3の薄
膜トランジスタ5603cのオン・オフのタイミング5803c及びJ列目の配線562
1_Jに入力される信号5821_Jを示している。図17に示すように、プリチャージ
期間Tpにおいて第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603
b及び第3の薄膜トランジスタ5603cがオンする。このとき、配線5621_Jに入
力されるプリチャージ電圧Vpが第1の薄膜トランジスタ5603a、第2の薄膜トラン
ジスタ5603b及び第3の薄膜トランジスタ5603cを介してそれぞれ信号線Sj−
1、信号線Sj、信号線Sj+1に入力される。第1のサブ選択期間T1において第1の
薄膜トランジスタ5603aがオンし、第2の薄膜トランジスタ5603b及び第3の薄
膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるDat
a_j−1が、第1の薄膜トランジスタ5603aを介して信号線Sj−1に入力される
。第2のサブ選択期間T2では、第2の薄膜トランジスタ5603bがオンし、第1の薄
膜トランジスタ5603a及び第3の薄膜トランジスタ5603cがオフする。このとき
、配線5621_Jに入力されるData_jが、第2の薄膜トランジスタ5603bを
介して信号線Sjに入力される。第3のサブ選択期間T3では、第3の薄膜トランジスタ
5603cがオンし、第1の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5
603bがオフする。このとき、配線5621_Jに入力されるData_j+1が、第
3の薄膜トランジスタ5603cを介して信号線Sj+1に入力される。
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図17にお
いて、図16と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(SP
)が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタを
一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
て説明する。
ロップ5701_1〜5701_nという複数のフリップフロップで構成される。また、
第1のクロック信号、第2のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
目のフリップフロップ5701_i(フリップフロップ5701_1〜5701_nのう
ちいずれか一)は、図19に示した第1の配線5501が第7の配線5717_i−1に
接続され、図19に示した第2の配線5502が第7の配線5717_i+1に接続され
、図19に示した第3の配線5503が第7の配線5717_iに接続され、図19に示
した第6の配線5506が第5の配線5715に接続される。
5712に接続され、偶数段目のフリップフロップでは第3の配線5713に接続され、
図19に示した第5の配線5505が第4の配線5714に接続される。
1の配線5711に接続され、n段目のフリップフロップ5701_nの図19に示す第
2の配線5502は第6の配線5716に接続される。
16を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでも
よい。さらに、第4の配線5714、第5の配線5715を、それぞれ第1の電源線、第
2の電源線と呼んでもよい。
ップフロップは、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、
第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トラン
ジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及
び第8の薄膜トランジスタ5578を有する。なお、第1の薄膜トランジスタ5571、
第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トラン
ジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、
第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578は、nチャネル型
トランジスタであり、ゲート、ソース間電圧(Vgs)がしきい値電圧(Vth)を上回
ったとき導通状態になるものとする。
が第4の配線5504に接続され、第1の薄膜トランジスタ5571の第2の電極(ソー
ス電極またはドレイン電極の他方)が第3の配線5503に接続される。
薄膜トランジスタ5572第2の電極が第3の配線5503に接続される。
薄膜トランジスタ5573の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第3の薄膜トランジスタ5573のゲート電極が第5の配線5505に接続
される。
薄膜トランジスタ5574の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第4の薄膜トランジスタ5574のゲート電極が第1の薄膜トランジスタ5
571のゲート電極に接続される。
薄膜トランジスタ5575の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第5の薄膜トランジスタ5575のゲート電極が第1の配線5501に接続
される。
薄膜トランジスタ5576の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第6の薄膜トランジスタ5576のゲート電極が第2の薄膜トランジスタ5
572のゲート電極に接続される。
薄膜トランジスタ5577の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第7の薄膜トランジスタ5577のゲート電極が第2の配線5502に接続
される。第8の薄膜トランジスタ5578の第1の電極が第6の配線5506に接続され
、第8の薄膜トランジスタ5578の第2の電極が第2の薄膜トランジスタ5572のゲ
ート電極に接続され、第8の薄膜トランジスタ5578のゲート電極が第1の配線550
1に接続される。
のゲート電極、第5の薄膜トランジスタ5575の第2の電極、第6の薄膜トランジスタ
5576の第2の電極及び第7の薄膜トランジスタ5577の第2の電極の接続箇所をノ
ード5543とする。さらに、第2の薄膜トランジスタ5572のゲート電極、第3の薄
膜トランジスタ5573の第2の電極、第4の薄膜トランジスタ5574の第2の電極、
第6の薄膜トランジスタ5576のゲート電極及び第8の薄膜トランジスタ5578の第
2の電極の接続箇所をノード5544とする。
504を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んで
もよい。さらに、第5の配線5505を第1の電源線、第6の配線5506を第2の電源
線と呼んでもよい。
で作製することも可能である。実施の形態1に示すnチャネル型TFTはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態1に示すnチャネル型TFTはソース領域又はドレイン領域により寄生容量が低減さ
れるため、周波数特性(f特性と呼ばれる)が高い。例えば、実施の形態1に示すnチャ
ネル型TFTを用いた走査線駆動回路は、高速に動作させることができるため、フレーム
周波数を高くすること、または、黒画面挿入を実現することなども実現することができる
。
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図1
4(B)に示す。
る画素部5401と、各画素を選択する第1の走査線駆動回路5402及び第2の走査線
駆動回路5404と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5
403とを有する。
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、1画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
を配置する場合、一方のスイッチング用TFTのゲート配線である第1の走査線に入力さ
れる信号を第1走査線駆動回路5402で生成し、他方のスイッチング用TFTのゲート
配線である第2の走査線に入力される信号を第2の走査線駆動回路5404で生成してい
る例を示しているが、第1の走査線に入力される信号と、第2の走査線に入力される信号
とを、共に1つの走査線駆動回路で生成するようにしても良い。また、例えば、1つの画
素が有するスイッチング用TFTの数によって、スイッチング素子の動作を制御するのに
用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線
に入力される信号を、全て1つの走査線駆動回路で生成しても良いし、複数の各走査線駆
動回路で生成しても良い。
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態1乃至7に示すnチャネル型T
FTのみで作製することも可能である。
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、チャネル形成領域を有する半
導体層にSiOxを含むIn−Sn−O系酸化物半導体層、ソース領域及びドレイン領域
にSiOxを含まないIn−Sn−O系酸化物半導体層を有し、実施の形態1乃至7に従
って形成する薄膜トランジスタによって得られるアクティブマトリクス基板を用いること
ができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
である。
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
説明する。図22は、第1の基板4001上に形成された実施の形態1で示したチャネル
形成領域を有する半導体層にSiOxを含むIn−Sn−O系酸化物半導体層、ソース領
域及びドレイン領域にSiOxを含まないIn−Sn−O系酸化物半導体層を含む薄膜ト
ランジスタ4010、4011、及び液晶素子4013を、第2の基板4006との間に
シール材4005によって封止した、パネルの平面図であり、図22(B)は、図22(
A1)(A2)のM−Nにおける断面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図22(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図22(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
薄膜トランジスタを複数有しており、図22(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。
を含むIn−Sn−O系酸化物半導体層、ソース領域及びドレイン領域にSiOxを含ま
ないIn−Sn−O系酸化物半導体層を含む実施の形態1に示す薄膜トランジスタを適用
することができる。また実施の形態2乃至7に示す薄膜トランジスタを適用してもよい。
本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型薄膜トラン
ジスタである。
n−O系酸化物半導体層4030は、薄膜トランジスタ4010のソース領域又はドレイ
ン領域も兼ねており、薄膜トランジスタ4010と液晶素子4013とを電気的に接続し
ている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成さ
れている。SiOxを含まないIn−Sn−O系酸化物半導体層4030と対向電極層4
031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、
SiOxを含まないIn−Sn−O系酸化物半導体層4030、対向電極層4031はそ
れぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4
033を介して液晶層4008を挟持している。
テンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
SiOxを含まないIn−Sn−O系酸化物半導体層4030と対向電極層4031との
間の距離(セルギャップ)を制御するために設けられている。なお球状のスペーサを用い
ていても良い。また、対向電極層4031は、薄膜トランジスタ4010と同一基板上に
設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置
される導電性粒子を介して対向電極層4031と共通電位線とを電気的に接続することが
できる。なお、導電性粒子はシール材4005に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μs〜
100μsと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
できる。
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮
光膜を設けてもよい。
上させるため、薄膜トランジスタ上に平坦化絶縁膜や保護膜として機能する絶縁層を形成
してもよい。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純
物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて
、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒
化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は
積層で形成すればよい。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々
の方法で形成すればよい。
0の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、TFTの電気特性を変化させること
を抑制することができる。
キシ等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印
刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いるこ
とができる。
性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シ
ート抵抗が10000Ω/□以下、波長550nmにおける透光率が70%以上であるこ
とが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以
下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
で形成されている。
気的に接続されている。
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
導体装置として液晶表示モジュールを構成する一例を示している。
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)などを用いることができる。
る。
である。
半導体装置として電子ペーパーの例を示す。
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、チャネル形成領域を有する半導体層にSiOxを含むIn−Sn−
O系酸化物半導体層、ソース領域及びドレイン領域にSiOxを含まないIn−Sn−O
系酸化物半導体層を含む薄膜トランジスタである。また、実施の形態2乃至7で示す薄膜
トランジスタも本実施の薄膜トランジスタ581として適用することもできる。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に
配置し、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を
行う方法である。
タであり、ソース領域又はドレイン領域と画素電極層とを兼ねるSiOxを含まないIn
−Sn−O系酸化物半導体層587と、絶縁層585に形成する開口において接しており
、電気的に接続している。SiOxを含まないIn−Sn−O系酸化物半導体層587と
電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満
たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589
の周囲は樹脂等の充填材595で充填されている(図30参照。)。電極層588が共通
電極(対向電極)に相当する。電極層588は、薄膜トランジスタ581と同一基板上に
設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置
される導電性粒子を介して電極層588と共通電位線とを電気的に接続することができる
。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。画素電極層と共通電極層との間に設けられるマ
イクロカプセルは、画素電極層と共通電極層によって、電場が与えられると、白い微粒子
と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応
用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気
泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、ま
た消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部
に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため
、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備する半導
体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくことが可能と
なる。
。
である。
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
す図である。
はSiOxを含むIn−Sn−O系酸化物半導体層をチャネル形成領域に用いるnチャネ
ル型のトランジスタを1つの画素に2つ用いる例を示す。
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一
方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆
動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、
ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線640
7に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。
発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一
基板上に形成される共通電位線と電気的に接続される。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
ことも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
らせることで、図20と同じ画素構成を用いることができる。
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
型の場合を例に挙げて、画素の断面構造について説明する。図21(A)(B)(C)の
半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実
施の形態1で示す薄膜トランジスタと同様に作製でき、チャネル形成領域を有する半導体
層にSiOxを含むIn−Sn−O系酸化物半導体層、ソース領域及びドレイン領域にS
iOxを含まないIn−Sn−O系酸化物半導体層を含む薄膜トランジスタである。また
、実施の形態2乃至7で示す薄膜トランジスタをTFT7001、7011、7021と
して適用することもできる。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図21(A)では、
発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続さ
れており、反射膜7006上に陰極7003、発光層7004、陽極7005が順に積層
されている。SiOxを含まないIn−Sn−O系酸化物半導体膜である陰極7003は
TFT7001のソース領域又はドレイン領域と画素電極層とを兼ねており、発光素子7
002の電極として機能する。反射膜7006は光を反射する膜であれば様々の材料を用
いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等があげられる。
そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。複数の層で構成されている場合、SiOxを含まないI
n−Sn−O系酸化物半導体膜である陰極7003上に電子注入層、電子輸送層、発光層
、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない
。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タ
ングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸
化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫
酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジ
ウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
相当する。図21(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の
、画素の断面図を示す。図21(B)では、駆動用TFT7011と電気的に接続された
透光性を有するSiOxを含まないIn−Sn−O系酸化物半導体膜である陰極7013
上に、発光素子7012の発光層7014、陽極7015が順に積層されている。SiO
xを含まないIn−Sn−O系酸化物半導体膜である陰極7013は駆動用TFT701
1のソース領域又はドレイン領域と画素電極層とを兼ねており、発光素子7012の電極
として機能する。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を
反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図
21(A)の場合と同様に、SiOxを含まないIn−Sn−O系酸化物半導体材料を用
いることができる。そして発光層7014は、図21(A)と同様に、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極701
5は光を透過する必要はないが、図21(A)と同様に、透光性を有する導電性材料を用
いて形成することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用い
ることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いるこ
ともできる。
に相当する。図21(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
では、駆動用TFT7021と電気的に接続された透光性を有するSiOxを含まないI
n−Sn−O系酸化物半導体膜である陰極7023上に発光層7024、陽極7025が
順に積層されている。陰極7023は、図21(A)の場合と同様に、SiOxを含まな
いIn−Sn−O系酸化物半導体材料を用いることができる。SiOxを含まないIn−
Sn−O系酸化物半導体膜である陰極7023は駆動用TFT7021のソース領域又は
ドレイン領域と画素電極層とを兼ねており、発光素子7022の電極として機能する。そ
して発光層7024は、図21(A)と同様に、単数の層で構成されていても、複数の層
が積層されるように構成されていてもどちらでも良い。陽極7025は、図21(A)と
同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
22に相当する。図21(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
L素子を設けることも可能である。
に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接
続されている構成であってもよい。
技術的思想に基づく各種の変形が可能である。
断面について、図24を用いて説明する。図24は、第1の基板上に形成された薄膜トラ
ンジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの平面
図であり、図24(B)は、図24(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図24(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
を含むIn−Sn−O系酸化物半導体層、ソース領域及びドレイン領域にSiOxを含ま
ないIn−Sn−O系酸化物半導体層を含む実施の形態1に示す薄膜トランジスタを適用
することができる。また実施の形態2乃至7に示す薄膜トランジスタを適用してもよい。
薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。
含まないIn−Sn−O系酸化物半導体層4517は、薄膜トランジスタ4510のソー
ス領域又はドレイン領域も兼ねており、薄膜トランジスタ4510の半導体層と発光素子
4511とを電気的に接続している。なお発光素子4511の構成は、SiOxを含まな
いIn−Sn−O系酸化物半導体層4517、電界発光層4512、電極層4513の積
層構造であるが、示した構成に限定されない。発光素子4511から取り出す光の方向な
どに合わせて、発光素子4511の構成は適宜変えることができる。
特に感光性の材料を用い、SiOxを含まないIn−Sn−O系酸化物半導体層4517
上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となる
ように形成することが好ましい。
されていてもどちらでも良い。
3及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸
化珪素膜、DLC膜等を形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
ソース配線層と同じ導電膜から形成されている。
電気的に接続されている。
501、第2の基板4506は透光性でなければならない。その場合には、ガラス板、プ
ラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材
料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図24の構成に限定されない。
ることができる。
である。
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図25、図26に示す。
の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電
子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れるこ
となく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成として
もよい。
紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する
電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることがで
きる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情報を送
受信できる構成としてもよい。
筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐
体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図26では表示部2705)に文章を表示し、左側の表示部
(図26では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
28(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図28(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図28(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐
体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
話の一例を示す斜視図である。
体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部92
05、表示部9201、スピーカ9207、及びマイク9208から構成されている。
チや、撮像開始指示スイッチの他、例えば押すとインタネット用のプログラムが起動され
るスイッチなど、操作スイッチ9203を用いて各ファンクションを対応づけることがで
きる。
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
29(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図29(
B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
ネルなどの映像表示装置を用いる。図29(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
ず、携行できる形状を有しているものであればよい。
n−O系酸化物半導体膜を形成した。以下詳細に説明する。
O2=85:10:5(wt%))を用いて、スパッタ法により試料A、試料B、試料C
のSiO2を含むIn−Sn−O系酸化物半導体膜を作成し、導電率を測定した。試料A
、試料B、試料Cの成膜条件及び導電率を表1に示す。
量全体で割った比率である。表1に示すように導電率は、酸素流量比率4%の試料Aは4
.20E+01(4.20×10)S/cm、酸素流量比率29%の試料Bは3.76E
−07(3.73×10−7)S/cm、酸素流量比率40%の試料Cは9.25E−1
0(9.25×10−10)S/cmであった。
−O系酸化物半導体層を用いた薄膜トランジスタにおいては、半導体層の導電率は1.6
×10−3S/cm以下、さらに1.3×10−4S/cm以下が好ましい値である。
×10−4S/cm以下の低い導電率であるために、試料B、試料CのSiO2を含むI
n−Sn−O系酸化物半導体膜を用いて電気特性のよい薄膜トランジスタを作製すること
ができる。
Claims (1)
- 第1の酸化物半導体層と、
前記第1の酸化物層とゲート絶縁層を介して重なるゲート電極層と、
前記第1の酸化物層に接する第2の酸化物層と、
前記第1の酸化物層に接する第3の酸化物層と、
前記第1の酸化物層の上方、前記第2の酸化物層の上方および前記第3の酸化物層の上方にある絶縁層と、
前記ゲート絶縁層の一部に形成された開口部と、を有し、
前記第2の酸化物層または前記第3の酸化物層のいずれか一方は、前記絶縁層の上面と、前記開口部における前記ゲート絶縁層の側面と、接し、
前記第2の酸化物層または前記第3の酸化物層のいずれか一方は、画素電極領域を有し、
前記第1の酸化物層は、Inと、Snと、を有し、
前記第2の酸化物層および前記第3の酸化物層は、Inと、Snと、を有することを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009026482 | 2009-02-06 | ||
JP2009026482 | 2009-02-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015251556A Division JP6254570B2 (ja) | 2009-02-06 | 2015-12-24 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019144500A Division JP2019201223A (ja) | 2009-02-06 | 2019-08-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018067725A true JP2018067725A (ja) | 2018-04-26 |
JP6570603B2 JP6570603B2 (ja) | 2019-09-04 |
Family
ID=42539683
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021013A Withdrawn JP2010206187A (ja) | 2009-02-06 | 2010-02-02 | 半導体装置及び半導体装置の作製方法 |
JP2014238383A Expired - Fee Related JP5864710B2 (ja) | 2009-02-06 | 2014-11-26 | 半導体装置 |
JP2015251556A Expired - Fee Related JP6254570B2 (ja) | 2009-02-06 | 2015-12-24 | 半導体装置 |
JP2017230438A Active JP6570603B2 (ja) | 2009-02-06 | 2017-11-30 | 半導体装置 |
JP2019144500A Withdrawn JP2019201223A (ja) | 2009-02-06 | 2019-08-06 | 半導体装置 |
JP2021095015A Active JP7200297B2 (ja) | 2009-02-06 | 2021-06-07 | 半導体装置 |
JP2022204725A Pending JP2023052013A (ja) | 2009-02-06 | 2022-12-21 | 半導体装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021013A Withdrawn JP2010206187A (ja) | 2009-02-06 | 2010-02-02 | 半導体装置及び半導体装置の作製方法 |
JP2014238383A Expired - Fee Related JP5864710B2 (ja) | 2009-02-06 | 2014-11-26 | 半導体装置 |
JP2015251556A Expired - Fee Related JP6254570B2 (ja) | 2009-02-06 | 2015-12-24 | 半導体装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019144500A Withdrawn JP2019201223A (ja) | 2009-02-06 | 2019-08-06 | 半導体装置 |
JP2021095015A Active JP7200297B2 (ja) | 2009-02-06 | 2021-06-07 | 半導体装置 |
JP2022204725A Pending JP2023052013A (ja) | 2009-02-06 | 2022-12-21 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US8174021B2 (ja) |
JP (7) | JP2010206187A (ja) |
KR (6) | KR101661709B1 (ja) |
CN (1) | CN101800250B (ja) |
TW (1) | TWI489627B (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492756B2 (en) | 2009-01-23 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101812683B1 (ko) * | 2009-10-21 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
KR101156433B1 (ko) | 2009-12-15 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법 |
KR20180122756A (ko) | 2010-04-02 | 2018-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2013009285A (ja) * | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
US9058982B2 (en) * | 2010-12-08 | 2015-06-16 | Nissin Electric Co., Ltd. | Silicon oxynitride film and method for forming same, and semiconductor device |
TWI525614B (zh) | 2011-01-05 | 2016-03-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
JP5982125B2 (ja) | 2011-01-12 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5977523B2 (ja) | 2011-01-12 | 2016-08-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
US9431400B2 (en) * | 2011-02-08 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for manufacturing the same |
KR101972463B1 (ko) | 2011-02-18 | 2019-08-19 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
TWI538215B (zh) * | 2011-03-25 | 2016-06-11 | 半導體能源研究所股份有限公司 | 場效電晶體及包含該場效電晶體之記憶體與半導體電路 |
CN103477441B (zh) * | 2011-04-18 | 2016-05-18 | 夏普株式会社 | 薄膜晶体管、显示面板和薄膜晶体管的制造方法 |
KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
US8673426B2 (en) * | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
CN102903674B (zh) * | 2011-07-26 | 2016-04-27 | 群创光电股份有限公司 | 显示面板及其制作方法 |
US8716708B2 (en) | 2011-09-29 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5927602B2 (ja) * | 2011-10-06 | 2016-06-01 | 株式会社Joled | 表示装置の製造方法 |
JP6122275B2 (ja) * | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20130085859A (ko) | 2012-01-20 | 2013-07-30 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
TWI471949B (zh) * | 2012-11-16 | 2015-02-01 | Innocom Tech Shenzhen Co Ltd | 薄膜電晶體基板與顯示器 |
TWI583000B (zh) * | 2012-11-21 | 2017-05-11 | Sharp Kk | Semiconductor device and display device |
DE112013006123T5 (de) * | 2012-12-21 | 2015-09-10 | Seoul Viosys Co., Ltd. | Leuchtdiode und Verfahren zu deren Herstellung |
JP6329843B2 (ja) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN103681773A (zh) * | 2013-12-27 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种有机电致发光显示器件、其制备方法及显示装置 |
TW201605053A (zh) | 2014-07-22 | 2016-02-01 | 中華映管股份有限公司 | 薄膜電晶體 |
CN107078165B (zh) * | 2014-09-10 | 2020-10-02 | 夏普株式会社 | 半导体装置、液晶显示装置和半导体装置的制造方法 |
US10283645B2 (en) * | 2015-07-27 | 2019-05-07 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US10243083B2 (en) * | 2015-11-24 | 2019-03-26 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
CN105552114A (zh) * | 2015-12-14 | 2016-05-04 | 华南理工大学 | 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 |
KR102483894B1 (ko) * | 2016-04-05 | 2023-01-02 | 삼성디스플레이 주식회사 | 표시 장치 |
US10756118B2 (en) | 2016-11-30 | 2020-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
JP6844845B2 (ja) | 2017-05-31 | 2021-03-17 | 三国電子有限会社 | 表示装置 |
JP7246681B2 (ja) | 2018-09-26 | 2023-03-28 | 三国電子有限会社 | トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置 |
CN110707096A (zh) * | 2019-09-18 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
JP7444436B2 (ja) * | 2020-02-05 | 2024-03-06 | 三国電子有限会社 | 液晶表示装置 |
KR102553811B1 (ko) | 2021-03-19 | 2023-07-07 | 김현덕 | 고주파 반도체 메모리 테스트를 위한 mpc 기반 일체형 pcb 테스트 모듈 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997043689A1 (en) * | 1996-05-15 | 1997-11-20 | Seiko Epson Corporation | Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device |
JPH10242473A (ja) * | 1997-03-03 | 1998-09-11 | Sanyo Electric Co Ltd | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 |
JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
JP2003179233A (ja) * | 2001-12-13 | 2003-06-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ、及びそれを備えた表示素子 |
JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
US20060113549A1 (en) * | 2004-11-10 | 2006-06-01 | Canon Kabushiki Kaisha | Light-emitting device |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
US20090101895A1 (en) * | 2007-10-19 | 2009-04-23 | Hitachi Displays, Ltd. | Display device |
Family Cites Families (139)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH04111323A (ja) * | 1990-08-30 | 1992-04-13 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH06139844A (ja) * | 1992-10-23 | 1994-05-20 | Sharp Corp | Ito導電膜およびその製造方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
EP0820644B1 (en) * | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
US5847410A (en) * | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
KR20020083249A (ko) * | 2001-04-26 | 2002-11-02 | 삼성전자 주식회사 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7291967B2 (en) * | 2003-08-29 | 2007-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting element including a barrier layer and a manufacturing method thereof |
US7816863B2 (en) | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
CN1906650B (zh) * | 2003-11-14 | 2012-05-09 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
EP2246894B2 (en) | 2004-03-12 | 2018-10-10 | Japan Science and Technology Agency | Method for fabricating a thin film transistor having an amorphous oxide as a channel layer |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP4877873B2 (ja) * | 2004-08-03 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
JP2006121029A (ja) * | 2004-09-27 | 2006-05-11 | Tokyo Institute Of Technology | 固体電子装置 |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
RU2402106C2 (ru) | 2004-11-10 | 2010-10-20 | Кэнон Кабусики Кайся | Аморфный оксид и полевой транзистор с его использованием |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4569295B2 (ja) * | 2004-12-28 | 2010-10-27 | カシオ計算機株式会社 | 薄膜トランジスタおよびその製造方法 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI445178B (zh) | 2005-01-28 | 2014-07-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP2007109918A (ja) | 2005-10-14 | 2007-04-26 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP5098152B2 (ja) | 2005-10-31 | 2012-12-12 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
KR20090115222A (ko) | 2005-11-15 | 2009-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
KR20070070718A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판의 제조방법 |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
CN101416320B (zh) * | 2006-01-31 | 2011-08-31 | 出光兴产株式会社 | Tft基板及反射型tft基板以及其制造方法 |
JP5000290B2 (ja) * | 2006-01-31 | 2012-08-15 | 出光興産株式会社 | Tft基板及びtft基板の製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5135709B2 (ja) * | 2006-04-28 | 2013-02-06 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US8143115B2 (en) | 2006-12-05 | 2012-03-27 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
WO2008069255A1 (en) | 2006-12-05 | 2008-06-12 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4662075B2 (ja) * | 2007-02-02 | 2011-03-30 | 株式会社ブリヂストン | 薄膜トランジスタ及びその製造方法 |
JP5196870B2 (ja) * | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5244331B2 (ja) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
JP2008276211A (ja) * | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置およびパターニング方法 |
JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
JP2009031742A (ja) | 2007-04-10 | 2009-02-12 | Fujifilm Corp | 有機電界発光表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
JP2008277326A (ja) | 2007-04-25 | 2008-11-13 | Canon Inc | アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ |
KR100982395B1 (ko) * | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
US8748879B2 (en) | 2007-05-08 | 2014-06-10 | Idemitsu Kosan Co., Ltd. | Semiconductor device, thin film transistor and a method for producing the same |
JP5261979B2 (ja) * | 2007-05-16 | 2013-08-14 | 凸版印刷株式会社 | 画像表示装置 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8193045B2 (en) | 2007-05-31 | 2012-06-05 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
KR101415561B1 (ko) * | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
US8017422B2 (en) * | 2007-06-19 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, method for manufacturing light emitting device, and light emitting device |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR20090011704A (ko) * | 2007-07-27 | 2009-02-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101533391B1 (ko) * | 2008-08-06 | 2015-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조 방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5345359B2 (ja) * | 2008-09-18 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
US20100072435A1 (en) * | 2008-09-20 | 2010-03-25 | Konica Minolta Holdings, Inc. | Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
-
2010
- 2010-01-28 US US12/695,179 patent/US8174021B2/en active Active
- 2010-01-29 CN CN201010116559.2A patent/CN101800250B/zh active Active
- 2010-02-02 KR KR1020100009515A patent/KR101661709B1/ko active IP Right Grant
- 2010-02-02 JP JP2010021013A patent/JP2010206187A/ja not_active Withdrawn
- 2010-02-04 TW TW099103331A patent/TWI489627B/zh active
-
2012
- 2012-04-25 US US13/455,425 patent/US8877569B2/en active Active
-
2014
- 2014-10-29 US US14/527,204 patent/US9431427B2/en active Active
- 2014-11-26 JP JP2014238383A patent/JP5864710B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-02 KR KR1020150016111A patent/KR101701418B1/ko active IP Right Grant
- 2015-12-24 JP JP2015251556A patent/JP6254570B2/ja not_active Expired - Fee Related
-
2016
- 2016-08-04 US US15/228,457 patent/US20160343740A1/en not_active Abandoned
- 2016-09-23 KR KR1020160122311A patent/KR102038438B1/ko active IP Right Grant
-
2017
- 2017-06-22 KR KR1020170079193A patent/KR101813577B1/ko active IP Right Grant
- 2017-11-30 JP JP2017230438A patent/JP6570603B2/ja active Active
-
2019
- 2019-08-06 JP JP2019144500A patent/JP2019201223A/ja not_active Withdrawn
- 2019-10-23 KR KR1020190132082A patent/KR102229569B1/ko active IP Right Grant
-
2021
- 2021-03-11 KR KR1020210031985A patent/KR20210030335A/ko not_active Application Discontinuation
- 2021-06-07 JP JP2021095015A patent/JP7200297B2/ja active Active
-
2022
- 2022-12-21 JP JP2022204725A patent/JP2023052013A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997043689A1 (en) * | 1996-05-15 | 1997-11-20 | Seiko Epson Corporation | Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device |
JPH10242473A (ja) * | 1997-03-03 | 1998-09-11 | Sanyo Electric Co Ltd | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 |
JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
JP2003179233A (ja) * | 2001-12-13 | 2003-06-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ、及びそれを備えた表示素子 |
JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
US20060113549A1 (en) * | 2004-11-10 | 2006-06-01 | Canon Kabushiki Kaisha | Light-emitting device |
JP2006186319A (ja) * | 2004-11-10 | 2006-07-13 | Canon Inc | 発光装置及び表示装置 |
JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
US20090101895A1 (en) * | 2007-10-19 | 2009-04-23 | Hitachi Displays, Ltd. | Display device |
JP2009099887A (ja) * | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US8877569B2 (en) | 2014-11-04 |
JP6254570B2 (ja) | 2017-12-27 |
US8174021B2 (en) | 2012-05-08 |
JP2019201223A (ja) | 2019-11-21 |
JP2015092577A (ja) | 2015-05-14 |
CN101800250B (zh) | 2015-09-23 |
US9431427B2 (en) | 2016-08-30 |
KR101701418B1 (ko) | 2017-02-01 |
TW201036167A (en) | 2010-10-01 |
JP2023052013A (ja) | 2023-04-11 |
KR101661709B1 (ko) | 2016-09-30 |
KR20170077086A (ko) | 2017-07-05 |
JP5864710B2 (ja) | 2016-02-17 |
US20100200851A1 (en) | 2010-08-12 |
JP2021166292A (ja) | 2021-10-14 |
US20120214276A1 (en) | 2012-08-23 |
JP2016106400A (ja) | 2016-06-16 |
KR102038438B1 (ko) | 2019-10-30 |
KR20100090641A (ko) | 2010-08-16 |
JP2010206187A (ja) | 2010-09-16 |
KR20160114562A (ko) | 2016-10-05 |
CN101800250A (zh) | 2010-08-11 |
KR20210030335A (ko) | 2021-03-17 |
US20160343740A1 (en) | 2016-11-24 |
KR102229569B1 (ko) | 2021-03-17 |
KR101813577B1 (ko) | 2017-12-29 |
KR20190122628A (ko) | 2019-10-30 |
US20150049277A1 (en) | 2015-02-19 |
JP7200297B2 (ja) | 2023-01-06 |
JP6570603B2 (ja) | 2019-09-04 |
KR20150028795A (ko) | 2015-03-16 |
TWI489627B (zh) | 2015-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6570603B2 (ja) | 半導体装置 | |
JP6460604B2 (ja) | 半導体装置の作製方法 | |
JP6710256B2 (ja) | 半導体装置 | |
JP5917628B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP5857096B2 (ja) | 半導体装置 | |
JP2010226101A (ja) | 半導体装置及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6570603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |