JPH10242473A - 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 - Google Patents
金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置Info
- Publication number
- JPH10242473A JPH10242473A JP4822897A JP4822897A JPH10242473A JP H10242473 A JPH10242473 A JP H10242473A JP 4822897 A JP4822897 A JP 4822897A JP 4822897 A JP4822897 A JP 4822897A JP H10242473 A JPH10242473 A JP H10242473A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- gate electrode
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 金属薄膜の高抵抗化を抑制する。
【解決手段】 ガラス基板上にＣｒからなるゲート電極
１２を形成した後、エキシマレーザアニール（ＥＬＡ）
を行う。このレーザアニールによって、ゲート電極１２
を構成するＣｒのほとんどが｛１１０｝配向のものにな
る。そこで、ゲート電極１２の使用における高抵抗化が
防止できる。また、ゲート電極１２の上部には、その後
所定の積層パターニングを繰り返し、薄膜トランジスタ
を形成する。
１２を形成した後、エキシマレーザアニール（ＥＬＡ）
を行う。このレーザアニールによって、ゲート電極１２
を構成するＣｒのほとんどが｛１１０｝配向のものにな
る。そこで、ゲート電極１２の使用における高抵抗化が
防止できる。また、ゲート電極１２の上部には、その後
所定の積層パターニングを繰り返し、薄膜トランジスタ
を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
などの各種半導体装置に電極や配線として利用される金
属薄膜に関する。
などの各種半導体装置に電極や配線として利用される金
属薄膜に関する。
【０００２】
【従来の技術】従来より、液晶表示（ＬＣＤ）装置とし
て、液晶の駆動制御に薄膜トランジスタ（ＴＦＴ）を利
用したＴＦＴＬＣＤが広く利用されている。
て、液晶の駆動制御に薄膜トランジスタ（ＴＦＴ）を利
用したＴＦＴＬＣＤが広く利用されている。
【０００３】このＴＦＴＬＣＤにおいて、ガラスなどの
透明基板上に金属薄膜からなるゲート電極を形成し、そ
の上方にトランジスタの能動層を形成するボトムゲート
型のＴＦＴを使用するものがある。このボトムゲート型
のＴＦＴでは、ゲート電極及びゲート配線の材料にアル
ミ（Ａｌ）などの低融点のものを使用することができ
ず、通常タンタル（Ｔａ）や、クロム（Ｃｒ）などが利
用されている。
透明基板上に金属薄膜からなるゲート電極を形成し、そ
の上方にトランジスタの能動層を形成するボトムゲート
型のＴＦＴを使用するものがある。このボトムゲート型
のＴＦＴでは、ゲート電極及びゲート配線の材料にアル
ミ（Ａｌ）などの低融点のものを使用することができ
ず、通常タンタル（Ｔａ）や、クロム（Ｃｒ）などが利
用されている。
【０００４】
【発明が解決しようとする課題】ところが、このような
Ｔａや、Ｃｒのゲート電極やその配線は、高温条件下の
使用時おいて、エレクトロマイグレーション現象などに
起因して、その抵抗値が上昇する傾向にある。そして、
このゲート電極またはその配線の抵抗値が高くなると、
ＴＦＴの動作特性が劣化し、ＬＣＤの表示特性が劣化す
るという問題点があった。
Ｔａや、Ｃｒのゲート電極やその配線は、高温条件下の
使用時おいて、エレクトロマイグレーション現象などに
起因して、その抵抗値が上昇する傾向にある。そして、
このゲート電極またはその配線の抵抗値が高くなると、
ＴＦＴの動作特性が劣化し、ＬＣＤの表示特性が劣化す
るという問題点があった。
【０００５】本発明は、上記問題点を解決することを課
題としてなされたものであり、ゲート電極などの金属薄
膜の高抵抗化を防止することができる金属薄膜の製造方
法およびこれを用いた半導体装置を提供することを目的
とする。
題としてなされたものであり、ゲート電極などの金属薄
膜の高抵抗化を防止することができる金属薄膜の製造方
法およびこれを用いた半導体装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明に係る金属薄膜の
製造方法は、金属薄膜の成膜後、前記金属薄膜をレーザ
を用いてアニール処理することを特徴とする。このよう
に、レーザによって、アニールすると、金属薄膜はその
結晶構造に変化が生じる。例えば、Ｃｒ薄膜では、その
最密稠密面である｛１１０｝配向のものが優先的に成長
する。そこで、この金属薄膜は比較的｛１１０｝に配向
した比較的粒径の大きな均質な構造となり、電流を流通
したときにエレクトロマイグレーションがおきにくく、
電極材料などに好適なものになる。
製造方法は、金属薄膜の成膜後、前記金属薄膜をレーザ
を用いてアニール処理することを特徴とする。このよう
に、レーザによって、アニールすると、金属薄膜はその
結晶構造に変化が生じる。例えば、Ｃｒ薄膜では、その
最密稠密面である｛１１０｝配向のものが優先的に成長
する。そこで、この金属薄膜は比較的｛１１０｝に配向
した比較的粒径の大きな均質な構造となり、電流を流通
したときにエレクトロマイグレーションがおきにくく、
電極材料などに好適なものになる。
【０００７】また、本発明に係る薄膜トランジスタの製
造方法は、透明基板上に所定パターンの金属薄膜により
ゲート電極を形成し、形成されたゲート電極に対しレー
ザ光を用いてアニール処理し、その後ゲート電極の上方
に薄膜トランジスタの能動領域を形成することを特徴と
する。液晶表示装置においては、透明基板上に薄膜トラ
ンジスタを形成する。そして、この薄膜トランジスタの
能動領域の下方には、能動領域に所望の電界を印加する
ためにゲート電極が形成される。このゲート電極にレー
ザアニールした金属薄膜を利用することにより、薄膜ト
ランジスタの動作特性を長期間安定してよいものに維持
でき、高品位の液晶表示装置を得ることができる。
造方法は、透明基板上に所定パターンの金属薄膜により
ゲート電極を形成し、形成されたゲート電極に対しレー
ザ光を用いてアニール処理し、その後ゲート電極の上方
に薄膜トランジスタの能動領域を形成することを特徴と
する。液晶表示装置においては、透明基板上に薄膜トラ
ンジスタを形成する。そして、この薄膜トランジスタの
能動領域の下方には、能動領域に所望の電界を印加する
ためにゲート電極が形成される。このゲート電極にレー
ザアニールした金属薄膜を利用することにより、薄膜ト
ランジスタの動作特性を長期間安定してよいものに維持
でき、高品位の液晶表示装置を得ることができる。
【０００８】また、本発明は、金属薄膜を用いた半導体
装置であって、前記金属薄膜は、成膜後のアニール処理
により金属結晶の最密稠密面の配向性が強められたもの
であることを特徴とする。このような配向性の強い金属
薄膜を利用した半導体装置では、この金属薄膜の使用に
よる高抵抗化が抑制され、長期間動作特性を良好なもの
に維持できる。
装置であって、前記金属薄膜は、成膜後のアニール処理
により金属結晶の最密稠密面の配向性が強められたもの
であることを特徴とする。このような配向性の強い金属
薄膜を利用した半導体装置では、この金属薄膜の使用に
よる高抵抗化が抑制され、長期間動作特性を良好なもの
に維持できる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００１０】「製造方法」図１は、本発明に係る半導体
装置の製造方法を説明する図である。なお、図において
は、液晶表示装置の１画素に対応するトランジスタを部
分的に示した概略説明図である。
装置の製造方法を説明する図である。なお、図において
は、液晶表示装置の１画素に対応するトランジスタを部
分的に示した概略説明図である。
【００１１】まず、ガラス基板１０を用意し、その上全
面にＣｒの薄膜を形成する。そして、この状態で、Ｃｒ
の薄膜にエキシマレーザを照射し、エキシマレーザアニ
ール（ＥＬＡ）を行う。このようなエキシマレーザアニ
ールにより、Ｃｒは、その結晶状態が変化し、そのほと
んどが｛１１０｝配向のものになる。
面にＣｒの薄膜を形成する。そして、この状態で、Ｃｒ
の薄膜にエキシマレーザを照射し、エキシマレーザアニ
ール（ＥＬＡ）を行う。このようなエキシマレーザアニ
ールにより、Ｃｒは、その結晶状態が変化し、そのほと
んどが｛１１０｝配向のものになる。
【００１２】次に、得られたＣｒ薄膜に対し、通常のパ
ターニング技術を用い、所定の部分を除去し、ゲート電
極１２のパターンを形成する（図１（ａ））。
ターニング技術を用い、所定の部分を除去し、ゲート電
極１２のパターンを形成する（図１（ａ））。
【００１３】このようにして、ゲート電極１２が形成さ
れた場合には、この上に、ＳｉＯ2膜およびＳｉＮ膜の
積層体からなるゲート絶縁層１４を形成する（図１
（ｂ））。そして、その上にアモルファスＳｉ層（ａ−
Ｓｉ）を積層形成し、これをアニールすることによっ
て、ポリＳｉ層（Ｐｏｌｙ−Ｓｉ）２４を形成する（図
１（ｃ））。
れた場合には、この上に、ＳｉＯ2膜およびＳｉＮ膜の
積層体からなるゲート絶縁層１４を形成する（図１
（ｂ））。そして、その上にアモルファスＳｉ層（ａ−
Ｓｉ）を積層形成し、これをアニールすることによっ
て、ポリＳｉ層（Ｐｏｌｙ−Ｓｉ）２４を形成する（図
１（ｃ））。
【００１４】次に、注入ストッパ３０をゲート電極１２
の上方に形成した後、上方から不純物の注入を行い、ポ
リＳｉ層２４にゲート電極１２上のチャネル領域、その
両側のソース、ドレイン領域を形成する。さらに、その
上にＳｉＯ2の絶縁層５０を形成し、その絶縁層５０の
ソース領域の上方をエッチングで除去して、ここにＡｌ
からなるソース電極７０を形成する（図１（ｄ）、
（ｅ））。
の上方に形成した後、上方から不純物の注入を行い、ポ
リＳｉ層２４にゲート電極１２上のチャネル領域、その
両側のソース、ドレイン領域を形成する。さらに、その
上にＳｉＯ2の絶縁層５０を形成し、その絶縁層５０の
ソース領域の上方をエッチングで除去して、ここにＡｌ
からなるソース電極７０を形成する（図１（ｄ）、
（ｅ））。
【００１５】次に、平坦化膜５２により、上部を覆い表
面を平坦化し、ドレイン領域の上方にコンタクトホール
を形成し、ドレイン領域と接続するとともに、平坦化膜
５２の表面の画素部分に位置する透明電極６０を形成す
る（図１（ｆ））。なお、平坦化膜５２はアクリル樹脂
などで形成し、また透明電極６０はＩＴＯなど透明導電
材料を積層後、パターニングして形成する。
面を平坦化し、ドレイン領域の上方にコンタクトホール
を形成し、ドレイン領域と接続するとともに、平坦化膜
５２の表面の画素部分に位置する透明電極６０を形成す
る（図１（ｆ））。なお、平坦化膜５２はアクリル樹脂
などで形成し、また透明電極６０はＩＴＯなど透明導電
材料を積層後、パターニングして形成する。
【００１６】以上のようにして、基板１０上にＴＦＴお
よび画素電極が形成される。これら構成は、ＬＣＤの１
つの画素に対応するものであって、ＴＦＴＬＣＤでは基
板１０上に画素数分のＴＦＴおよび画素電極がマトリク
ス上に形成される。そして、この上に液晶層を介し、コ
モン電極が形成されるため、ＴＦＴにより画素電極の電
位を制御することで、液晶への画素毎の電圧印加を制御
して表示が行われる。
よび画素電極が形成される。これら構成は、ＬＣＤの１
つの画素に対応するものであって、ＴＦＴＬＣＤでは基
板１０上に画素数分のＴＦＴおよび画素電極がマトリク
ス上に形成される。そして、この上に液晶層を介し、コ
モン電極が形成されるため、ＴＦＴにより画素電極の電
位を制御することで、液晶への画素毎の電圧印加を制御
して表示が行われる。
【００１７】ここで、このような液晶表示装置の使用に
おいて、ＴＦＴのオンオフのため、ゲート電極１２に電
流が流れる。そして、この電流が流れる際の発熱やバッ
クライトの照射やその他各種の要因によって、ゲート電
極１２は、かなりの高温下で動作することになる。ま
た、ゲート電極１２は、薄膜で形成されている。そこ
で、ゲート電極１２はその使用において、エレクトロマ
イグレーションを生じやすく、使用の継続に伴い、抵抗
値が増加しやすい。
おいて、ＴＦＴのオンオフのため、ゲート電極１２に電
流が流れる。そして、この電流が流れる際の発熱やバッ
クライトの照射やその他各種の要因によって、ゲート電
極１２は、かなりの高温下で動作することになる。ま
た、ゲート電極１２は、薄膜で形成されている。そこ
で、ゲート電極１２はその使用において、エレクトロマ
イグレーションを生じやすく、使用の継続に伴い、抵抗
値が増加しやすい。
【００１８】しかし、本実施形態のゲート電極１２は、
その形成の段階で、エキシマレーザを用いてエキシマレ
ーザアニールをしている。このようなエキシマレーザア
ニールを行うと、レーザはＣｒ薄膜に効率よく吸収さ
れ、ここが非常に高温になる。そして、雰囲気はあまり
高温にならず、冷却速度が速い。このようなアニールに
より、Ｃｒの結晶構造が変化し、ほぼ全部｛１１０｝配
向のものになる。
その形成の段階で、エキシマレーザを用いてエキシマレ
ーザアニールをしている。このようなエキシマレーザア
ニールを行うと、レーザはＣｒ薄膜に効率よく吸収さ
れ、ここが非常に高温になる。そして、雰囲気はあまり
高温にならず、冷却速度が速い。このようなアニールに
より、Ｃｒの結晶構造が変化し、ほぼ全部｛１１０｝配
向のものになる。
【００１９】すなわち、ガラス基板１０上に単に積層形
成されたＣｒ薄膜は、その結晶構造として、｛１１
０｝、｛２００｝、｛２１１｝配向のものが混在し、そ
のうち｛１１０｝配向の割合γは、０．５〜０．６程度
である。ここで、γは、｛１１０｝面からのＸ線回折強
度をＩ｛１１０｝、｛２００｝面からのＸ線回折強度を
Ｉ｛２００｝、｛２１１｝面からのＸ線回折強度をＩ
｛２１１｝としたときに、 γ＝Ｉ｛１１０｝／［Ｉ｛１１０｝＋Ｉ｛２００｝＋Ｉ
｛２１１｝］ により、計算したものである。
成されたＣｒ薄膜は、その結晶構造として、｛１１
０｝、｛２００｝、｛２１１｝配向のものが混在し、そ
のうち｛１１０｝配向の割合γは、０．５〜０．６程度
である。ここで、γは、｛１１０｝面からのＸ線回折強
度をＩ｛１１０｝、｛２００｝面からのＸ線回折強度を
Ｉ｛２００｝、｛２１１｝面からのＸ線回折強度をＩ
｛２１１｝としたときに、 γ＝Ｉ｛１１０｝／［Ｉ｛１１０｝＋Ｉ｛２００｝＋Ｉ
｛２１１｝］ により、計算したものである。
【００２０】そして、積層形成されたＣｒ薄膜に対し、
エキシマレーザアニールを行うと、この｛１１０｝配向
の割合γが０．７〜１．０となり、｛１１０｝配向の割
合γが非常に大きくなる。そして、このように｛１１
０｝配向がほとんど全部である薄膜においては、｛１１
０｝配向の結晶径が十分な大きさに優先的に成長してお
り、結晶径の境界において発生しやすい、エレクトロマ
イグレーションを抑制できる。そこで、高温下で電流を
流しても、薄膜の抵抗値が上昇していくことを効果的に
防止できる。
エキシマレーザアニールを行うと、この｛１１０｝配向
の割合γが０．７〜１．０となり、｛１１０｝配向の割
合γが非常に大きくなる。そして、このように｛１１
０｝配向がほとんど全部である薄膜においては、｛１１
０｝配向の結晶径が十分な大きさに優先的に成長してお
り、結晶径の境界において発生しやすい、エレクトロマ
イグレーションを抑制できる。そこで、高温下で電流を
流しても、薄膜の抵抗値が上昇していくことを効果的に
防止できる。
【００２１】これによって、画素駆動制御用のトランジ
スタ（ＴＦＴ）のゲート電極における継続使用に伴う高
抵抗化が防止できる。そこで、使用の継続に伴うトラン
ジスタの動作特性が劣化することを防止することがで
き、高品位のＬＣＤ装置を得ることができる。このよう
な高品位のディスプレイは、例えば動作温度環境の厳し
い車載ナビゲーション装置用のディスプレイなどに特に
好適である。
スタ（ＴＦＴ）のゲート電極における継続使用に伴う高
抵抗化が防止できる。そこで、使用の継続に伴うトラン
ジスタの動作特性が劣化することを防止することがで
き、高品位のＬＣＤ装置を得ることができる。このよう
な高品位のディスプレイは、例えば動作温度環境の厳し
い車載ナビゲーション装置用のディスプレイなどに特に
好適である。
【００２２】なお、金属薄膜は、ＬＣＤのゲート配線
や、ＬＣＤパネルにドライバを内蔵した場合にはそのド
ライバ部のゲート電極としても利用されるため、このゲ
ート電極でも高抵抗化が防止できる。
や、ＬＣＤパネルにドライバを内蔵した場合にはそのド
ライバ部のゲート電極としても利用されるため、このゲ
ート電極でも高抵抗化が防止できる。
【００２３】図２に、使用の継続に伴う抵抗値の変化を
示してある。このように、レーザアニールを行っていな
いゲート電極１２においては、２００時間程度の使用か
ら抵抗値の増加がみられ、１５００時間の使用では、４
割程度、抵抗値が増加している。一方、本実施形態のゲ
ート電極では、２０００時間の使用によっても抵抗値の
増加はみられない。これより、本実施形態のゲート電極
は、継続使用による抵抗値の増加が抑制されていること
がわかる。なお、このデータは、幅３μｍ、長さ１０ｃ
ｍ、厚さ１００ｎｍのＣｒ薄膜について行ったものであ
る。なお、このエキシマレーザアニールは、Ｅ−ｍｅｔ
ｅｒ値１．８ｍＪのエネルギーで行った。
示してある。このように、レーザアニールを行っていな
いゲート電極１２においては、２００時間程度の使用か
ら抵抗値の増加がみられ、１５００時間の使用では、４
割程度、抵抗値が増加している。一方、本実施形態のゲ
ート電極では、２０００時間の使用によっても抵抗値の
増加はみられない。これより、本実施形態のゲート電極
は、継続使用による抵抗値の増加が抑制されていること
がわかる。なお、このデータは、幅３μｍ、長さ１０ｃ
ｍ、厚さ１００ｎｍのＣｒ薄膜について行ったものであ
る。なお、このエキシマレーザアニールは、Ｅ−ｍｅｔ
ｅｒ値１．８ｍＪのエネルギーで行った。
【００２４】また、図３には、エキシマレーザアニール
を行った金属薄膜のサンプルについてのＸ線回折試験の
結果である。このように、図におけるブラッグ角４４°
近辺に大きな｛１１０｝面のピークがある。このサンプ
ルにおける各配向面における反射の強度は、 Ｉ｛１１０｝＝６９０、Ｉ｛２００｝＝４８、Ｉ｛２１
１｝＝５１ であった。
を行った金属薄膜のサンプルについてのＸ線回折試験の
結果である。このように、図におけるブラッグ角４４°
近辺に大きな｛１１０｝面のピークがある。このサンプ
ルにおける各配向面における反射の強度は、 Ｉ｛１１０｝＝６９０、Ｉ｛２００｝＝４８、Ｉ｛２１
１｝＝５１ であった。
【００２５】さらに、図４には、エキシマレーザアニー
ルを行う前の金属薄膜サンプルについてのＸ線回折試験
の結果を示してある。この場合の各配向面における反射
強度は、 Ｉ｛１１０｝＝３２４、Ｉ｛２００｝＝７０、Ｉ｛２１
１｝＝６７ である。
ルを行う前の金属薄膜サンプルについてのＸ線回折試験
の結果を示してある。この場合の各配向面における反射
強度は、 Ｉ｛１１０｝＝３２４、Ｉ｛２００｝＝７０、Ｉ｛２１
１｝＝６７ である。
【００２６】これより、エキシマレーザアニールによ
り、｛１１０｝配向性の強いＣｒ薄膜が得られることが
理解される。
り、｛１１０｝配向性の強いＣｒ薄膜が得られることが
理解される。
【００２７】「その他」上述の実施形態においては、金
属薄膜を構成する材料としてＣｒについてのみ説明した
が、他の金属（例えば、Ｔａ、Ａｌなど）においてもア
ニールによって、配向がそろう傾向があり、本発明が適
用可能である。また、液晶表示装置以外の半導体集積回
路などの金属配線にも好適に適用できる。
属薄膜を構成する材料としてＣｒについてのみ説明した
が、他の金属（例えば、Ｔａ、Ａｌなど）においてもア
ニールによって、配向がそろう傾向があり、本発明が適
用可能である。また、液晶表示装置以外の半導体集積回
路などの金属配線にも好適に適用できる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
金属薄膜をレーザアニールする。このため、金属薄膜に
おける電流流通に起因するエレクトロマイグレーション
の発生を抑制でき、高抵抗化を抑制することができる。
金属薄膜をレーザアニールする。このため、金属薄膜に
おける電流流通に起因するエレクトロマイグレーション
の発生を抑制でき、高抵抗化を抑制することができる。
【図１】 実施形態に係る金属薄膜の製造方法を説明す
る図である。
る図である。
【図２】 抵抗変化率の経時変化を示す図である。
【図３】 エキシマレーザアニールを行った金属薄膜の
サンプルについてのＸ線回折試験の結果を示す図であ
る。
サンプルについてのＸ線回折試験の結果を示す図であ
る。
【図４】 エキシマレーザアニールを行う前の金属薄膜
サンプルについてのＸ線回折試験の結果を示す図であ
る。
サンプルについてのＸ線回折試験の結果を示す図であ
る。
１０ ガラス基板、１２ ゲート電極、１４ ゲート絶
縁層、２４ ポリＳｉ層、３０ 注入ストッパ、５０
絶縁層、５２ 平坦化膜、６０ 透明電極、７０ ソー
ス電極。
縁層、２４ ポリＳｉ層、３０ 注入ストッパ、５０
絶縁層、５２ 平坦化膜、６０ 透明電極、７０ ソー
ス電極。
Claims (3)
- 【請求項１】 金属薄膜の成膜後、前記金属薄膜をレー
ザを用いてアニール処理することを特徴とする金属薄膜
の製造方法。 - 【請求項２】 透明基板上にゲート電極となる金属薄膜
を形成し、 形成された金属薄膜に対しレーザ光を用いてアニール処
理し、 その後ゲート電極のパターン形成を行い、その上方に薄
膜トランジスタの能動領域を形成することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項３】 金属薄膜を用いた半導体装置であって、 前記金属薄膜は、成膜後のアニール処理により金属結晶
の最密稠密面の配向性が強められたものであることを特
徴とする金属薄膜を用いた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4822897A JP3488590B2 (ja) | 1997-03-03 | 1997-03-03 | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4822897A JP3488590B2 (ja) | 1997-03-03 | 1997-03-03 | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242473A true JPH10242473A (ja) | 1998-09-11 |
| JP3488590B2 JP3488590B2 (ja) | 2004-01-19 |
Family
ID=12797585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4822897A Expired - Fee Related JP3488590B2 (ja) | 1997-03-03 | 1997-03-03 | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3488590B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180082A (ja) * | 2004-12-21 | 2006-07-06 | Matsushita Electric Works Ltd | 圧力波発生素子およびその製造方法 |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2017018416A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102246529B1 (ko) | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
1997
- 1997-03-03 JP JP4822897A patent/JP3488590B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180082A (ja) * | 2004-12-21 | 2006-07-06 | Matsushita Electric Works Ltd | 圧力波発生素子およびその製造方法 |
| JP4513546B2 (ja) * | 2004-12-21 | 2010-07-28 | パナソニック電工株式会社 | 圧力波発生素子およびその製造方法 |
| JP2016106400A (ja) * | 2009-02-06 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018067725A (ja) * | 2009-02-06 | 2018-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2017018416A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3488590B2 (ja) | 2004-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745824B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6358766B1 (en) | Method of fabricating a semiconductor device | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| US7537972B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7595849B2 (en) | Display device and manufacturing method thereof | |
| JPH1131823A (ja) | 半導体装置の作製方法 | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| US20030143377A1 (en) | Display apparatus having a light shielding layer | |
| JPH08116065A (ja) | 薄膜半導体装置 | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| US7101740B2 (en) | Electronic devices comprising bottom-gate TFTs and their manufacture | |
| JP2001144302A (ja) | 半導体装置及びその作製方法並びに電子装置 | |
| JP4312179B2 (ja) | 液晶表示素子及びその製造方法 | |
| US7740993B2 (en) | Mask for sequential lateral solidification (SLS) process and a method for crystallizing amorphous silicon by using the same | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| JPH10242473A (ja) | 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置 | |
| JP4017240B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
| US7119857B1 (en) | Apparatus and manufacture method for flat display | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| JP3610333B2 (ja) | 多層配線接続方法、表示装置の接続方法及び製造方法 | |
| JP4358527B2 (ja) | 半導体装置の作製方法 | |
| JP2000022165A (ja) | 薄膜トランジスタおよびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |