JP2000022165A - 薄膜トランジスタおよびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 非晶質シリコン膜を多結晶化する際に、基板
面内の多結晶シリコン膜の均一性を実現し、かつスルー
プットを上げること。 【解決手段】 本発明の非晶質シリコン膜の多結晶化方
法においては、大出力のレーザー光ワンショットが照射
される領域は重畳しない。かつレーザー光が照射されな
い部分（レーザー光非照射領域）は、薄膜トランジスタ
の活性層とならないように設計する。こうすることによ
って特性の均一な薄膜トランジスタを構成するための活
性層が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は、レーザー光を用いて非晶質シリ
コン膜を多結晶化する方法に関する。また、その方法に
よって得られた多結晶シリコンを活性層として用いた薄
膜トランジスタに関する。また、その薄膜トランジスタ
を用いた半導体装置に関する。

【０００３】

【従来の技術】

【０００４】近年、半導体素子、特に薄膜トランジスタ
（以下ＴＦＴと呼ぶ）の作製プロセスの低温化に関して
盛んに研究が進められている。その大きな理由として
は、安価で加工性に富んだガラス等の絶縁基板上に半導
体素子を形成する必要が生じてきたからである。また、
素子の微小化や素子の多層化を進める観点からもＴＦＴ
の作製プロセスの低温化が求められている。

【０００５】高性能のＴＦＴの作製プロセスにおいて
は、半導体材料に含まれる非晶質成分もしくは非晶質半
導体材料を結晶化させる工程が必要となる。従来、この
ような目的のためには熱的なアニール（熱アニール）が
用いられていた。半導体材料としてシリコンを用いる場
合には、６００℃から１１００℃の温度で０．１〜４８
時間、もしくはそれ以上の時間のアニールをおこなうこ
とによって、多非晶質の結晶化がなされてきた。

【０００６】上記のような熱アニールは、一般に温度が
高いほど処理時間は短くて済むが、５００℃以下の温度
ではほとんど効果はなかった。したがって、作製プロセ
スの低温化の観点からは、熱アニールによってなされて
いた工程を他の手段によって置き換えることが必要とさ
れていた。特に基板としてガラス基板を用いた場合に
は、ガラス基板の耐熱温度が６００℃程度であることか
ら、この温度以下の温度で上述の熱アニールに匹敵する
手段が必要とされていた。

【０００７】

【発明が解決しようとする課題】

【０００８】最近、上述したような要求を満たす方法と
して、半導体材料にレーザ光を照射することにより非晶
質の多結晶化が注目を集めてきている。レーザ光の照射
による熱アニールにおいては、所望の箇所にのみ限定し
て熱アニールに匹敵する高いエネルギーを与えることが
できるので、基板全体を高い温度にさらす必要がないと
いう利点がある。

【０００９】レーザ光の照射に関しては、大きく分けて
２つの方法が提案されいる。

【００１０】第１の方法はアルゴンイオン・レーザ等の
連続発振レーザを用いたものであり、スポット状のビー
ムを半導体材料に照射する方法である。これはビーム内
部でのエネルギー分布の差、およびビームの移動によっ
て、半導体材料が溶融した後、緩やかに凝固することを
利用して、半導体材料を多結晶化させる方法である。

【００１１】第２の方法はエキシマーレーザのごときパ
ルス発振レーザを用いて、大エネルギーレーザパルスを
半導体材料に照射し、この際半導体材料が瞬間的に溶融
し、凝固することによって結晶成長が進行することを利
用する方法である。

【００１２】第１の方法の問題点は処理に時間がかかる
ことであった。これは連続発振レーザの最大エネルギー
が限られたものであるため、ビームスポットのサイズが
せいぜいｍｍ角単位であるためである。

【００１３】第２の方法においては、レーザー光の形状
を線状に変形して、ビームの幅を処理すべき基板を越え
る長さとし、このレーザー光を基板に対して相対的に走
査する方法を採用することによって、スループットを大
きく改善することができる。ここでいう走査とは、線状
レーザをすこしずつずらして重ねながら照射することを
言う。 近年では、この第２の方法がよく用いられるよ
うになり、商品も市場に出てきている。

【００１４】しかしながら、線状のパルスレーザを少し
ずつずらしながら重ねて照射する上記技術によると、ど
うしてもレーザ照射された半導体材料の表面に線状の縞
が発生してしまう。これらの縞は半導体材料上に形成さ
れた素子もしくは将来形成される素子の特性に大きな悪
影響を及ぼす。特に、基板上に複数の素子を形成し、そ
れらの素子１つ１つの特性を均一にしなければならない
時に深刻な問題となる。このような場合、縞模様１本１
本では特性は均質なのだが、縞同士の特性にはバラツキ
が生じているのである。

【００１５】このように線状のレーザ光を用いたアニー
ル方法においてもその照射効果の均一性が問題となる。
ここでいう均一性が高いこということは、基板上のどの
部分に素子を形成しても同じ様な素子特性がでるという
ことを指す。均一性を高めるということは、半導体材料
の結晶性を均質にするということである。

【００１６】そこで、最近、シングルショットで、大面
積をアニールすることが可能な大出力のエキシマレーザ
が開発されてきている。この大出力のエキシマレーザを
用いると、大面積の非晶質シリコンを一度に多結晶化す
ることができる。多結晶化されたシリコン膜の膜質もあ
る程度面内で均一であることが分かっている。

【００１７】ここで、アクティブマトリクス型液晶表示
装置のアクティブマトリクス基板の作製に、この大出力
のエキシマレーザを用いた場合の概略上面図を図１７に
示す。

【００１８】図１７において、１７００は基板である。
１７０１および１７０５はアクティブマトリクス回路で
ある。１７０２および１７０５はソースドライバであ
り、１７０３、１７０４、１７０７および１７０８はゲ
イトドライバである。１７０９〜１７１２はレーザー光
の照射領域であり、レーザー光ワンショットで、各領域
の非晶質シリコン膜が多結晶化される。よってこの従来
例では、４回のレーザー光の照射によって、基板全体の
非晶質シリコン膜の全てが多結晶化されることがわか
る。なお、説明の便宜上、レーザー光照射領域１７０９
〜１７１２は、それぞれ異なる模様によって示されてい
るが、これらの領域には同等のレーザー光が照射され
る。

【００１９】１７１３〜１７１７によって示されている
レーザー光照射重畳領域には、複数回のレーザー光の照
射がなされることが容易に理解される。例えば、１７１
３では２回、１７１７では４回のレーザー光の照射がそ
れぞれなされることになる。レーザー光の照射回数が異
なると、多結晶シリコン膜の特性も異なることがわかっ
ており、よって、このような従来例の場合、基板面内で
多結晶シリコン膜の特性のばらつきが生じてしまう。し
たがって、この従来例においては、大出力のエキシマレ
ーザーを用いても、多結晶シリコン膜の面内均一が得ら
れない。結果として、線状レーザーを用いた場合に比較
してスループットは上がるが、多結晶シリコンの面内均
一性については依然として問題が残存していた。

【００２０】そこで、本発明は上記問題を鑑みてなされ
たものであり、レーザー光を用いて非晶質シリコン膜を
多結晶化する際に、基板面内の多結晶シリコン膜の均一
性を実現し、その多結晶シリコン膜を活性層とする薄膜
トランジスタの特性のばらつきを防ぎ、かつスループッ
トを上げる薄膜トランジスタの作製方法を提供するもの
である。また、その作製方法によって作製された薄膜ト
ランジスタを用いた高性能の半導体装置を提供するもの
である。

【００２１】

【課題を解決するための手段】

【００２２】図１を参照する。図１には、大出力を用い
たレーザー光による本発明の非晶質シリコン膜の多結晶
化のレーザー照射領域について示されている。なお、図
１には、本発明の方法によって作製された薄膜トランジ
スタを用いた半導体装置の例として、アクティブマトリ
クス型液晶表示装置が示されている。

【００２３】１００は基板である。１０１および１０５
はアクティブマトリクス回路である。１０２および１０
５はソースドライバであり、１０３、１０４、１０７お
よび１０８はゲイトドライバである。１０９〜１１２は
レーザー光の照射領域であり、レーザー光ワンショット
で、各領域の非晶質シリコン膜が多結晶化される。ま
た、図１中の"Ａ"および"Ｂ"で示される距離は、それぞ
れレーザー光が照射される領域とレーザー光が照射され
る領域との距離である。

【００２４】本発明の非晶質シリコン膜の多結晶化方法
においては、図１に示されるように、大出力のレーザー
光ワンショットが照射される領域は重畳しない。レーザ
ー光照射領域の間隔"Ａ"および"Ｂ"は、それぞれアクテ
ィブマトリクス回路の画素ピッチやドライバ回路のＴＦ
Ｔのサイズ等に応じて決定される。レーザー光照射領域
の間隔"Ａ"および"Ｂ"で示される部分、すなわちレーザ
ー光が照射されない部分（レーザー光非照射領域）は、
薄膜トランジスタの活性層とならないように設計する。

【００２５】図１において、αおよびβで示される部分
は、レーザー光照射領域とレーザー光非照射領域との境
界を含む部分をさしている。図８にβ部分の拡大図を示
す。図８において、８０１は多結晶シリコンからなる半
導体活性層であり、８０２はゲイト電極であり、８０３
はソース電極である。説明の便宜上、画素電極や層間絶
縁膜などは省略してある。Ｐ_XはＸ軸方向の画素ピッチ
であり、Ｐ_YはＹ軸方向の画素ピッチである。Ｓ_Xは半導
体活性層のＸ軸方向の長さであり、Ｓ_Yは半導体活性層
のＹ軸方向の長さである。図８によると、レーザー光非
照射領域には、半導体活性層が入り込んでいないことが
理解される。つまり、レーザー光照射領域１１１とレー
ザー光照射領域１１２との間隔"Ａ"によって定義され
る、レーザー光非照射領域は、半導体活性層は入り込ん
でいない。よって、レーザー光非照射領域、つまり多結
晶化されなかった領域は、半導体活性層としては用いら
れない。

【００２６】次に、図２を参照する。図２には、本発明
の非晶質シリコン膜を多結晶化するシステムの一つが示
されている。図２において、２００は基板、２０１は基
板上に形成された非晶質シリコン膜である。２０２は大
出力のレーザー光であり、図の説明の便宜上、レーザー
本体と光学系は省略されている。なお、レーザー本体に
は、大出力のエキシマレーザーが適している。２０３は
レーザー光が照射された領域の非晶質シリコン膜が多結
晶化している様子が示されている。また、２０４〜２０
７はレーザー光照射領域である。２０８はステージであ
り、このステージ上に基板がセットされる。ステージ２
０８は、ステージＸ位置制御装置２０９およびステージ
Ｙ位置制御装置２１０によって移動される。ステージ２
０８の停止位置の誤差は、０．０４μｍとなっている。
ステージ２０８を移動させることによってレーザー光２
０２が照射される領域を制御している。

【００２７】ここで、図６を参照する。図６には、本発
明の非晶質シリコン膜を多結晶化するシステムの一つが
示されている。図２と異なる点は、レーザー光学系より
導入されるレーザー光６０２を、スリット６０３に通す
ことによって、非晶質シリコン膜６０１に照射されるレ
ーザー光の面積を制御している点である。

【００２８】次に、図３を参照する。図３には、本発明
の非晶質シリコン膜を多結晶化するシステムの一つが示
されている。図２と異なる点は、レーザー光学系より導
入されるレーザー光の面積が、レーザー光の進行方向に
広がりを有する場合である点である。

【００２９】図３に示されるシステムにおいても、図６
に示したようなスリットを用いることによって、レーザ
ー光の面積を制御することができる。

【００３０】次に、図４を参照する。図４には、本発明
の非晶質シリコン膜を多結晶化するシステムの一つが示
されている。図２または図３と異なる点は、レーザー光
学系より導入されるレーザー光の面積が、レーザー光の
進行方向に狭まりを有する場合である点である。

【００３１】また、図７には、本発明の非晶質シリコン
膜を多結晶化するシステムの一つが示されている。図４
と異なる点は、レーザー光学系より導入されるレーザー
光７０２を、スリット７０３に通すことによって、非晶
質シリコン膜７０１に照射されるレーザー光の面積を制
御している点である。

【００３２】次に図５を参照する。図５には、より大型
の基板を扱う場合の本発明の非晶質シリコン膜を多結晶
化するシステムの一つが示されている。図５において
は、レーザー光照射領域は５０４〜５１５であり、１６
ショットのレーザー光によって、基板５００上の非晶質
シリコン膜５０１のほとんど全部分を多結晶化すること
ができる。また、レーザー光照射領域とレーザー光照射
領域との間、つまりレーザー光非照射領域の距離は、図
に示されるように、"Ａ₁"、"Ａ₂"、"Ａ₂"、"Ｂ₁"，"
Ｂ₂"で示される。レーザー光非照射領域の距離"Ａ₁"、"
Ａ₂"、"Ａ₂"、"Ｂ₁"，"Ｂ₂"は、それぞれアクティブマ
トリクス回路の画素ピッチやドライバ回路のＴＦＴのサ
イズ等に応じて決定される。レーザー光非照射領域の距
離"Ａ₁"、"Ａ ₂"、"Ａ₂"、"Ｂ₁"，"Ｂ₂"は、薄膜トラン
ジスタの活性層とならないように設計する。

【００３３】また、"Ａ₁"、"Ａ₂"、"Ａ₂"、"Ｂ₁"，"
Ｂ₂"は全て同じであってもよいし、それぞれ異なってい
てもよい。これらの距離は、上述したように、アクティ
ブマトリクス回路やドライバ回路の設計次第で決定され
る。

【００３４】なお、図５に示すような大型の基板上の非
晶質シリコン膜を多結晶化する際にも、上述の図３、図
４、図６、図７に示したようなレーザー光およびレーザ
ー光の面積の制御方法を用いても良い。

【００３５】以下に本発明の構成を説明する。

【００３６】本発明のある実施形態によると、基板上に
非晶質シリコン膜を形成する第１の工程と、前記非晶質
シリコン膜の一部分に、トータルエネルギーが５Ｊ以上
であるレーザー光をワンショットだけ照射することによ
って前記非晶質シリコン膜を多結晶化する第２の工程
と、前記第２の工程を繰り返し、前記非晶質シリコン膜
の概略全領域を多結晶化する第３の工程と、前記多結晶
化されたシリコン膜を活性層とする薄膜トランジスタを
形成する第４の工程と、を有する薄膜トランジスタの作
製方法が提供される。

【００３７】また、多結晶化された前記非晶質シリコン
膜の間隔は、約１０μｍ以下であってもよい。

【００３８】前記非晶質シリコン膜のうち、多結晶化さ
れた領域だけを活性層として用いるようにしてもよい。

【００３９】ここで、以下の実施例をもって本発明の詳
細について説明する。なお、以下の実施例は本発明のあ
る実施形態にすぎず、本発明はこれらに限定されるわけ
ではない。

【００４０】

【実施例】

【００４１】（実施例１）

【００４２】本実施例では、本発明の非晶質シリコン膜
の多結晶化方法をもちいて作製されたＴＦＴを有するア
クティブマトリクス型液晶表示装置の作製について具体
的に説明する。本実施例では、複数のＴＦＴを形成し、
画素マトリクス回路、駆動回路、およびロジック回路等
をモノリシックに構成する例を図９〜図１２に示す。な
お、本実施例では、画素マトリクス回路の１つの画素
と、他の回路（駆動回路、ロジック回路等）の基本回路
であるＣＭＯＳ回路とが同時に形成される様子を示す。
また、本実施例では、Ｐチャネル型ＴＦＴとＮチャネル
型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場
合について、その作製工程を説明するが、ダブルゲイト
型やトリプルゲイト型のような複数のゲイト電極を備え
たＴＦＴによるＣＭＯＳ回路をも同様に作製することが
できる。

【００４３】図９（Ａ）を参照する。まず、絶縁表面を
有する基板としてガラス基板９０１を準備する。ガラス
の代わりに熱酸化膜を形成したシリコン基板を用いるこ
ともできるし、石英基板を用いることもできる。ガラス
基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸
化して絶縁膜とする様な方法をとっても良い。さらに、
絶縁膜として窒化シリコン膜を形成したガラス基板、石
英基板、セラミックス基板またはシリコン基板を用いて
も良い。次に、下地膜９０２を形成する。本実施例で
は、酸化シリコン膜（ＳｉＯ₂）が用いられた。次に、
非晶質シリコン膜９０３を形成する。非晶質シリコン膜
９０３は、最終的な膜厚（熱酸化後の膜減りを考慮した
膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）
となる様に調節する。

【００４４】なお、非晶質シリコン膜９０３の成膜に際
して膜中の不純物濃度の管理を徹底的に行うことが重要
である。本実施例の場合、非晶質シリコン膜９０３中で
は、後の結晶化を阻害する不純物であるＣ（炭素）およ
びＮ（窒素）の濃度はいずれも５×１０¹⁸ａｔｏｍｓ／
ｃｍ³未満（代表的には５×１０¹⁷ａｔｏｍｓ／ｃｍ³以
下、好ましくは２×１０¹⁷ａｔｏｍｓ／ｃｍ³以下）、
Ｏ（酸素）は１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³未満
（代表的には１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下、好ま
しくは５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下）となる様に
管理する。なぜならば各不純物がこれ以上の濃度で存在
すると、後の結晶化の際に悪影響を及ぼし、結晶化後の
膜質を低下させる原因となるからである。本明細書中に
おいて膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量
２次イオン分析）の測定結果における最小値で定義され
ている。

【００４５】上記構成を得るため、本実施例で用いる減
圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成
膜室の清浄化を図っておくことが望ましい。ドライクリ
ーニングは、２００〜４００℃程度に加熱した炉内に１
００〜３００ｓｃｃｍのＣｌＦ₃（フッ化塩素）ガスを
流し、熱分解によって生成したフッ素によって成膜室の
クリーニングを行えば良い。

【００４６】なお、本出願人の知見によれば炉内温度３
００℃とし、ＣｌＦ₃ガスの流量を３００ｓｃｃｍとし
た場合、約２μｍ厚の付着物（主にシリコンを主成分す
る）を４時間で完全に除去することができる。

【００４７】また、非晶質シリコン膜９０３中の水素濃
度も非常に重要なパラメータであり、水素含有量を低く
抑えた方が結晶性の良い膜が得られる様である。そのた
め、非晶質シリコン膜９０３の成膜は減圧熱ＣＶＤ法で
あることが好ましい。なお、成膜条件を最適化すること
でプラズマＣＶＤ法を用いることも可能である。

【００４８】次に、エキシマレーザーの照射による非晶
質シリコン膜９０３の多結晶化工程を行う。図９（Ｂ）
を参照する。本実施例では、１ショットが１５Ｊの大出
力エキシマレーザを用いた。また、エネルギー密度は、
２００ｍＪ／ｃｍ²であった。このようにして多結晶シ
リコン膜９０４が得られる（図９（Ｃ））。なお、エキ
シマレーザの出力は５Ｊ以上が望ましい。

【００４９】次に、図１０（Ａ）を参照する。多結晶シ
リコン膜９０４をパターンニングし、半導体活性層９０
５〜９０７を形成する。

【００５０】次に、図１０（Ｂ）を参照する。活性層を
パターンニングによって形成した後ゲイト絶縁膜９０８
を形成する。そして、酸化性雰囲気において、８００〜
１１００℃（好ましくは９５０〜１０５０℃）で加熱処
理を行い、活性層とゲイト絶縁膜界面に熱酸化膜（図示
せず）を形成する。

【００５１】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型を形成する。本実施例では２ｗｔ％のスカン
ジウムを含有したアルミニウム膜を用いる。

【００５２】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜９０９〜９１４、無孔
性の陽極酸化膜９１５〜９１７、およびゲイト電極９１
８〜９２０を形成する（図１０（Ｂ））。

【００５３】こうして図１０（Ｂ）の状態が得られた
ら、次にゲイト電極９１８〜９２０および多孔性の陽極
酸化膜９０９〜９１４をマスクとしてゲイト絶縁膜９０
８をエッチングする。そして、多孔性の陽極酸化膜９０
９〜９１４を除去して図１０（Ｃ）の状態を得る。な
お、図１０（Ｃ）において９２１〜９２３で示されるの
は加工後のゲイト絶縁膜である。

【００５４】図１１（Ａ）を参照する。次に、一導電性
を付与する不純物元素の添加工程を行う。不純物元素と
してはＮチャネル型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）
を用いれば良い。本実施例では、Ｎチャネル型およびＰ
チャネル型のＴＦＴを形成するための不純物添加をそれ
ぞれ２回の工程に分けて行う。

【００５５】最初に、Ｎチャネル型のＴＦＴを形成する
ための不純物添加を行う。まず、１回目の不純物添加
（本実施例ではＰ（リン）を用いる）を高加速電圧８０
ｋｅＶ程度で行い、ｎ^-領域を形成する。このｎ^-領域
は、Ｐイオン濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³〜１
×１０¹⁹ａｔｏｍｓ／ｃｍ³となるように調節する。

【００５６】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ⁺領域を形成する。この時は、
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能
する。また、このｎ⁺領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。

【００５７】以上の工程を経て、ＣＭＯＳ回路を構成す
るＮチャネル型ＴＦＴのソース領域およびドレイン領域
９２４および９２５、低濃度不純物領域（ＬＤＤ領域）
９２８、チャネル形成領域９３０が形成される。また、
画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域
およびドレイン領域９２６および９２７、低濃度不純物
領域（ＬＤＤ領域）９２９、チャネル形成領域９３１が
確定する（図１１（Ａ））。

【００５８】なお、図１１（Ａ）に示す状態ではＣＭＯ
Ｓ回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチ
ャネル型ＴＦＴの活性層と同じ構成となっている。

【００５９】次に、図１１（Ｂ）に示すように、Ｎチャ
ネル型ＴＦＴを覆ってレジストマスク９３２を設け、Ｐ
型を付与する不純物イオン（本実施例ではボロンを用い
る）の添加を行う。

【００６０】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎチャネル型をＰチャネル型に反
転させる必要があるため、前述のＰイオンの添加濃度の
数倍程度の濃度のＢ（ボロン）イオンを添加する。

【００６１】こうしてＣＭＯＳ回路を構成するＰチャネ
ル型ＴＦＴのソース領域およびドレイン領域９３３およ
び９３４、低濃度不純物領域（ＬＤＤ領域）９３５、チ
ャネル形成領域９３６が形成される（図１１（Ｂ））。

【００６２】次に、ファーネスアニール、レーザーアニ
ール、ランプアニール等の組み合わせによって不純物イ
オンの活性化を行う。それと同時に添加工程で受けた活
性層の損傷も修復される。

【００６３】図１１（Ｃ）を参照する。次に、第１層間
絶縁膜９３７として酸化シリコン膜と窒化シリコン膜と
の積層膜を形成し、コンタクトホールを形成した後、ソ
ース電極およびドレイン電極９３８〜９４２を形成して
図１１（Ｃ）に示す状態を得る。なお、層間絶縁膜９３
７として有機性樹脂膜を用いることもできる。

【００６４】図１１（Ｃ）に示す状態が得られたら、有
機性樹脂膜からなる第２層間絶縁膜９４３を０．５〜３
μｍの厚さに形成する。有機性樹脂膜としては、ポリイ
ミド、アクリル、ポリイミドアミド等が用いられる。有
機性樹脂膜の利点は、成膜方法が簡単である点、容易に
膜厚を厚くできる点、比誘電率が低いので寄生容量を低
減できる点、平坦性に優れている点などが挙げられる。
なお、上述した以外の有機性樹脂膜を用いることもでき
る。

【００６５】次に、第２の層間絶縁膜９４３に遮光性を
有する膜でなるブラックマトリクス９４４を形成する。
本実施例では、ブラックマトリクス９４４にはチタンを
用いた。ブラックマトリクス９４４としては、黒色顔料
を含む樹脂膜等を用いることもできる。

【００６６】次に、有機性樹脂膜からなる第３層間絶縁
膜９４５を０．５〜３μｍの厚さに形成する。有機性樹
脂膜としては、ポリイミド、アクリル、ポリイミドアミ
ド等が用いられる。なお、上述した以外の有機性樹脂膜
を用いることもできる。

【００６７】そして第２層間絶縁膜９４３および第３層
間絶縁膜９４５にコンタクトホールを形成し、透明画素
電極９４６を１２０ｎｍの厚さに形成する。なお、本実
施例は透過型のアクティブマトリクス液晶表示装置の例
であるため透明画素電極９４６を構成する導電膜として
ＩＴＯ等の透明導電膜を用いる。

【００６８】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。

【００６９】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。

【００７０】図１２（Ｂ）の状態のアクティブマトリク
ス基板に配向膜９４７を形成する。本実施例では、配向
膜９４７には、ポリイミドを用いた。次に、対向基板を
用意する。対向基板は、ガラス基板９４８、対向電極９
４９、配向膜９５０とで構成される。

【００７１】なお、本実施例では、配向膜には、ポリイ
ミド膜を用いた。なお、配向膜形成後、ラビング処理を
施した。なお、本実施例では、比較的小さなプレチル角
を持つようなポリイミドを用いた。

【００７２】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶９５１を注入し、
封止剤（図示せず）によって完全に封止する。本実施例
では、液晶９５１としてネマチック液晶を用いた。

【００７３】よって、図１２（Ｃ）に示すような透過型
のアクティブマトリクス型液晶表示装置が完成する。

【００７４】（実施例２）

【００７５】本実施例では、逆スタガ型のＴＦＴの作製
に本発明の非晶質シリコンま膜の多結晶化システムを用
いた場合について説明する。

【００７６】図１３を参照する。図１３には、本実施例
の逆スタガ型のＴＦＴの断面図が示されている。１３０
１は基板であり、実施例１で説明したようなものが用い
られる。１３０２は酸化シリコン膜である。１３０３は
ゲイト電極である。１３０４はゲイト絶縁膜である。１
３０５、１３０６、１３０７および１３０８は、多結晶
シリコン膜から成る半導体活性層である。この半導体活
性層の作製にあたっては、実施例１で説明した非晶質シ
リコン膜の多結晶化と同様の方法が用いられた。なお、
１３０５はソース領域、１３０６はドレイン領域、１３
０７は低濃度不純物領域（ＬＤＤ領域）、１３０８はチ
ャネル形成領域である。１３０９はチャネル保護膜であ
り、１３１０は層間絶縁膜である。１３１１および１３
２はそれぞれ、ソース電極、ドレイン電極である。

【００７７】（実施例３）

【００７８】本実施例では、実施例１とは異なる構成の
ＴＦＴの作製方法について図８、図９を用いて説明す
る。なお、実施例１の図１０（Ｂ）に示されるゲイト絶
縁膜の形成迄の工程は、実施例１と同じなので、ここで
は省略する。非晶質シリコン膜の代わりに、Ｓｉ_XＧｅ
_1-X（０＜Ｘ＜１）で示されるシリコンゲルマニウム膜
を用いても良い。

【００７９】次に、ゲイト絶縁膜１４０２上に厚さ20nm
のタンタル膜（Ｔａ膜）１４０３と、厚さ40nmの２wt%
のスカンジウムを含有したアルミニウム膜（Ａｌ膜）１
４０４とを、スパッタ装置において積層して成膜した。
そして、Ａｌ膜１４０４に陽極酸化装置のプローブＰを
接触させて電流を流し、Ａｌ膜１４０４の表面に薄いバ
リア型アルミナ膜（図示せず）を形成した。この陽極酸
化工程はレジストマスク１４０５の密着性を向上するた
めである。条件は、電解溶液に３％の酒石酸を含むエチ
レングリコール溶液を用い、電解溶液温度３０℃、到達
電圧１０Ｖ、電圧印可時間１５分、供給電流１０mA／１
基板とした。そして、レジストマスク２３３を形成する
（図１４（Ｂ））。

【００８０】図示しないアルミナ膜をクロム混酸でエッ
チングし、次にアルミ混酸でアルミニウム膜をエッチン
グして、第２の配線層としてアルミニウム層（Ａｌ層）
１４０６を形成した。Ａｌ層１４０６はゲート配線の上
層を構成するものである。なお、図８では向かって左側
のＡｌ層１４０６と右側のＡｌ層１４０６とが分断して
記載されているが、実際には一体である。向かって左側
のＡｌ層１４０６は最終的には活性層１４０１と重なっ
てＴＦＴのゲート電極として機能する。また、向かって
右側のＡｌ層１４０６は後に外部端子と接続するための
コンタクト部となる。

【００８１】次に、レジストマスク１４０５を残したま
ま、陽極酸化装置において、プローブＰをタンタル膜１
４０３に接触させて、陽極酸化を行った。条件は、電解
溶液に３％シュウ酸水溶液（温度１０℃）を用い、到達
電圧８Ｖ、電圧印可時間４０分、供給電流２０mA／１基
板とした。この陽極酸化条件では、Ａｌ層１４０６の側
面にポーラス状の陽極酸化物膜２３４（以下、ポーラス
A.O.膜１４０７と記す）が形成される。A.O.膜１４０７
は多孔質アルミナ膜である（図１４（Ｄ））。

【００８２】レジストマスク１４０５を除去した後、再
び陽極酸化装置においてＴａ膜１４０３に電圧を印可
し、陽極酸化を行った。条件は、電解溶液に電解溶液に
３％の酒石酸を含むエチレングリコール溶液を用い、電
解溶液温度１０℃、到達電圧８０Ｖ、電圧印可時間３０
分、供給電流３０mA／１基板とした。

【００８３】ポーラスA.O.膜１４０７を酒石酸が浸透し
て、Ａｌ層１４０６表面が陽極酸化されて、バリア型の
陽極酸化物膜（バリアA.O.膜と記す）１４０９が形成さ
れる。バリアA.O.膜１４０９は無孔質アルミナ膜であ
る。また、Ｔａ膜１４０３においては、露出している部
分およびポーラスA.O.膜１４０７が存在している部分も
陽極酸化されて、タンタルオキサイド膜（以下ＴａＯｘ
膜と記す）１４０８に変成される。残存したタンタル層
（Ｔａ層）１４１０が第１の配線層として画定する。な
お、ＴａＯｘ膜１４０８はＴａ膜１４０３よりも厚くな
るが、簡単化のため、図１４中では同じ厚さに図示した
（図１４（Ｅ））。

【００８４】次に、A.O.膜１４０７および１４０９をマ
スクとして、ＴａＯx 膜１４０８とゲイト絶縁膜１４０
２をエッチングする。エッチングはＣＨＦ₃ガスを用い
たドライエッチング法により行う（図１４（Ｆ））。

【００８５】次に、アルミ混酸によってポーラスA.O.膜
１４０７をエッチングによって除去する。この工程によ
って、Ｔａ層１４１０とＡｌ層１４０６が積層したゲー
ト配線が完成する（図１５（Ａ））。

【００８６】また、ゲート配線の側面全てはＴａＯ_X膜
１４０８、バリアA.O.膜１４０９で被覆された構造とな
っている。ＴａＯ_X膜１４０８はバリアA.O.膜１４０９
側面よりも外側に延びている。

【００８７】次に、一導電性を付与する不純物イオンを
活性層１４０１に添加する。Ｎチャネル型ＴＦＴを作製
するにはリン又は砒素を添加し、Ｐチャネル型ＴＦＴを
作製するにはボロン又はガリウムを添加する。これら不
純物イオンの添加はイオンインプランテーション法、プ
ラズマドーピング法、レーザードーピング法のいずれか
の手段を用いれば良い。また、ＣＭＯＳ回路を構成する
様な場合にはレジストマスクを利用して不純物イオンを
打ち分ければ良い。

【００８８】この工程は加速電圧を２度に分けて行う。
１度目は加速電圧を８０ｋｅＶ程度と高めに設定し、２
度目は加速電圧を３０ｋｅＶ程度と低めに設定する。こ
うすることで、１度目はＴａＯ_X膜１４０８と絶縁膜１
４０２の下にも不純物イオンが添加され、２度目はＴａ
Ｏ_X膜１４０８と絶縁膜１４０２とがマスクとなって、
その下には不純物イオンが添加されない。

【００８９】この様な不純物イオンの添加工程により、
ＴＦＴのチャネル形成領域、ソース領域１４１２、ドレ
イン領域１４１３、低濃度不純物領域（ＬＤＤ領域）１
４１４および１４１５が自己整合的に形成される。領域
１４１１は不純物が添加されなかった領域であって、チ
ャネル形成領域およびオフセット領域形成される。な
お、各不純物領域に添加される不純物イオンの濃度は実
施者が適宜設定すれば良い（図１５（Ｂ））。

【００９０】不純物イオンの添加工程が終了したら、フ
ァーネスアニール、ランプアニール、レーザーアニール
又はそれらを併用して熱処理を行い、添加された不純物
イオンの活性化を行う。なお、アルミナ膜１４０９の側
面から突出しているタンタルオキサイド１４０８膜にタ
ンタル層が残存した場合には、低濃度不純物領域１４１
４および１４１５にゲート配線によって電圧が印加れて
しまうため不都合である。そのため、添加工程終了後、
４００〜６００℃程度の温度で熱酸化して、残存したタ
ンタル層を酸化してしまうとよい。

【００９１】次に、酸化シリコン膜でなる層間絶縁膜１
４１６を１μｍの厚さに形成する。次いで、層間絶縁膜
１４１６をパターニングしてコンタクトホールを形成す
る。これらコンタクトホール１４１７〜１４１９の形成
は次の様にして行う。

【００９２】まず、橋本化成株式会社製のＬＡＬ５００
と呼ばれるエッチャントを用いて層間絶縁膜１４１６を
エッチングする。ＬＡＬ５００はフッ化アンモニウムと
フッ化水素酸と水とを混合したバッファードフッ酸に数
％の界面活性剤を添加したエッチャントである。勿論、
他のバッファードフッ酸でも良い。

【００９３】ここで用いるバッファードフッ酸は酸化シ
リコン膜を比較的に速い速度でエッチングできることが
好ましい。層間絶縁膜１４１６は１μｍと厚いのでエッ
チングレートの速い方がスループットの向上につなが
る。

【００９４】こうして層間絶縁膜１４１６をエッチング
した時点では，ＴＦＴ部ではソース領域１４１２、ドレ
イン領域１４１８が露出して，コンタクトホール１４１
７および１４１８が完成する。ゲートコンタクト部では
バリアA.O.膜１４０９が露出している。次にフッ化アン
モニウムとフッ化水素酸と水とを２：３：１５０（体積
％）で混合した薄いバッファードフッ酸を用いてエッチ
ングを進行させる。

【００９５】このバッファードフッ酸ではシリコン膜、
即ちソース領域１４１２およびドレイン領域１４１８は
殆どエッチングされない。しかし、ゲートコンタクト部
のバリアA.O.膜１４０９はエッチングされ、その下のＡ
ｌ層１４０６もエッチングされる。最終的には、Ｔａ層
１４１０までエッチングが到達した時点でエッチングが
止まり、コンタクトホール１４１９が形成される（図１
５（Ｃ））。

【００９６】こうして図１５（Ｃ）の状態が得られた
ら、導電膜でなるソース配線１４２０、ドレイン配線１
４２１を形成し、同一材料でゲート配線と電気的に接続
される取り出し配線１４２２を形成する（図１５
（Ｄ））。

【００９７】このようにしてＴＦＴが完成する。アクテ
ィブマトリクス型液晶表示装置を作製する際には、実施
例１の工程を参照できる。

【００９８】（実施例４）

【００９９】本発明によって作製された薄膜トランジス
タをもちいた半導体装置には様々な用途がある。本実施
例では、本発明によって作製された薄膜トランジスタを
もちいた半導体表示装置を組み込んだ半導体装置につい
て説明する。

【０１００】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話な
ど）などが挙げられる。それらの一例を図１６に示す。

【０１０１】図１６（Ａ）は携帯電話であり、本体１６
０１、音声出力部１６０２、音声入力部１６０３、半導
体表示装置１６０４、操作スイッチ１６０５、アンテナ
１６０６で構成される。

【０１０２】図１６（Ｂ）はビデオカメラであり、本体
１６０７、半導体表示装置１６０８、音声入力部１６０
９、操作スイッチ１６１０、バッテリー１６１１、受像
部１６１２で構成される。

【０１０３】図１６（Ｃ）はモバイルコンピュータであ
り、本体１６１３、カメラ部１６１４、受像部１６１
５、操作スイッチ１６１６、半導体表示装置１６１７で
構成される。

【０１０４】図１６（Ｄ）はヘッドマウントディスプレ
イであり、本体１６１８、半導体表示装置１６１９、バ
ンド部１６２０で構成される。

【０１０５】図１６（Ｅ）はリア型プロジェクタであ
り、１６２１は本体、１６２２は光源、１６２３は半導
体表示装置、１６２４は偏光ビームスプリッタ、１６２
５および１６２６はリフレクター、１６２７はスクリー
ンである。なお、リア型プロジェクタは、視聴者の見る
位置によって、本体を固定したままスクリーンの角度を
変えることができるのが好ましい。なお、半導体表示装
置１６２３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させ
る）使用することによって、さらに高解像度・高精細の
リア型プロジェクタを実現することができる。

【０１０６】図１６（Ｆ）はフロント型プロジェクタで
あり、本体１６２８、光源１６２９、半導体表示装置１
６３０、光学系１６３１、スクリーン１６３２で構成さ
れる。なお、半導体表示装置１６３０を３個（Ｒ、Ｇ、
Ｂの光にそれぞれ対応させる）使用することによって、
さらに高解像度・高精細のフロント型プロジェクタを実
現することができる。

【０１０７】なお、上述の半導体表示装置は、透過型で
も反射型でもよい。

【０１０８】

【発明の効果】

【０１０９】本発明の非晶質シリコン膜の多結晶化方法
においては、大出力のレーザー光ワンショットが照射さ
れる領域は重畳しない。かつレーザー光が照射されない
部分（レーザー光非照射領域）は、薄膜トランジスタの
活性層とならないように設計する。こうすることによっ
て特性の均一な薄膜トランジスタを構成するための活性
層が得られる。

【図面の簡単な説明】

【図１】 大出力を用いたレーザー光による本発明の非
晶質シリコン膜の多結晶化のレーザー照射領域を示す図
である。

【図２】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図３】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図４】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図５】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図６】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図７】 本発明の非晶質シリコン膜を多結晶化するシ
ステムの一形態を示す図である。

【図８】 本発明の非晶質シリコン膜の多結晶化システ
ムにおける、レーザー光照射領域とレーザー光非照射領
域との境界の拡大図である。

【図９】 本発明の非晶質シリコン膜の多結晶化システ
ムを用いたアクティブマトリクス型液晶表示装置の作製
工程図である。

【図１０】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。

【図１１】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。

【図１２】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の作
製工程図である。

【図１３】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いたアクティブマトリクス型液晶表示装置の別
の実施形態の断面図である。

【図１４】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いた薄膜トランジスタの作製工程図である。

【図１５】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いた薄膜トランジスタの作製工程図である。

【図１６】 本発明の非晶質シリコン膜の多結晶化シス
テムを用いて作製された薄膜トランジスタを有する半導
体装置の一例である。

【図１７】 大出力を用いたレーザー光による従来の非
晶質シリコン膜の多結晶化のレーザー照射領域を示す図
である。

【符号の説明】

１００ 基板 １０１、１０５ アクティブマトリクス回路 １０２、１０６ ソースドライバ １０３、１０４、１０７、１０８ ゲイトドライバ １０９、１１０、１１１、１１２ レーザー光照射領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】基板上に非晶質シリコン膜を形成する第１
   の工程と、 前記非晶質シリコン膜の一部分に、トータルエネルギー
   が５Ｊ以上であるレーザー光をワンショットだけ照射す
   ることによって前記非晶質シリコン膜を多結晶化する第
   ２の工程と、 前記第２の工程を繰り返し、前記非晶質シリコン膜の概
   略全領域を多結晶化する第３の工程と、 前記多結晶化されたシリコン膜を活性層とする薄膜トラ
   ンジスタを形成する第４の工程と、を有する薄膜トラン
   ジスタの作製方法。
2. 【請求項２】多結晶化された前記非晶質シリコン膜の間
   隔は、約１０μｍ以下である請求項１に記載の薄膜トラ
   ンジスタの作製方法。
3. 【請求項３】前記非晶質シリコン膜のうち、多結晶化さ
   れた領域だけを活性層として用いる請求項１または２に
   記載の薄膜トランジスタの作製方法。
4. 【請求項４】請求項１乃至３のいずれか一つに記載の方
   法によって作製された薄膜トランジスタ。