CN101416320B - Tft基板及反射型tft基板以及其制造方法 - Google Patents

Tft基板及反射型tft基板以及其制造方法 Download PDF

Info

Publication number
CN101416320B
CN101416320B CN2007800120622A CN200780012062A CN101416320B CN 101416320 B CN101416320 B CN 101416320B CN 2007800120622 A CN2007800120622 A CN 2007800120622A CN 200780012062 A CN200780012062 A CN 200780012062A CN 101416320 B CN101416320 B CN 101416320B
Authority
CN
China
Prior art keywords
electrode
resist
gate
drain electrode
gate wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800120622A
Other languages
English (en)
Other versions
CN101416320A (zh
Inventor
井上一吉
矢野公规
田中信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006352764A external-priority patent/JP5000290B2/ja
Priority claimed from JP2006352765A external-priority patent/JP2007258675A/ja
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN101416320A publication Critical patent/CN101416320A/zh
Application granted granted Critical
Publication of CN101416320B publication Critical patent/CN101416320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

本发明提供一种TFT基板及反射型TFT基板以及其制造方法，其能够长时期稳定地工作，并能够防止相互干扰，且通过消减制造工序的工序数，能够大幅地降低制造成本。TFT基板(1)具备玻璃基板(10)；上表面被栅极绝缘膜(30)覆盖，且侧面被层间绝缘膜(50)覆盖而绝缘的栅电极(23)及栅极配线(24)；在栅电极(23)上的栅极绝缘膜(30)上形成的n型氧化物半导体层(40)；在n型氧化物半导体层(40)上，由沟道部(44)隔开而形成的氧化物透明导电体层(60)；保护沟道部(44)的沟道保护层(500)。

Description

TFT基板及反射型TFT基板以及其制造方法
技术领域
本发明涉及TFT基板及反射型TFT基板以及其制造方法。尤其是，本发明的TFT基板及反射型TFT基板具备：利用栅极绝缘膜及层间绝缘膜绝缘的栅电极及栅极配线；作为在栅电极上形成的TFT(薄膜晶体管)的活性层的n型氧化物半导体层；在沟道部上形成的由层间绝缘膜构成的沟道保护层；在层间绝缘膜的一对开口部形成的漏电极及源电极。由此，本发明的TFT基板及反射型TFT基板在长时期内稳定地工作。此外，根据本发明，能够实现消减制造工序而实现制造成本的下降，进而，能够排除对于栅极配线之间的干涉(相互干扰)。
背景技术
LCD(液晶显示装置)或有机EL显示装置从显示性能、节省能源等缘由出发而被广泛利用。这些尤其作为移动电话或PDA(面向个人便携信息终端)、个人计算机或笔记本计算机、电视等显示装置变为主流。在这些显示装置中通常使用TFT基板。
例如，液晶显示装置在TFT基板与对置基板之间填充有液晶等显示材料。此外，该显示材料选择性地按施加电压。此处，TFT基板为配置有由半导体薄膜(也称为半导体膜)等构成的TFT(薄膜晶体管)的基板。通常，TFT基板阵列状地配置TFT，因此也称为“TFT阵列基板”。
而且，在用于液晶显示装置等的TFT基板中，TFT与液晶显示装置的画面的1像素的组(其称为1单元)在玻璃基板上横竖地配设。TFT基板中，在玻璃基板上，栅极配线例如在横向上等间隔地配置，源极配线或漏极配线的一方在横向上等间隔地配置。此外，在构成各像素的上述单元中分别设置有源极配线或漏极配线的另一方、栅电极、源电极及漏电极。
<TFT基板的现有的制造方法>
作为该TFT基板的制造方法通常已知有使用5片掩模的5片掩模过程(mask process)、或利用半色调曝光技术使用4片掩模的4片掩模过程等。
然而，在此种TFT基板的制造方法中，通过使用5片或4片掩模，其制造过程需要较多的工序。例如，4片掩模过程需要35步骤(工序)，5片掩模过程需要超过40步骤(工序)。如此地，工序数变多，有制造成品率降低之虞。此外，如果工序数多，工序变得复杂，有制造成本增大之虞。
(使用5片掩模的制造方法)
图70是用于说明现有例的TFT基板的制造方法的概略图，(a)表示形成有栅电极的剖面图。(b)表示形成有蚀刻停止器的剖面图。(c)表示形成有源电极及漏电极的剖面图。(d)表示形成有层间绝缘膜的剖面图。
(e)表示形成有像素电极的剖面图。
图70(a)中，在玻璃基板9210上使用第一掩模(未图示)，形成栅电极9212。即，首先在玻璃基板9210上利用溅射来堆积金属(例如，Al(铝)等)。接下来，使用第一掩模，利用光刻法形成抗蚀剂。然后，通过蚀刻成规定的形状，形成栅电极9212，且灰化抗蚀剂。
其次，如图70(b)所示，在玻璃基板9210及栅电极9212上依次叠层由SiN膜(氮化硅膜)构成的栅绝缘膜9213，及α-Si:H(i)膜9214。接下来，堆积作为沟道保护层的SiN膜(氮化硅膜)。然后，使用第二掩模(未图示)利用光刻法形成抗蚀剂。接下来，使用CHF气体，SiN膜被干蚀刻为规定的形状，从而形成蚀刻停止器9215，且灰化抗蚀剂。
其次，如图70(c)所示，在α-Si:H(i)膜9214及蚀刻停止器9215上堆积α-Si:H(n)膜9216。接下来，在其上使用真空蒸镀或溅射法堆积Cr(铬)/Al二层膜。接下来，使用第三掩模(未图示)利用光刻法形成抗蚀剂。然后，蚀刻Cr/Al二层膜，形成规定形状的源电极9217a及漏电极9217b。此时，对Al进行使用了H3PO4-CH3COOH-HNO3的光刻，此外，对Cr进行使用硝酸第二铈铵水溶液的光刻。接下来对α-Si:H膜(9216及9214)进行使用了CHF气体的干蚀刻和使用了联氨水溶液(NH2NH2·H2O)的湿蚀刻，形成规定形状的α-Si:H(n)膜9216及α-Si:H(i)膜9214，且灰化抗蚀剂。
其次，如图70(d)所示，在形成透明电极9219之前，在栅极绝缘膜9213、蚀刻停止器9215、源电极9217a及漏电极9217b上堆积层间绝缘膜9218。接下来，使用第四掩模(未图示)，利用光刻法形成抗蚀剂。然后，蚀刻层间绝缘膜9218，并形成用于使透明电极9219与源电极9217a电连接的通孔9218a，并灰化抗蚀剂。
其次，如图70(e)所示，在形成有源电极9217a及漏电极9217b的图案的区域的层间绝缘膜9218上利用溅射法堆积以氧化铟和氧化锌为主成分的非晶体透明导电膜。接下来，使用第五掩模(未图示)，利用光刻法形成抗蚀剂。然后，对非晶体透明导电膜使用草酸约4重量％的水溶液作为蚀刻剂进行光刻。接下来，非晶体导电膜形成与源电极9217a电连接的形状，并灰化抗蚀剂。由此，形成透明电极9219。
如此地，根据本现有例的TFT基板的制造方法，需要5片掩模。
(使用3片掩模的制造方法)
作为改良上述现有技术的技术，提出了减少掩模的数量(例如从5片减到3片)，并以进一步消减制造工序的方法来制造TFT基板的技术。例如，在下述专利文献1～7中记载有使用了3片掩模的TFT基板的制造方法。
专利文献1：日本国特开2004-317685号公报
专利文献2：日本国特开2004-319655号公报
专利文献3：日本国特开2005-017669号公报
专利文献4：日本国特开2005-019664号公报
专利文献5：日本国特开2005-049667号公报
专利文献6：日本国特开2005-106881号公报
专利文献7：日本国特开2005-108912号公报
但是，上述专利文献1～7中记载的使用了3片掩模的TFT基板的制造方法需要栅极绝缘膜的阳极氧化工序等，是非常烦杂的制造过程。因此，存在上述TFT基板的制造方法是实际应用困难的技术的问题。
此外，在实际的TFT基板(包括反射型TFT基板等)的生产线中，品质(例如，长时期的工作稳定性或避免栅极配线之间干涉(相互干扰)等不良情况)是重要的。即，期望可使品质提高，并能使生产率提高的实用的技术。
进而，即使对于反射型的TFT基板、半透过型的TFT基板、半反射型的TFT基板，期望使品质或生产率提高。
发明内容
本发明是鉴于上述问题，目的在于提供一种TFT基板及反射型TFT基板以及其制造方法，其利用沟道保护层在长时期内稳定地工作，且能够防止相互干扰，并且通过消减制造工序的工序数，能够大幅地降低制造成本。
为达成该目的，本发明的TFT基板形成如下结构，即具备：基板；形成在该基板的上方，并且上表面被栅极绝缘膜覆盖，且侧面被层间绝缘膜覆盖而绝缘的栅电极及栅极配线；在所述栅电极的上方，且在所述栅极绝缘膜的上方形成的氧化物层；在所述氧化物层的上方，由沟道部隔开而形成的导电体层；形成在所述沟道部的上方，保护所述沟道部的沟道保护层。
如此，沟道部的氧化物层的上部被沟道保护层保护，所以能够长时期稳定地工作。
此外，优选所述氧化物层是n型氧化物半导体层。
如此，通过使用氧化物半导体层作为TFT活性层，电流流过稳定，且对于由电流控制来工作的有机电场发光装置是有用的。
此外，优选所述沟道保护层由所述层间绝缘膜构成，在所述层间绝缘膜的一对开口部分别形成有由所述导电体层构成的漏电极及源电极。
如此，沟道保护层、沟道部、漏电极及源电极可靠且容易地制造，所以改善成品率，并且能够实现制造成本的降低。
此外，优选所述导电体层是氧化物导电体层及/或金属层。
如此，能够长时期稳定地工作，并改善成品率。
此外，优选所述导电体层至少作为像素电极起作用。
如此，在制造时能够消减使用的掩模数，并消减制造工序。从而，生产效率提高且能够实现制造成本的降低。
此外，通常利用导电体层形成源极配线、漏极配线、源电极、漏电极及像素电极。如此，能够有效地制造源极配线、漏极配线、源电极、漏电极及像素电极。
此外，优选所述氧化物层形成在与所述沟道部、源电极及漏电极相对应的规定位置。
如此，通常氧化物层仅形成在规定的位置，所以能够排除栅极配线之间发生干涉(相互干扰)的担心。
此外，优选所述基板的上方由保护用绝缘膜覆盖，且所述保护用绝缘膜在与像素电极、源/漏极配线焊盘及栅极配线焊盘相对应的位置具有开口部。
如此，TFT基板具备保护用绝缘膜。从而，能够提供可容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的TFT基板。
另外，源/漏极配线焊盘是指源极配线焊盘或漏极配线焊盘。
此外，优选所述TFT基板具备栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极中至少一种以上，且在所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极的至少一种的上方形成有辅助导电层。
如此，能够降低各配线或电极的电阻。从而能够提高可靠性，并且能够抑制能量效率的降低。
此外，优选所述TFT基板具备金属层，并具有保护所述金属层的金属层保护用氧化物导电体层。
如此，能够防止金属层的腐蚀，并提高耐久性。例如，作为栅极配线在使用金属层的情况下，在形成栅极配线焊盘用的开口部时，能够防止金属表面露出，且能够使连接可靠性提高。此外，在金属层为反射金属层的情况下，能够防止反射金属层变色，并能够防止反射金属层的反射率降低的不良情况。
此外，优选所述TFT基板具备栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极中至少一种以上，且所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极的至少一种由氧化物透明导电体层构成。
如此，因为光的透过量增大，所以能够提供亮度优良的显示装置。
此外，优选所述氧化物层及/或导电体层的能隙为3.0eV以上。
如此，通过将能隙设为3.0eV以上，能够防止光所形成的误操作。而且，通常能隙只要在3.0eV以上即可，但优选3.2eV以上，更优选3.4eV以上。如此，通过增大能隙，更可靠地防止光导致的误操作。
此外，优选所述TFT基板具备像素电极，所述像素电极的一部分由反射金属层覆盖。
如此，在长时期内稳定地工作，且能够防止相互干扰。此外，能够提供可以大幅降低制造成本的半透过型的TFT基板或半反射型的TFT基板。
此外，优选所述反射金属层至少作为源极配线、漏极配线、源电极及漏电极的至少一种起作用。
如此，能够反射更多的光。从而，能够使利用了反射光的亮度提高。
此外，优选所述反射金属层是由铝、银或金构成的薄膜，或者由包含铝、银或金的合金层构成。
如此，能够反射更多的光。从而，能够使利用了反射光的亮度提高。
此外，本发明的反射型TFT基板具备：基板；形成在该基板的上方，并且上表面被栅极绝缘膜覆盖，且侧面被层间绝缘膜覆盖而绝缘的栅电极及栅极配线；在所述栅电极的上方，且在所述栅极绝缘膜的上方形成的氧化物层；在所述氧化物层的上方，由沟道部隔开而形成的反射金属层；形成在所述沟道部的上方，保护所述沟道部的沟道保护层。
如此，构成沟道部的氧化物层被沟道保护层保护，所以能够长时期稳定地工作。
此外，优选所述氧化物层是n型氧化物半导体层。
如此，通过使用氧化物半导体层作为TFT活性层，电流流过稳定，且对于由电流控制来工作的有机电场发光装置是有用的。
此外，优选所述沟道保护层由所述层间绝缘膜构成，在所述层间绝缘膜的一对开口部分别形成有漏电极及源电极。
如此，沟道部、漏电极及源电极可靠且容易地制造。从而，改善成品率，并且能够实现制造成本的降低。
此外，优选所述反射金属层至少作为像素电极起作用。
如此，在制造时能够消减使用的掩模数，并消减制造工序。从而，生产效率提高且能够实现制造成本的降低。
此外，通常利用反射金属层形成源极配线、漏极配线、源电极、漏电极及像素电极。如此，能够有效地制造源极配线、漏极配线、源电极、漏电极及像素电极。
此外，优选所述氧化物层形成在与所述沟道部、源电极及漏电极相对应的规定位置。
如此，通常氧化物层仅形成在规定的位置，所以能够排除栅极配线之间发生干涉(相互干扰)的担心。
此外，优选所述基板的上方由保护用绝缘膜覆盖，且所述保护用绝缘膜在与像素电极、源/漏极配线焊盘及栅极配线焊盘相对应的位置具有开口部。
如此，TFT基板具备保护用绝缘膜。从而，能够提供可容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的TFT基板。
此外，优选所述反射型TFT基板具备反射金属层及/或金属薄膜，并具有保护所述反射金属层及/或金属薄膜的金属层保护用氧化物透明导电体层。
如此，能够防止反射金属层及/或金属薄膜的腐蚀，并提高耐久性。例如，作为栅极配线在使用金属层的情况下，在形成栅极配线焊盘用的开口部时，能够防止金属表面露出，且能够使连接可靠性提高。此外，对于反射金属层，能够防止反射金属层变色，并能够防止反射金属层的反射率降低的不良情况。进而，因为透明，所以光的透过量不减少，所以能够提供亮度优良的显示装置。
此外，优选所述氧化物层的能隙为3.0eV以上。
如此，通过将能隙设为3.0eV以上，能够防止光所形成的误操作。而且，通常能隙只要在3.0eV以上即可，但优选3.2eV以上，更优选3.4eV以上。如此，通过增大能隙，更可靠地防止光导致的误操作。
此外，优选所述反射金属层是由铝、银或金构成的薄膜，或者由包含铝、银或金的合金层构成。
如此，能够反射更多的光。从而，能够使利用了反射光的亮度提高。
此外，为达到上述目的，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层及第三抗蚀剂的工序；使用第三掩模将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
如此，本发明作为TFT基板的制造方法有效，使用三片掩模，能够制造VIA孔沟道型的TFT基板。此外，通过消减掩模数并消减制造工序，生产效率提高，能够实现制造成本的降低。此外，在沟道部的氧化物层的上部形成有由层间绝缘膜构成的沟道保护层，该层间绝缘膜具有分别形成漏电极及源电极的一对开口部。该沟道保护层保护沟道部，所以能够长时期稳定地工作。进而，通常氧化物层仅形成在规定的位置(与沟道部、源电极及漏电极对应的规定的位置)，所以能够排除栅极配线之间发生干涉(相互干扰)的担心。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、保护用绝缘膜及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序，将所述第三抗蚀剂再形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，源电极、漏电极、源极配线及漏极配线的上部被保护用绝缘膜覆盖，所以能够使动作稳定性提高。
而且，源/漏极配线焊盘是指源极配线焊盘或漏极配线焊盘。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层及第三抗蚀剂的工序；使用第三掩模将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；层叠保护用绝缘膜及第四抗蚀剂的工序；将所述第四抗蚀剂形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，由保护用绝缘膜覆盖，以不使源电极、漏电极、源极配线及漏极配线露出。此外，TFT基板具备保护用绝缘膜。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、辅助导电层、保护用绝缘膜及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层、辅助导电层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；将所述第三抗蚀剂再形成为规定的形状的工序；对所述辅助导电层及保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，能够降低各配线或电极的电阻。从而，能够使可靠性提高，并且能够抑制能量效率的降低。此外，源电极、漏电极、源极配线及漏极配线的上部被保护用绝缘膜覆盖，所以使工作稳定性提高。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、辅助导电层及第三抗蚀剂的工序；使用第三掩模将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层及辅助导电层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；层叠保护用绝缘膜及第四抗蚀剂的工序；将所述第四抗蚀剂形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，能够降低各配线或电极的电阻。从而，能够使可靠性提高，并且能够抑制能量效率的降低。由保护用绝缘膜覆盖，以不使源电极、漏电极、源极配线及漏极配线露出，TFT基板具备保护用绝缘膜。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、反射金属层及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层及反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；将所述第三抗蚀剂再形成为规定的形状的工序；对所述反射金属层进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序。
如此，使用三片掩模，能够制造VIA孔沟道型的半透过型的TFT基板或半反射型的TFT基板。此外，通过消减掩模数并消减制造工序，生产效率提高，能够实现制造成本的降低。能够长时期稳定地工作，且防止相互干扰。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、反射金属层、保护用绝缘膜及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层、反射金属层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；将所述第三抗蚀剂再形成为规定的形状的工序；对所述反射金属层及保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序。
如此，在VIA孔沟道型的半透过型的TFT基板或半反射型的TFT基板中，漏电极、源电极、源极配线、反射金属部及漏极配线的上部由保护用绝缘膜覆盖。从而，能够提高动作稳定性。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述第一氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠第二氧化物层、反射金属层及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述第二氧化物层及反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；将所述第三抗蚀剂再形成为规定的形状的工序；对所述反射金属层进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序；层叠保护用绝缘膜及第四抗蚀剂的工序；将所述第四抗蚀剂再形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使所述源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出的工序。
如此，由保护用绝缘膜覆盖而不使源电极、漏电极、源极配线及漏极配线露出，且TFT基板具备保护用绝缘膜。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的VIA孔沟道型的半透过型的TFT基板或半反射型的TFT基板。
此外，优选在所述反射金属层的上方形成保护该反射金属层的金属层保护用氧化物导电体层。
如此，能够防止反射金属层的变色，并能够防止反射金属层的反射率降低的不良情况。
此外，优选在所述栅电极/配线用薄膜的上方形成保护该栅电极/配线用薄膜的栅电极/配线用薄膜保护用导电层。
如此，在形成栅极配线焊盘用的开口部时，能够防止栅极配线所使用的金属表面露出，并使连接可靠性提高。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠导电体层及第三抗蚀剂的工序；使用第三掩模，将所述第三抗蚀剂形成为规定的形状的工序；对所述导电体层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
如此，本发明作为TFT基板的制造方法有效。使用三片掩模能够制造VIA孔沟道型的TFT基板。此外，通过消减掩模数并消减制造工序，生产效率提高并实现制造成本的降低。此外，在沟道部的氧化物层的上部形成沟道保护层。该沟道保护层是具有分别形成漏电极及源电极的一对开口部的层间绝缘膜。该沟道保护层保护沟道部，所以TFT基板能够长时期稳定地工作。进而，通常氧化物层仅形成在规定的位置(与沟道部、源电极及漏电极对应的规定的位置)，所以能够排除栅极配线之间发生干涉(相互干扰)的担心。
此外，本发明的TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠导电体层及第三抗蚀剂的工序；使用第三掩模将所述第三抗蚀剂形成为规定的形状的工序；对所述导电体层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；层叠保护用绝缘膜及第四抗蚀剂的工序；将所述第四抗蚀剂形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，由保护用绝缘膜覆盖而不使源电极、漏电极、源极配线及漏极配线露出，且TFT基板具备保护用绝缘膜。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板。
此外，本发明反射型TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠反射金属层及第三抗蚀剂的工序；使用第三掩模，将所述第三抗蚀剂形成为规定的形状的工序；对所述反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
如此，本发明作为反射型TFT基板的制造方法有效。使用三片掩模能够制造VIA孔沟道型的反射型TFT基板。此外，通过消减掩模数并消减制造工序，生产效率提高并实现制造成本的降低。此外，在沟道部的氧化物层的上部形成沟道保护层。该沟道保护层是具有分别形成漏电极及源电极的一对开口部的层间绝缘膜。该沟道保护层保护沟道部，所以TFT基板能够长时期稳定地工作。进而，通常氧化物层仅形成在规定的位置(与沟道部、源电极及漏电极对应的规定的位置)，所以能够排除栅极配线之间发生干涉(相互干扰)的担心。
此外，本发明的反射型TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠反射金属层、保护用绝缘膜及第三抗蚀剂的工序；使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为规定的形状的工序；对所述反射金属层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；将所述第三抗蚀剂再形成为规定的形状的工序；对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，源电极、漏电极、源极配线及漏极配线的上部被保护用绝缘膜覆盖，所以能够使动作稳定性提高。
此外，本发明的反射型TFT基板的制造方法包括：在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为规定的形状的工序；对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；将所述第一抗蚀剂再形成为规定的形状的工序；对所述氧化物层进行蚀刻，形成沟道部的工序；层叠层间绝缘膜及第二抗蚀剂的工序；使用第二掩模将所述第二抗蚀剂形成为规定的形状的工序；对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；层叠反射金属层及第三抗蚀剂的工序；使用第三掩模将所述第三抗蚀剂形成为规定的形状的工序；
对所述反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为规定的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
如此，由保护用绝缘膜覆盖而不使源电极、漏电极、源极配线及漏极配线露出，且反射型TFT基板具备保护用绝缘膜。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的反射型TFT基板。
此外，优选在所述氧化物层和反射金属层之间层叠氧化物导电体层。
如此，TFT的开关速度高速化，并且能够使TFT的耐久性提高。
此外，优选在所述反射金属层的上方层叠金属层保护用氧化物透明导电体层。
如此，能够防止反射金属层的腐蚀，并能够提高耐久性。此外，能够防止反射金属层的变色，并能够防止反射金属层的反射率降低的不良情况。
此外，优选所述栅电极/配线用薄膜具有金属层，在该金属层的上方层叠金属层保护用氧化物透明导电体层。
如此，例如，作为栅极配线使用金属层的情况下，在形成栅极配线焊盘用的开口部时，能够防止金属表面露出，并能够使连接可靠性提高。
附图说明
图1表示用于说明本发明的第一实施方式涉及的TFT基板的制造方法的概略流程图。
图2是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第一半色调掩模的处理的概略图，(a)表示金属层成膜/栅极绝缘膜成膜/n型氧化物半导体层成膜/第一抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成后的剖面图，(c)表示第二蚀刻/剥离第一抗蚀剂后的剖面图。
图3是表示在本发明的第一实施方式涉及的TFT基板的制造方法中，剥离第一抗蚀剂后的TFT基板的主要部分的概略俯视图。
图4是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第二掩模的处理的概略图，(a)表示层间绝缘膜成膜/第二抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第三蚀刻后的剖面图，(c)表示第二抗蚀剂剥离后的剖面图。
图5是表示在本发明的第一实施方式涉及的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概略俯视图。
图6是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
图7是表示在本发明的第一实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图8表示用于说明本发明的第二实施方式涉及的TFT基板的制造方法的概略流程图。
图9是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图10是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图11是表示在本发明的第二实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图12是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的概略流程图。
图13是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/剥离第三抗蚀剂后的剖面图。
图14是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
图15是表示在本发明的第二实施方式涉及的TFT基板的制造方法的应用例中，剥离第四抗蚀剂后的TFT基板的主要部分的概略俯视图。
图16表示用于说明本发明的第三实施方式涉及的TFT基板的制造方法的概略流程图。
图17是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/辅助导电层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图18是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图19是表示在本发明的第三实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图20是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的概略流程图。
图21是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/辅助导电层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/剥离第三抗蚀剂后的剖面图。
图22是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
图23是表示在本发明的第三实施方式涉及的TFT基板的制造方法中，剥离第四抗蚀剂后的TFT基板的主要部分的概略俯视图。
图24表示用于说明本发明的第四实施方式涉及的TFT基板的制造方法的概略流程图。
图25是用于说明本发明的第四实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图26是用于说明本发明的第四实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图27是表示在本发明的第四实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图28表示用于说明本发明的第五实施方式涉及的TFT基板的制造方法的概略流程图。
图29是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图30是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图31是表示在本发明的第五实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图32是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的应用例的概略流程图。
图33是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第六蚀刻/第四抗蚀剂剥离后的剖面图。
图34是表示在本发明的第五实施方式涉及的TFT基板的制造方法的应用例中，剥离第四抗蚀剂后的TFT基板的主要部分的概略俯视图。
图35表示用于说明本发明的第六实施方式涉及的TFT基板的制造方法的概略流程图。
图36是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图37是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图38是表示在本发明的第六实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图39是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的应用例的概略流程图。
图40是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第六蚀刻/第四抗蚀剂剥离后的剖面图。
图41是表示在本发明的第六实施方式涉及的TFT基板的制造方法的应用例中，剥离第四抗蚀剂后的TFT基板的主要部分的概略俯视图。
图42表示用于说明本发明的第七实施方式涉及的TFT基板的制造方法的概略流程图。
图43是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第一半色调掩模的处理的概略图，(a)表示金属层成膜/金属层保护用氧化物透明导电体层成膜/栅极绝缘膜成膜/n型氧化物半导体层成膜/第一抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成后的剖面图，(c)表示第二蚀刻/剥离第一抗蚀剂后的剖面图。
图44是表示在本发明的第七实施方式涉及的TFT基板的制造方法中，剥离第一抗蚀剂后的TFT基板的主要部分的概略俯视图。
图45是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第二掩模的处理的概略图，(a)表示层间绝缘膜成膜/第二抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第三蚀刻后的剖面图，(c)表示第二抗蚀剂剥离后的剖面图。
图46是表示在本发明的第七实施方式涉及的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概略俯视图。
图47是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
图48是表示在本发明的第七实施方式涉及的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概略俯视图。
图49是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的应用例的概略流程图。
图50是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
图51是表示在本发明的第七实施方式涉及的TFT基板的制造方法的应用例中，剥离第四抗蚀剂后的TFT基板的主要部分的概略俯视图。
图52表示用于说明本发明的第一实施方式涉及的反射型TFT基板的制造方法的概略流程图。
图53是用于说明本发明的第一实施方式涉及的反射型TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示反射金属层层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
图54是表示在本发明的第一实施方式涉及的反射型TFT基板的制造方法中，剥离第三抗蚀剂后的反射型TFT基板的主要部分的概略俯视图。
图55表示用于说明本发明的第二实施方式涉及的反射型TFT基板的制造方法的概略流程图。
图56是用于说明本发明的第二实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示反射金属层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图57是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图58是表示在本发明的第二实施方式涉及的反射型TFT基板的制造方法中，剥离第三抗蚀剂后的反射型TFT基板的主要部分的概略俯视图。
图59表示用于说明本发明的第三实施方式涉及的反射型TFT基板的制造方法的概略流程图。
图60是用于说明本发明的第三实施方式涉及的反射型TFT基板的制造方法的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
图61是表示在本发明的第三实施方式涉及的反射型TFT基板的制造方法中，剥离第四抗蚀剂后的反射型TFT基板的主要部分的概略俯视图。
图62表示用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的概略流程图。
图63是用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示反射金属层成膜/金属层保护用氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图64是用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图65是表示在本发明的第四实施方式涉及的反射型TFT基板的制造方法中，剥离第三抗蚀剂后的反射型TFT基板的主要部分的概略俯视图。
图66表示用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的概略流程图。
图67是用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
图68是用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
图69是表示在本发明的第五实施方式涉及的反射型TFT基板的制造方法中，剥离第三抗蚀剂后的反射型TFT基板的主要部分的概略俯视图。
图70是用于说明现有例的TFT基板的制造方法的概略图，(a)表示形成有栅电极的剖面图。(b)表示形成有蚀刻停止器的剖面图。(c)表示形成有源电极及漏电极的剖面图。(d)表示形成有层间绝缘膜的剖面图。(e)表示形成有像素电极的剖面图。
具体实施方式
[TFT基板的制造方法中的第一实施方式]
图1表示用于说明本发明的第一实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求24对应。
在该图中，首先在玻璃基板1010上依次层叠作为栅电极/配线用薄膜的金属层1020、栅极绝缘膜1030、作为第一氧化物层的n型氧化物半导体层1040以及第一抗蚀剂1041，并利用第一半色调掩模1042及半色调曝光，将第一抗蚀剂1041形成规定的形状(步骤S1001)。
接下来，对使用第一半色调掩模1042的处理，参照附图进行说明。
(使用了第一半色调掩模的处理)
图2是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第一半色调掩模的处理的概略图，(a)表示金属层成膜/栅极绝缘膜成膜/n型氧化物半导体层成膜/第一抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成后的剖面图，(c)表示第二蚀刻/剥离第一抗蚀剂后的剖面图。
在该图(a)中，首先准备透光性的玻璃基板1010。
而且，作为TFT基板1001的基材的板状部件并不限定于上述玻璃基板1010，例如树脂制的板状部件或片状部件也可。
接下来，在玻璃基板1010上，使用高频溅射法，将Al层叠至膜厚约250nm。接下来，使用高频溅射法，将Mo(钼)层叠至膜厚约50nm。由此，形成用于形成栅电极1023及栅极配线1024的金属层1020。即，金属层1020虽然未图示，但由Al薄膜层和Mo薄膜层构成。首先，使用Al溅射靶，并利用高频溅射法在氩100％的条件下形成Al薄膜层。此外，使用Mo溅射靶，并利用高频溅射法在氩100％的条件下形成Mo薄膜层。
而且，代替上述的Mo，能够使用Ti(钛)、Cr(铬)等。此外，作为栅极配线1024也能够使用Ag(银)、Cu(铜)等金属薄膜或合金薄膜。此外，Al可以是纯Al(纯度约100％的Al)，但也可添加Nd(钕)、Ce(铈)、Mo、W(钨)、Nb(铌)等金属。另外，Ce、W、Nb等适于抑制与氧化物透明导电体层1060的电池反应。添加量可以适宜地选择，但优选约0.1～2wt％。
此外，在本实施方式中，作为栅电极/配线用薄膜使用了金属层1020，但并不限定于此，作为栅电极/配线用薄膜也可使用例如由氧化铟-氧化锡(In2O3∶SnO＝约90∶10wt％)等构成的氧化物透明导电体层。
接下来，利用辉光放电CVD(化学蒸镀法)法等，在金属层1020上堆积氮化硅(SiNx)膜即栅极绝缘膜1030至膜厚约300nm。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
而且，在本实施方式中，栅极绝缘膜1030使用了SiNx等氮化硅膜，但也可以将氧化物绝缘体用作绝缘膜。在此情况下，氧化物绝缘膜的介电常数越大，越有利于薄膜晶体管的工作。此外，绝缘性优选越大越好。作为满足其的例子，优选具有氧化物的超晶格构造的氧化物的氧化物绝缘膜。进而，也能够使用非晶体的氧化物绝缘膜。在非晶体氧化物绝缘膜的情况下，能够将成膜温度维持在低温，因此，在塑料基板等耐热性欠缺的基板的情况下是有利的。
例如，也可以使用ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4或者ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、或者ScGaZn3O6、ScGaZn5O8、ScGaZn7O10或者ScFeZn2O5、ScFeZn3O6、ScFeZn6O9等。
此外，也可以使用氧化铝、氧化钛、氧化铪、氧化镧(酸化ランタノイド)等氧化物以及超晶格构造的复合氧化物。
接下来，在栅极绝缘膜1030上，使用氧化铟-氧化锌(In2O3∶ZnO＝约97∶3wt％)的溅射靶，将膜厚约150nm的n型氧化物半导体层1040成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。在该条件下，n型氧化物半导体层1040作为非晶体膜得到。而且，n型氧化物半导体层1040在以约200℃以下的低温进行成膜的情况下，作为非晶体膜得到，以超过约200的高温成膜的情况下，作为结晶体膜得到。此外，上述非晶体膜通过热处理也能够使其结晶化。在本实施方式中，将n型氧化物半导体层1040作为非晶体膜形成，并使其结晶化而使用。
而且，n型氧化物半导体层1040并不限定于由上述氧化铟-氧化锌构成的氧化物半导体层，例如，也可为由氧化铟-氧化镓-氧化锌系、或氧化铟-氧化钐、氧化锌-氧化镁等构成的氧化物半导体层。
此外，上述氧化铟-氧化锌薄膜的载流子密度在10+16cm-3以下，是足够作为半导体工作的区域。此外，孔移动度为25cm2/V·sec。通常，载流子密度只要不足约10+17cm-3，则构成足够的工作区域，且移动度与非晶体硅的移动相比大10倍以上，因此，n型氧化物半导体层1040是十分有用的半导体薄膜。
此外，n型氧化物半导体层1040需要透明性，因此可以使用能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。上述的氧化铟-氧化锌系、氧化铟-氧化镓-氧化锌系、或氧化铟-氧化钐、氧化锌-氧化镁等构成的n型氧化物半导体层的能隙约3.2eV以上，适宜使用。此外，这些薄膜(n型氧化物半导体层)在非晶体的情况下能够溶解于草酸水溶液、或由磷酸、醋酸及硝酸构成的混酸(适宜地简称为混酸)，但通过使其加热结晶化，变得不溶于草酸水溶液或混酸，显示出耐性。此外，结晶化的温度能够根据添加的氧化锌的量来控制。
接下来，如该图(a)所示，在n型氧化物半导体层1040上涂敷第一抗蚀剂1041，并利用第一半色调掩模1042及半色调曝光，将第一抗蚀剂1041形成规定的形状(步骤S1001)。即，第一抗蚀剂1041覆盖栅电极1023及栅极配线1024，并且利用半色调掩模1421，形成为覆盖栅极配线1024的部分比其它的部分薄的形状。
接下来，如该图(b)所示，作为第一蚀刻，首先利用第一抗蚀剂1041及蚀刻液(草酸水溶液)，对n型氧化物半导体层1040进行蚀刻，接下来，使用第一抗蚀剂1041及蚀刻气体(CHF(CF4、CHF3气体等))，对栅极绝缘膜1030进行干蚀刻，进而，利用第一抗蚀剂1041及蚀刻液(混酸)，对金属层1020进行蚀刻，形成栅电极1023及栅极配线1024(步骤S1002)。
接下来，将上述第一抗蚀剂1041灰化。由此，栅极配线1024的上方的n型氧化物半导体层1040露出，并且，将第一抗蚀剂1041再形成为覆盖栅电极1023的上方的n型氧化物半导体层1040的形状(S1003)。
接下来，如该图(c)所示，作为第二蚀刻，使用再形成的第一抗蚀剂1041及蚀刻液(草酸水溶液)，并利用蚀刻将露出的栅极配线1024上的n型氧化物半导体层1040除去。由此，形成由n型氧化物半导体层1040构成的沟道部1044(S1004)。
接下来，如果将再形成的第一抗蚀剂1041灰化，则如图3所示，在玻璃基板1010上，栅极绝缘膜1030及沟道部1044露出。栅极绝缘膜1030层叠在栅极配线1024上。此外，沟道部1044在栅电极1023上经由栅极绝缘膜1030而形成。如图2(c)所示，栅电极1023及沟道部1044表示图3中的A-A剖面。此外，栅极配线1024表示B-B剖面。
如此，作为TFT活性层使用n型氧化物半导体层1040，由此即使流过电流也稳定，对于作为由电流控制而工作的有机电场发光元件是有用的。
此外，在本发明中，n型氧化物半导体层1040仅形成在与沟道部1044、源电极1063及漏电极1064对应的规定位置，因此，能够排除对于栅极配线1024发生干涉(相互干扰)的担心。
接下来，如图1所示，在玻璃基板1010、栅极绝缘膜1030及n型氧化物半导体层1040上依次层叠层间绝缘膜1050及第二抗蚀剂1051，并使用第二掩模1052将第二抗蚀剂1051形成规定的形状(步骤S1005)。
接下来，对于使用第二掩模1052的处理，参照附图进行说明。
(使用第二掩模的处理)
图4是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第二掩模的处理的概略图，(a)表示层间绝缘膜成膜/第二抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第三蚀刻后的剖面图，(c)表示第二抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀法)，在露出的玻璃基板1010、栅极绝缘膜1030及n型氧化物半导体层1040上堆积膜厚约200nm的氮化硅(SiNx)膜即层间绝缘膜1050。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在层间绝缘膜1050上涂敷第二抗蚀剂1051，并使用第二掩模1052，将第二抗蚀剂1051形成为规定的形状(步骤S1005)。即，第二抗蚀剂1051形成在除了与后面工序中形成的源电极1063及漏电极1064对应的部分以及栅极配线焊盘1250的上方的层间绝缘膜1050上。栅极配线1024及栅电极1023的上表面被栅极绝缘膜1030覆盖，且侧面被层间绝缘膜1050覆盖，由此而被绝缘。
接下来，使用第二抗蚀剂1051及蚀刻气体(CHF(CF4、CHF3气体等))，对与源电极1063及漏电极1064对应的部分的层间绝缘膜1050、以及栅极配线焊盘1250的上方栅极绝缘膜1030及层间绝缘膜1050进行蚀刻，并形成源电极1063及漏电极1064用的一对开口部1631、1641，以及栅极配线焊盘1025用的开口部1251(步骤S 1006)。此时，因为CHF中的n型氧化物半导体层1040的蚀刻速度极为缓慢，因此n型氧化物半导体层1040不会受到损害。此外，沟道部1044被形成在沟道部1044上的由层间绝缘膜1050构成的沟道保护层1500保护，因此能够使TFT基板1001的工作稳定性提高。
下面，如果将第二抗蚀剂1051灰化，则如图(c)所示，层间绝缘膜1050、n型氧化物半导体层1040及金属层1020露出在玻璃基板1010的上方(参照图5)。n型氧化物半导体层1040经由开口部1631、1641露出，金属层1020经由开口部1251露出。如图4(c)所示，栅电极1023、沟道部1044及开口部1631、1641表示图5中的C-C剖面。此外，栅极配线焊盘1250及开口部1251表示D-D剖面。
而且，开口部1631、1641、1251的形状和大小没有特别限定。
然而，当使用第二抗蚀剂1051及蚀刻气体(CHF(CF4、CHF3气体等))，对栅极配线焊盘1250的上方的栅极绝缘膜1030及层间绝缘膜1050进行蚀刻时，有时栅极配线焊盘1250露出的金属层1020受到损害。在此种情况下，在金属层1020上也可设置金属层保护用氧化物导电体层(未图示)作为导电性保护膜。由此，能够降低由于蚀刻气体(CHF(CF4、CHF3气体等))造成对金属层1020的损害，此外，能够防止金属层1020的腐蚀，并且能够提高耐久性。由此，TFT基板1001的工作稳定性提高，且使用TFT基板1001的液晶显示装置或电场发光装置等(未图示)也稳定地工作。
作为上述金属层保护用氧化物导电体层(适当地，简称为导电性保护膜)，例如，可以使用由氧化铟-氧化锌构成的透明导电膜。在该情况下，导电性保护膜只要是能够利用Al薄膜层的蚀刻液即混酸(通常也称为PAN)能够同时蚀刻的导电性的金属氧化物即可，并不限定于上述氧化铟-氧化锌。即，作为氧化铟-氧化锌的组成，只要是利用PAN能够与Al同时蚀刻即能够使用，但In/(In+Zn)＝约0.5～0.95(重量比)，优选约0.7～0.9(重量比)。其理由是，若不足约0.5(重量比)，则有时导电性的金属氧化物自身的耐久性低，如果超过约0.95(重量比)，则有时难以与Al同时蚀刻的缘故。此外，在与Al同时蚀刻的情况下，期望导电性的金属氧化物为非晶体。其理由是，在结晶化了的膜的情况下，有时与Al同时蚀刻变得困难。
此外，这些导电性保护膜的厚度只要是约10～200nm即可。优选约15～150nm，更优选约20～100nm。其理由是，若不足约10nm，则存在作为保护膜的效果小的情况，若超过200nm，则在经济上不利的缘故。
进而，作为金属层保护用氧化物导电体层通常使用与氧化物透明导电体层1060相同的材料。如此，能够降低使用的材料的种类，并能够得到适合的期望的TFT基板1001。金属层保护用氧化物导电体层的材料基于蚀刻特性或保护膜特性等来选择。
而且，金属层保护用氧化物导电体层并不限定于形成在作为栅电极/配线用薄膜的金属层1020的上部的情况。例如，在辅助导电层1080由金属层构成的情况下，也可形成在辅助导电层1080的上部。
此外，在Al薄膜层与导电性保护膜之间，接触阻抗大的情况下，在Al薄膜层与导电性保护膜之间只要形成Mo、Ti、Cr等的金属薄膜即可。在本实施方式中形成有Mo薄膜层，特别是如果为Mo，则因为能够利用与Al薄膜层或导电性保护膜相同的PAN来蚀刻，所以能够不增加工序地进行加工，故而合适。上述Mo、Ti、Cr等金属薄膜的厚度只要是约10～200nm即可。优选约15～100nm，更优选约20～50nm。其理由是，若不足约10nm，则存在作为降低接触阻抗的效果小的情况，若超过200nm，则在经济上不利的缘故。
下面，如图1所示，在形成有开口部1631、1641、1251的玻璃基板1010的上方依次层叠作为第二氧化物层的氧化物透明导电体层1060及第三抗蚀剂1061，并使用第二掩模1062而将第三抗蚀剂1061形成为规定的形状(步骤S1007)。
而且，在本实施方式中，作为第二氧化物层，使用氧化物透明导电体层1060，但并不限定于此。例如，也可使用半透明或非透明的氧化物导电体层。
下面，对使用了第三掩模1062的处理，参照附图进行说明。
(使用了第三掩模的处理)
图6是用于说明本发明的第一实施方式涉及的TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)的溅射靶，在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上，将膜厚约120nm的氧化物透明导电体层1060成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。在该条件下，氧化物透明导电体层1060作为非晶体膜得到。而且，非晶体的氧化铟-氧化锌薄膜能够利用草酸水溶液蚀刻，但对混酸显示出耐性而不被蚀刻。此外，在约300℃以下的热处理中而不会结晶化。由此，根据需要能够控制选择蚀刻性。
氧化物透明导电体层1060并不限定于由上述的氧化铟-氧化锌构成的氧化物导电体层。例如，也可是由氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等构成的氧化物导电体层，或者在氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等中添加有镧(ランタノイド)元素的氧化物导电体层。
此外，在本实施方式中，利用氧化物透明导电体层1060来形成像素电极1067。从而，氧化物透明导电体层1060的导电性优良。
此外，氧化物透明导电体层1060需要透明性，因此形成为能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。上述氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等构成的氧化物导电体层，或者在氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等中添加有镧(ランタノイド)元素的氧化物导电体层的能隙都在约3.2eV以上，因此适合使用。
下面，如该图(a)所示，在氧化物透明导电体层1060上涂敷第三抗蚀剂1061，使用第三掩模1062而将第三抗蚀剂1061形成为规定的形状(步骤S1007)。即，第三抗蚀剂1061形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、像素电极1067及栅极配线焊盘1025的形状(参照该图(b))。而且，在本实施方式中，形成为像素电极1067及源电极1063经由源极配线1065而连接的结构，但也可形成为像素电极1067和漏电极经由漏极配线连接的结构。
接下来，如该图(b)所示，作为第四蚀刻，使用第三抗蚀剂1061及草酸水溶液，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008)。
如此，因为在层间绝缘膜1050的一对开口部1631、1641分别形成由氧化物透明导电体层1060构成的源电极1063及漏电极1064，因此源电极1063及漏电极1064形成为被沟道保护层1500及沟道部1044确实地隔开的构造。即，确实且容易地制造沟道保护层1500、沟道部1044、源电极1063及漏电极1064，所以改善成品率，并且能够实现制造原价的成本降低。将此种构造的TFT基板1001称为VIA孔沟道型TFT基板。
此外，由氧化物透明导电体层1060构成的漏电极1064、源电极1063、源极配线1065、像素电极1067及漏极配线1066通过第四蚀刻有效地形成。即，能够消减制造时使用的掩模数，并消减制造工序，由此生产效率提高，并能够实现制造原价的成本降低。
进而，漏电极1064、源电极1063、源极配线1065、像素电极1067及漏极配线1066由氧化物透明导电体层1060构成，由此光的透过量增大，所以能够提供亮度优良的显示装置。
接下来，若将第三抗蚀剂1061灰化，则由氧化物透明导电体层1060构成的漏电极1064、源电极1063、源极配线1065、像素电极1067及漏极配线1066以及栅极配线焊盘1025露出。如图6(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065及像素电极1067表示图7中的E-E剖面。此外，漏极配线1066表示F-F剖面。此外，栅极配线焊盘1025表示G-G剖面。
如此，根据本实施方式的TFT基板1001的制造方法，使用三片掩模1044、1052、1062，在活性半导体层上能够制造使用了氧化物半导体层(n型氧化物半导体层1040)的VIA孔沟道型TFT基板1001。此外，因为消减了制造工序，所以能够实现制造成本的降低。此外，因为沟道部1044被沟道保护层1500保护，所以能够在长时期内稳定地工作。此外，n型氧化物半导体层1040仅在规定的位置(与沟道部1044、源电极1063及漏电极1064对应的规定的位置)形成，所以能够排除栅极配线1024之间发生干涉(相互干扰)的担心。
而且，在本实施方式中，在玻璃基板1010上层叠金属层1020、栅极绝缘膜1030、n型氧化物半导体层1040以及第一抗蚀剂1041，进而层叠层间绝缘膜1050及第二抗蚀剂1051，进而层叠氧化物透明导电体层1060及第三抗蚀剂1061。但是并不限定于此。例如，在各层间也可经由其他的层而层叠。其他的层例如不对本实施方式的功能或效果带来损害的层或辅助其他的功能或效果的层。此与后述的实施方式也相同。
[TFT基板的制造方法中的第二实施方式]
图8表示用于说明本发明的第二实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求25对应。
该图所示的本实施方式涉及的TFT基板1001a的制造方法代替上述的第一实施方式的步骤S1007及步骤S1008，层叠氧化物透明导电体层1060、保护用绝缘膜1070及第三抗蚀剂1071，并利用第三半色调掩模1072来形成第三抗蚀剂1071(步骤S1007a)。此外，使用第三抗蚀剂1071，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。此外，再形成第三抗蚀剂1071(步骤S1009a)。进而，使用再形成的第三抗蚀剂1071，使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a)。即，上述这些点与第一实施方式不同。
因而，其他的工序与第一实施方式大致相同。此外，对于同样的工序，在图中标注与第一实施方式相同的标记，并省略详细的说明。
图8所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图8所示，层叠氧化物透明导电体层1060、保护用绝缘膜1070及第三抗蚀剂1071，并利用第三半色调掩模1072及半色调曝光，将第三抗蚀剂1071形成为规定的形状(步骤S1007a)。
接下来，对于使用第三半色调掩模1072的处理，参照附图进行说明。
(使用第三掩模的处理)
图9是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，与第一实施方式相同，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)的溅射靶，在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。
接下来，利用辉光放电CVD(化学蒸镀)法，在氧化物透明导电体层1060上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜1070上涂敷第三抗蚀剂1071，并通过第三半色调掩模1072及半色调曝光，将第三抗蚀剂1071形成为规定的形状(步骤S1007a)。即，第三抗蚀剂1071形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、像素电极1067及栅极配线焊盘1025的形状。此外，第三抗蚀剂1071利用半色调掩模部1721，形成为覆盖像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1071及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，进而，通过第三抗蚀剂1071及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。
图10是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂1071灰化，将第三抗蚀剂1071再形成为像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状(步骤S1009a)。
接下来，如该图(b)所示，作为第五蚀刻，使用再形成的第三抗蚀剂1071及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a)。接下来，若将再形成后的第三抗蚀剂1071灰化，则如图11所示，在玻璃基板1010上，层叠在漏电极1064、源电极1063、源极配线1065及漏极配线1066上的保护用绝缘膜1070露出。如图10(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065及像素电极1067表示图11中的H-H剖面。此外，漏极配线焊盘1068表示I-I剖面。此外，栅极配线焊盘1025表示J-J剖面。
如此，根据本实施方式的TFT基板1001a的制造方法，具有与第一实施方式大致同样的效果，并且，由保护用绝缘膜1070覆盖源电极1063、漏电极1064、源极配线1065及漏极配线1066的上部，由此能够使TFT的工作稳定性提高。
而且，在本实施方式中，源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部露出，但也可由保护用绝缘膜1070覆盖他们的侧部。
接下来，对由保护用绝缘膜1070也覆盖源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部的制造方法，参照附图进行说明。
[TFT基板的制造方法中的第二实施方式的应用例]
图12是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的概略流程图。而且，本应用例的制造方法与权利要求26相对应。
该图所示的本应用例涉及的TFT基板1001a’的制造方法代替上述的第二实施方式的步骤S1007a、1008a、1009a、1010a，层叠氧化物透明导电体层1060及第三抗蚀剂1061a’，并利用第三掩模1062a’，形成第三抗蚀剂1061a’(步骤S1007a’)。此外，使用第三抗蚀剂1061a’而形成漏电极1064、源电极1063、源极配线1065、像素电极1067及漏极配线1066及栅极配线焊盘1025(步骤S1008a’)。此外，层叠保护用绝缘膜1070及第四抗蚀剂1071a’(步骤S1009a’)。进而使用第四抗蚀剂1071a’，使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a’)。这些方面与上述第二实施方式不同。
因而，其他的工序与第二实施方式大致相同。此外，对于同样的工序，在图中标注与第二实施方式相同的标记，并省略详细的说明。
图12所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图12所示，层叠氧化物透明导电体层1060及第三抗蚀剂1061a’，并使用第三掩模1062a’，将第三抗蚀剂1061a’形成为规定的形状(步骤S1007a’)。
接下来，对于使用第三掩模1062a’的处理，参照附图进行说明。
(使用第三掩模的处理)
图13是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/剥离第三抗蚀剂后的剖面图。
在该图(a)中，首先，与第二实施方式相同，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)的溅射靶，在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。
接下来，在氧化物透明导电体层1060上涂敷第三抗蚀剂1061a’，并通过第三掩模1062a’，将第三抗蚀剂1061a’形成为规定的形状(步骤S1007a’)。即，第三抗蚀剂1061a’形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、像素电极1067及栅极配线焊盘1025的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1061a’及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a’)。
接下来，如图12所示，层叠保护用绝缘膜1070及第四抗蚀剂1071a’，并使用第四掩模1072a’，将第四抗蚀剂1071a’形成为规定的形状(步骤S1009a’)。
接下来，对使用第四掩模1072a’的处理，参照附图进行说明。
(使用第四掩模的处理)
图14是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜1050及氧化物透明导电体层1060上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜1070上涂敷第四抗蚀剂1071a’，并使用第四掩模1072a’，将第四抗蚀剂1071a’形成为规定的形状(步骤S1009a’)。即，第四抗蚀剂1071a’形成为像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状(步骤S1009a’)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用第四抗蚀剂1071a’及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a’)。接下来，若将第四抗蚀剂1071a’灰化，则如图15所示，在玻璃基板1010上，保护用绝缘膜1070露出。如图14(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065及像素电极1067表示图15中的H’-H’剖面。此外，漏极配线焊盘1068表示I’-I’剖面。此外，栅极配线焊盘1025表示J’-J’剖面。
如此，根据本应用例的TFT基板1001a’的制造方法，具有与第二实施方式大致同样的效果，进而，由保护用绝缘膜1070覆盖，以不使源电极1063、漏电极1064、源极配线1065及漏极配线1066露出。此外，TFT基板1001a’具备保护用绝缘膜1070。即，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板1001a’。
[TFT基板的制造方法中的第三实施方式]
图16表示用于说明本发明的第三实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求27对应。
该图所示的本实施方式涉及的TFT基板1001b的制造方法代替上述的第二实施方式的步骤S1007a，层叠氧化物透明导电体层1060、辅助导电层1080、保护用绝缘膜1070及第三抗蚀剂1071，并利用第三半色调掩模1072来形成第三抗蚀剂1071(步骤S1007b)。上述这些点与第二实施方式不同。
因而，其他的工序与第二实施方式大致相同。此外，对于同样的工序，在图中标注与第二实施方式相同的标记，并省略详细的说明。
图16所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图16所示，层叠氧化物透明导电体层1060、辅助导电层1080、保护用绝缘膜1070及第三抗蚀剂1071，并利用第三半色调掩模1072及半色调曝光，将第三抗蚀剂1071形成为规定的形状(步骤S1007b)。
接下来，对于使用第三半色调掩模1072的处理，参照附图进行说明。
(使用第三掩模的处理)
图17是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/辅助导电层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，与第二实施方式大致相同，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)的溅射靶，在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。此时的条件为，氧∶氩比约为99∶1Vol.％，且基板温度约为150℃。
由该氧化铟-氧化锌-氧化锡构成的氧化物透明导电体层1060是非晶体，且溶解于草酸水溶液，但不溶解于混酸，因此是有用的。
在此，可以将氧化锡的含有量设为约10～40重量％，氧化锌约为10～40重量％，其余为氧化铟。其理由是，若氧化锡、氧化锌都不足约10重量％，则丧失对于混酸的耐性而溶解。此外，若氧化锡超过约40重量％，则变得不溶解于草酸水溶液，比阻抗变大。进而，若氧化锌超过约40重量％，则丧失对于混酸的耐性的缘故。例外，氧化锡、氧化锌的比适宜选择即可。
此外，氧化物透明导电体层1060并不限定于氧化铟-氧化锌-氧化锡系的氧化物透明导电体层。只要能够由草酸水溶液蚀刻，且不溶解于混酸的氧化物透明导电体层即可使用。在此情况下，在非晶体的状态下，即使溶解于草酸水溶液或混酸的情况，只要通过加热等而带来结晶化等的膜质变化，从而不溶于混酸即可使用。
作为此种氧化物透明导电体层可以举出：在氧化铟中含有氧化锡、氧化锗、氧化锆、氧化钨、氧化钼、氧化铈等镧系元素的氧化物透明导电体层。其中，氧化铟和氧化锡、氧化铟和氧化钨、氧化铟和氧化铈等的氧化镧系元素的组合适合使用。作为添加的金属的量，相对于氧化铟约为1～20wt％，优选约3～15wt％。其理由是，若不足约1wt％，则在成膜时结晶化，变得不溶解于草酸水溶液，或比阻抗变大，存在不适合用于氧化物透明导电体层的情况。此外，若超过约20wt％，则在利用加热而使结晶化等的膜质变化的情况下，产生不发生膜质变化，溶解于混酸，且难以形成像素电极等的问题的缘故。
此外，包含氧化铟-氧化锡-氧化钐等镧元素的氧化物透明导电体层在室温成膜后为非晶体，溶解于草酸水溶液或混酸，但通过加热等结晶化后，能够变得不溶于草酸水溶液或混酸，适合使用。
接下来，在氧化物透明导电体层1060上形成辅助导电层1080。首先，使用高频溅射法，在氧化物透明导电体层1060上层叠Mo至膜厚约50nm。接下来，使用高频溅射法，层叠Al至膜厚约250nm。即，辅助导电层1080虽然未图示，但由Mo薄膜层和Al薄膜层构成，首先，使用Mo溅射靶，并利用高频溅射法在氩100％的条件下形成Mo薄膜层。然后，使用Al溅射靶，并利用高频溅射法在氩100％的条件下形成Al薄膜层。
而且，代替上述的Mo，能够使用Ti、Cr等。此外，Al可以是纯Al(纯度约100％的Al)，但也可添加Nd(钕)、Ce(铈)、Mo、W(钨)、Nb(铌)等金属。另外，Ce、W、Nb等适于抑制与氧化物透明导电体层1060的电池反应。添加量可以适宜地选择，但优选约0.1～2wt％。此外，Al与氧化物透明导电体层1060的接触阻抗小到可以忽略的情况下，不需要将Mo等金属用于中间层。
此外，在本实施方式中，作为辅助导电层1080使用了Mo薄膜层及Al薄膜层，但并不限定于此，作为辅助导电层1080也可使用例如由氧化铟-氧化锡(In2O3∶SnO＝约90∶10wt％)等构成的氧化物透明导电体层。
接下来，利用辉光放电CVD(化学蒸镀)法等，在辅助导电层1080上堆积氮化硅(SiNx)膜即保护用绝缘膜1070至膜厚约200nm。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜1070上涂敷第三抗蚀剂1071，并通过第三半色调掩模1072及半色调曝光，将第三抗蚀剂1071形成为规定的形状(步骤S1007b)。即，第三抗蚀剂1071形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、像素电极1067及栅极配线焊盘1025，且利用半色调掩模部1721，形成为覆盖像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1071及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，然后，使用第三抗蚀剂1071及蚀刻液(混酸)，对露出的辅助导电层1080进行蚀刻，进而，利用第三抗蚀剂1071及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。
图18是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂1071灰化，将第三抗蚀剂1071再形成为像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状(步骤S1009a)。
接下来，如该图(b)所示，作为第五蚀刻，使用再形成的第三抗蚀剂1071及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，然后，使用再形成的第三抗蚀剂1071及蚀刻液(混酸)，对露出的辅助导电层1080进行蚀刻，并使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a)。接下来，若将再形成后的第三抗蚀剂1071灰化，则如图19所示，层叠在漏电极1064、源电极1063、源极配线1065及漏极配线1066的上部的保护用绝缘膜1070露出在玻璃基板1010上。如图18(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065及像素电极1067表示图19中的K-K剖面。此外，漏极配线焊盘1068表示L-L剖面。此外，栅极配线焊盘1025表示M-M剖面。
如此，根据本实施方式的TFT基板1001b的制造方法，具有与第二实施方式大致同样的效果，并且，辅助导电层1080形成在源电极1063、漏电极1064、源极配线1065及漏极配线1066的上部。由此，能够降低源电极1063、漏电极1064、源极配线1065及漏极配线1066的电阻。因此，能够提高可靠性，并能够抑制能量效率的降低。
而且，在本实施方式中，源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部露出，但也可由保护用绝缘膜1070覆盖他们的侧部。
接下来，对由保护用绝缘膜1070也覆盖源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部的制造方法，参照附图进行说明。
[TFT基板的制造方法中的第三实施方式的应用例]
图20是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的概略流程图。而且，本应用例的制造方法与权利要求28相对应。
该图所示的本应用例涉及的TFT基板1001b’的制造方法代替上述的第二实施方式的应用例的步骤S1007a’，层叠氧化物透明导电体层1060、辅助导电层1080及第三抗蚀剂1081b’(步骤S1007b’)。这些方面与上述第二实施方式不同。
因而，其他的工序与第二实施方式的应用例大致相同。此外，对于同样的工序，在图中标注与第二实施方式的应用例相同的标记，并省略详细的说明。
图20所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图20所示，层叠氧化物透明导电体层1060、辅助导电层1080及第三抗蚀剂1081b’，并使用第三掩模1082b’，将第三抗蚀剂1081b’形成为规定的形状(步骤S1007b’)。
接下来，对于使用第三掩模1082b’的处理，参照附图进行说明。
(使用第三掩模的处理)
图21是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/辅助导电层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/剥离第三抗蚀剂后的剖面图。
在该图(a)中，首先，与第三实施方式大致相同，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)的溅射靶，在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。此时的条件为，氧∶氩比约为99∶1Vol.％，且基板温度约为150℃。
接下来，在氧化物透明导电体层1060上形成辅助导电层1080。即，首先使用高频溅射法，将MO层叠至膜厚约50nm。接下来，使用高频溅射法，将Al层叠至膜厚约250nm。
接下来，在辅助导电层1080上涂敷第三抗蚀剂1081b’，并通过第三掩模1082b’，将第三抗蚀剂1081b’形成为规定的形状(步骤S1007b’)。即，第三抗蚀剂1081b’形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、像素电极1067及栅极配线焊盘1025的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，通过第三抗蚀剂1081b’及蚀刻液(混酸)，对辅助导电层1080及氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a’)。
接下来，如图20所示，层叠保护用绝缘膜1070及第四抗蚀剂1071a’，并使用第四掩模1072a’，将第四抗蚀剂1071a’形成为规定的形状(步骤S1009a’)。
接下来，对使用第四掩模1072a’的处理，参照附图进行说明。
(使用第四掩模的处理)
图22是用于说明本发明的第三实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，与第二实施方式的应用例相同，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜1050及辅助导电层1080上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜1070上涂敷第四抗蚀剂1071a’，并使用第四掩模1072a’，将第四抗蚀剂1071a’形成为规定的形状(步骤S1009a’)。即，第四抗蚀剂1071a’形成为像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状(步骤S1009a’)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用第四抗蚀剂1071a’及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，然后，使用第四抗蚀剂1071a’及蚀刻液(混酸)，对露出的辅助导电层1080进行蚀刻，使像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1010a’)。接下来，若将第四抗蚀剂1071a’灰化，则如图23所示，在玻璃基板1010上，保护用绝缘膜1070露出。如图22(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065及像素电极1067表示图23中的K’-K’剖面。此外，漏极配线焊盘1068表示L’-L’剖面。此外，栅极配线焊盘1025表示M’-M’剖面。
如此，根据本应用例的TFT基板1001b’的制造方法，具有与第三实施方式大致同样的效果，进而，由保护用绝缘膜1070覆盖，以不使源电极1063、漏电极1064、源极配线1065及漏极配线1066露出。此外，TFT基板1001b’具备保护用绝缘膜1070。即，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板1001b’。
[TFT基板的制造方法中的第四实施方式]
图24表示用于说明本发明的第四实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求29对应。
该图所示的本实施方式涉及的TFT基板1001c的制造方法代替上述的第三实施方式的步骤S1007b，层叠氧化物透明导电体层1060、反射金属层1090及第三抗蚀剂1091，并利用第三半色调掩模1092来形成第三抗蚀剂1091(步骤S1007c)。此外，代替第三实施方式的步骤S1010a，使用再形成的第三抗蚀剂1091，使像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025露出，并且形成反射金属部1094(步骤S1010c)。上述这些点与第三实施方式不同。
因而，其他的工序与第三实施方式大致相同。此外，对于同样的工序，在图中标注与第三实施方式相同的标记，并省略详细的说明。
图24所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图24所示，层叠氧化物透明导电体层1060、反射金属层1090及第三抗蚀剂1091，并利用第三半色调掩模1092及半色调曝光，将第三抗蚀剂1091形成为规定的形状(步骤S1007c)。
接下来，对于使用第三半色调掩模1092的处理，参照附图进行说明。
(使用第三掩模的处理)
图25是用于说明本发明的第四实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)的溅射靶，利用溅射法在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。另外，由氧化铟-氧化锡-氧化锌构成的氧化导电体层如上所述是非晶体，且溶解于草酸水溶液，但不溶解于混酸。由此，上述氧化物导电体层是有用的。
接下来，在氧化物透明导电体层1060上形成反射金属层1090。首先，使用高频溅射法，在氧化物透明导电体层1060上层叠Mo至膜厚约50nm。接下来，使用高频溅射法，层叠Al至膜厚约250nm。即，反射金属层1090虽然未图示，但由Mo薄膜层和Al薄膜层构成，首先，使用Mo溅射靶，并利用高频溅射法在氩100％的条件下形成Mo薄膜层。然后，使用Al溅射靶，并利用高频溅射法在氩100％的条件下形成Al薄膜层。在此，作为Mo以外的金属，能够使用Ti、Cr等。而且，作为反射金属层1090，可以使用Ag、Au等金属薄膜，或也可以使用包含Al、Ag、Au的至少一种的合金薄膜。此外，Al与氧化物透明导电体层1060的接触阻抗小到可以忽略的情况下，不需要将Mo等金属用于中间层。
下面，如该图(a)所示，在反射金属层1090上涂敷第三抗蚀剂1091，并通过第三半色调掩模1092及半色调曝光，将第三抗蚀剂1091形成为规定的形状(步骤S1007c)。即，第三抗蚀剂1091形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、反射金属部1094、像素电极1067及栅极配线焊盘1025的形状。此外，第三抗蚀剂1091利用半色调掩模部1921形成为，将除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025覆盖的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1091及蚀刻液(混酸)，对露出的反射金属层1090进行蚀刻，然后，通过第三抗蚀剂1091及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。
图26是用于说明本发明的第四实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂1091灰化，将第三抗蚀剂1091再形成为除了反射金属部1094的像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025的上方的反射金属层1090露出的形状(步骤S1009a)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用再形成的第三抗蚀剂1091及蚀刻液(混酸)，对露出的反射金属层1090进行选择蚀刻，使除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025露出，并且形成由反射金属层1090构成的反射金属部1094(步骤S1010c)。接下来，若将再形成后的第三抗蚀剂1091灰化，则如图27所示，在玻璃基板1010上，层叠在漏电极1064、源电极1063、源极配线1065及漏极配线1066上的反射金属层1090以及反射金属部1094露出。如图26(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065、反射金属部1094及像素电极1067表示图27中的N-N剖面。此外，漏极配线焊盘1068表示O-O剖面。此外，栅极配线焊盘1025表示P-P剖面。
如此，根据本实施方式的TFT基板1001c的制造方法，具有与第一实施方式大致同样的效果，并且，能够制造VIA孔沟道型的半反射型的TFT基板。此外，在源电极1063、漏电极1064、源极配线1065及漏极配线1066的上部形成有反射金属层1090，所以能够降低源电极1063、漏电极1064、源极配线1065及漏极配线1066的电阻，且能够提高可靠性，并能够抑制能量效率的降低。
而且，在本实施方式中，除了反射金属部1094的像素电极1067的部分由氧化物透明导电体层1060构成，在经由该部分使光透过的情况下，能够将TFT基板1001c作为半透过型的TFT基板使用。
另外，在本实施方式中，在步骤S1007中，层叠氧化物透明导电体层1060、反射金属层1090及第三抗蚀剂1091，并利用第三半色调掩模1092及半色调曝光将第三抗蚀剂1091形成为规定的形状。但是并不限定于此。例如，代替步骤S1007c，也可层叠氧化物透明导电体层1060、反射金属层1090、金属层保护用氧化物导电体层1095(参照图36(a))及第三抗蚀剂1091，并利用第三半色调掩模1092及半色调曝光将第三抗蚀剂1091形成为规定的形状。即，在反射金属层1090上，使用由氧化铟-氧化锌(IZO∶In2O3∶ZnO∶SnO2＝约90∶10wt％)构成的溅射靶，形成膜厚约50nm的金属层保护用氧化物导电体层1095。在此，IZO膜可通过混酸来蚀刻，且能够与反射金属层1090一起蚀刻。因而，能够制造在反射金属层1090的上部形成有金属层保护用氧化物导电体层1095的TFT基板。根据此种第四实施方式的应用例(未图示)，反射金属层1090由金属层保护用氧化物导电体层1095保护，因此能够防止反射金属层1090的变色等，并能够防止反射金属层1090的反射率降低等不良情况。
[TFT基板的制造方法中的第五实施方式]
图28表示用于说明本发明的第五实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求30对应。
该图所示的本实施方式涉及的TFT基板1001d的制造方法代替上述的第四实施方式的步骤S1007c，层叠氧化物透明导电体层1060、反射金属层1090、保护用绝缘膜1070及第三抗蚀剂1091，并利用第三半色调掩模1072d来形成第三抗蚀剂1071d(步骤S1007d)。此外，代替第四实施方式的步骤S1010c，使用再形成的第三抗蚀剂1071d，使像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025露出，并且形成反射金属部1094(步骤S1010d)。上述这些点与第四实施方式不同。
因而，其他的工序与第四实施方式大致相同。此外，对于同样的工序，在图中标注与第四实施方式相同的标记，并省略详细的说明。
图28所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图28所示，层叠氧化物透明导电体层1060、反射金属层1090、保护用绝缘膜1070及第三抗蚀剂1071d，并利用第三半色调掩模1072d及半色调曝光，将第三抗蚀剂1071d形成为规定的形状(步骤S1007d)。
接下来，对于使用第三半色调掩模1072d的处理，参照附图进行说明。
(使用第三半色调掩模的处理)
图29是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，与第四实施方式同样地，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)的溅射靶，利用溅射法在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。接下来，在氧化物透明导电体层1060上形成反射金属层1090。即，首先使用高频溅射法，将Mo层叠至膜厚约50nm。接下来，使用高频溅射法，层叠Al至膜厚约250nm。然后，利用辉光放电CVD(化学蒸镀)法，在反射金属层1090上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜1070上涂敷第三抗蚀剂1071d，并通过第三半色调掩模1072d及半色调曝光，将第三抗蚀剂1071d形成为规定的形状(步骤S1007d)。即，第三抗蚀剂1071d形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、反射金属部1094、像素电极1067及栅极配线焊盘1025的形状。此外，第三抗蚀剂1071d利用半色调掩模部1721形成为，将除了反射金属部1094的像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025覆盖的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻。然后，使用第三抗蚀剂1071d及蚀刻液(混酸)，对露出的反射金属层1090进行蚀刻，进而，利用第三抗蚀剂1071d及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。
图30是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂1071d灰化，并将第三抗蚀剂1071d再形成为除了反射金属部1094的像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025的上方的反射金属层1090露出的形状(步骤S1009a)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用再形成的第三抗蚀剂1071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，接下来，使用再形成的第三抗蚀剂1071d及蚀刻液(混酸)，对露出的反射金属层1090进行选择蚀刻，使除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025露出，并且形成由反射金属层1090构成的反射金属部1094(步骤S1010d)。接下来，若将再形成后的第三抗蚀剂1071d灰化，则如图31所示，在玻璃基板1010上，层叠在漏电极1064、源电极1063、源极配线1065、反射金属部1094及漏极配线1066上的保护用绝缘膜1070露出。如图30(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065、反射金属部1094及像素电极1067表示图31中的Q-Q剖面。此外，漏极配线焊盘1068表示R-R剖面。此外，栅极配线焊盘1025表示S-S剖面。
如此，根据本实施方式的TFT基板1001d的制造方法，具有与第四实施方式大致同样的效果，进而，由保护用绝缘膜1070覆盖漏电极1064、源电极1063、源极配线1065及漏极配线1066的上部，由此能够使工作稳定性提高。
而且，在本实施方式中，源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部露出，但也可由保护用绝缘膜1070覆盖他们的侧部。
接下来，对由保护用绝缘膜1070也覆盖源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部的制造方法，参照附图进行说明。
[TFT基板的制造方法中的第五实施方式的应用例]
图32是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的应用例的概略流程图。而且，本应用例的制造方法与权利要求31相对应。
该图所示的本应用例涉及的TFT基板1001d’的制造方法在上述的第四实施方式的步骤S1010c后，接着层叠保护用绝缘膜1070及第四抗蚀剂1071d’，并利用第四掩模1072d’，将第四抗蚀剂1071d’形成为规定的形状(步骤S1011)。进而，使用第四抗蚀剂1071d’，使漏极配线焊盘1068、像素电极1067的一部分以及栅极配线焊盘1025露出(步骤S1012)。这些方面与上述第四实施方式不同。
因而，其他的工序与第四实施方式的应用例大致相同。此外，对于同样的工序，在图中标注与第四实施方式的应用例相同的标记，并省略详细的说明。
如图32所示，接着步骤S1010c，层叠保护用绝缘膜1070及第四抗蚀剂1071d’，并利用第四掩模1072d’，将第四抗蚀剂1071d’形成为规定的形状(步骤S1011)。
接下来，对于使用第四掩模1072d’的处理，参照附图进行说明。
(使用第四掩模的处理)
图33是用于说明本发明的第五实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第六蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜1050、反射金属层1090及氧化物透明导电体层1060上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜1070上涂敷第四抗蚀剂1071d’，并使用第四掩模1072d’，将第四抗蚀剂1071d’形成为规定的形状(步骤S1010)。即，第四抗蚀剂1071d’形成为像素电极1067的除了反射金属部1094的部分、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状。
接下来，如该图(b)所示，作为第六蚀刻，首先，使用第四抗蚀剂1071d’及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，使除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1012)。接下来，若将第四抗蚀剂1071d’灰化，则如图34所示，在玻璃基板1010上，保护用绝缘膜1070露出。如图33(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065、反射金属部1094及像素电极1067表示图34中的Q’-Q’剖面。此外，漏极配线焊盘1068表示R’-R’剖面。此外，栅极配线焊盘1025表示S’-S’剖面。
如此，根据本应用例的TFT基板1001d’的制造方法，具有与第四实施方式大致同样的效果，进而，由保护用绝缘膜1070覆盖，以不使源电极1063、漏电极1064、源极配线1065及漏极配线1066露出。由此，TFT基板1001d’具备保护用绝缘膜1070。因而，能够提供可以容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的TFT基板1001d’。
[TFT基板的制造方法中的第六实施方式]
图35表示用于说明本发明的第六实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求30+权利要求32对应。
该图所示的本实施方式涉及的TFT基板1001e的制造方法代替上述的第五实施方式的步骤S1007d，层叠氧化物透明导电体层1060、反射金属层1090、金属层保护用氧化物导电体层1095、保护用绝缘膜1070及第三抗蚀剂1071d，并利用第三半色调掩模1072d来形成第三抗蚀剂1071d(步骤S1007e)。上述这些点与第三实施方式不同。
因而，其他的工序与第五实施方式大致相同。此外，对于同样的工序，在图中标注与第五实施方式相同的标记，并省略详细的说明。
图35所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图35所示，层叠氧化物透明导电体层1060、反射金属层1090、金属层保护用氧化物导电体层1095、保护用绝缘膜1070及第三抗蚀剂1071d，并利用第三半色调掩模1072d及半色调曝光，将第三抗蚀剂1071d形成为规定的形状(步骤S1007e)。
接下来，对于使用第三半色调掩模1072d的处理，参照附图进行说明。
(使用第三掩模的处理)
图36是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，与第五实施方式相同，使用氧化铟-氧化锌-氧化锡(In2O3∶ZnO∶SnO2＝约60∶20∶20wt％)的溅射靶，利用溅射法在露出的层间绝缘膜1050、n型氧化物半导体层1040及金属层1020上将膜厚约120nm的氧化物透明导电体层1060成膜。接下来，在氧化物透明导电体层1060上形成反射金属层1090。即，首先使用高频溅射法，将Mo层叠至膜厚约50nm。接下来，使用高频溅射法，层叠Al至膜厚约250nm。
接下来，在反射金属层1090上，使用由氧化铟-氧化锌(IZO∶In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约50nm的金属层保护用氧化物导电体层1095。在此，IZO膜可由混酸蚀刻，且可与反射金属层1090一起蚀刻，也可在利用草酸系蚀刻液仅蚀刻IZO膜后，由混酸蚀刻反射金属层1090。
然后，利用辉光放电CVD(化学蒸镀)法，在金属层保护用氧化物导电体层1095上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜1070上涂敷第三抗蚀剂1071d，并通过第三半色调掩模1072d及半色调曝光，将第三抗蚀剂1071d形成为规定的形状(步骤S1007e)。即，第三抗蚀剂1071d形成为覆盖漏电极1064、源电极1063、源极配线1065、漏极配线1066、反射金属部1094、像素电极1067及栅极配线焊盘1025的形状。此外，第三抗蚀剂1071d利用半色调掩模部1721形成为，将除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025覆盖的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂1071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻。接下来，使用第三抗蚀剂1071d及蚀刻液(混酸)，对露出的金属层保护用氧化物导电体层1095及反射金属层1090进行蚀刻，进而，利用第三抗蚀剂1071d及蚀刻液(草酸水溶液)，对氧化物透明导电体层1060进行蚀刻，形成漏电极1064、源电极1063、源极配线1065、像素电极1067、漏极配线1066及栅极配线焊盘1025(步骤S1008a)。
图37是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂1071d灰化，并将第三抗蚀剂1071d再形成为除了反射金属部1094的像素电极1067的一部分、漏极配线焊盘1068及栅极配线焊盘1025的上方的反射金属层1090露出的形状(步骤S1009a)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用再形成的第三抗蚀剂1071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，接下来，使用再形成的第三抗蚀剂1071d及蚀刻液(混酸)，对露出的金属层保护用氧化物导电体层1095及反射金属层1090进行选择蚀刻，使除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025露出，并且形成由金属层保护用氧化物导电体层1095及反射金属层1090构成的反射金属部1094(步骤S1010d)。
接下来，若将再形成后的第三抗蚀剂1071d灰化，则如图38所示，在玻璃基板1010上，层叠在漏电极1064、源电极1063、源极配线1065、反射金属部1094及漏极配线1066上的保护用绝缘膜1070露出。如图37(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065、反射金属部1094及像素电极1067表示图38中的T-T剖面。此外，漏极配线焊盘1068表示U-U剖面。此外，栅极配线焊盘1025表示V-V剖面。
如此，根据本实施方式的TFT基板1001e的制造方法，具有与第五实施方式大致同样的效果，进而，由金属层保护用氧化物导电体层1095保护反射金属层1090，所以能够防止反射金属层1090的变色，由此能够防止反射金属层1090的反射率降低的不良情况。
而且，在本实施方式中，源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部露出，但也可由保护用绝缘膜1070覆盖他们的侧部。
接下来，对由保护用绝缘膜1070也覆盖源电极1063、漏电极1064、源极配线1065及漏极配线1066的侧部的制造方法，参照附图进行说明。
[TFT基板的制造方法中的第六实施方式的应用例]
图39是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的应用例的概略流程图。而且，本应用例的制造方法与权利要求31+权利要求32相对应。
该图所示的本应用例涉及的TFT基板1001e’的制造方法代替上述的第五实施方式的应用例的步骤S1007c，层叠氧化物透明导电体层1060、反射金属层1090、金属层保护用氧化物导电体层1095及第三抗蚀剂1091，并利用第三半色调掩模1092，将第三抗蚀剂1091形成为规定的形状(步骤S1007e’)。这些方面与上述第五实施方式的应用例不同。
因而，其他的工序与第五实施方式的应用例大致相同。此外，对于同样的工序，在图中标注与第五实施方式的应用例相同的标记，并省略详细的说明。
如图39所示，代替第五实施方式的应用例的步骤S1007c，层叠氧化物透明导电体层1060、反射金属层1090、金属层保护用氧化物导电体层1095及第三抗蚀剂1091，并利用第三半色调掩模1092，将第三抗蚀剂1091形成为规定的形状(步骤S1007e’)，进而，若进行步骤S1008a、1009a及1010c的处理，则与上述的第四实施方式的应用例相同，制造在反射金属层1090的上部形成有金属层保护用氧化物导电体层1095的TFT基板。
接下来，在上述步骤S1010c后，接着层叠保护用绝缘膜1070及第四抗蚀剂1071d’，并利用第四掩模1072d’，将第四抗蚀剂1071d’形成为规定的形状(步骤S1011)，进而使用第四抗蚀剂1071d’，使漏极配线1068、像素电极1067的一部分及栅极配线焊盘1025露出(步骤S1012)。
(使用第四掩模的处理)
图40是用于说明本发明的第六实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第六蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜1050、金属层保护用氧化物导电体层1095及氧化物透明导电体层1060上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜1070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜1070上涂敷第四抗蚀剂1071d’，并使用第四掩模1072d’，将第四抗蚀剂1071d’形成为规定的形状(步骤S1010)。即，第四抗蚀剂1071d’形成为除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025的上方的保护用绝缘膜1070露出的形状。
接下来，如该图(b)所示，作为第六蚀刻，首先，使用第四抗蚀剂1071d’及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜1070进行干蚀刻，使除了反射金属部1094的像素电极1067的部分、漏极配线焊盘1068及栅极配线焊盘1025露出(步骤S1012)。接下来，若将第四抗蚀剂1071d’灰化，则如图40所示，在玻璃基板1010上，保护用绝缘膜1070露出。如图40(b)所示，漏电极1064、栅电极1023、沟道部1044、源电极1063、源极配线1065、反射金属部1094及像素电极1067表示图41中的T’-T’剖面。此外，漏极配线焊盘1068表示U’-U’剖面。此外，栅极配线焊盘1025表示V’-V’剖面。
如此，根据本应用例的TFT基板1001e’的制造方法，具有与第五实施方式大致同样的效果，进而，由保护用绝缘膜1070覆盖，以不使源电极1063、漏电极1064、源极配线1065及漏极配线1066露出。由此，TFT基板1001e’具备保护用绝缘膜1070。因而，能够提供可以容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的TFT基板1001e’。
[TFT基板的第一实施方式]
此外，本发明作为TFT基板1001的发明有效。
第一实施方式涉及的TFT基板1001如图6(b)及图7所示，具备：玻璃基板1010、栅电极1023及栅极配线1024、n型氧化物半导体层1040、氧化物透明导电体层1060、沟道保护层1500。
栅电极1023及栅极配线1024形成在玻璃基板1010上，且上表面被栅极绝缘膜1030覆盖，并且侧面被层间绝缘膜1050覆盖，从而被绝缘。
作为氧化物层的n型氧化物半导体层1040形成在栅电极1023上的栅极绝缘膜1030上。
作为导电体层的氧化物透明导电体层1060在n型氧化物半导体层1040上由沟道部1044隔开而形成。
沟道保护层1500形成在n型氧化物半导体层1040的沟道部1044上，且保护沟道部1044。
该沟道保护层1500由形成有一对开口部1631、1641的层间绝缘膜1050构成，在开口部1631、1641上形成有由氧化物透明导电体层1060构成的源电极1063及漏电极1064。
如此，沟道部1044的n型氧化物半导体层1040的上部由沟道保护层1500保护，所以在长时期内稳定工作。此外，可靠且容易地制造沟道保护层1500、沟道部1044、漏电极1064及源电极1063，所以改善成品率，且能够实现制造成本的下降。
此外，TFT基板1001利用氧化物透明导电体层1060形成源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067。由此，氧化物透明导电体层1060起到作为源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067的作用。如上所述，有效地制造源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067。即，在制造时能够消减使用的掩模数，并消减制造工序，由此生产效率提高，并能够实现制造成本的降低。
进而，TFT基板1001将氧化物层作为n型氧化物半导体层1040，且将导电体层作为氧化物透明导电体层1060。由此，作为TFT的活性层使用氧化物半导体层。因而，电流流过稳定，对于利用电流控制工作的有机电场发光装置是有用的。
此外，TFT基板1001仅在与沟道部1044、源电极1063及漏电极1064对应的位置处形成n型氧化物半导体层1040，所以能够排除栅极配线1024之间发生干涉(相互干扰)的担心。
此外，本实施方式的栅电极1023及栅极配线1024作为金属层1020。如此，在TFT基板1001具备金属层1020的情况下，可以将保护金属层1020的金属层保护用氧化物导电体层(未图示)形成在金属层1020上。如此一来，在形成栅极配线焊盘1025用的开口部1251时，能够防止金属表面露出，且能够使连接可靠性提高。
此外，TFT基板1001的源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067由氧化物透明导电体层1060构成。由此，光的透过量增大，所以能够提供亮度优良的显示装置。
进而，n型氧化物半导体层1040及氧化物透明导电体层1060的能隙形成为约3.0eV以上，所以能够防止光导致的误操作。
如此，本实施方式的TFT基板1001的沟道部1044由沟道保护层1500来保护，因此，能够长时期稳定地工作。此外，n型氧化物半导体层1040仅在规定的位置(与沟道部1044、源电极1063及漏电极1064对应的位置)处形成，所以能够排除栅极配线1024之间发生干涉(相互干扰)的担心。
而且，在本实施方式中，在玻璃基板1010上层叠金属层1020、栅极绝缘膜1030及n型氧化物半导体层1040，进而，层叠层间绝缘膜1050及氧化物透明导电体层1060。但是，并不限定于此。例如，在各层间也可经由其他的层而层叠。其他的层例如为不损害本实施方式的功能和效果的层，或辅助其他的功能和效果的层。其与后述的实施方式相同。
[TFT基板的第二实施方式]
第二实施方式涉及的TFT基板1001b’如图22(b)及图23所示，在源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067上形成有辅助导电层1080。
此外，TFT基板1001b’的玻璃基板1010的上方被保护用绝缘膜1070覆盖，且保护用绝缘膜1070在与像素电极1067、漏极配线焊盘1068及栅极配线焊盘1025对应的位置具有开口部。
另外，其他的构造与TFT基板1001大致相同。
如此，本实施方式的TFT基板1001b’具有与第一实施方式的TFT基板1001大致同样的效果。此外，能够降低源极配线1065、漏极配线1066、源电极1063、漏电极1064及像素电极1067的电阻，因此使可靠性提高，并且能够抑制能量效率的降低。此外，TFT基板1001b’具备保护用绝缘膜1070。因而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构。
[TFT基板的第三实施方式]
第三实施方式的TFT基板1001e’如图40(b)及图41所示，像素电极1067的一部分被由反射金属层1090构成的反射金属部1094覆盖。可以将该反射金属层1090形成为由铝、银或金构成的薄膜、或者包含铝、银或金的合金层，如此，能够反射更多的光，并能够提高由反射光形成的亮度。
此外，TFT基板1001e’的反射金属层1090层叠在源极配线1065、漏极配线1066、源电极1063及漏电极1064上。因而，能够反射更多的光，并能够使反射光形成的亮度提高。进而，反射金属层1090作为辅助导电层1080起作用，所以能够降低各电极和配线的电阻。因而能够使可靠性提高，并能够抑制能量效率的降低。
进而，在TFT基板1001e’中，保护反射金属层1090的金属层保护用氧化物导电体层1095层叠在反射金属层1090的上部。如此一来，能够防止反射金属层1090的变色，并能够防止反射金属层1090的反射率降低的不良情况。此外，防止反射金属层1090的腐蚀，并使耐久性提高。
另外，其他的构造与第一实施方式的TFT基板1001大致相同。
如此，本实施方式的TFT基板1001e’具有与第一实施方式的TFT基板1001大致相同的效果，进而能够作为半反射型或半透过型的TFT基板来使用。
[TFT基板的制造方法中的第七实施方式]
图42表示用于说明本发明的第七实施方式涉及的TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求34对应。
在该图中，首先在玻璃基板2010上依次层叠作为栅电极/配线用薄膜的金属层2020及金属层保护用氧化物透明导电体层2026、栅极绝缘膜2030、作为氧化物层的n型氧化物半导体层2040以及第一抗蚀剂2041，并利用第一半色调掩模2042及半色调曝光，将第一抗蚀剂2041形成规定的形状(步骤S2001)。
接下来，对使用第一半色调掩模2042的处理，参照附图进行说明。
(使用了第一半色调掩模的处理)
图43是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第一半色调掩模的处理的概略图，(a)表示金属层成膜/金属层保护用氧化物透明导电体层成膜/栅极绝缘膜成膜/n型氧化物半导体层成膜/第一抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成后的剖面图，(c)表示第二蚀刻/剥离第一抗蚀剂后的剖面图。
在该图(a)中，首先准备透光性的玻璃基板2010。
而且，作为TFT基板2001的基材的板状部件并不限定于上述玻璃基板2010，例如树脂制的板状部件或片状部件也可。此外，上述板状部件并不限定于透光性的玻璃基板2010。例如，遮光性或半透明的玻璃基板也可。
接下来，在玻璃基板2010上，形成用于形成栅电极2023及栅极配线2024的金属层。首先，使用高频溅射法，将Al层叠至膜厚约250nm。接下来，使用高频溅射法，将Mo(钼)层叠至膜厚约50nm。即，金属层2020虽然未图示，但由Al薄膜层和Mo薄膜层构成，首先，使用Al溅射靶，并利用高频溅射法在氩100％的条件下形成Al薄膜层。此外，使用Mo溅射靶，并利用高频溅射法在氩100％的条件下形成Mo薄膜层。
接下来，在金属层2020上，使用由氧化铟-氧化锌(通常称为IZO。In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约100nm的金属层保护用氧化物透明导电体层2026。此时的条件为，氧∶氩比约为1∶99Vol.％，且基板温度约为150℃。在该条件下，金属薄膜保护用氧化物透明导电体层2026作为非晶体膜得到。如此，将IZO等的透明导电膜作为金属层保护用氧化物透明导电体层2026配置在栅极配线2024的表面。因而，为形成栅极配线焊盘2025，在栅极绝缘膜2030形成开口部2251时，栅极配线2024所使用的金属表面不露出。由此，能够防止金属层2020的腐蚀，并提高耐久性，形成可靠性高的连接。从而，TFT基板2001的工作可靠性提高，使用了TFT基板2001的液晶显示装置或电场发光装置等(未图示)也稳定地共作。此外，作为栅极绝缘膜2030，使用SiNX、SiONX、SiO2等绝缘物，并利用使用了CHF(CF4、CHF3等)的反应性离子蚀刻法，在栅极绝缘膜2030形成开口部2251的情况下，IZO等透明导电膜也成为金属层(Al/Mo层)2020的保护膜，能够降低CHF对金属层2020的破坏。
上述金属层保护用氧化物导电体层2026只要是能够利用Al薄膜层的蚀刻液即混酸(通常也称为PAN)能够同时蚀刻的导电性的金属氧化物即可，并不限定于上述氧化铟-氧化锌。即，作为氧化铟-氧化锌的组成，只要是利用PAN能够与Al同时蚀刻的组合即能够使用，但In/(In+Zn)＝约0.5～0.95(重量比)，优选约0.7～0.9(重量比)。其理由是，若不足约0.5(重量比)，则有时导电性的金属氧化物自身的耐久性低，如果超过约0.95(重量比)，则有时难以与Al同时蚀刻的缘故。此外，在与Al同时蚀刻的情况下，期望导电性的金属氧化物为非晶体。其理由是，在结晶化了的膜的情况下，有时与Al同时蚀刻变得困难。
此外，金属层保护用氧化物导电体层2026的厚度只要是约10～200nm即可。优选约15～150nm，更优选约20～100nm。其理由是，若不足约10nm，则存在作为保护膜的效果小的情况，若超过200nm，则在经济上不利的缘故。
作为代替IZO的材料可以使用在ITO中含有镧系元素的材料或添加有Mo、W等高熔点金属氧化物的材料。添加量相对于所有金属元素约30原子％以下，优选约1～20原子％。其理由是，若超过约30原子％，则存在由草酸水溶液或混酸进行的蚀刻速度降低的情况的缘故。此外，膜厚约20nm～500nm，优选约30nm～300nm。其理由是，若不足约20nm，则形成针孔，存在不能作为保护膜起作用的情况，若超过500nm，则成膜或蚀刻需要时间，经济上的损失增大的缘故。
令外，Al上的Mo以降低与金属层保护用氧化物透明导电体层2026的接触阻抗为目的而使用，在接触阻抗低到可以忽略的程度的情况下，也可不形成Mo层。此外，代替上述的Mo，能够使用Ti(钛)、Cr(铬)等。此外，作为栅极配线2024也能够使用Ag(银)、Cu(铜)等金属薄膜或合金薄膜。在本实施方式中，形成Mo薄膜层，特别地，若为Mo，则能过与Al薄膜层或金属层保护用氧化物透明导电体层2026同样由PAN蚀刻，能够不增加工序地进行加工，故而适合。上述Mo、Ti、Cr等的金属薄膜的厚度只要约10～200nm即可。优选约15～100nm，更优选约20～50nm。其理由是，若不足约10nm，则存在降低接触阻抗的效果小的情况，若超过约200nm，则经济上不利。
此外，Al可以是纯Al(纯度约100％的Al)，但也可添加Nd(钕)、Ce(铈)、Mo、W(钨)、Nb(铌)等金属。另外，Ce、W、Nb等例如适于抑制与氧化物透明导电体层2060的电池反应。添加量可以适宜地选择，但优选约0.1～2wt％。
此外，在本实施方式中，作为栅电极/配线用薄膜使用了金属层2020及金属层保护用氧化物透明导电体层2026。但并不限定于此，作为栅电极/配线用薄膜也可使用例如由氧化铟-氧化锡(In2O3∶SnO＝约90∶10wt％)等构成的氧化物透明导电体层。
进而，作为金属层保护用氧化物透明导电体层2026的材料，可以使用与后述的氧化物透明导电体层2060相同的材料。如此，能够降低使用的材料的种类，并能够得到期望的TFT基板2001。金属层保护用氧化物透明导电体层2026的材料基于蚀刻特性或保护膜特性来选择。
另外，金属层保护用氧化物透明导电体层2026并不限定于形成在作为栅电极/配线用薄膜的金属层2020的上部的情况。例如，虽未图示，但在氧化物透明导电体层2060的上方层叠有由金属构成的辅助导电层的情况下，也可形成在该辅助导电层的上部。
接下来，利用辉光放电CVD(化学蒸镀法)法等，在金属层保护用氧化物透明导电体层2026上堆积氮化硅(SiNx)膜即栅极绝缘膜2030至膜厚约300nm。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
而且，在本实施方式中，栅极绝缘膜2030使用了SiNx等氮化硅膜，但也可以将氧化物绝缘体用作绝缘膜。在此情况下，氧化物绝缘膜的介电常数越大，越有利于薄膜晶体管的工作。此外，绝缘性优选越大越好。作为满足其的例子，优选具有氧化物的超晶格构造的氧化物的氧化物绝缘膜。进而，也能够使用非晶体的氧化物绝缘膜。在非晶体氧化物绝缘膜的情况下，能够将成膜温度维持在低温，因此，在塑料基板等耐热性欠缺的基板的情况下是有利的。
例如，也可以使用ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4或者ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、或者ScGaZn3O6、ScGaZn5O8、ScGaZn7O10或者ScFeZn2O5、ScFeZn3O6、ScFeZn6O9等。
此外，也可以使用氧化铝、氧化钛、氧化铪、氧化镧(酸化ランタノイド)等氧化物以及超晶格构造的复合氧化物。
接下来，在栅极绝缘膜2030上，使用氧化铟-氧化锌(In2O3∶ZnO＝约97∶3wt％)的溅射靶，将膜厚约150nm的n型氧化物半导体层2040成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。在该条件下，n型氧化物半导体层2040作为非晶体膜得到。而且，n型氧化物半导体层2040在以约200℃以下的低温进行成膜的情况下，作为非晶体膜得到，以超过约200的高温成膜的情况下，作为结晶体膜得到。此外，上述非晶体膜通过热处理也能够使其结晶化。在本实施方式中，将n型氧化物半导体层2040作为非晶体膜形成，并使其结晶化而使用。
而且，n型氧化物半导体层2040并不限定于由上述氧化铟-氧化锌构成的氧化物半导体层，例如，也可为由氧化铟-氧化镓-氧化锌系、或氧化铟-氧化钐、氧化锌-氧化镁等构成的氧化物半导体层。
此外，上述氧化铟-氧化锌薄膜的载流子密度在10+16cm-3以下，是足够作为半导体工作的区域。此外，孔移动度为25cm2/V·sec。通常，载流子密度只要不足约10+17cm-3，则构成足够的工作区域，且移动度与非晶体硅的移动相比大10倍以上，因此，n型氧化物半导体层2040是十分有用的半导体薄膜。
此外，n型氧化物半导体层2040需要透明性，因此可以使用能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。上述的氧化铟-氧化锌系、氧化铟-氧化镓-氧化锌系、或氧化铟-氧化钐、氧化锌-氧化镁等构成的n型氧化物半导体层的能隙约3.2eV以上，适宜使用。此外，这些薄膜(n型氧化物半导体层)在非晶体的情况下能够溶解于草酸水溶液或混酸，但通过使其加热结晶化，变得不溶于草酸水溶液或混酸，显示出耐性。此外，结晶化的温度能够根据添加的氧化锌的量来控制。
接下来，如该图(a)所示，在n型氧化物半导体层2040上涂敷第一抗蚀剂2041，并利用第一半色调掩模2042及半色调曝光，将第一抗蚀剂2041形成规定的形状(步骤S2001)。即，第一抗蚀剂2041覆盖栅电极2023及栅极配线2024，并且利用半色调掩模2421，形成为覆盖栅极配线2024的部分比其它的部分薄的形状。
接下来，如该图(b)所示，作为第一蚀刻，首先利用第一抗蚀剂2041及蚀刻液(草酸水溶液)，对n型氧化物半导体层2040进行蚀刻，接下来，使用第一抗蚀剂2041及蚀刻气体(CHF(CF4、CHF3气体等))，对栅极绝缘膜2030进行干蚀刻，进而，利用第一抗蚀剂2041及蚀刻液(混酸)，对金属层保护用氧化物透明导电体层2026及金属层2020进行蚀刻，形成栅电极2023及栅极配线2024(步骤S2002)。
接下来，将上述第一抗蚀剂2041灰化，栅极配线2024的上方的n型氧化物半导体层2040露出，并且，将第一抗蚀剂2041再形成为覆盖栅电极2023的上方的n型氧化物半导体层2040的形状(S2003)。
接下来，如该图(c)所示，作为第二蚀刻，使用再形成的第一抗蚀剂2041及蚀刻液(草酸水溶液)，并利用蚀刻将露出的栅极配线2024上的n型氧化物半导体层2040除去，形成由n型氧化物半导体层2040构成的沟道部2044(S2004)。
接下来，如果将再形成的第一抗蚀剂2041灰化，则如图44所示，在玻璃基板2010上，层叠在栅极配线2024上的栅极绝缘膜1030及经由栅极绝缘膜2030形成在栅电极2023上的沟道部2044露出。如图43(c)所示，栅电极2023及沟道部2044表示图44中的A-A剖面。此外，栅极配线2024表示B-B剖面。
如此，作为TFT活性层使用n型氧化物半导体层2040，由此即使流过电流也稳定，对于作为由电流控制而工作的有机电场发光元件是有用的。
此外，在本发明中，n型氧化物半导体层2040仅形成在与沟道部2044、源电极2063及漏电极2064对应的规定位置，因此，能够排除对于栅极配线2024发生干涉(相互干扰)的担心。
接下来，如图42所示，在玻璃基板2010、栅极绝缘膜2030及n型氧化物半导体层2040上依次层叠层间绝缘膜2050及第二抗蚀剂2051，并使用第二掩模2052将第二抗蚀剂2051形成规定的形状(步骤S2005)。
接下来，对于使用第二掩模2052的处理，参照附图进行说明。
(使用第二掩模的处理)
图45是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第二掩模的处理的概略图，(a)表示层间绝缘膜成膜/第二抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第三蚀刻后的剖面图，(c)表示第二抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在露出的玻璃基板2010、栅极绝缘膜2030及n型氧化物半导体层2040上堆积膜厚约200nm的氮化硅(SiNx)膜即层间绝缘膜2050。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在层间绝缘膜2050上涂敷第二抗蚀剂2051，并使用第二掩模2052，将第二抗蚀剂2051形成为规定的形状(步骤S2005)。即，第二抗蚀剂2051形成在除了与后面工序中形成的源电极2063及漏电极2064对应的部分的上方以及栅极配线焊盘2250的上方以外的层间绝缘膜2050上。栅极配线2024及栅电极2023的上表面被栅极绝缘膜2030覆盖，且侧面被层间绝缘膜2050覆盖，由此而被绝缘。
接下来，使用第二抗蚀剂2051及蚀刻气体(CHF(CF4、CHF3气体等))，对与源电极2063及漏电极2064对应的部分的层间绝缘膜1050、以及栅极配线焊盘2250的上方的栅极绝缘膜2030及层间绝缘膜2050进行蚀刻，并形成源电极2063及漏电极2064用的一对开口部2631、2641，以及栅极配线焊盘2025用的开口部2251(步骤S2006)。此时，因为CHF中的n型氧化物半导体层2040的蚀刻速度极为缓慢，因此n型氧化物半导体层2040不会受到损害。此外，沟道部2044由形成在沟道部1044上的层间绝缘膜2050构成的沟道保护层2500保护，因此能够使TFT基板2001的工作稳定性提高。
下面，如果将第二抗蚀剂2051灰化，则如图(c)所示，在玻璃基板2010的上方，层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026露出(参照图46)。n型氧化物半导体层2040经由开口部2631、2641露出，金属层保护用氧化物透明导电体层2026经由开口部2251露出。如图45(c)所示，栅电极2023、沟道部2044及开口部2631、2641表示图46中的C-C剖面。此外，栅极配线焊盘2250及开口部2251表示D-D剖面。
而且，开口部2631、2641、2251的形状和大小没有特别限定。
下面，如图42所示，在形成有开口部2631、2641、2251的玻璃基板2010的上方依次层叠作为导电体层的氧化物透明导电体层2060及第三抗蚀剂2061，并使用第三掩模2062而将第三抗蚀剂2061形成为规定的形状(步骤S2007)。
而且，在本实施方式中，作为导电体层，使用氧化物透明导电体层2060，但并不限定于此。例如，也可使用具有导电性的金属层，或半透明或非透明的氧化物导电体层等。例如，上述导电体层可以由金属构成，如此能够提供长时期稳定地工作，此外，改善成品率，并且可以实现制造成本降低的反射型的TFT基板。
下面，对使用了第三掩模2062的处理，参照附图进行说明。
(使用了第三掩模的处理)
图47是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，使用氧化铟-氧化锌(In2O3∶ZnO＝约90∶10wt％)的溅射靶，在露出的层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026上，将膜厚约120nm的氧化物透明导电体层2060成膜。此时的条件为，氧∶氩比约为10∶90Vol.％，且基板温度约为150℃。在该条件下，氧化物透明导电体层2060作为非晶体膜得到。而且，非晶体的氧化铟-氧化锌薄膜能够利用混酸或草酸水溶液蚀刻。
氧化物透明导电体层2060并不限定于由上述的氧化铟-氧化锌构成的氧化物导电体层。例如，也可是由氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等构成的氧化物导电体层，或者在氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等中添加有镧(ランタノイド)元素的氧化物导电体层。
此外，在本实施方式中，利用氧化物透明导电体层2060来形成源电极2063、漏电极2064、源极配线2065、漏极配线2066及像素电极1067。从而，氧化物透明导电体层2060的导电性优良。
此外，氧化物透明导电体层2060需要透明性，因此形成为能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。上述氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等构成的氧化物导电体层，或者在氧化铟-氧化锌、氧化铟-氧化锡、氧化铟-氧化锡-氧化锌、氧化铟-氧化锡-氧化钐等中添加有镧(ランタノイド)元素的氧化物导电体层的能隙都在约3.2eV以上，因此适合使用。
下面，如该图(a)所示，在氧化物透明导电体层2060上涂敷第三抗蚀剂2061，使用第三掩模2062而将第三抗蚀剂2061形成为规定的形状(步骤S2007)。即，第三抗蚀剂2061形成为覆盖漏电极2064、源电极2063、源极配线2065、漏极配线2066、像素电极2067及栅极配线焊盘2025的形状(参照该图(b))。而且，在本实施方式中，形成为将像素电极2067和源电极2063经由源极配线2065而连接的结构，但也可形成为像素电极2067和漏电极经由漏极配线连接的结构。
接下来，如该图(b)所示，作为第四蚀刻，使用第三抗蚀剂2061及草酸水溶液，对氧化物透明导电体层2060进行蚀刻，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008)。
如此，因为在层间绝缘膜2050的一对开口部2631、2641分别形成由氧化物透明导电体层2060构成的源电极2063及漏电极2064，因此源电极2063及漏电极2064被沟道保护层2500及沟道部2044确实地隔开。即，确实且容易地制造沟道保护层2500、沟道部2044、源电极2063及漏电极2064，所以改善成品率，并且能够实现制造原价的成本降低。将此种构造的TFT基板2001称为VIA孔沟道型TFT基板。
此外，由氧化物透明导电体层2060构成的漏电极2064、源电极2063、源极配线2065、像素电极2067及漏极配线2066通过第四蚀刻有效地形成。即，能够消减制造时使用的掩模数，并消减制造工序，由此生产效率提高，并能够实现制造原价的成本降低。
进而，漏电极2064、源电极2063、源极配线2065、像素电极2067及漏极配线2066由氧化物透明导电体层2060构成，由此光的透过量增大，所以能够提供亮度优良的显示装置。
接下来，若将第三抗蚀剂2061灰化，则由氧化物透明导电体层2060构成的漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066以及栅极配线焊盘2025露出。如图47(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图48中的E-E剖面。此外，漏极配线2066表示F-F剖面。此外，栅极配线焊盘2025表示G-G剖面。
如此，根据本实施方式的TFT基板2001的制造方法，使用三片掩模2044、2052、2062，在活性半导体层上能够制造使用了氧化物半导体层(n型氧化物半导体层2040)的VIA孔沟道型TFT基板2001。即，因为消减了制造工序，所以能够实现制造成本的降低。此外，因为沟道部2044被沟道保护层2500保护，所以能够在长时期内稳定地工作。此外，n型氧化物半导体层2040仅在规定的位置(与沟道部2044、源电极2063及漏电极2064对应的规定的位置)形成，所以能够排除栅极配线2024之间发生干涉(相互干扰)的担心。
而且，在本实施方式中，在玻璃基板2010上层叠金属层2020、金属层保护用氧化物透明导电体层2026、栅极绝缘膜2030、n型氧化物半导体层2040以及第一抗蚀剂2041，进而层叠层间绝缘膜2050及第二抗蚀剂2051，进而层叠氧化物透明导电体层2060及第三抗蚀剂2061。但是并不限定于此。例如，在各层间也可经由其他的层而层叠。其他的层例如不对本实施方式的功能或效果带来损害的层或辅助其他的功能或效果的层。此与后述的实施方式也相同。
[TFT基板的制造方法中的第七实施方式的应用例]
图49是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的应用例的概略流程图。而且，本应用例的制造方法与权利要求35相对应。
该图所示的本应用例涉及的TFT基板2001a’的制造方法是在上述第七实施方式的TFT基板2001上层叠保护用绝缘膜2070及第四抗蚀剂2071(步骤S2009)。进而使用第四抗蚀剂2071，使像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010)。这些方面与上述第七实施方式不同。
因而，其他的工序与第七实施方式大致相同。此外，对于同样的工序，在图中标注与第七实施方式相同的标记，并省略详细的说明。
图49所示的使用第一半色调掩模、第二掩模及第三掩模的处理与第七实施方式大致相同。
接下来，如图49所示，层叠保护用绝缘膜2070及第四抗蚀剂2071，并使用第四掩模2072，将第四抗蚀剂2071形成为规定的形状(步骤S2009)。
接下来，对使用第四掩模2072的处理，参照附图进行说明。
(使用第四掩模的处理)
图50是用于说明本发明的第七实施方式涉及的TFT基板的制造方法的应用例的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜2050及氧化物透明导电体层2060上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜2070。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜2070上涂敷第四抗蚀剂2071，并使用第四掩模2072，将第四抗蚀剂2071形成为规定的形状(步骤S2009)。即，第四抗蚀剂2071形成为像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方的保护用绝缘膜2070露出的形状(步骤S2009)。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用第四抗蚀剂2071及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070进行干蚀刻，使像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010)。接下来，若将第四抗蚀剂2071灰化，则如图51所示，在玻璃基板2010上，保护用绝缘膜2070露出。如图50(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图51中的E’-E’剖面。此外，漏极配线焊盘2068表示F’-F’剖面。此外，栅极配线焊盘2025表示G’-G’剖面。
如此，根据本应用例的TFT基板2001’的制造方法，具有与第七实施方式大致同样的效果，并且，由保护用绝缘膜1070覆盖，以不使源电极2063、漏电极2064、源极配线2065及漏极配线2066露出。由此，TFT基板2001’具备保护用绝缘膜1070。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板2001’。
另外，在本应用例中，形成了将源电极2063、漏电极2064、源极配线2065及漏极配线2066的上表面及侧面大致覆盖的方法，但如反射型TFT基板2001b的制造方法的第二实施方式所示，也可形成将源电极2063、漏电极2064、漏电极2064及漏极配线2066的上表面大致覆盖的方法。
[反射型TFT基板的制造方法的第一实施方式]
图52表示用于说明本发明的第一实施方式涉及的反射型TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求36对应。
该图所示的本实施方式涉及的TFT基板2001a的制造方法代替上述的TFT基板2001的第七实施方式中的步骤S2007，层叠反射金属层2060a及第三抗蚀剂2061，并利用第三掩模2062来形成第三抗蚀剂2061(步骤S2007a)。上述这些点与第七实施方式不同。
因而，其他的工序与TFT基板2001的制造方法的第七实施方式大致相同。此外，对于同样的工序，在图中标注相同的标记，并省略详细的说明。
图52所示的使用第一半色调掩模及第二掩模的处理与TFT基板2001的制造方法的第七实施方式大致相同。
下面，如图52所示，在形成有开口部2631、2641、2251的玻璃基板2010的上方依次层叠反射金属层2060a及第三抗蚀剂2061，并使用第三掩模2062而将第三抗蚀剂2061形成为规定的形状(步骤S2007a)。
接下来，对于使用第三掩模2062的处理，参照附图进行说明。
(使用了第三掩模的处理)
图53是用于说明本发明的第一实施方式涉及的反射型TFT基板的制造方法的、使用了第三掩模的处理的概略图，(a)表示反射金属层成膜/第三抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，在露出的层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026上将Al层叠至膜厚约120nm，形成由Al构成的反射金属层2060a。即，使用Al溅射靶，利用高频溅射法，在氩100％的条件下形成Al薄膜层。而且，将反射金属层2060a的反射率设为80％以上即可，如此，能够提供亮度优良的反射型TFT基板2001a。此外，代替由Al构成的反射金属层2060a，也可使用Ag或Au等金属薄膜，如此，能够反射更多的光，并能使亮度提高。
下面，如该图(a)所示，在反射金属层2060a上涂敷第三抗蚀剂2061，使用第三掩模2062而将第三抗蚀剂2061形成为规定的形状(步骤S2007)。即，第三抗蚀剂2061形成为覆盖漏电极2064、源电极2063、源极配线2065、漏极配线2066、像素电极2067及栅极配线焊盘2025的形状(参照该图(b))。而且，在本实施方式中，形成为将像素电极2067和源电极2063经由源极配线2065而连接的结构，但也可形成为像素电极2067和漏电极经由漏极配线连接的结构。
接下来，如该图(b)所示，作为第四蚀刻，使用第三抗蚀剂2061及混酸，对反射金属层2060a构成的源电极2063进行蚀刻，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008)。
如此，因为在层间绝缘膜2050的一对开口部2631、2641分别形成由反射金属层2060a构成的源电极2063及漏电极2064，因此源电极2063及漏电极2064被沟道保护层2500及沟道部2044确实地隔开。即，确实且容易地制造沟道保护层2500、沟道部2044、源电极2063及漏电极2064，所以改善成品率，并且能够实现制造原价的成本降低。将此种构造的反射型TFT基板2001a称为VIA孔沟道型TFT基板。
此外，由反射金属层2060a构成的漏电极2064、源电极2063、源极配线2065、像素电极2067及漏极配线2066通过第四蚀刻有效地形成。即，能够消减制造时使用的掩模数，并消减制造工序，由此生产效率提高，并能够实现制造原价的成本降低。
接下来，若将第三抗蚀剂2061灰化，则由反射金属层2060a构成的漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066以及栅极配线焊盘2025露出。如图53(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图54中的H-H剖面。此外，漏极配线2066表示I-I剖面。此外，栅极配线焊盘2025表示J-J剖面。
如此，根据本实施方式的反射型TFT基板2001a的制造方法，使用三片掩模2044、2052、2062，在活性半导体层上能够制造使用了氧化物半导体层(n型氧化物半导体层2040)的VIA孔沟道型TFT基板2001a。另外，消减了制造工序，能够实现制造成本的降低。此外，因为沟道部2044被沟道保护层2500保护，所以能够在长时期内稳定地工作。此外，n型氧化物半导体层2040仅在规定的位置(与沟道部2044、源电极2063及漏电极2064对应的规定的位置)形成，所以能够排除栅极配线2024之间发生干涉(相互干扰)的担心。
[反射型TFT基板的制造方法的第二实施方式]
图55表示用于说明本发明的第二实施方式涉及的反射型TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求37对应。
该图所示的本实施方式涉及的TFT基板2001b的制造方法代替上述的反射型TFT基板2001a的制造方法中的第一实施方式的步骤S2007a及步骤S2008，层叠反射金属层2060a、保护用绝缘膜2070b及第三抗蚀剂2071b，并利用第三半色调掩模2072b来形成第三抗蚀剂2071b(步骤S2007b)，并使用第三抗蚀剂2071，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008b)，并再形成第三抗蚀剂2071b(步骤S2009b)，进而，使用再形成的第三抗蚀剂2071b，使像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010b)。这些点与反射型TFT基板的制造方法中的第一实施方式不同。
因而，其他的工序与反射型TFT基板的制造方法中的第一实施方式大致相同。此外，对于同样的工序，在图中标注与第一实施方式相同的标记，并省略详细的说明。
图55所示的使用第一半色调掩模及第二掩模的处理与第一实施方式大致相同。
接下来，如图55所示，层叠反射金属层2060a、保护用绝缘膜2070b及第三抗蚀剂2071，并利用第三半色调掩模2072b及半色调曝光，将第三抗蚀剂2071b形成为规定的形状(步骤S2007b)。
接下来，对于使用第三半色调掩模2072b的处理，参照附图进行说明。
(使用第三半色调掩模的处理)
图56是用于说明本发明的第二实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示反射金属层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，与反射型TFT基板的制造方法的第一实施方式相同，在露出的层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026上将Al层叠至膜厚约120nm，形成由Al构成的反射金属层2060a。
接下来，利用辉光放电CVD(化学蒸镀)法，在反射金属层2060a上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜2070b。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜2070b上涂敷第三抗蚀剂2071b，并通过第三半色调掩模2072b及半色调曝光，将第三抗蚀剂2071b形成为规定的形状(步骤S2007b)。即，第三抗蚀剂2071b形成为覆盖漏电极2064、源电极2063、源极配线2065、漏极配线2066、像素电极2067及栅极配线焊盘2025，且利用半色调掩模部2721b，形成为覆盖像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂2071b及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，进而，通过第三抗蚀剂2071b及蚀刻液(混酸)，对反射金属层2060a进行蚀刻，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008b)。
图57是用于说明本发明的第二实施方式涉及的TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂2071b灰化，将第三抗蚀剂2071b再形成为像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方的保护用绝缘膜2070露出的形状(步骤S2009b)。
接下来，如该图(b)所示，作为第五蚀刻，使用再形成的第三抗蚀剂2071b及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，使像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010b)。接下来，若将再形成后的第三抗蚀剂2071b灰化，则如图58所示，在玻璃基板2010上，层叠在漏电极2064、源电极2063、源极配线2065及漏极配线2066上的保护用绝缘膜2070露出。如图57(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图58中的Hb-Hb剖面。此外，漏极配线焊盘2068表示Ib-Ib剖面。此外，栅极配线焊盘2025表示Jb-Jb剖面。
如此，根据本实施方式的反射型TFT基板2001b的制造方法，具有与反射型TFT基板的制造方法的第一实施方式大致同样的效果。进而，由保护用绝缘膜2070b覆盖源电极2063、漏电极2064、源极配线2065及漏极配线2066的上部，由此能够使TFT的工作稳定性提高。
此外，在本实施方式中，在源电极2063及源极配线2065上形成保护用绝缘膜2070b，但也可不形成该保护用绝缘膜2070b。如此，源电极2063及源极配线2065的上表面也作为反射层起作用，所以能够使反射的光量增大，并能够使亮度提高。
而且，在本实施方式中，源电极2063、漏电极2064、源极配线2065及漏极配线1066的侧部露出，但也可由保护用绝缘膜2070c覆盖他们的侧部。
接下来，对由保护用绝缘膜2070c也覆盖源电极2063、漏电极2064、源极配线2065及漏极配线2066的侧部的制造方法，参照附图进行说明。
[反射型TFT基板的制造方法中的第三实施方式]
图59表示用于说明本发明的第三实施方式涉及的反射型TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求38对应。
该图所示的本实施方式涉及的反射型TFT基板2001c的制造方法是在上述的第一实施方式的反射型TFT基板2001a上层叠保护用绝缘膜2070c及第四抗蚀剂2071c(步骤S2009c)，进而，使用第四抗蚀剂2071c使源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010c)。这些点与反射型TFT基板2001a的制造方法的第一实施方式不同。
因而，其他的工序与反射型TFT基板2001a的制造方法的第一实施方式大致相同，对于同样的工序，在图中标注与第一实施方式相同的标记，并省略详细的说明。
图59所示的使用第一半色调掩模、第二掩模及第三掩模的处理与第一实施方式大致相同。
接下来，如图59所示，层叠保护用绝缘膜2070c及第四抗蚀剂2071c，并使用第四掩模2072c，将第四抗蚀剂2071c形成为规定的形状(步骤S2009c)。
接下来，对使用第四掩模2072c的处理，参照附图进行说明。
(使用第四掩模的处理)
图60是用于说明本发明的第三实施方式涉及的反射型TFT基板的制造方法的、使用了第四掩模的处理的概略图，(a)表示保护用绝缘膜成膜/第四抗蚀剂涂敷/曝光/显影后的剖面图，(b)表示第五蚀刻/第四抗蚀剂剥离后的剖面图。
在该图(a)中，首先，利用辉光放电CVD(化学蒸镀)法，在层间绝缘膜2050及反射金属层2060a上堆积膜厚约200nm的氮化硅(SiNx)膜即保护用绝缘膜2070c。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，在保护用绝缘膜2070c上涂敷第四抗蚀剂2071c，并使用第四掩模2072c，将第四抗蚀剂2071c形成为规定的形状(步骤S2009c)。即，第四抗蚀剂2071c形成为源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方的保护用绝缘膜2070c露出的形状(步骤S2009c)。
而且，在本实施方式中，作为源电极2063及源极配线2065露出的方法，但并不限定于此。例如，至少像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出即可。
接下来，如该图(b)所示，作为第五蚀刻，首先，使用第四抗蚀剂2071c及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070进行干蚀刻，使源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010c)。接下来，若将第四抗蚀剂2071c灰化，则如图61所示，在玻璃基板2010上，保护用绝缘膜2070露出。如图60(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图61中的Hc-Hc剖面。此外，漏极配线焊盘2068表示Ic-Ic剖面。此外，栅极配线焊盘2025表示Jc-Jc剖面。
如此，根据本实施方式的反射型TFT基板2001c的制造方法，具有与第一实施方式大致同样的效果。此外，由保护用绝缘膜2070c覆盖，以不使漏电极2064及漏极配线2066露出，且反射型TFT基板2001c具备保护用绝缘膜2070c。即，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的反射型TFT基板2001c。
[反射型TFT基板的制造方法中的第四实施方式]
图62表示用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求37+权利要求40对应。
该图所示的本实施方式涉及的反射型TFT基板2001d的制造方法与上述的反射型TFT基板2001b的制造方法中的第二实施方式相比，在反射金属层2060a的上方层叠金属层保护用氧化物透明导电体层2069(步骤S2007d)。这些点与反射型TFT基板2001b的制造方法中的第二实施方式不同。
因而，其他的工序与反射型TFT基板2001b的制造方法中的第二实施方式大致相同。此外，对于同样的工序，在图中标注与第二实施方式相同的标记，并省略详细的说明。
图62所示的使用第一半色调掩模及第二掩模的处理与第二实施方式大致相同。
接下来，对于使用第三半色调掩模2072d的处理，参照附图进行说明。
(使用第三半色调掩模的处理)
图63是用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示反射金属层成膜/金属层保护用氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，在露出的层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026上将Al层叠至膜厚约120nm，形成由Al构成的反射金属层2060a。即，使用Al溅射靶，利用高频溅射法，在氩100％的条件下，形成Al薄膜层。
接下来，在反射金属层2060a上使用由氧化铟-氧化锌(通常称为IZO。In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约50nm的金属层保护用氧化物透明导电体层2069。此时的条件为，氧∶氩比约为1∶99Vol.％，且基板温度约为150℃。在该条件下，金属层保护用氧化物透明导电体层2069作为非晶体膜得到。如此，使用混酸能够与反射金属层2060a一起蚀刻，所以能够使生产效率提高。
接下来，利用辉光放电CVD(化学蒸镀法)法等，在金属层保护用氧化物透明导电体层2069上堆积氮化硅(SiNx)膜即栅极绝缘膜2030至膜厚约200nm。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜2070b上涂敷第三抗蚀剂2071d，并通过第三半色调掩模2072d及半色调曝光，将第三抗蚀剂2071d形成为规定的形状(步骤S2007d)。即，第三抗蚀剂2071d形成为覆盖漏电极2064、源电极2063、源极配线2065、漏极配线2066、像素电极2067及栅极配线焊盘2025的形状，此外，第三抗蚀剂2071d利用半色调掩模部2721d形成为覆盖源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂2071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，进而，通过第三抗蚀剂2071b及蚀刻液(混酸)，对金属层保护用氧化物透明导电体层2069及反射金属层2060a共同蚀刻，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008d)。
图64是用于说明本发明的第四实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂2071d灰化，将第三抗蚀剂2071b再形成为源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方的保护用绝缘膜2070露出的形状(步骤S2009d)。
接下来，如该图(b)所示，作为第五蚀刻，使用再形成的第三抗蚀剂2071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，使源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010d)。接下来，若将再形成后的第三抗蚀剂2071b灰化，则如图65所示，在玻璃基板2010上，层叠在漏电极2064及漏极配线2066上的保护用绝缘膜2070露出。如图64(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图65中的Hd-Hd剖面。此外，漏极配线焊盘2068表示Id-Id剖面。此外，栅极配线焊盘2025表示Jd-Jd剖面。
如此，根据本实施方式的反射型TFT基板2001d的制造方法，具有与反射型TFT基板的制造方法的第二实施方式大致同样的效果。此外，能够防止反射金属层2060a的腐蚀，并提高耐久性。此外，能够防止反射金属层2060a的变色，并能够防止反射金属层2060a的反射率降低的不良情况。进而，在本实施方式中，在源电极2063及源极配线2065上不形成保护用绝缘膜2070b，源电极2063及源极配线2065露出。因而，源电极2063及源极配线2065的上表面也作为反射层起作用，能够使反射的光量增大，并能够使亮度提高。
而且，在本实施方式中，形成的金属层保护用氧化物透明导电体层2069也能够在上述的反射型TFT基板的制造方法的第一实施方式及第三实施方式中成形，并能够起到与本实施方式同样的效果。
[反射型TFT基板的制造方法中的第五实施方式]
图66表示用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的概略流程图。而且，本实施方式的制造方法与权利要求37+权利要求39对应。
该图所示的本实施方式涉及的反射型TFT基板2001e的制造方法与上述的反射型TFT基板2001d的制造方法中的第四实施方式相比，在n型氧化物半导体层2040与反射金属层2060a之间层叠氧化物透明导电体层2060(步骤S2007e)。这些点与反射型TFT基板2001d的制造方法中的第四实施方式不同。
因而，其他的工序与反射型TFT基板2001d的制造方法中的第四实施方式大致相同。此外，对于同样的工序，在图中标注与第四实施方式相同的标记，并省略详细的说明。
图66所示的使用第一半色调掩模及第二掩模的处理与第四实施方式大致相同。
接下来，对于使用第三半色调掩模2072d的处理，参照附图进行说明。
(使用第三半色调掩模的处理)
图67是用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示氧化物透明导电体层成膜/反射金属层成膜/金属层保护用氧化物透明导电体层成膜/保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影后的剖面图，(b)表示第四蚀刻后的剖面图。
在该图(a)中，首先，在露出的层间绝缘膜2050、n型氧化物半导体层2040及金属层保护用氧化物透明导电体层2026上，使用由氧化铟-氧化锌(通常称为IZO。In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约50nm的氧化物透明导电体层2060。此时的条件为，氧∶氩比约为1∶99Vol.％，且基板温度约为150℃。在该条件下，氧化物透明导电体层2060作为非晶体膜得到。如此，使用混酸能够与属薄膜保护用氧化物导电层2069及反射金属层2060e一起蚀刻，所以能够使生产效率提高。
接下来，在氧化物透明导电体层2060上形成反射金属层2060e。首先，使用高频溅射法，层叠Mo至膜厚约50nm。接下来，使用高频溅射法，层叠Al至膜厚约250nm。即，反射金属层2060e虽然未图示，但由Mo薄膜层和Al薄膜层构成，首先，使用Mo溅射靶，并利用高频溅射法在氩100％的条件下形成Mo薄膜层。然后，使用Al溅射靶，并利用高频溅射法在氩100％的条件下形成Al薄膜层。
接下来，在反射金属层2060e上使用由氧化铟-氧化锌(通常称为IZO。In2O3∶ZnO＝约90∶10wt％)构成的溅射靶，形成膜厚约50nm的金属层保护用氧化物透明导电体层2069。此时的条件为，氧∶氩比约为1∶99Vol.％，且基板温度约为150℃。
接下来，利用辉光放电CVD(化学蒸镀法)法等，在金属层保护用氧化物透明导电体层2069上堆积氮化硅(SiNx)膜即栅极绝缘膜2070b至膜厚约100nm。而且，在本实施方式中，作为放电气体使用SiH4-NH3-N2系的混合气体。
下面，如该图(a)所示，在保护用绝缘膜2070b上涂敷第三抗蚀剂2071d，并通过第三半色调掩模2072d及半色调曝光，将第三抗蚀剂2071d形成为规定的形状(步骤S2007e)。即，第三抗蚀剂2071d形成为覆盖漏电极2064、源电极2063、源极配线2065、漏极配线2066、像素电极2067及栅极配线焊盘2025的形状，此外，第三抗蚀剂2071d利用半色调掩模部2721d形成为覆盖源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的部分比其他的部分薄的形状(参照该图(b))。
接下来，如该图(b)所示，作为第四蚀刻，首先，使用第三抗蚀剂2071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，进而，通过第三抗蚀剂2071d及蚀刻液(混酸)，对金属层保护用氧化物透明导电体层2069及反射金属层2060e及氧化物透明导电体层2060共同蚀刻，形成漏电极2064、源电极2063、源极配线2065、像素电极2067、漏极配线2066及栅极配线焊盘2025(步骤S2008e)。
图68是用于说明本发明的第五实施方式涉及的反射型TFT基板的制造方法的、使用了第三半色调掩模的处理的概略图，(a)表示再形成第三抗蚀剂后的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离后的剖面图。
在该图(a)中，将上述第三抗蚀剂2071d灰化，将第三抗蚀剂2071d再形成为源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方的保护用绝缘膜2070b露出的形状(步骤S2009e)。
接下来，如该图(b)所示，作为第五蚀刻，使用再形成的第三抗蚀剂2071d及蚀刻气体(CHF(CF4、CHF3气体等))，对露出的保护用绝缘膜2070b进行干蚀刻，使源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025露出(步骤S2010e)。接下来，若将再形成后的第三抗蚀剂2071d灰化，则如图69所示，在玻璃基板2010上，层叠在漏电极2064及漏极配线2066上的保护用绝缘膜2070露出。如图69(b)所示，漏电极2064、栅电极2023、沟道部2044、源电极2063、源极配线2065及像素电极2067表示图68中的He-He剖面。此外，漏极配线焊盘2068表示Ie-Ie剖面。此外，栅极配线焊盘2025表示Je-Je剖面。
如此，根据本实施方式的反射型TFT基板2001e的制造方法，具有与反射型TFT基板的制造方法的第四实施方式大致同样的效果，并且能够使TFT的开关速度高速化，进而提高TFT的耐久性。
而且，在本实施方式中，形成的氧化物透明导电体层2060也能够在上述的反射型TFT基板的制造方法的第一实施方式及第三实施方式中成形，并能够起到与本实施方式同样的效果。
[TFT基板的第四实施方式]
接下来，对本发明的TFT基板2001的实施方式进行说明。
如图47(b)及图48所示，第四实施方式涉及的TFT基板2001具备：玻璃基板2010、栅电极2023及栅极配线2024、栅极绝缘膜2030、n型氧化物半导体层2040、层间绝缘膜2050、源电极2063、漏电极2064。
栅电极2023及栅极配线2024形成在玻璃基板2010上。
栅极绝缘膜2030形成在栅电极2023及栅极配线2024的上方，且将栅电极2023及栅极配线2024的上表面绝缘。
n型氧化物半导体层2040在栅电极2023的上方，且形成在栅极绝缘膜2030的上方。
层间绝缘膜2050形成在栅电极2023及栅极配线2024的侧方，以及n型氧化物半导体层2040的上方及侧方。此外，层间绝缘膜2050将栅电极2023及栅极配线2024的侧面以及n型氧化物半导体层2040绝缘。进而，层间绝缘膜2050在由n型氧化物半导体层2040的沟道部2044隔开的位置上分别形成有源电极用开口部2631及漏电极用开口部2641。
源电极2063形成在源电极用开口部2631。
漏电极2064形成在漏电极用开口部2641。
此外，在TFT基板2001中，作为构成源电极2063及漏电极2064的导电体层，形成同一氧化物透明导电体层2060，利用该氧化物透明导电体层2060，至少形成像素电极2067。
而且，在本实施方式中，使用氧化物透明导电体层2060作为导电体层，但并不限定于此。例如，也可使用由金属构成的导电体层。如此，能够长时期稳定地工作，此外，改善成品率。进而能够提供制造成本降低的反射型TFT基板。
此外，在TFT基板2001中，作为氧化物层使用n型氧化物半导体层2040。作为TFT的活性层，使用n型氧化物半导体层2040，由此电流流过稳定。从而，对于作为由电流控制工作的有机电场发光装置是有用的。
此外，在TFT基板2001中，n型氧化物半导体层2040形成在与沟道部2044、源电极2063及漏电极2064对应的规定的位置。如此，通常，n型氧化物半导体层2040仅形成在规定的位置，所以能够排除栅极配线2024之间发生干涉(相互干扰)的担心。
如此，根据本实施方式的TFT基板2001，构成沟道部2044的n型氧化物半导体层2040由层间绝缘膜2050保护，所以能够长时间稳定地工作。此外，沟道部2044、漏电极2064及源电极2063可靠且容易地制造。从而，改善成品率并能够实现制造成本的降低。进而，能够消减制造时使用的掩模数，并消减制造工序。从而，生产效率提高，能够实现制造成本的降低。
而且，TFT基板2001具有各种应用例，例如，如图50(b)及图51所示，玻璃基板2010的上方被保护用绝缘膜2070覆盖，且保护用绝缘膜2070也可形成在与像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025对应的位置具有开口部的结构。如此，，TFT基板2001’具备保护用绝缘膜2070。从而，能够提供可以容易地制造利用了液晶或有机EL材料的显示机构或发光机构的TFT基板2001a’。
而且，在本实施方式中，在玻璃基板2010上，形成层叠金属层2020、栅极绝缘膜2030及n型氧化物半导体层2040，进而，层叠层间绝缘膜2050及氧化物透明导电体层2060的结构，但并不限定于此。例如，在各层间经由其他的层也可。其他的层例如不对本实施方式的功能或效果带来损害的层或辅助其他的功能或效果的层。此与后述的实施方式也相同。
[反射型TFT基板的第一实施方式]
接下来，对本发明的反射型TFT基板2001a的第一实施方式进行说明。
第一实施方式涉及的反射型TFT基板2001a如图53(b)及图54所示，具备：玻璃基板2010、栅电极2023及栅极配线2024、作为氧化物层的n型氧化物半导体层2040、反射金属层2060a、沟道保护层2500。
栅电极2023及栅极配线2024形成在玻璃基板2010上。此外，栅电极2023及栅极配线2024的上表面被栅极绝缘膜2030覆盖，并且侧面被层间绝缘膜2050覆盖，从而被绝缘。
n型氧化物半导体层2040在栅电极2023的上方，且形成在栅极绝缘膜2030的上方。
反射金属层2060a在n型氧化物半导体层2040上由沟道部2044隔开而形成。
沟道保护层2500形成在n型氧化物半导体层2040的沟道部2044上，且保护沟道部2044。
沟道保护层2500由形成有一对开口部2631、2641的层间绝缘膜2050构成，在开口部2631、2641上形成有具备反射金属层2060a的源电极2063及漏电极2064。
如此，沟道部2044的n型氧化物半导体层2040的上部由沟道保护层2500保护，所以在长时期内稳定工作。此外，可靠且容易地制造沟道保护层2500、沟道部2044、漏电极2064及源电极2063。从而改善成品率，且能够实现制造成本的下降。
此外，优选反射金属层2060a形成为由铝、银或金构成的薄膜、或者包含铝、银或金的合金层。如此，能够反射更多的光，并能够提高由反射光形成的亮度。
此外，反射型TFT基板2001a的沟道保护层2500由层间绝缘膜2050构成，且在层间绝缘膜2050的一对开口部2641、2631上分别形成漏电极2064及源电极2063。如此，可靠且容易地制造沟道部2044、漏电极2064及源电极2063。从而改善成品率，且能够实现制造成本的下降。
此外，反射型TFT基板2001a利用反射金属层2060a形成源极配线2065、漏极配线2066、源电极2063、漏电极2064及像素电极2067。从而，如上所述，有效地制造源极配线2065、漏极配线2066、源电极2063、漏电极2064及像素电极2067。即，在制造时能够消减使用的掩模数，并消减制造工序，由此生产效率提高，并能够实现制造成本的降低。
进而，反射型TFT基板2001a将氧化物层作为n型氧化物半导体层2040，且将导电体层作为氧化物透明导电体层1060。由此，作为TFT的活性层使用氧化物半导体层。因而，电流流过稳定，对于利用电流控制工作的有机电场发光装置是有用的。进而，因为n型氧化物半导体层2040的能隙为3.0eV以上，所以能够防止由于光而导致的误操作。
此外，在反射型TFT基板2001a中，n型氧化物半导体层2040仅形成在与沟道部2044、源电极2063及漏电极2064对应的位置处，所以能够排除栅极配线2024之间发生干涉(相互干扰)的担心。
此外，在反射型TFT基板2001a中，栅电极2023及栅极配线2024由金属层2020及金属层保护用氧化物透明导电体层2026构成，能够防止金属层2020的腐蚀，并提高耐久性。如此一来，在形成栅极配线焊盘2025用的开口部2251时，能够防止金属表面露出，且能够使连接可靠性提高。
如此，根据本实施方式的反射型TFT基板2001a，利用沟道保护层2500保护沟道部2044的n型氧化物半导体层2040的上部，所以在长时期内稳定工作。此外，可靠且容易地制造沟道保护层2500、沟道部2044、漏电极2064及源电极2063。从而改善成品率，且能够实现制造成本的下降。
[反射型TFT基板的第二实施方式]
接下来，对本发明的反射型TFT基板2001b的第二实施方式进行说明。
第二实施方式涉及的反射型TFT基板2001b与第一实施方式的反射型TFT基板2001a相比，如图57(b)及图58所示，具备覆盖源电极2063、源极配线2065、漏电极2064及漏极配线2066的上表面的保护用绝缘膜2070b，且保护用绝缘膜2070b在像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025的上方分别具有开口部。这些方面与第一实施方式的反射型TFT基板2001a不同。而且，其他的结构大致与反射型TFT基板2001a相同。
如此，根据本实施方式的TFT基板2001b，由保护用绝缘膜2070b覆盖源电极2063、漏电极2064、源极配线2065及漏极配线2066的上部，由此，能够使TFT的工作稳定性提高。
此外，在本实施方式中，在源电极2063及源极配线2065上形成保护用绝缘膜2070b，但也可不形成该保护用绝缘膜2070b。如此，源电极2063及源极配线2065的上表面作为反射层起作用，能够使反射的光量增大，并能够使亮度提高。
[反射型TFT基板的第三实施方式]
接下来，对本发明的反射型TFT基板2001c的第三实施方式进行说明。
第三实施方式涉及的反射型TFT基板2001c与第一实施方式的反射型TFT基板2001a相比，如图60(b)及图61所示，玻璃基板2010的上方大致全部被保护用绝缘膜2070c覆盖，且保护用绝缘膜2070c在与源电极2063、源极配线2065、像素电极2067、漏极配线焊盘2068及栅极配线焊盘2025对应的位置具有开口部。这些方面与第一实施方式的反射型TFT基板2001a不同。而且，其他的结构大致与反射型TFT基板2001a相同。
如此，本实施方式的反射型TFT基板2001c具备保护用绝缘膜2070c。从而，能够提供可以容易地制造利用了液晶或有机EL材料等的显示机构或发光机构的反射型TFT基板2001c。
而且，本发明的反射型TFT基板除上述实施方式以外，具有各种应用例，例如，如图64(b)及图65所示的反射型TFT基板2001d在反射金属层2060a之上具备保护反射金属层2060a的金属层保护用氧化物透明导电体2069。如此，能够防止反射金属层2060a的变色，并能够防止反射金属层2060a的反射率降低的不良情况。进而，因为透明，所以光的透过量不减少，故而能够提供亮度优良的显示装置。
此外，作为应用例的一例，例如图68(b)及图69所示的反射型TFT基板2001e在n型氧化物半导体层2040和反射金属层2060a之间具备氧化物透明导电体层2060。如此，TFT的开关速度高速化，并且能够提高TFT的耐久性。
以上，对本发明的TFT基板及反射型TFT基板以及其制造方法例示了优选的实施方式进行说明，但本发明涉及的TFT基板及反射型TFT基板以及其制造方法并不限定于上述的实施方式，当然可以在本发明的范围内进行各种变更实施。
工业上的可利用性
本发明TFT基板及反射型TFT基板以及其制造方法并不限定于LCD(液晶显示装置)或有机EL显示装置中使用的TFT基板及反射型TFT基板以及其制造方法。例如，作为LCD(液晶显示装置)或有机EL显示装置以外的显示装置，或者其他用途中使用的TFT基板及反射型TFT基板以及其制造方法也可适用本发明。

Claims (38)

1.一种TFT基板，其特征在于，具备：
基板；
形成在该基板的上方，并且上表面被栅极绝缘膜覆盖，且侧面被层间绝缘膜覆盖而绝缘的栅电极及栅极配线；
在所述栅电极的上方，且在所述栅极绝缘膜的上方形成的氧化物层；
在所述氧化物层的上方，由沟道部隔开而形成的导电体层；
形成在所述沟道部的上方，保护所述沟道部的沟道保护层，
所述氧化物层是n型氧化物半导体层。
2.根据权利要求1所述的TFT基板，其特征在于，
所述沟道保护层由所述层间绝缘膜构成，在所述层间绝缘膜的一对开口部分别形成有由所述导电体层构成的漏电极及源电极。
3.根据权利要求1所述的TFT基板，其特征在于，
所述导电体层是氧化物导电体层及/或金属层。
4.根据权利要求1所述的TFT基板，其特征在于，
所述导电体层至少作为像素电极起作用。
5.根据权利要求1所述的TFT基板，其特征在于，
所述氧化物层形成在与所述沟道部、源电极及漏电极相对应的规定位置。
6.根据权利要求1所述的TFT基板，其特征在于，
所述基板的上方由保护用绝缘膜覆盖，且所述保护用绝缘膜在与像素电极、源/漏极配线焊盘及栅极配线焊盘相对应的位置具有开口部。
7.根据权利要求1所述的TFT基板，其特征在于，
所述TFT基板具备栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极，且在所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极的上方形成有辅助导电层。
8.根据权利要求1所述的TFT基板，其特征在于，
所述TFT基板具备金属层，并具有保护所述金属层的金属层保护用氧化物导电体层。
9.根据权利要求1所述的TFT基板，其特征在于，
所述TFT基板具备栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极，且所述栅电极、栅极配线、源极配线、漏极配线、源电极、漏电极及像素电极由氧化物透明导电体层构成。
10.根据权利要求1所述的TFT基板，其特征在于，
所述氧化物层及/或导电体层的能隙为3.0eV以上。
11.根据权利要求1所述的TFT基板，其特征在于，
所述TFT基板具备像素电极，所述像素电极的一部分由反射金属层覆盖。
12.根据权利要求11所述的TFT基板，其特征在于，
所述反射金属层至少作为源极配线、漏极配线、源电极及漏电极的至少一种起作用。
13.根据权利要求11所述的TFT基板，其特征在于，
所述反射金属层是由铝、银或金构成的薄膜，或者由包含铝、银或金的合金层构成。
14.一种反射型TFT基板，其特征在于，具备：
基板；
形成在该基板的上方，并且上表面被栅极绝缘膜覆盖，且侧面被层间绝缘膜覆盖而绝缘的栅电极及栅极配线；
在所述栅电极的上方，且在所述栅极绝缘膜的上方形成的氧化物层；
在所述氧化物层的上方，由沟道部隔开而形成的反射金属层；
形成在所述沟道部的上方，保护所述沟道部的沟道保护层，
所述沟道保护层由所述层间绝缘膜构成，在所述层间绝缘膜的一对开口部分别形成有漏电极及源电极，
所述反射金属层至少作为像素电极起作用。
15.根据权利要求14所述的反射型TFT基板，其特征在于，
所述氧化物层是n型氧化物半导体层。
16.根据权利要求14或15所述的反射型TFT基板，其特征在于，
所述氧化物层形成在与所述沟道部、源电极及漏电极相对应的规定位置。
17.根据权利要求14或15所述的反射型TFT基板，其特征在于，
所述基板的上方由保护用绝缘膜覆盖，且所述保护用绝缘膜在与像素电极、源/漏极配线焊盘及栅极配线焊盘相对应的位置具有开口部。
18.根据权利要求14或15所述的反射型TFT基板，其特征在于，
所述反射型TFT基板具备反射金属层及/或金属薄膜，并具有保护所述反射金属层及/或金属薄膜的金属层保护用氧化物透明导电体层。
19.根据权利要求14或15所述的反射型TFT基板，其特征在于，
所述氧化物层的能隙为3.0eV以上。
20.根据权利要求14或15所述的反射型TFT基板，其特征在于，
所述反射金属层是由铝、银或金构成的薄膜，或者由包含铝、银或金的合金层构成。
21.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层及第三抗蚀剂的工序；
使用第三掩模将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述第二氧化物层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
22.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、保护用绝缘膜及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘且覆盖所述像素电极、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述第二氧化物层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序，
将所述第三抗蚀剂再形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
23.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层及第三抗蚀剂的工序；
使用第三掩模将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述第二氧化物层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
24.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、辅助导电层、保护用绝缘膜及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘且覆盖所述像素电极、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述第二氧化物层、辅助导电层、保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
将所述第三抗蚀剂再形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述辅助导电层及保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
25.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、辅助导电层及第三抗蚀剂的工序；
使用第三掩模将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述第二氧化物层及辅助导电层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
26.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、反射金属层及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、反射金属部、所述像素电极及所述栅极配线焊盘且覆盖除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述第二氧化物层及反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
将所述第三抗蚀剂再形成为除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及栅极配线焊盘的上方的所述反射金属层露出的形状的工序；
对所述反射金属层进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序。
27.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、反射金属层、保护用绝缘膜及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、反射金属部、所述像素电极及所述栅极配线焊盘且覆盖除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述第二氧化物层、反射金属层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
将所述第三抗蚀剂再形成为除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及栅极配线焊盘的上方的所述反射金属层露出的形状的工序；
对所述反射金属层及保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序。
28.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、第一氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及第一氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述第一氧化物层露出且覆盖所述栅电极的上方的所述第一氧化物层的形状的工序；
对所述第一氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠第二氧化物层、反射金属层及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、反射金属部、所述像素电极及所述栅极配线焊盘且覆盖除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述第二氧化物层及反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
将所述第三抗蚀剂再形成为除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及栅极配线焊盘的上方的所述反射金属层露出的形状的工序；
对所述反射金属层进行蚀刻，使源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出，并且形成由所述反射金属层构成的反射金属部的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为除了所述反射金属部以外的所述像素电极的部分、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使所述源/漏极配线焊盘、所述像素电极的一部分及栅极配线焊盘露出的工序。
29.根据权利要求26～28中的任一项所述的TFT基板的制造方法，其特征在于，
在所述反射金属层的上方形成保护该反射金属层的金属层保护用氧化物导电体层。
30.根据权利要求21～28中的任一项所述的TFT基板的制造方法，其特征在于，
在所述栅电极/配线用薄膜的上方形成保护该栅电极/配线用薄膜的栅电极/配线用薄膜保护用导电层。
31.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述氧化物层露出且覆盖所述栅电极的上方的所述氧化物层的形状的工序；
对所述氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠导电体层及第三抗蚀剂的工序；
使用第三掩模，将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述导电体层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
32.一种TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述氧化物层露出且覆盖所述栅电极的上方的所述氧化物层的形状的工序；
对所述氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠导电体层及第三抗蚀剂的工序；
使用第三掩模将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述导电体层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
33.一种反射型TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述氧化物层露出且覆盖所述栅电极的上方的所述氧化物层的形状的工序；
对所述氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠反射金属层及第三抗蚀剂的工序；
使用第三掩模，将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序。
34.一种反射型TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述氧化物层露出且覆盖所述栅电极的上方的所述氧化物层的形状的工序；
对所述氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠反射金属层、保护用绝缘膜及第三抗蚀剂的工序；
使用第三半色调掩模，利用半色调曝光将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘且覆盖所述像素电极、源/漏极配线焊盘及所述栅极配线焊盘的部分比其他的部分薄的形状的工序；
对所述反射金属层及保护用绝缘膜进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
将所述第三抗蚀剂再形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
35.一种反射型TFT基板的制造方法，其特征在于，包括：
在基板的上方层叠作为栅电极和栅极配线的栅电极/配线用薄膜、栅极绝缘膜、氧化物层及第一抗蚀剂的工序；
使用第一半色调掩模，利用半色调曝光将所述第一抗蚀剂形成为覆盖所述栅电极及栅极配线且覆盖所述栅极配线的部分比其他的部分薄的形状的工序；
对所述栅电极/配线用薄膜、栅极绝缘膜及氧化物层进行蚀刻，形成所述栅电极及栅极配线的工序；
将所述第一抗蚀剂再形成为所述栅极配线的上方的所述氧化物层露出且覆盖所述栅电极的上方的所述氧化物层的形状的工序；
对所述氧化物层进行蚀刻，形成沟道部的工序；
层叠层间绝缘膜及第二抗蚀剂的工序；
使用第二掩模将所述第二抗蚀剂形成为覆盖除了与源电极及漏电极对应的部分以及栅极配线焊盘部的上方以外的所述层间绝缘膜的形状的工序；
对所述层间绝缘膜进行蚀刻，在作为源电极及漏电极的部分形成源电极用开口部及漏电极用开口部，并且对所述层间绝缘膜及栅极绝缘膜进行蚀刻，在作为栅极配线焊盘的部分形成栅极配线焊盘用开口部的工序；
层叠反射金属层及第三抗蚀剂的工序；
使用第三掩模将所述第三抗蚀剂形成为覆盖所述漏电极、所述源电极、源极配线、漏极配线、所述像素电极及所述栅极配线焊盘的形状的工序；
对所述反射金属层进行蚀刻，形成源电极、漏电极、源极配线、漏极配线、像素电极及栅极配线焊盘的工序；
层叠保护用绝缘膜及第四抗蚀剂的工序；
将所述第四抗蚀剂形成为所述像素电极、源/漏极配线焊盘及栅极配线焊盘的上方的所述保护用绝缘膜露出的形状的工序；
对所述保护用绝缘膜进行蚀刻，使源/漏极配线焊盘、所述像素电极及栅极配线焊盘露出的工序。
36.根据权利要求33～35中任一项所述的反射型TFT基板的制造方法，其特征在于，
在所述氧化物层和反射金属层之间层叠氧化物导电体层。
37.根据权利要求33～35中任一项所述的反射型TFT基板的制造方法，其特征在于，
在所述反射金属层的上方层叠金属层保护用氧化物透明导电体层。
38.根据权利要求33～35中任一项所述的反射型TFT基板的制造方法，其特征在于，
所述栅电极/配线用薄膜具有金属层，在该金属层的上方层叠金属层保护用氧化物透明导电体层。
CN2007800120622A 2006-01-31 2007-01-16 Tft基板及反射型tft基板以及其制造方法 Expired - Fee Related CN101416320B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2006022332 2006-01-31
JP022332/2006 2006-01-31
JP043521/2006 2006-02-21
JP2006043521 2006-02-21
JP2006352764A JP5000290B2 (ja) 2006-01-31 2006-12-27 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP352764/2006 2006-12-27
JP2006352765A JP2007258675A (ja) 2006-02-21 2006-12-27 Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP352765/2006 2006-12-27
PCT/JP2007/050505 WO2007088722A1 (ja) 2006-01-31 2007-01-16 Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011101986226A Division CN102244103A (zh) 2006-01-31 2007-01-16 Tft基板

Publications (2)

Publication Number Publication Date
CN101416320A CN101416320A (zh) 2009-04-22
CN101416320B true CN101416320B (zh) 2011-08-31

Family

ID=38327302

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800120622A Expired - Fee Related CN101416320B (zh) 2006-01-31 2007-01-16 Tft基板及反射型tft基板以及其制造方法
CN2011101986226A Pending CN102244103A (zh) 2006-01-31 2007-01-16 Tft基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011101986226A Pending CN102244103A (zh) 2006-01-31 2007-01-16 Tft基板

Country Status (5)

Country Link
US (1) US20090001374A1 (zh)
EP (1) EP1981085A4 (zh)
KR (1) KR20080108223A (zh)
CN (2) CN101416320B (zh)
WO (1) WO2007088722A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
KR102413263B1 (ko) * 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20210022147A (ko) * 2008-12-19 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
WO2011001715A1 (ja) 2009-06-29 2011-01-06 シャープ株式会社 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011055474A1 (ja) 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
RU2503085C1 (ru) 2009-12-09 2013-12-27 Шарп Кабусики Кайся Полупроводниковое устройство и способ его изготовления
JP5095865B2 (ja) * 2009-12-21 2012-12-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101084192B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板
WO2011151955A1 (ja) 2010-05-31 2011-12-08 シャープ株式会社 半導体素子、薄膜トランジスタ基板及び表示装置
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
WO2011151970A1 (ja) 2010-06-02 2011-12-08 シャープ株式会社 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN103155153B (zh) 2010-10-07 2016-03-30 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102629576A (zh) * 2011-09-26 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法
CN102655117B (zh) * 2011-11-09 2014-07-02 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
SG11201403994XA (en) * 2012-01-11 2014-10-30 Sharp Kk Semiconductor device, display device, and semiconductor device manufacturing method
CN102569417A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 薄膜晶体管及其制作方法
US8486740B1 (en) * 2012-03-11 2013-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing array substrate of transflective liquid crystal display
CN102709239B (zh) * 2012-04-20 2014-12-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
US9876039B2 (en) * 2015-01-08 2018-01-23 Mitsubishi Electric Corporation Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
WO2017204114A1 (ja) * 2016-05-27 2017-11-30 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
CN106298810B (zh) * 2016-09-23 2019-06-11 上海天马微电子有限公司 阵列基板制造方法、阵列基板、显示面板及显示装置
CN107703687B (zh) * 2017-09-27 2020-12-22 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及反射式液晶显示器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215419A (ja) * 2004-01-30 2005-08-11 Sony Corp 反射型液晶表示装置及び透過型液晶表示装置
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101152528B1 (ko) * 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
TWI275183B (en) * 2006-01-12 2007-03-01 Ind Tech Res Inst Structure of thin film transistor array and method for making the same
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
TWI373097B (en) * 2008-07-09 2012-09-21 Au Optronics Corp Method for fabricating thin film transistor array substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-289859A 2002.10.04
JP特开2003-179069A 2003.06.27
JP特开2005-215419A 2005.08.11

Also Published As

Publication number Publication date
EP1981085A1 (en) 2008-10-15
CN101416320A (zh) 2009-04-22
WO2007088722A1 (ja) 2007-08-09
US20090001374A1 (en) 2009-01-01
CN102244103A (zh) 2011-11-16
KR20080108223A (ko) 2008-12-12
EP1981085A4 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9954006B2 (en) Thin film transistor array substrate and method of manufacturing the same
US8778722B2 (en) TFT substrate and method for producing TFT substrate
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN101379539A (zh) 反射型tft基板及反射型tft基板的制造方法
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN1913146B (zh) 薄膜导体及其制造方法
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20140061635A1 (en) Array Substrate, Manufacturing Method And The Display Device Thereof
KR101700882B1 (ko) 산화물 반도체 박막 트랜지스터
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR20100040603A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US20210126024A1 (en) Manufacturing Method for Array Substrate and Array Substrate
EP4207303A1 (en) Oxide thin-film transistor and preparation method therefor, and display device
JP2020037253A (ja) 積層体およびターゲット材
KR20080049882A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

Termination date: 20150116

EXPY Termination of patent right or utility model