JP2004319655A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP2004319655A JP2004319655A JP2003109729A JP2003109729A JP2004319655A JP 2004319655 A JP2004319655 A JP 2004319655A JP 2003109729 A JP2003109729 A JP 2003109729A JP 2003109729 A JP2003109729 A JP 2003109729A JP 2004319655 A JP2004319655 A JP 2004319655A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- source
- amorphous silicon
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】従来の製造工程数を削減した製造方法では製造裕度（マージン）が小さく歩留が低下する。
【解決手段】半導体層の島化工程とゲート絶縁層への開口部形成工程をハーフトーン露光技術の導入により合理化する新規技術と、公知技術であるソース・ドレイン配線の陽極酸化工程にハーフトーン露光技術を導入することで電極端子の保護層形成工程を合理化する新規技術と、公知技術である絵素電極と走査線とを同時に形成する合理化技術との組合せによりＴＮ型液晶表示装置とＩＰＳ型液晶表示装置の４枚マスク・プロセス案と３枚マスク・プロセス案を構築する。
【選択図】 図２
【解決手段】半導体層の島化工程とゲート絶縁層への開口部形成工程をハーフトーン露光技術の導入により合理化する新規技術と、公知技術であるソース・ドレイン配線の陽極酸化工程にハーフトーン露光技術を導入することで電極端子の保護層形成工程を合理化する新規技術と、公知技術である絵素電極と走査線とを同時に形成する合理化技術との組合せによりＴＮ型液晶表示装置とＩＰＳ型液晶表示装置の４枚マスク・プロセス案と３枚マスク・プロセス案を構築する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はカラー画像表示機能を有する液晶表示装置、とりわけアクティブ型の液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年の微細加工技術、液晶材料技術および高密度実装技術等の進歩により、５〜５０ｃｍ対角の液晶表示装置でテレビジョン画像や各種の画像表示機器が商用ベースで大量に提供されている。また、液晶パネルを構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことによりカラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルではクロストークも少なく、応答速度も早く高いコントラスト比を有する画像が保証されている。
【０００３】
これらの液晶表示装置（液晶パネル）は走査線としては２００〜１２００本、信号線としては３００〜１６００本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。
【０００４】
図１３は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明性絶縁基板、例えばガラス基板２上に形成された走査線の電極端子群５に駆動信号を供給する半導体集積回路チップ３を導電性の接着剤を用いて接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田メッキされた銅箔の端子（図示せず）を有するＴＣＰフィルム４を信号線の電極端子群６に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
【０００５】
７、 ８は液晶パネル１のほぼ中央部に位置する画像表示部内の画素と走査線及び信号線の電極端子５，６との間を接続する配線路で、必ずしも電極端子群５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう１枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
【０００６】
図１４はスイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶表示装置の等価回路図を示し、１１（図１３では７）は走査線、１２（図１３では８）は信号線、１３は液晶セルであって、液晶セル１３は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板２上に形成され、点線で描かれた全ての液晶セル１３に共通な対向電極１４はもう一方のガラス基板９の対向する主面上に形成されている。絶縁ゲート型トランジスタ１０のＯＦＦ抵抗あるいは液晶セル１３の抵抗が低い場合や表示画像の階調性を重視する場合には、負荷としての液晶セル１３の時定数を大きくするための補助の蓄積容量１５を液晶セル１３に並列に加える等の回路的工夫が加味される。なお１６は蓄積容量１５の共通母線である。
【０００７】
図１５は液晶表示装置の画像表示部の要部断面図を示し、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバ、ビーズあるいはカラーフィルタ９上に形成された柱状スペーサ等のスペーサ材（図示せず）によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材（何れも図示せず）とで封止された閉空間になっており、この閉空間に液晶１７が充填されている。
【０００８】
カラー表示を実現する場合には、ガラス基板９の閉空間側に着色層１８と称する染料または顔料のいずれか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ 略語はＣＦ）と呼称される。そして液晶材料１７の性質によってはガラス基板９の上面またはガラス基板２の下面の何れかもしくは両面上に偏光板１９が貼付され、液晶パネル１は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にＴＮ（ツイスト・ネマチック）系の物を用いており、偏光板１９は通常２枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
【０００９】
液晶１７に接して２枚のガラス基板２，９上に形成された例えば厚さ０．１μｍ程度のポリイミド系樹脂薄膜２０は液晶分子を決められた方向に配向させるための配向膜である。２１は絶縁ゲート型トランジスタ１０のドレインと透明導電性の絵素電極２２とを接続するドレイン電極（配線）であり、信号線（ソース線）１２と同時に形成されることが多い。信号線１２とドレイン電極２１との間に位置するのは半導体層２３であり詳細は後述する。カラーフィルタ９上で隣り合った着色層１８の境界に形成された厚さ０．１μｍ程度のＣｒ薄膜層２４は半導体層２３と走査線１１及び信号線１２に外部光が入射するのを防止するための光遮蔽部材で、いわゆるブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ 略語はＢＭ）として定着化した技術である。
【００１０】
ここでスイッチング素子として絶縁ゲート型トランジスタの構造と製造方法に関して説明する。絶縁ゲート型トランジスタには２種類のものが現在多用されており、そのうちの一つのチャネル・エッチ型と呼称されるものを紹介する。ドライエッチ技術の導入により、当初は８枚程度必要であったフォトマスクも現時点では５枚に減少してプロセスコストの削減に大きく寄与している。
【００１１】
図１６は５枚マスク・プロセスに対応したアクティブ基板（表示装置用半導体装置）の単位絵素の平面図で、１６図（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１７に示し、その製造工程を以下に簡単に説明する。なお図１６（ｃ）において蓄積容量線１６とドレイン電極２１とがゲート絶縁層を介して重なっている領域５０（右下がり斜線部）が蓄積容量１５を形成しているが、ここではその詳細な説明は省略する。
【００１２】
先ず、図１６（ａ）と図１７（ａ）に示したように耐熱性と耐薬品性と透明性が高い絶縁性基板として厚さ０．５〜１．１ｍｍ程度のガラス基板２、例えばコーニング社製の商品名１７３７の一主面上にＳＰＴ（スパッタ）等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６とを選択的に形成する。走査線の材質は耐薬品性と耐弗酸性と導電性とを総合的に勘案して選択するが、一般的にはＣｒ，Ｔａ，ＭｏＷ合金等の耐熱性の高い金属または合金が使用される。
【００１３】
液晶パネルの大画面化や高精細化に対応して走査線の抵抗値を下げるためには走査線の材料としてＡＬ（アルミニウム）が用いられるが、ＡＬは単体では耐熱性が低いので上記した耐熱金属であるＣｒ，Ｔａ，Ｍｏまたはそれらのシリサイドと積層化する、あるいはＡＬの表面に陽極酸化で酸化層（ＡＬ２Ｏ３）を付加することも現在では一般的な技術である。すなわち走査線１１は１層以上の金属層で構成される。
【００１４】
次に、ガラス基板２の全面にＰＣＶＤ（プラズマ・シーブイディ）装置を用いてゲート絶縁層となるシリコン窒化（ＳｉＮｘ）層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。そして、図１６（ｂ）と図１７（ｂ）に示したようにゲート電極１１Ａ上にゲート１１電極Ａよりも幅広く第１と第２の非晶質シリコン層よりなる半導体層を島状３１Ａ，３３Ａに残してゲート絶縁層３０を露出する。
【００１５】
引き続き、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を、膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を順次被着し、図１６（ｃ）と図１７（ｃ）に示したように微細加工技術によりこれらの薄膜層３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成する。この選択的パターン形成はソース・ドレイン配線の形成に用いられる感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻することによりなされるので、チャネル・エッチと呼称される。
【００１６】
絶縁ゲート型トランジスタがオフセット構造とならぬようソース・ドレイン電極１２，２１はゲート電極１１Ａと一部（数μｍ）平面的に重なって形成される。この重なりは寄生容量として電気的に作用するので小さいほど良いが、露光機の合わせ精度とマスクの精度とガラス基板の膨張係数及び露光時のガラス基板温度で決定され、実用的な数値は精々２μｍ程度である。
【００１７】
信号線１２の配線抵抗が問題とならない場合にはＡＬよりなる低抵抗配線層３５は必ずしも必要ではなく、その場合にはＣｒ，Ｔｉ，Ｔａ，Ｍｏ等の耐熱金属材料を選択すればソース・ドレイン配線１２，２１を単層化して作製プロセスを簡素化することが可能である。なお、絶縁ゲート型トランジスタの耐熱性については先行例である特開平７−７４３６８号公報に詳細が記載されている。
【００１８】
さらに上記感光性樹脂パターンを除去した後、ガラス基板２の全面に透明性の絶縁層としてゲート絶縁層と同様にＰＣＶＤ装置を用いて０．３μｍ程度の膜厚のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１６（ｄ）と図１７（ｄ）に示したようにパシベーション絶縁層３７を微細加工技術により選択的に除去し、ドレイン電極２１上に開口部６２と、画像表示部外の領域で走査線１１の電極端子５が形成される位置上に開口部６３と、信号線１２の電極端子６が形成される位置上に開口部６４を形成してドレイン電極２１と走査線１１と信号線１２の一部分を露出する。蓄積容量線１６（を平行に束ねた電極パターン）上には開口部６５を形成して蓄積容量線１６の一部を露出する。
【００１９】
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）あるいはＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）を被着し、図１６（ｅ）と図１７（ｅ）に示したように微細加工技術により開口部６２を含んでパシベーション絶縁層３７上に絵素電極２２を選択的に形成してアクティブ基板２として完成する。開口部６３内の露出している走査線１１の一部を電極端子５とし、開口部６４内の露出している信号線１２の一部を電極端子６としても良く、図示したように開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる電極端子５Ａ，６Ａを選択的に形成しても良いが、通常は電極端子５Ａ，６Ａ間を接続する透明導電性の短絡線４０も同時に形成される。その理由は、図示はしないが電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが出来るからである。同様に開口部６５を含んで蓄積容量線１６への電極端子が形成される。
【００２０】
【発明が解決しようとする課題】
このように５枚マスク工程においてはドレイン電極２１と走査線１１へのコンタクト形成工程が同時になされるため、それらに対応した開口部６２，６３内の絶縁層の厚さと種類が異なってくる。パシベーション絶縁層３７はゲート絶縁層３０に比べると製膜温度が低く膜質が劣悪で、弗酸系のエッチング液による湿式食刻（ウェットエッチ）では食刻速度が夫々数１０００Å／分、数１００Å／分と１桁も異なり、ドレイン電極２１上の開口部６２の断面形状は上部に余りにも過食刻が生じて穴径が制御できない理由から弗素系のガスを用いた乾式食刻（ドライエッチ）が採用される。
【００２１】
ドライエッチを採用してもドレイン電極２１上の開口部６２はパシベーション絶縁層３７のみであるので、走査線１１上の開口部６３と比較して過食刻になるのは避けられず、材質によっては中間導電層３６Ａが食刻ガスによって膜減りすることがある。また、食刻終了後の感光性樹脂パターンの除去に当たり、まずは弗素化された表面のポリマー除去のために酸素プラズマ灰化で感光性樹脂パターンの表面を０．１〜０．３μｍ程度削り、その後に有機剥離液、例えば東京応化製の剥離液１０６等を用いた薬液処理がなされるのが一般的であるが、中間導電層３６Ａが膜減りして下地のアルミニウム層３５Ａが露出した状態になっていると、酸素プラズマ灰化処理でアルミニウム層３５Ａの表面に絶縁体であるＡＬ２Ｏ３が形成されて絵素電極２２との間でオーミック接触が得られなくなる。そこで中間導電層３６Ａが膜減りしてもいいように、その膜厚を例えば０．２μｍと厚く設定することでこの問題から逃れようとしている。あるいは開口部６２〜６５の形成時、アルミニウム層３５Ａを除去して下地の耐熱金属層である薄膜層３４Ａを露出してから絵素電極２２を形成する回避策も可能であり、この場合には当初から中間導電層３６Ａは不要となるメリットもある。
【００２２】
しかしながら、前者の対策ではこれら薄膜の膜厚の面内均一性が良好でないとこの取組みも必ずしも有効に作用するわけではなく、また食刻速度の面内均一性が良好でない場合にも全く同様である。後者の対策では中間導電層３６Ａは不要となるがアルミニウム層３５Ａの除去工程が増加し、また開口部６２の断面制御が不十分であると絵素電極２２が段切れを起こす恐れがあった。
【００２３】
加えてチャネル・エッチ型の絶縁ゲート型トランジスタではチャネル領域の不純物を含まない第１の非晶質シリコン層３１はどうしても厚めに（チャネル・エッチ型では通常０．２μｍ以上）被着しておかないと、ガラス基板の面内均一性に大きく影響されてトランジスタ特性、とりわけＯＦＦ電流が不揃いになりがちである。このことはＰＣＶＤ装置の稼働率とパーティクル発生状況とに大きく影響し、生産コストの観点からも非常に重要な事項である。
【００２４】
次に上記５枚マスク・プロセスの工程削減を推進した一例として４枚マスク・プロセスを紹介する。４枚マスク・プロセスはハーフトーン露光技術の導入により写真食刻工程を削減するもので、図１８は４枚マスク・プロセスに対応したアクティブ基板の単位絵素の平面図で、図１８（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１９に示す。
【００２５】
先ず、５枚マスク・プロセスと同様にガラス基板２の一主面上に、ＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図１８（ａ）と図１９（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６とを選択的に形成する。
【００２６】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となるＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。引き続き、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を、膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を、すなわちソース・ドレイン配線材を順次被着し、微細加工技術によりこれらの薄膜層３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成するのであるが、この選択的パターン形成に当たりハーフトーン露光技術により図１８（ｂ）と図１９（ｂ）に示したようにソース・ドレイン間のチャネル形成領域８０Ｃ（斜線部）の膜厚が例えば１．５μｍで、ソース・ドレイン配線形成領域８０Ａ，８０Ｂの膜厚３μｍよりも薄い感光性樹脂パターン８０Ａ〜８０Ｃを形成する点が大きな特徴である。
【００２７】
このような感光性樹脂パターン８０Ａ〜８０Ｃは、液晶表示装置用基板の作製には通常ポジ型の感光性樹脂を用いるので、ソース・ドレイン配線形成領域８０Ａ，８０Ｂが黒、すなわちＣｒ薄膜が形成されており、チャネル領域８０Ｃは灰色、たとえば幅０．５〜１μｍ程度のラインアンドスペースのＣｒパターンが形成されており、その他の領域は白、すなわちＣｒ薄膜が除去されているようなフォトマスクを用いれば良い。灰色領域は露光機の解像力が不足しているためにラインアンドスペースが解像されることはなく、ランプ光源からのフオトマスク照射光を半分程度透過させることが可能であるので、ポジ型感光性樹脂の残膜特性に応じて図１９（ｂ）に示したような断面形状を有する感光性樹脂パターン８０Ａ〜８０Ｃを得ることができる。
【００２８】
上記感光性樹脂パターン８０Ａ〜８０Ｃをマスクとして図１９（ｂ）に示したようにＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３及び第１の非晶質シリコン層３１を順次食刻してゲート絶縁層３０を露出した後、図１８（ｃ）と図１９（ｃ）に示したように酸素プラズマ等の灰化手段により感光性樹脂パターン８０Ａ〜８０Ｃの膜厚を例えば３μｍから１．５μｍ以上減少せしめて８１Ａ，８１Ｂとすると感光性樹脂パターン８０Ｃが消失してチャネル領域が露出する。そこで膜減りした感光性樹脂パターン８１Ａ，８１Ｂをマスクとして、再びソース・ドレイン配線間（チャネル形成領域）のＴｉ薄膜層３６Ａ，ＡＬ薄膜層３５Ａ，Ｔｉ薄膜層３４Ａ，第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお上記酸素プラズマ処理ではパターン寸法の変化を抑制するため異方性を強めることが望ましいがその理由は後述する。
【００２９】
さらに上記感光性樹脂パターン８１Ａ，８１Ｂを除去した後は、５枚マスク・プロセスと同じく図１８（ｄ）と図１９（ｄ）に示したようにガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、ドレイン電極２１上と走査線１１と信号線１２の電極端子５，６が形成される領域上にそれぞれ開口部６２，６３，６４を形成する。
【００３０】
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯあるいはＩＺＯを被着し、図１８（ｅ）と図１９（ｅ）に示したように微細加工技術により開口部６２を含んでパシベーション絶縁層３７上に透明導電性の絵素電極２２を選択的に形成してアクティブ基板２として完成する。電極端子に関してはここでは開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる電極端子５Ａ，６Ａを選択的に形成している。
【００３１】
【発明が解決しようとする課題】
このようにハーフトーン露光技術を用いることにより、従来の５枚マスク・プロセスで得られるのとほぼ同一のデバイスを４枚のフォトマスクを用いてその作製プロセスを簡略化することは可能である。しかしながら４枚マスク・プロセスにおいて適用されているチャネル形成工程はソース・ドレイン配線１２，２１間のソース・ドレイン配線材と半導体層とを選択的に除去するので、絶縁ゲート型トランジスタのＯＮ特性を大きく左右するチャネルの長さ（現在の量産品で４〜６μｍ）を決定する工程である。このチャネル長の長さの変動は絶縁ゲート型トランジスタのＯＮ電流値を大きく変化させるので、通常は厳しい製造管理を要求される。
【００３２】
先述したようにチャネル長、すなわちハーフトーン露光領域のパターン寸法は露光量（光源強度とフォマスクのパターン精度、特にライン＆スペース寸法）、感光性樹脂の塗布厚、感光性樹脂の現象処理、および当該のエッチング工程における感光性樹脂の膜減り量等多くのパラメータに左右され、加えてこれら諸量の面内均一性もあいまって必ずしも歩留高く安定して生産できるわけではなく、従来の製造管理よりも一段と厳しい製造管理が必要となり、決して高度に完成したレベルにあるとは言えないのが現状である。特にチャネル長が６μｍ以下ではその傾向が顕著となる。
【００３３】
本発明はかかる現状に鑑みなされたもので、従来の５枚マスク・プロセスや４枚マスク・プロセスに共通するコンタクト形成時の不具合を回避するだけでなく、製造マージンの大きいハーフトーン露光技術を採用して製造工程の削減を実現するものである。また液晶パネルの低価格化を実現し、需要の増大に対応していくためにも製造工程数の更なる削減を鋭意追求していく必要性があることは明白であり、他の主要な製造工程を簡略化あるいは低コスト化する技術を付与することによりさらに本発明の価値を高めんとするものである。
【課題を解決するための手段】
本発明においては、まずハーフトーン露光技術をパターン精度管理が容易な半導体層の島化工程とゲート絶縁層へのコンタクト形成工程とに適用することで製造工程の削減を実現している。次に絶縁ゲート型トランジスタにチャネル保護層を付与するために先行技術である特開平４−３０２４３８号公報に開示されている不純物を含む半導体層を陽極酸化により酸化シリコン層に変換する技術と、ソース・ドレイン配線のみを有効にパシベーションするために先行技術である特開平２−２１６１２９号公報に開示されているアルミニウムよりなるソース・ドレイン配線の表面に絶縁層を形成する陽極酸化技術とを融合させてプロセスの合理化と低温化を実現せんとするものである。さらに先行技術である特願平５−２６８７２６号公報に開示されている絵素電極の形成工程を合理化したものを本発明に適合させて採用している。また更なる工程削減のためにソース・ドレイン配線の陽極酸化層形成にもハーフトーン露光技術を適用して電極端子の保護層形成工程を合理化している。
【００３４】
請求項１に記載の絶縁ゲート型トランジスタは、絶縁基板上に１層以上の第１の金属層よりなるゲート電極が形成され、ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース・ドレイン配線が形成されるとともに、ソース配線の電気的接続領域を除いてソース・ドレイン配線上とチャネル上とに陽極酸化層が形成されていることを特徴とするボトムゲート型の絶縁ゲート型トランジスタであり、陽極酸化層がパシベーション機能を発揮するのでＳｉＮｘ等の保護絶縁層を付与する必要は無く、液晶表示装置との関わりは請求項３，請求項４，請求項６並びに第２，第３，第５，第６の実施形態で明確にする。
【００３５】
請求項２に記載の液晶表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記絵素電極上に開口部を有する保護絶縁層が第１の透明性絶縁基板上に形成されていることを特徴とする。
この構成により走査線と絵素電極とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、加えて半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって４枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。また、走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一となるのでコンタクト形成に関わる不具合は発生しない。
【００３６】
請求項３に記載の液晶表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線が形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線が形成され、
前記ドレイン配線上とゲート絶縁層上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とが形成され、
前記ドレイン配線上の絵素電極と重なった領域と信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、加えて絵素電極の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって４枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。ソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である５酸化タンタル（Ｔａ２Ｏ５）または酸化アルミニウム（Ａｌ２Ｏ３）が形成されてパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。加えてチャネルを保護する絶縁層は不純物を含む非晶質シリコン層を陽極酸化で酸化シリコン層に変換することで得られるので、チャネル層となる不純物を含まない非晶質シリコン層を厚く製膜する必要が無いＴＮ型の液晶表示装置が実現する。
【００３７】
請求項４記載の液晶表示装置は、
同じく少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と第１の透明性絶縁基板上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成により、走査線と絵素電極とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、絵素電極の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とがなされ、３枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。
【００３８】
請求項５に記載の液晶画像表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層が形成されていることを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ４枚のフォトマスクを用いてＩＰＳ型の液晶表示装置が得られる。また、走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一となるのでコンタクト形成に関わる不具合は発生しない。
【００３９】
請求項６に記載の液晶画像表示装置は、同じく
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成によりソース・ドレイン配線の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、ソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である５酸化タンタル（Ｔａ２Ｏ５）または酸化アルミニウム（Ａｌ２Ｏ３）が形成されてパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。加えてチャネルを保護する絶縁層は不純物を含む非晶質シリコン層を陽極酸化で酸化シリコン層に変換することで得られるので、チャネル層となる不純物を含まない非晶質シリコン層を厚く製膜する必要がないＩＰＳ型の液晶表示装置が実現する。
【００４０】
請求項７は請求項２に記載の液晶表示装置の製造方法であって、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるように１層以上の第２の金属層よりなるソース（信号線）と絵素電極を含んでドレイン配線と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記第１の透明性絶縁基板の全面に保護絶縁層を形成する工程と、
前記電極端子上と絵素電極上の保護絶縁層に開口部を形成して保護絶縁層を選択的に除去する工程とを有することを特徴とする。
この構成により絵素電極と走査線とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とが実現し、４枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。そして走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一であるのでコンタクト形成に関わる不具合も発生しない。
【００４１】
請求項８は請求項３に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線を形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域上に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるように１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線を形成する工程と、
ゲート絶縁層上と前記ドレイン配線の一部上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とを形成する工程と、
前記絵素電極と電極端子の選択的パターン形成に用いられた感光性樹脂パターンをマスクとして絵素電極と信号線の電極端子とを保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成と、チャネルとソース・ドレイン配線の陽極酸化にあたり信号線の電極端子を保護する工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の増加を阻止することができるので４枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。
【００４２】
請求項９は請求項４に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース（信号線）・ドレイン配線と前記透明導電性の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により走査線と絵素電極とを１枚のフォトマスクを用いて処理する工程削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とがなされ、加えてソース・ドレイン配線の形成と、チャネルとソース・ドレイン配線の陽極酸化にあたり信号線の電極端子を保護する工程とを１枚のフォトマスクを用いて処理するため写真食刻工程数の増加を阻止することができるので３枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。
【００４３】
請求項１０は請求項５に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上にゲート電極と一部重なるように第２の非晶質シリコン層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層を形成する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現して４枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。また従来の合理化された４枚マスク・プロセスと比較して変更点が少なく量産工場において導入が容易である。
【００４４】
請求項１１は請求項６に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成してゲート絶縁層を露出する工程と、
走査線の電極端子形成領域上に開口部を形成して前記開口部内のゲート絶縁層を除去する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成によりソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層が形成されてパシベーション機能が付与される。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。またソース・ドレイン配線の形成工程と、信号線の電極端子を保護しながらソース・ドレイン配線を陽極酸化する工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現し、４枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。
【００４５】
請求項１２も請求項６に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、ソース・ドレイン配線の形成工程と、信号線の電極端子を保護しながらソース・ドレイン配線を陽極酸化する工程とを同一のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって、３枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。
【００４６】
【実施の形態】
本発明の実施形態を図１〜図１２に基づいて説明する。図１に本発明の第１の実施形態に係る表示装置用半導体装置（アクティブ基板）の平面図を示し、図２に図１（ｆ）のＡ−Ａ’線上とＢ−Ｂ’線上及びＣ−Ｃ’線上の製造工程の断面図を示す。同様に第２の実施形態は図３と図４、第３の実施形態は図５と図６、第４の実施形態は図７と図８、第５の実施形態は図９と図１０，第６の実施形態は図１１と図１２とで夫々アクティブ基板の平面図と製造工程の断面図を示す。なお従来例と同一の部位については同一の符号を付して詳細な説明は省略する。
（第１の実施形態）
【００４７】
第１の実施形態では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層９１として例えばＩＴＯと、膜厚０．１〜０．３μｍ程度の第１の金属層９２として例えばＣｒ，Ｔａ，ＭｏＷ
合金等を被着し、図１（ａ）と図２（ａ）に示したように微細加工技術により透明導電層９１Ａと第１の金属層９２Ａとの積層よりなりゲート電極１１Ａも兼ねる走査線１１と、透明導電層９１Ｂと第１の金属層９２Ｂとの積層よりなる擬似絵素電極９３と、透明導電層９１Ｃと第１の金属層９２Ｃとの積層よりなる擬似短絡線９４とを選択的に形成する。ゲート絶縁層を介して信号線との絶縁耐圧を向上させ、歩留を高めるためにはこれらの電極は乾式食刻（ドライエッチ）による断面形状のテーパ制御を行うことが望ましいが、ＩＴＯのドライエッチ技術は食刻ガスに沃化水素や臭化水素を用いたものが開発されたもののガス排気系での反応生成物による堆積量が大きく実用化に至らなかったので、当面は例えばＡｒ（ガス）を用いたスパッタ・エッチを採用すると良い。
【００４８】
次にガラス基板２の全面にプラズマ保護層となる例えばＴａＯｘやＳｉＯ２等の透明絶縁層を０．１μｍ程度の膜厚で被着して７１とする。このプラズマ保護層７１は後続のＰＣＶＤ装置によるゲート絶縁層であるＳｉＮｘの形成時に走査線１１や擬似絵素電極９３のエッジ部に露出している透明導電層９１Ａ，９１Ｂが還元されてＳｉＮｘの膜質が変動するのを防止するために必要で、詳細は先行例特開昭５９−９９６２号公報を参照されたい。
【００４９】
プラズマ保護層７１の被着後は第１の実施形態と同様にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物を殆ど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．２−０．１−０．０５μｍ程度の膜厚で順次被着する。ここではゲート絶縁層がプラズマ保護層と第１のＳｉＮｘ層との積層になるため第１のＳｉＮｘ層は従来例よりも薄く形成して良い。
【００５０】
その後、画像表示部外の領域に形成された擬似短絡線９４上を除いて走査線１１の電極端子形成領域上に開口部６３Ａと擬似絵素電極９３上に開口部７４とを有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８４Ａの膜厚が例えば２μｍと他の領域８４Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８４Ａ，８４Ｂをハーフトーン露光技術により形成する。そして図１（ｂ）と図２（ｂ）に示したように感光性樹脂パターン８４Ａ，８４Ｂをマスクとして露出している第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とプラズマ保護層７１とに加えて第１の金属層９２を順次食刻し、走査線１１の一部の透明導電層を露出して走査線の電極端子形成領域５Ａとし、同様に擬似短絡線９４の透明導電層を露出して短絡線９１Ｃ（４０）とし、擬似絵素電極９３の透明導電層９１Ｂを露出して絵素電極２２とする。走査線１１の電極端子は最大で駆動用ＬＳＩの電極ピッチの半分程度まで、通常２０μｍ以上の大きさを有するので開口部６３Ａ（白領域）を形成するためのフォトマスクの作製もその仕上がり寸法の精度管理も極めて容易である。
【００５１】
続いて、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８４Ａ，８４Ｂを１μｍ以上膜減りさせると、図１（ｃ）と図２（ｃ）に示したように感光性樹脂パターン８４Ｂが消失して第２の非晶質シリコン層３３Ｂが露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８４Ｃを選択的に形成することができる。感光性樹脂パターン８４Ｃ、すなわち島状半導体層のパターン幅はソース・ドレイン配線間の寸法にマスク合わせ精度を加算したものであるから、ソース・ドレイン配線間を４〜６μｍ、合わせ精度を±３μｍとすると１０〜１２μｍとなり寸法精度としては厳しいものではない。しかしながらレジストパターン８４Ａから８４Ｃへの変換時にレジストパターンが等方的に１μｍ膜減りすると、寸法が２μｍ小さくなるだけでなく、後続のソース・ドレイン配線形成時のマスク合わせ精度が１μｍ小さくなって±２μｍとなり、前者よりも後者の影響がプロセス的には厳しいものとなる。したがって上記酸素プラズマ処理ではパターン寸法の変化を抑制するため異方性を強めることが望ましい。具体的にはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式、さらに高密度のプラズマ源を有するＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式やＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式の酸素プラズマ処理がより望ましい。そして図１（ｄ）と図２（ｄ）に示したように感光性樹脂パターン８４Ｃをマスクとして第２の非晶質シリコン層３３Ｂと第１の非晶質シリコン層３１Ｂとをゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０Ａを露出する。島状半導体層３１Ａ，３３Ａ、すなわち感光性樹脂パターン８４Ｃ（黒領域）の大きさは最小寸法でも１０μｍの大きさを有し、白領域と黒領域以外の領域をハーフトーン露光領域とするフォトマスクの作製が容易なだけでなく、島状半導体層３１Ａ，３３Ａの寸法精度が変動しても絶縁ゲート型トランジスタの電気特性の変動はほとんど無いのでプロセス管理が容易となることを理解されたい。
【００５２】
この時、ガラス基板２上に露出している透明導電層よりなる電極端子形成領域５Ａ、短絡線９１Ｃ及び絵素電極２２は食刻ガスに晒されるが、非晶質シリコン層３３Ｂ，３１Ｂの食刻ガスである弗素系のガスではこれらの透明導電層の膜厚が減少するとか、抵抗値が変化するとか、透明度が変化すると言った不具合は生じないのは極めて好都合である。
【００５３】
前記感光性樹脂パターン８４Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図１（ｅ）と図２（ｅ）に示したように、微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層を順次食刻し、絵素電極２２の一部を含んで２層の積層３４Ａ，３５Ａよりなる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２とを選択的に形成するが、ここでは従来例と同様に第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお、ソース・ドレイン配線１２，２１の形成と同時に画像表示部外の領域で開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線１２の一部よりなる電極端子６も同時に形成する。なおここでもソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，Ｍｏ等の単層とすることも可能である。
【００５４】
ソース・ドレイン配線１２，２１の形成後は、従来の５枚マスク・プロセスと同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１（ｆ）と図２（ｆ）に示したように絵素電極２２と走査線１１と信号線１２の電極端子５，６上にそれぞれ開口部３８，６３，６４を選択的に形成し、絵素電極２２と電極端子５，６の大部分を露出する。
【００５５】
このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第１の実施形態が完了する。蓄積容量１５の構成に関しては、図１（ｆ）に示したように絵素電極２２を含んでドレイン配線２１と同時に形成された蓄積電極７３と前段の走査線１１とがプラズマ保護層７１とゲート絶縁層３０Ａを介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、走査線と同時に形成される蓄積容量線と絵素電極との間にゲート絶縁層を含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
（第２の実施形態）
【００５６】
第２の実施形態では従来例と同様に先ずＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図３（ａ）と図４（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と共通容量線１６とを選択的に形成する。ＡＬ単体では耐熱性が乏しいことを考慮すると、走査線の低抵抗化のために走査線の構成としてはＡＬ（Ｚｒ，Ｔａ）合金等の単層構成あるいはＡＬ／Ｔａ，Ｔａ／ＡＬ／Ｔａ，ＡＬ／Ｔｉ，Ｔｉ／ＡＬ／Ｔｉ，ＡＬ／ＡＬ（Ｔａ，Ｚｒ）合金等の積層構成が選択可能であるが、本発明においては走査線材料がもたらす制約はほとんど無い。なおＡＬ（Ｔａ，Ｚｒ）は数％以下のＴａやＺｒ等が添加された耐熱性の高いＡＬ合金を意味している。
【００５７】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．１−０．０５μｍ程度の膜厚で順次被着する。このように第１の非晶質シリコン層３１を従来と比べて薄く被着できることも本発明の特長の一つであり、その理由は後述する。そして図３（ｂ）と図４（ｂ）に示したように走査線１１の電極端子形成領域上に開口部６３Ａ（と共通容量線１６の電極端子形成領域上には開口部６５Ａ）を有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８２Ａの膜厚が例えば２μｍと他の領域８２Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８２Ａ，８２Ｂをハーフトーン露光技術により形成し、感光性樹脂パターン８２Ａ，８２Ｂをマスクとして開口部６３Ａ（と開口部６５Ａ）内の第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とを選択的に除去して走査線１１（と共通容量線１６）の一部７２を露出する。
【００５８】
続いて、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８２Ａ，８２Ｂを１μｍ以上膜減りさせると、図３（ｃ）と図４（ｃ）に示したように感光性樹脂パターン８２Ｂが消失して第２の非晶質シリコン層３３が露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８２Ｃを選択的に形成することができる。そこで図１（ｄ）と図２（ｄ）に示したように感光性樹脂パターン８２Ｃをマスクとして第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とをゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０を露出する。この時に開口部６３Ａ内に露出している走査線１１の一部７２は食刻ガスあるいは食刻薬液に晒されるので、走査線１１の材質によっては走査線１１の膜減りが生じることには注意が必要であるが、ＡＬ合金が露出するようなことがあってもソース・ドレイン配線材として最下層にＴｉが選択してあれば酸化の影響を回避する事は容易である。その他にも従来例で説明したように走査線１１を例えばＡＬ／Ｔｉ／ＡＬの積層としておき、上層のＴｉが消失してもＡＬを除去して下層のＴｉを露出させる製法も可能である。
【００５９】
前記感光性樹脂パターン８２Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を、さらに膜厚０．１μｍ程度の同じく陽極酸化可能な中間導電層としてＴａ等の耐熱金属薄膜層３６を順次被着する。そしてこれら３種の薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターンを用いて順次食刻して図３（ｅ）と図４（ｅ）に示したように３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極（配線）２１とソース電極（配線）も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の選択的パターン形成に当たり、従来のように不純物を含む第２の非晶質シリコン層３３Ａと不純物を含まない第１の非晶質シリコン層３１Ａの食刻は不要である。なお、通常はソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部７２を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。ソース・ドレイン配線の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なＴａ単層とすることも可能であり、またＮｄを添加したＡＬ合金では化学的電位が下がり現像液やレジスト剥離液等のアルカリ溶液中でのＩＴＯとの化学腐食反応が抑制されるので、この場合には中間導電層３６Ａが不要となりソース・ドレイン配線１２，２１の積層構造を２層構成（３４Ａ，３５Ａ）とすることが可能で、ソース・ドレイン配線１２，２１の構成が若干ではあるが簡素化される。
【００６０】
ソース・ドレイン配線１２，２１の形成後、ガラス基板２の全面にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯを被着し、図３（ｆ）と図４（ｆ）に示したように感光性樹脂パターン８３を用いた微細加工技術によりドレイン電極２１の中間導電層３６Ａの一部を含んでゲート絶縁層３０上に絵素電極２２を選択的に形成する。この時、走査線の電極端子５上と信号線の電極端子６上にも透明導電層を形成して透明導電性の電極端子５Ａ，６Ａとする。ここでは従来例と同様に透明導電性の短絡線４０を設け、電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが容易である。
【００６１】
引き続き、上記の感光性樹脂パターン８３をマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に酸化層を形成するとともにソース・ドレイン配線１２，２１間に露出している不純物を含む第２の非晶質シリコン層３３Ａと不純物を含まない第１の非晶質シリコン層３１Ａの一部を陽極酸化して図３（ｇ）と図４（ｇ）に示したように絶縁層である不純物を含む酸化シリコン層（ＳｉＯ２）６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００６２】
ソース・ドレイン配線１２，２１の上面にはＴａが、また側面にはＴａ，ＡＬ，Ｔｉの積層が露出しており、陽極酸化によってＴｉは半導体である酸化チタン（ＴｉＯ２）６８に、ＡＬは絶縁層であるアルミナ（ＡＬ２Ｏ３）６９に、そしてＴａは絶縁層である５酸化タンタル（Ｔａ２Ｏ５）７０に夫々変質する。酸化チタン層６８は絶縁層ではないが膜厚が極めて薄く露出面積も小さいのでパシベーション上はまず問題とならないが、耐熱金属薄膜層３４ＡもＴａを選択しておくことが望ましい。しかしながらＴａはＴｉと異なり下地の表面酸化層を吸収してオーミック接触を容易にする機能に欠ける特性に注意する必要がある。
【００６３】
チャネル間の不純物を含む第２の非晶質シリコン層３３Ａは厚み方向に全て完全に絶縁層化しないと絶縁ゲート型トランジスタのリーク電流の増大をもたらす。そこで光を照射しながら陽極酸化を実施することが陽極酸化工程の重要なポイントとなることは先行例にも開示されている。具体的には１万ルックス程度の十分強力な光を照射して絶縁ゲート型トランジスタのリーク電流がμＡを越えれば、ソース・ドレイン配線１２，２１間のチャネル部とドレイン電極２１の面積から計算して１０ｍＡ／ｃｍ２程度の陽極酸化で良好な膜質を得るための電流密度が得られる。
【００６４】
また不純物を含む第２の非晶質シリコン層３３Ａを陽極酸化して絶縁層である酸化シリコン層６６に変質させるに足る化成電圧１００Ｖ超より１０Ｖ程度、化成電圧を高く設定することで形成された不純物を含む酸化シリコン層６６に接する不純物を含まない第１の非晶質シリコン層３１Ａの一部（１００Å程度）まで不純物を含まない酸化シリコン層（図示せず）に変質させることで、チャネルの電気的な純度が高まりソース・ドレイン配線１２，２１間の電気的な分離は完全なものとすることができる。すなわち、絶縁ゲート型トランジスタのＯＦＦ電流が十分に減少して高いＯＮ／ＯＦＦ比が得られる。
【００６５】
陽極酸化で形成される５酸化タンタル７０、アルミナ６９、酸化チタン６８の各酸化層の膜厚は配線のパシベーションとしては０．１〜０．２μｍ程度で十分であり、エチレングリコール等の化成液を用いて印可電圧は同じく１００Ｖ超で実現する。ソース・ドレイン配線１２，２１の陽極酸化に当たって留意すべき事項は、図示はしないが全ての信号線１２は電気的に並列または直列に形成されている必要があり、後に続く製造工程の何処かでこの直並列を解除しないとアクティブ基板２の電気検査のみならず、液晶表示装置としての実動作に支障があることは言うまでもないだろう。解除手段としてはレーザ光の照射による蒸散、またはスクライブによる機械的切除が簡易的であるが詳細な説明は省略する。
【００６６】
絵素電極２２を感光性樹脂パターン８３で覆っておくのは、絵素電極２２を陽極酸化する必要がないだけでなく、絶縁ゲート型トランジスタを経由してドレイン電極２１に流れる化成電流を必要以上に大きく確保しなくて済むためである。
【００６７】
最後に、上記感光性樹脂パターン８３を除去して図３（ｈ）と図４（ｈ）に示したようにアクティブ基板２（表示装置用半導体装置）として完成する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第１の実施形態が完了する。蓄積容量１５の構成に関しては、図３（ｈ）に示したように蓄積容量線１６と絵素電極２２とがゲート絶縁層３０を介して平面的に重なることで構成している例（右下がり斜線部５１）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、絵素電極２２と前段の走査線１１との間にゲート絶縁層３０を含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
【００６８】
第２の実施形態では半導体層の島化工程と走査線へのコンタクト形成のための電極端子形成領域上のゲート絶縁層の除去工程と言うパターン精度の低いレイヤにハーフトーン露光技術を適用して写真食刻工程の削減を行い４枚のフォトマスクでアクティブ基板を作製しているが、第１の実施形態で採用したように絵素電極と走査線の形成を同一のフォトマスクで処理する技術を付与することによりさらに工程削減を推進して３枚のフォトマスクでアクティブ基板を作製する事が可能であるので、それを第３の実施形態として説明する。
（第３の実施形態）
【００６９】
第３の実施形態では図５（ｄ）と図６（ｄ）に示したように半導体層の島化工程とコンタクト形成工程までは第１の実施形態と同一のプロセスで進行する。そしてハーフトーン露光技術で形成され、膜厚を減ぜられた前記感光性樹脂パターン８４Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図５（ｅ）と図６（ｅ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻し、開口部７４内の絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１と同じくソース電極も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の形成と同時に透明導電層よりなる電極端子形成領域５Ａを含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成するが、この時電極端子５，６に対応した領域８５Ａ，８５Ｂの膜厚（黒領域）が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄ（中間調領域）の膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成しておくことが本発明の重要な特徴である。電極端子５，６に対応した領域８５Ａ，８５Ｂの最小寸法は数１０μｍと大きく、フォトマスク製作もまたその仕上がり寸法管理も極めて容易であるが、ソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの最小寸法は４〜８μｍと比較的寸法精度が高いのでハーフトーン領域としては細いスリットパターンを必要とする。しかしながら本発明においてはソース・ドレイン配線１２，２１は１回の露光処理と１回の食刻処理で形成されるため、従来のハーフトーン露光技術のように１回の露光処理と２回の食刻処理とで形成される場合とを比較すると、ソース・ドレイン配線１２，２１の寸法管理も、ソース・ドレイン配線１２，２１間、すなわちチャネル長の寸法管理も従来のハーフトーン露光技術よりはパターン精度の管理が容易である。
【００７０】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５，６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。電極端子５，６の大きさからも容易に理解できるようにここでは酸素プラズマ処理によるパターン寸法の影響は殆ど無いのも本発明の特徴である。そこで図５（ｆ）と図６（ｆ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして第２の実施形態と同様に光を照射しながらソース・ドレイン配線１２，２１を陽極酸化して酸化層６８，６９を形成するとともにソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと隣接する第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００７１】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図５（ｇ）と図６（ｇ）に示したようにその側面に陽極酸化層を有し低抵抗金属層よりなる電極端子５，６が露出する。ただし、静電気対策のために電極端子形成領域５Ａが例えば短絡線９１Ｃに接続され、かつ図示したように電極端子６が短絡線９１Ｃを含んで形成されていなければ電極端子５の側面には陽極酸化層は形成されない。なおソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なＴａ単層とすることも可能である。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第２の実施形態が完了する。蓄積容量１５の構成に関しては図５（ｇ）に示したように、ソース・ドレイン配線１２，２１と同時に絵素電極２２の一部を含んで形成された蓄積電極７３と前段の走査線１１に形成された突起領域とがゲート絶縁層３０Ａとプラズマ保護層７１Ａとの積層を介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、第２の実施形態と同じように絵素電極２２と走査線１１と同時に形成される共通容量線１６との間にゲート絶縁層３０Ａを含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
【００７２】
第３の実施形態ではこのようにソース・ドレイン配線１２，２１と第２の非晶質シリコン層３３Ａの陽極酸化時にドレイン電極２１と電気的に繋がっている絵素電極２２も露出しているため絵素電極２２も同時に陽極酸化される点が第１の実施形態と大きく異なる。このため絵素電極２２を構成する透明導電層の膜質によっては陽極酸化によって抵抗値の増大することもあり、その場合には透明導電層の製膜条件を適宜変更して酸素不足の膜質としておく必要があるが陽極酸化で透明導電層の透明度が低下することはない。また、ドレイン電極２１と絵素電極２２を陽極酸化するための電流も絶縁ゲート型トランジスタのチャネルを通って供給されるが、絵素電極２２の面積が大きいために大きな化成電流または長時間の化成が必要となり、いくら強い外光を照射してもチャネル部の抵抗が障害となり、ドレイン電極２１上と蓄積電極７３上に信号線１２上と同等の膜質と膜厚の陽極酸化層を形成することは化成時間の延長だけでは対応困難である。しかしながらドレイン電極２１上に形成される陽極酸化層が多少不完全であっても実用上は支障の無い信頼性が得られることが多い。なぜならば液晶セルに印可される駆動信号は基本的に交流であり、対向電極１４と絵素電極２２（ドレイン電極２１）との間には直流電圧成分が少なくなるように対向電極１４の電圧は画像検査時に調整されるからで（フリッカ低減調整）、従って信号線１２上にのみ直流成分が流れないように絶縁層を形成しておけば良いからである。
【００７３】
以上説明した液晶表示装置はＴＮ型の液晶セルを用いたものであったが、絵素電極とは所定の距離を隔てて形成された一対の対向電極と絵素電極とで横方向の電界を制御するＩＰＳ（Ｉｎ−Ｐｌａｉｎ−Ｓｗｔｉｃｉｎｇ）方式の液晶表示装置においても本発明で提案する工程削減は有用であるので、それを以降の実施形態で説明する。
（第４の実施形態）
【００７４】
第４の実施形態では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着して図７（ａ）と図８（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と対向電極１６とを選択的に形成する。
【００７５】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。
【００７６】
そして走査線１１の電極端子形成領域上に開口部６３Ａを有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８２Ａの膜厚が例えば２μｍと他の領域８２Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８２Ａ，８２Ｂをハーフトーン露光技術により形成し、図７（ｂ）と図８（ｂ）に示したように感光性樹脂パターン８２Ａ，８２Ｂをマスクとして開口部６３Ａ内の第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とを選択的に除去して走査線１１の一部７２を露出する。
【００７７】
続いて酸素プラズマ等の灰化手段により上記感光性樹脂パターン８２Ａ，８２Ｂを１μｍ以上膜減りさせると図７（ｃ）と図８（ｃ）に示したように、感光性樹脂パターン８２Ｂが消失して第２の非晶質シリコン層３３が露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８２Ｃを選択的に形成することができる。そこで図７（ｄ）と図８（ｄ）に示したように感光性樹脂パターン８２Ｃをマスクとして第２の非晶質シリコン層３３と第１の非晶質シリコン層と３１をゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０を露出する。
【００７８】
前記感光性樹脂パターン８２Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図７（ｅ）と図８（ｅ）に示したように、これらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターンを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２とを選択的に形成するが、ここでは従来例と同様に第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお、ソース・ドレイン配線１２，２１の形成と同時に画像表示部外の領域で開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線１２の一部よりなる電極端子６も同時に形成する。なおここでもソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，Ｍｏ等の単層とすることも可能である。
【００７９】
ソース・ドレイン配線１２，２１の形成後は、従来の５枚マスク・プロセスと同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図７（ｆ）と図８（ｆ）に示したように走査線１１と信号線１２の電極端子５，６上にそれぞれ開口部６３，６４を選択的に形成して電極端子５，６の大部分を露出し、アクティブ基板２として完成する。
【００８０】
このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第４の実施形態が完了する。ＩＰＳ型の液晶表示装置では以上の説明からも明らかなようにアクティ基板２上に透明導電性の絵素電極２２は不要であり、したがってソース・ドレイン配線上の中間導電層も不要となる。積容量１５の構成に関しては、対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図７（ｆ）に例示しているが、蓄積容量１５の構成はこれに限られるものではなく、絵素電極２１と前段の走査線１１との間にゲート絶縁層３０を含む絶縁層を介して構成しても良い。なお、図７（ｆ）において走査線の電極端子５と信号線の電極端子６との間を高抵抗性部材、例えばＯＦＦ状態の絶縁ゲート型トランジスタや細長い導電性線路で接続する静電気対策は特に図示しなかったが、開口部６３Ａが設けられ走査線１１の一部７２を露出する工程が付与されているので静電気対策は容易である。
【００８１】
第４の実施形態ではアクティブ基板２のパシベーションに従来例と同様にＰＣＶＤ装置を用いて作製したシリコン窒化層（ＳｉＮｘ）が採用されているので現存する量産工場においてプロセスの変更点が少なく導入が容易となるメリットが大きいが、ここでも第３の実施形態と同様にソース・ドレイン配線の陽極酸化によるパシベーション技術を付与することによって更なる工程削減と低コスト化が可能で、それを第５と第６の実施形態として説明する。
（第５の実施形態）
【００８２】
第５の実施形態でも先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着して図９（ａ）と図１０（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と対向電極１６とを選択的に形成する。
【００８３】
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．１−０．０５μｍ程度の膜厚で順次被着する。
【００８４】
続いて図９（ｂ）と図１０（ｂ）に示したように微細加工技術により第２の非晶質シリコン層３３と第１の非晶質シリコン層と３１を選択的に除去し、ゲート電極１１Ａ上にゲート１１電極Ａよりも幅広く島状の半導体層３１Ａ，３３Ａを形成してゲート絶縁層３０を露出する。
【００８５】
引き続き図９（ｃ）と図１０（ｃ）に示したように微細加工技術により走査線１１の電極端子形成領域上に開口部６３Ａを形成し、開口部６３Ａ内のゲート絶縁層３０を選択的に除去して走査線１１の一部７２を露出する。
【００８６】
さらにＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図９（ｄ）と図１０（ｄ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部７２を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成するが、この時に第３の実施形態と同様に電極端子５，６上の領域８５Ａ，８５Ｂの膜厚が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成する。
【００８７】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５上と電極端子６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。そこで図９（ｅ）と図１０（ｅ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に陽極酸化層６９，６８を形成するとともに、ソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００８８】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図９（ｆ）と図１０（ｆ）に示したように低抵抗薄膜層よりなる電極端子５と電極端子６が露出する。信号線１２の電極端子６の側面には信号線１２と同様に陽極酸化層６９，６８が形成されているが、走査線の電極端子５の側面には陽極酸化層は形成されていない点に注意されたい。これは走査線の電極端子５を独立させて陽極酸化したためで、第２の実施形態のように静電気対策のために抵抗性部材で走査線の電極端子５と信号線の電極端子６とを接続して陽極酸化すると、走査線の電極端子５の側面にもわずかではあるが陽極酸化層が形成される。抵抗性部材としてはＩＰＳ型液晶表示装置の場合透明導電層が不要なので走査線材料、信号線材料および半導体層の何れかが必要であるが、走査線１１への接続のための開口部６３Ａが存在するので何れを選択するにも制約は無いが詳細な説明は省略する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第４の実施形態が完了する。蓄積容量１５の構成に関しては対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図９（ｆ）に例示している。
【００８９】
第４の実施形態で採用した半導体層の島化工程とゲート絶縁層への開口部形成の合理化に加えて第５の実施形態で採用したソース・ドレイン配線へのパシベーション絶縁層形成の合理化を共に採用した実施形態も可能であり、それを第６の実施形態として説明する。
（第６の実施形態）
【００９０】
第６の実施形態では図１１（ｄ）と図１２（ｄ）に示したように半導体層の島化工程とコンタクト形成工程までは第４の実施形態とほぼ同一のプロセスで進行する。引き続きソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図１１（ｅ）と図１２（ｅ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成し、ソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。この時に第５の実施形態と同様に電極端子５，６上の領域８５Ａ，８５Ｂの膜厚が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成する。
【００９１】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５上と電極端子６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。そこで図１１（ｆ）と図１２（ｆ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に陽極酸化層６９，６８を形成するとともにソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と，不純物を含まない酸化シリコン層（図示せず）を形成する。
【００９２】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図１１（ｇ）と図１２（ｇ）に示したように低抵抗薄膜層よりなる電極端子５と電極端子６が露出する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第５の実施形態が完了する。蓄積容量１５の構成に関しては対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図１１（ｇ）に例示している。
【００９３】
第５の実施形態と第６の実施形態では用いられるフォトマスク数は夫々４枚、３枚と異なるが、得られる液晶表示装置としての差異はほとんど無いことが分かるであろう。その差異は走査線の電極端子形成領域上に形成された開口部内に露出している走査線の一部が膜減りまたは表面変質しているに過ぎない。すなわち第６の実施形態は工程削減がより進化していると見なせば良い。
【００９４】
【発明の効果】
以上述べたように本発明に記載の液晶表示装置の一部は、陽極酸化可能なソース・ドレイン配線材よりなるソース・ドレイン配線と絶縁ゲート型トランジスタのチャネル表面とを同時に陽極酸化して保護層（パシベーション絶縁層）を形成するので格別の加熱工程を伴わず、非晶質シリコン層を半導体層とする絶縁ゲート型トランジスタに過度の耐熱性を必要としない。換言すればパシベーション形成で電気的な性能の劣化を生じない効果が付加されている。また、ソース・ドレイン配線の陽極酸化にあたりハーフトーン露光技術の導入により走査線や信号線の電極端子上を選択的に保護することが可能となり、写真食刻工程数の増加を阻止できる効果が得られる。
【００９５】
そして絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む非晶質シリコン層の絶縁分離が不純物を含む非晶質シリコン層を陽極酸化で変質させる電気化学的な手法でなされるため、従来のようにチャネル半導体層の食刻時の損傷によって絶縁ゲート型トランジスタの電気的な特性が劣化する恐れも無く、またチャネルとなる不純物を含まない非晶質シリコン層を最適の膜厚まで減じて製膜することができるので、ＰＣＶＤ装置の稼働率とパーティクル発生状況に関しても著しい改善が実現する。
【００９６】
加えて導体層の島化工程とゲート絶縁層への開口部形成工程とをハーフトーン露光技術の導入により同一のフォトマスクで処理することを可能ならしめる工程削減、擬似絵素電極の導入により絵素電極と走査線を同一のフォトマスクを用いて同時に形成する等の合理化により、写真食刻工程数を従来の５回よりさらに削減できて４枚あるいは３枚のフォトマスクを用いて液晶表示装置を作製することが可能となり、液晶表示装置のコスト削減の観点からも特筆される特徴である。しかもこれらの工程のパターン精度はさほど高くないので歩留や品質に大きな影響を与えない事も生産管理を容易なものとしてくれる。
【００９７】
さらに第５と第６の実施形態によるＩＰＳ型の液晶表示装置においては対向電極と絵素電極との間に生ずる電界はゲート絶縁層と陽極酸化層に印加されるので従来の劣悪なパシベーション絶縁層が介在せず、表示画像の焼付現象が生じにくい利点も見逃せないものである。なぜならばドレイン配線（絵素電極）の陽極酸化層は絶縁層というよりも高抵抗層として機能するため電荷の蓄積が生じないからである。
【００９８】
なお、本発明の要件は上記の説明からも明らかなようにチャネル・エッチ型の絶縁ゲート型トランジスタにおいて陽極酸化可能なソース・ドレイン配線材を用いて不純物を含む非晶質シリコン層と同時にソース・ドレイン配線表面も陽極酸化して何れも絶縁層化した点にあり、それ以外の構成に関しては絵素電極、ゲート絶縁層等の材質や膜厚等が異なった液晶表示装置あるいはその製造方法の差異も本発明の範疇に属することは自明であり、反射型の液晶表示装置においても本発明の有用性は変らず、また絶縁ゲート型トランジスタの半導体層も非晶質シリコンに限定されるものでないことも明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる表示装置用半導体装置の平面図
【図２】本発明の第１の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図３】本発明の第２の実施形態にかかる表示装置用半導体装置の平面図
【図４】本発明の第２の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図５】本発明の第３の実施形態にかかる表示装置用半導体装置の平面図
【図６】本発明の第３の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図７】本発明の第４の実施形態にかかる表示装置用半導体装置の平面図
【図８】本発明の第４の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図９】本発明の第５の実施形態にかかる表示装置用半導体装置の平面図
【図１０】本発明の第６の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図１１】本発明の第６の実施形態にかかる表示装置用半導体装置の平面図
【図１２】本発明の第６の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図１３】液晶パネルの実装状態を示す斜視図
【図１４】液晶パネルの等価回路図
【図１５】従来の液晶パネルの断面図
【図１６】従来例のアクティブ基板の平面図
【図１７】従来例のアクティブ基板の製造工程断面図
【図１８】合理化されたアクティブ基板の平面図
【図１９】合理化されたアクティブ基板の製造工程断面図
【符号の説明】
１ 液晶パネル
２ アクティブ基板（ガラス基板）
３ 半導体集積回路チップ
４ ＴＣＰフィルム
５，６ 電極端子
９ カラーフィルタ（対向するガラス基板）
１０ 絶縁ゲート型トランジスタ
１１ 走査線（ゲート配線、ゲート電極）
１２ 信号線（ソース配線、ソース電極）
１６ 共通容量線（ＩＰＳ型においては対向電極）
１７ 液晶
１９ 偏光板
２０ 配向膜
２１ ドレイン電極（ドレイン配線、ＩＰＳ型においては絵素電極）
２２ （透明導電性の）絵素電極
３０ ゲート絶縁層
３１ 不純物を含まない（第１の）非晶質シリコン層
３３ 不純物を含む（第２の）非晶質シリコン層
３４ （陽極酸化可能な）耐熱金属層
３５ （陽極酸化可能な）低抵抗金属層（ＡＬ）
３６ （陽極酸化可能な）中間導電層
３７ パシベーション絶縁層
５０，５１，５２ 蓄積容量形成領域
６２ （ドレイン電極上の）開口部
６３，６３Ａ （走査線上の）開口部
６４ （信号線上の）開口部
６５ （対向電極上の）開口部
６６ 不純物を含む酸化シリコン層
６７ 不純物を含まない酸化シリコン層
６８ 陽極酸化層（酸化チタン，ＴｉＯ２）
６９ 陽極酸化層（アルミナ，Ａｌ２Ｏ３）
７０ 陽極酸化層（５酸化タンタル、Ｔａ２Ｏ５）
７１ プラズマ保護層
７２ 走査線の一部
７３ 蓄積電極
７４ （絵素電極上の）開口部
８２ ，８４，８５ （ハーフトーン露光で形成された）感光性樹脂パターン
８３ （絵素電極形成のための）感光性樹脂パターン
９１ 透明導電層
９２ 第１の金属層
【発明の属する技術分野】
本発明はカラー画像表示機能を有する液晶表示装置、とりわけアクティブ型の液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年の微細加工技術、液晶材料技術および高密度実装技術等の進歩により、５〜５０ｃｍ対角の液晶表示装置でテレビジョン画像や各種の画像表示機器が商用ベースで大量に提供されている。また、液晶パネルを構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことによりカラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルではクロストークも少なく、応答速度も早く高いコントラスト比を有する画像が保証されている。
【０００３】
これらの液晶表示装置（液晶パネル）は走査線としては２００〜１２００本、信号線としては３００〜１６００本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。
【０００４】
図１３は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明性絶縁基板、例えばガラス基板２上に形成された走査線の電極端子群５に駆動信号を供給する半導体集積回路チップ３を導電性の接着剤を用いて接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田メッキされた銅箔の端子（図示せず）を有するＴＣＰフィルム４を信号線の電極端子群６に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
【０００５】
７、 ８は液晶パネル１のほぼ中央部に位置する画像表示部内の画素と走査線及び信号線の電極端子５，６との間を接続する配線路で、必ずしも電極端子群５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう１枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
【０００６】
図１４はスイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶表示装置の等価回路図を示し、１１（図１３では７）は走査線、１２（図１３では８）は信号線、１３は液晶セルであって、液晶セル１３は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板２上に形成され、点線で描かれた全ての液晶セル１３に共通な対向電極１４はもう一方のガラス基板９の対向する主面上に形成されている。絶縁ゲート型トランジスタ１０のＯＦＦ抵抗あるいは液晶セル１３の抵抗が低い場合や表示画像の階調性を重視する場合には、負荷としての液晶セル１３の時定数を大きくするための補助の蓄積容量１５を液晶セル１３に並列に加える等の回路的工夫が加味される。なお１６は蓄積容量１５の共通母線である。
【０００７】
図１５は液晶表示装置の画像表示部の要部断面図を示し、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバ、ビーズあるいはカラーフィルタ９上に形成された柱状スペーサ等のスペーサ材（図示せず）によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材（何れも図示せず）とで封止された閉空間になっており、この閉空間に液晶１７が充填されている。
【０００８】
カラー表示を実現する場合には、ガラス基板９の閉空間側に着色層１８と称する染料または顔料のいずれか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ 略語はＣＦ）と呼称される。そして液晶材料１７の性質によってはガラス基板９の上面またはガラス基板２の下面の何れかもしくは両面上に偏光板１９が貼付され、液晶パネル１は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にＴＮ（ツイスト・ネマチック）系の物を用いており、偏光板１９は通常２枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
【０００９】
液晶１７に接して２枚のガラス基板２，９上に形成された例えば厚さ０．１μｍ程度のポリイミド系樹脂薄膜２０は液晶分子を決められた方向に配向させるための配向膜である。２１は絶縁ゲート型トランジスタ１０のドレインと透明導電性の絵素電極２２とを接続するドレイン電極（配線）であり、信号線（ソース線）１２と同時に形成されることが多い。信号線１２とドレイン電極２１との間に位置するのは半導体層２３であり詳細は後述する。カラーフィルタ９上で隣り合った着色層１８の境界に形成された厚さ０．１μｍ程度のＣｒ薄膜層２４は半導体層２３と走査線１１及び信号線１２に外部光が入射するのを防止するための光遮蔽部材で、いわゆるブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ 略語はＢＭ）として定着化した技術である。
【００１０】
ここでスイッチング素子として絶縁ゲート型トランジスタの構造と製造方法に関して説明する。絶縁ゲート型トランジスタには２種類のものが現在多用されており、そのうちの一つのチャネル・エッチ型と呼称されるものを紹介する。ドライエッチ技術の導入により、当初は８枚程度必要であったフォトマスクも現時点では５枚に減少してプロセスコストの削減に大きく寄与している。
【００１１】
図１６は５枚マスク・プロセスに対応したアクティブ基板（表示装置用半導体装置）の単位絵素の平面図で、１６図（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１７に示し、その製造工程を以下に簡単に説明する。なお図１６（ｃ）において蓄積容量線１６とドレイン電極２１とがゲート絶縁層を介して重なっている領域５０（右下がり斜線部）が蓄積容量１５を形成しているが、ここではその詳細な説明は省略する。
【００１２】
先ず、図１６（ａ）と図１７（ａ）に示したように耐熱性と耐薬品性と透明性が高い絶縁性基板として厚さ０．５〜１．１ｍｍ程度のガラス基板２、例えばコーニング社製の商品名１７３７の一主面上にＳＰＴ（スパッタ）等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６とを選択的に形成する。走査線の材質は耐薬品性と耐弗酸性と導電性とを総合的に勘案して選択するが、一般的にはＣｒ，Ｔａ，ＭｏＷ合金等の耐熱性の高い金属または合金が使用される。
【００１３】
液晶パネルの大画面化や高精細化に対応して走査線の抵抗値を下げるためには走査線の材料としてＡＬ（アルミニウム）が用いられるが、ＡＬは単体では耐熱性が低いので上記した耐熱金属であるＣｒ，Ｔａ，Ｍｏまたはそれらのシリサイドと積層化する、あるいはＡＬの表面に陽極酸化で酸化層（ＡＬ２Ｏ３）を付加することも現在では一般的な技術である。すなわち走査線１１は１層以上の金属層で構成される。
【００１４】
次に、ガラス基板２の全面にＰＣＶＤ（プラズマ・シーブイディ）装置を用いてゲート絶縁層となるシリコン窒化（ＳｉＮｘ）層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。そして、図１６（ｂ）と図１７（ｂ）に示したようにゲート電極１１Ａ上にゲート１１電極Ａよりも幅広く第１と第２の非晶質シリコン層よりなる半導体層を島状３１Ａ，３３Ａに残してゲート絶縁層３０を露出する。
【００１５】
引き続き、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を、膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を順次被着し、図１６（ｃ）と図１７（ｃ）に示したように微細加工技術によりこれらの薄膜層３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成する。この選択的パターン形成はソース・ドレイン配線の形成に用いられる感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻することによりなされるので、チャネル・エッチと呼称される。
【００１６】
絶縁ゲート型トランジスタがオフセット構造とならぬようソース・ドレイン電極１２，２１はゲート電極１１Ａと一部（数μｍ）平面的に重なって形成される。この重なりは寄生容量として電気的に作用するので小さいほど良いが、露光機の合わせ精度とマスクの精度とガラス基板の膨張係数及び露光時のガラス基板温度で決定され、実用的な数値は精々２μｍ程度である。
【００１７】
信号線１２の配線抵抗が問題とならない場合にはＡＬよりなる低抵抗配線層３５は必ずしも必要ではなく、その場合にはＣｒ，Ｔｉ，Ｔａ，Ｍｏ等の耐熱金属材料を選択すればソース・ドレイン配線１２，２１を単層化して作製プロセスを簡素化することが可能である。なお、絶縁ゲート型トランジスタの耐熱性については先行例である特開平７−７４３６８号公報に詳細が記載されている。
【００１８】
さらに上記感光性樹脂パターンを除去した後、ガラス基板２の全面に透明性の絶縁層としてゲート絶縁層と同様にＰＣＶＤ装置を用いて０．３μｍ程度の膜厚のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１６（ｄ）と図１７（ｄ）に示したようにパシベーション絶縁層３７を微細加工技術により選択的に除去し、ドレイン電極２１上に開口部６２と、画像表示部外の領域で走査線１１の電極端子５が形成される位置上に開口部６３と、信号線１２の電極端子６が形成される位置上に開口部６４を形成してドレイン電極２１と走査線１１と信号線１２の一部分を露出する。蓄積容量線１６（を平行に束ねた電極パターン）上には開口部６５を形成して蓄積容量線１６の一部を露出する。
【００１９】
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）あるいはＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）を被着し、図１６（ｅ）と図１７（ｅ）に示したように微細加工技術により開口部６２を含んでパシベーション絶縁層３７上に絵素電極２２を選択的に形成してアクティブ基板２として完成する。開口部６３内の露出している走査線１１の一部を電極端子５とし、開口部６４内の露出している信号線１２の一部を電極端子６としても良く、図示したように開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる電極端子５Ａ，６Ａを選択的に形成しても良いが、通常は電極端子５Ａ，６Ａ間を接続する透明導電性の短絡線４０も同時に形成される。その理由は、図示はしないが電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが出来るからである。同様に開口部６５を含んで蓄積容量線１６への電極端子が形成される。
【００２０】
【発明が解決しようとする課題】
このように５枚マスク工程においてはドレイン電極２１と走査線１１へのコンタクト形成工程が同時になされるため、それらに対応した開口部６２，６３内の絶縁層の厚さと種類が異なってくる。パシベーション絶縁層３７はゲート絶縁層３０に比べると製膜温度が低く膜質が劣悪で、弗酸系のエッチング液による湿式食刻（ウェットエッチ）では食刻速度が夫々数１０００Å／分、数１００Å／分と１桁も異なり、ドレイン電極２１上の開口部６２の断面形状は上部に余りにも過食刻が生じて穴径が制御できない理由から弗素系のガスを用いた乾式食刻（ドライエッチ）が採用される。
【００２１】
ドライエッチを採用してもドレイン電極２１上の開口部６２はパシベーション絶縁層３７のみであるので、走査線１１上の開口部６３と比較して過食刻になるのは避けられず、材質によっては中間導電層３６Ａが食刻ガスによって膜減りすることがある。また、食刻終了後の感光性樹脂パターンの除去に当たり、まずは弗素化された表面のポリマー除去のために酸素プラズマ灰化で感光性樹脂パターンの表面を０．１〜０．３μｍ程度削り、その後に有機剥離液、例えば東京応化製の剥離液１０６等を用いた薬液処理がなされるのが一般的であるが、中間導電層３６Ａが膜減りして下地のアルミニウム層３５Ａが露出した状態になっていると、酸素プラズマ灰化処理でアルミニウム層３５Ａの表面に絶縁体であるＡＬ２Ｏ３が形成されて絵素電極２２との間でオーミック接触が得られなくなる。そこで中間導電層３６Ａが膜減りしてもいいように、その膜厚を例えば０．２μｍと厚く設定することでこの問題から逃れようとしている。あるいは開口部６２〜６５の形成時、アルミニウム層３５Ａを除去して下地の耐熱金属層である薄膜層３４Ａを露出してから絵素電極２２を形成する回避策も可能であり、この場合には当初から中間導電層３６Ａは不要となるメリットもある。
【００２２】
しかしながら、前者の対策ではこれら薄膜の膜厚の面内均一性が良好でないとこの取組みも必ずしも有効に作用するわけではなく、また食刻速度の面内均一性が良好でない場合にも全く同様である。後者の対策では中間導電層３６Ａは不要となるがアルミニウム層３５Ａの除去工程が増加し、また開口部６２の断面制御が不十分であると絵素電極２２が段切れを起こす恐れがあった。
【００２３】
加えてチャネル・エッチ型の絶縁ゲート型トランジスタではチャネル領域の不純物を含まない第１の非晶質シリコン層３１はどうしても厚めに（チャネル・エッチ型では通常０．２μｍ以上）被着しておかないと、ガラス基板の面内均一性に大きく影響されてトランジスタ特性、とりわけＯＦＦ電流が不揃いになりがちである。このことはＰＣＶＤ装置の稼働率とパーティクル発生状況とに大きく影響し、生産コストの観点からも非常に重要な事項である。
【００２４】
次に上記５枚マスク・プロセスの工程削減を推進した一例として４枚マスク・プロセスを紹介する。４枚マスク・プロセスはハーフトーン露光技術の導入により写真食刻工程を削減するもので、図１８は４枚マスク・プロセスに対応したアクティブ基板の単位絵素の平面図で、図１８（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１９に示す。
【００２５】
先ず、５枚マスク・プロセスと同様にガラス基板２の一主面上に、ＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図１８（ａ）と図１９（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６とを選択的に形成する。
【００２６】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となるＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。引き続き、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を、膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を、すなわちソース・ドレイン配線材を順次被着し、微細加工技術によりこれらの薄膜層３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成するのであるが、この選択的パターン形成に当たりハーフトーン露光技術により図１８（ｂ）と図１９（ｂ）に示したようにソース・ドレイン間のチャネル形成領域８０Ｃ（斜線部）の膜厚が例えば１．５μｍで、ソース・ドレイン配線形成領域８０Ａ，８０Ｂの膜厚３μｍよりも薄い感光性樹脂パターン８０Ａ〜８０Ｃを形成する点が大きな特徴である。
【００２７】
このような感光性樹脂パターン８０Ａ〜８０Ｃは、液晶表示装置用基板の作製には通常ポジ型の感光性樹脂を用いるので、ソース・ドレイン配線形成領域８０Ａ，８０Ｂが黒、すなわちＣｒ薄膜が形成されており、チャネル領域８０Ｃは灰色、たとえば幅０．５〜１μｍ程度のラインアンドスペースのＣｒパターンが形成されており、その他の領域は白、すなわちＣｒ薄膜が除去されているようなフォトマスクを用いれば良い。灰色領域は露光機の解像力が不足しているためにラインアンドスペースが解像されることはなく、ランプ光源からのフオトマスク照射光を半分程度透過させることが可能であるので、ポジ型感光性樹脂の残膜特性に応じて図１９（ｂ）に示したような断面形状を有する感光性樹脂パターン８０Ａ〜８０Ｃを得ることができる。
【００２８】
上記感光性樹脂パターン８０Ａ〜８０Ｃをマスクとして図１９（ｂ）に示したようにＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３及び第１の非晶質シリコン層３１を順次食刻してゲート絶縁層３０を露出した後、図１８（ｃ）と図１９（ｃ）に示したように酸素プラズマ等の灰化手段により感光性樹脂パターン８０Ａ〜８０Ｃの膜厚を例えば３μｍから１．５μｍ以上減少せしめて８１Ａ，８１Ｂとすると感光性樹脂パターン８０Ｃが消失してチャネル領域が露出する。そこで膜減りした感光性樹脂パターン８１Ａ，８１Ｂをマスクとして、再びソース・ドレイン配線間（チャネル形成領域）のＴｉ薄膜層３６Ａ，ＡＬ薄膜層３５Ａ，Ｔｉ薄膜層３４Ａ，第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお上記酸素プラズマ処理ではパターン寸法の変化を抑制するため異方性を強めることが望ましいがその理由は後述する。
【００２９】
さらに上記感光性樹脂パターン８１Ａ，８１Ｂを除去した後は、５枚マスク・プロセスと同じく図１８（ｄ）と図１９（ｄ）に示したようにガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、ドレイン電極２１上と走査線１１と信号線１２の電極端子５，６が形成される領域上にそれぞれ開口部６２，６３，６４を形成する。
【００３０】
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯあるいはＩＺＯを被着し、図１８（ｅ）と図１９（ｅ）に示したように微細加工技術により開口部６２を含んでパシベーション絶縁層３７上に透明導電性の絵素電極２２を選択的に形成してアクティブ基板２として完成する。電極端子に関してはここでは開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる電極端子５Ａ，６Ａを選択的に形成している。
【００３１】
【発明が解決しようとする課題】
このようにハーフトーン露光技術を用いることにより、従来の５枚マスク・プロセスで得られるのとほぼ同一のデバイスを４枚のフォトマスクを用いてその作製プロセスを簡略化することは可能である。しかしながら４枚マスク・プロセスにおいて適用されているチャネル形成工程はソース・ドレイン配線１２，２１間のソース・ドレイン配線材と半導体層とを選択的に除去するので、絶縁ゲート型トランジスタのＯＮ特性を大きく左右するチャネルの長さ（現在の量産品で４〜６μｍ）を決定する工程である。このチャネル長の長さの変動は絶縁ゲート型トランジスタのＯＮ電流値を大きく変化させるので、通常は厳しい製造管理を要求される。
【００３２】
先述したようにチャネル長、すなわちハーフトーン露光領域のパターン寸法は露光量（光源強度とフォマスクのパターン精度、特にライン＆スペース寸法）、感光性樹脂の塗布厚、感光性樹脂の現象処理、および当該のエッチング工程における感光性樹脂の膜減り量等多くのパラメータに左右され、加えてこれら諸量の面内均一性もあいまって必ずしも歩留高く安定して生産できるわけではなく、従来の製造管理よりも一段と厳しい製造管理が必要となり、決して高度に完成したレベルにあるとは言えないのが現状である。特にチャネル長が６μｍ以下ではその傾向が顕著となる。
【００３３】
本発明はかかる現状に鑑みなされたもので、従来の５枚マスク・プロセスや４枚マスク・プロセスに共通するコンタクト形成時の不具合を回避するだけでなく、製造マージンの大きいハーフトーン露光技術を採用して製造工程の削減を実現するものである。また液晶パネルの低価格化を実現し、需要の増大に対応していくためにも製造工程数の更なる削減を鋭意追求していく必要性があることは明白であり、他の主要な製造工程を簡略化あるいは低コスト化する技術を付与することによりさらに本発明の価値を高めんとするものである。
【課題を解決するための手段】
本発明においては、まずハーフトーン露光技術をパターン精度管理が容易な半導体層の島化工程とゲート絶縁層へのコンタクト形成工程とに適用することで製造工程の削減を実現している。次に絶縁ゲート型トランジスタにチャネル保護層を付与するために先行技術である特開平４−３０２４３８号公報に開示されている不純物を含む半導体層を陽極酸化により酸化シリコン層に変換する技術と、ソース・ドレイン配線のみを有効にパシベーションするために先行技術である特開平２−２１６１２９号公報に開示されているアルミニウムよりなるソース・ドレイン配線の表面に絶縁層を形成する陽極酸化技術とを融合させてプロセスの合理化と低温化を実現せんとするものである。さらに先行技術である特願平５−２６８７２６号公報に開示されている絵素電極の形成工程を合理化したものを本発明に適合させて採用している。また更なる工程削減のためにソース・ドレイン配線の陽極酸化層形成にもハーフトーン露光技術を適用して電極端子の保護層形成工程を合理化している。
【００３４】
請求項１に記載の絶縁ゲート型トランジスタは、絶縁基板上に１層以上の第１の金属層よりなるゲート電極が形成され、ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース・ドレイン配線が形成されるとともに、ソース配線の電気的接続領域を除いてソース・ドレイン配線上とチャネル上とに陽極酸化層が形成されていることを特徴とするボトムゲート型の絶縁ゲート型トランジスタであり、陽極酸化層がパシベーション機能を発揮するのでＳｉＮｘ等の保護絶縁層を付与する必要は無く、液晶表示装置との関わりは請求項３，請求項４，請求項６並びに第２，第３，第５，第６の実施形態で明確にする。
【００３５】
請求項２に記載の液晶表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記絵素電極上に開口部を有する保護絶縁層が第１の透明性絶縁基板上に形成されていることを特徴とする。
この構成により走査線と絵素電極とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、加えて半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって４枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。また、走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一となるのでコンタクト形成に関わる不具合は発生しない。
【００３６】
請求項３に記載の液晶表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線が形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線が形成され、
前記ドレイン配線上とゲート絶縁層上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とが形成され、
前記ドレイン配線上の絵素電極と重なった領域と信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、加えて絵素電極の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって４枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。ソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である５酸化タンタル（Ｔａ２Ｏ５）または酸化アルミニウム（Ａｌ２Ｏ３）が形成されてパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。加えてチャネルを保護する絶縁層は不純物を含む非晶質シリコン層を陽極酸化で酸化シリコン層に変換することで得られるので、チャネル層となる不純物を含まない非晶質シリコン層を厚く製膜する必要が無いＴＮ型の液晶表示装置が実現する。
【００３７】
請求項４記載の液晶表示装置は、
同じく少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と第１の透明性絶縁基板上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成により、走査線と絵素電極とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、絵素電極の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とがなされ、３枚のフォトマスクを用いてＴＮ型の液晶表示装置を製造することが可能となる。
【００３８】
請求項５に記載の液晶画像表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層が形成されていることを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ４枚のフォトマスクを用いてＩＰＳ型の液晶表示装置が得られる。また、走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一となるのでコンタクト形成に関わる不具合は発生しない。
【００３９】
請求項６に記載の液晶画像表示装置は、同じく
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成によりソース・ドレイン配線の形成とパシベーション形成とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、ソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である５酸化タンタル（Ｔａ２Ｏ５）または酸化アルミニウム（Ａｌ２Ｏ３）が形成されてパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。加えてチャネルを保護する絶縁層は不純物を含む非晶質シリコン層を陽極酸化で酸化シリコン層に変換することで得られるので、チャネル層となる不純物を含まない非晶質シリコン層を厚く製膜する必要がないＩＰＳ型の液晶表示装置が実現する。
【００４０】
請求項７は請求項２に記載の液晶表示装置の製造方法であって、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるように１層以上の第２の金属層よりなるソース（信号線）と絵素電極を含んでドレイン配線と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記第１の透明性絶縁基板の全面に保護絶縁層を形成する工程と、
前記電極端子上と絵素電極上の保護絶縁層に開口部を形成して保護絶縁層を選択的に除去する工程とを有することを特徴とする。
この構成により絵素電極と走査線とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とが実現し、４枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。そして走査線と信号線の電極端子上のパシベーション絶縁層の膜厚が同一であるのでコンタクト形成に関わる不具合も発生しない。
【００４１】
請求項８は請求項３に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線を形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域上に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるように１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線を形成する工程と、
ゲート絶縁層上と前記ドレイン配線の一部上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とを形成する工程と、
前記絵素電極と電極端子の選択的パターン形成に用いられた感光性樹脂パターンをマスクとして絵素電極と信号線の電極端子とを保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成と、チャネルとソース・ドレイン配線の陽極酸化にあたり信号線の電極端子を保護する工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の増加を阻止することができるので４枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。
【００４２】
請求項９は請求項４に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース（信号線）・ドレイン配線と前記透明導電性の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により走査線と絵素電極とを１枚のフォトマスクを用いて処理する工程削減と、半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減とがなされ、加えてソース・ドレイン配線の形成と、チャネルとソース・ドレイン配線の陽極酸化にあたり信号線の電極端子を保護する工程とを１枚のフォトマスクを用いて処理するため写真食刻工程数の増加を阻止することができるので３枚のフォトマスクでＴＮ型の液晶表示装置の作製が可能となる。
【００４３】
請求項１０は請求項５に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上にゲート電極と一部重なるように第２の非晶質シリコン層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層を形成する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現して４枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。また従来の合理化された４枚マスク・プロセスと比較して変更点が少なく量産工場において導入が容易である。
【００４４】
請求項１１は請求項６に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成してゲート絶縁層を露出する工程と、
走査線の電極端子形成領域上に開口部を形成して前記開口部内のゲート絶縁層を除去する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成によりソース・ドレイン間のチャネル上には不純物を含む酸化シリコン層が形成されてチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層が形成されてパシベーション機能が付与される。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。またソース・ドレイン配線の形成工程と、信号線の電極端子を保護しながらソース・ドレイン配線を陽極酸化する工程とを１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現し、４枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。
【００４５】
請求項１２も請求項６に記載の液晶表示装置の製造方法であって、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有することを特徴とする。
この構成により半導体層の島化工程とゲート絶縁層への開口部形成工程とを１枚のフォトマスクを用いて処理する写真食刻工程数の削減がなされ、ソース・ドレイン配線の形成工程と、信号線の電極端子を保護しながらソース・ドレイン配線を陽極酸化する工程とを同一のフォトマスクを用いて処理する写真食刻工程数の削減もあいまって、３枚のフォトマスクでＩＰＳ型の液晶表示装置の作製が可能となる。
【００４６】
【実施の形態】
本発明の実施形態を図１〜図１２に基づいて説明する。図１に本発明の第１の実施形態に係る表示装置用半導体装置（アクティブ基板）の平面図を示し、図２に図１（ｆ）のＡ−Ａ’線上とＢ−Ｂ’線上及びＣ−Ｃ’線上の製造工程の断面図を示す。同様に第２の実施形態は図３と図４、第３の実施形態は図５と図６、第４の実施形態は図７と図８、第５の実施形態は図９と図１０，第６の実施形態は図１１と図１２とで夫々アクティブ基板の平面図と製造工程の断面図を示す。なお従来例と同一の部位については同一の符号を付して詳細な説明は省略する。
（第１の実施形態）
【００４７】
第１の実施形態では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層９１として例えばＩＴＯと、膜厚０．１〜０．３μｍ程度の第１の金属層９２として例えばＣｒ，Ｔａ，ＭｏＷ
合金等を被着し、図１（ａ）と図２（ａ）に示したように微細加工技術により透明導電層９１Ａと第１の金属層９２Ａとの積層よりなりゲート電極１１Ａも兼ねる走査線１１と、透明導電層９１Ｂと第１の金属層９２Ｂとの積層よりなる擬似絵素電極９３と、透明導電層９１Ｃと第１の金属層９２Ｃとの積層よりなる擬似短絡線９４とを選択的に形成する。ゲート絶縁層を介して信号線との絶縁耐圧を向上させ、歩留を高めるためにはこれらの電極は乾式食刻（ドライエッチ）による断面形状のテーパ制御を行うことが望ましいが、ＩＴＯのドライエッチ技術は食刻ガスに沃化水素や臭化水素を用いたものが開発されたもののガス排気系での反応生成物による堆積量が大きく実用化に至らなかったので、当面は例えばＡｒ（ガス）を用いたスパッタ・エッチを採用すると良い。
【００４８】
次にガラス基板２の全面にプラズマ保護層となる例えばＴａＯｘやＳｉＯ２等の透明絶縁層を０．１μｍ程度の膜厚で被着して７１とする。このプラズマ保護層７１は後続のＰＣＶＤ装置によるゲート絶縁層であるＳｉＮｘの形成時に走査線１１や擬似絵素電極９３のエッジ部に露出している透明導電層９１Ａ，９１Ｂが還元されてＳｉＮｘの膜質が変動するのを防止するために必要で、詳細は先行例特開昭５９−９９６２号公報を参照されたい。
【００４９】
プラズマ保護層７１の被着後は第１の実施形態と同様にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物を殆ど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．２−０．１−０．０５μｍ程度の膜厚で順次被着する。ここではゲート絶縁層がプラズマ保護層と第１のＳｉＮｘ層との積層になるため第１のＳｉＮｘ層は従来例よりも薄く形成して良い。
【００５０】
その後、画像表示部外の領域に形成された擬似短絡線９４上を除いて走査線１１の電極端子形成領域上に開口部６３Ａと擬似絵素電極９３上に開口部７４とを有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８４Ａの膜厚が例えば２μｍと他の領域８４Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８４Ａ，８４Ｂをハーフトーン露光技術により形成する。そして図１（ｂ）と図２（ｂ）に示したように感光性樹脂パターン８４Ａ，８４Ｂをマスクとして露出している第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とプラズマ保護層７１とに加えて第１の金属層９２を順次食刻し、走査線１１の一部の透明導電層を露出して走査線の電極端子形成領域５Ａとし、同様に擬似短絡線９４の透明導電層を露出して短絡線９１Ｃ（４０）とし、擬似絵素電極９３の透明導電層９１Ｂを露出して絵素電極２２とする。走査線１１の電極端子は最大で駆動用ＬＳＩの電極ピッチの半分程度まで、通常２０μｍ以上の大きさを有するので開口部６３Ａ（白領域）を形成するためのフォトマスクの作製もその仕上がり寸法の精度管理も極めて容易である。
【００５１】
続いて、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８４Ａ，８４Ｂを１μｍ以上膜減りさせると、図１（ｃ）と図２（ｃ）に示したように感光性樹脂パターン８４Ｂが消失して第２の非晶質シリコン層３３Ｂが露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８４Ｃを選択的に形成することができる。感光性樹脂パターン８４Ｃ、すなわち島状半導体層のパターン幅はソース・ドレイン配線間の寸法にマスク合わせ精度を加算したものであるから、ソース・ドレイン配線間を４〜６μｍ、合わせ精度を±３μｍとすると１０〜１２μｍとなり寸法精度としては厳しいものではない。しかしながらレジストパターン８４Ａから８４Ｃへの変換時にレジストパターンが等方的に１μｍ膜減りすると、寸法が２μｍ小さくなるだけでなく、後続のソース・ドレイン配線形成時のマスク合わせ精度が１μｍ小さくなって±２μｍとなり、前者よりも後者の影響がプロセス的には厳しいものとなる。したがって上記酸素プラズマ処理ではパターン寸法の変化を抑制するため異方性を強めることが望ましい。具体的にはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式、さらに高密度のプラズマ源を有するＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式やＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式の酸素プラズマ処理がより望ましい。そして図１（ｄ）と図２（ｄ）に示したように感光性樹脂パターン８４Ｃをマスクとして第２の非晶質シリコン層３３Ｂと第１の非晶質シリコン層３１Ｂとをゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０Ａを露出する。島状半導体層３１Ａ，３３Ａ、すなわち感光性樹脂パターン８４Ｃ（黒領域）の大きさは最小寸法でも１０μｍの大きさを有し、白領域と黒領域以外の領域をハーフトーン露光領域とするフォトマスクの作製が容易なだけでなく、島状半導体層３１Ａ，３３Ａの寸法精度が変動しても絶縁ゲート型トランジスタの電気特性の変動はほとんど無いのでプロセス管理が容易となることを理解されたい。
【００５２】
この時、ガラス基板２上に露出している透明導電層よりなる電極端子形成領域５Ａ、短絡線９１Ｃ及び絵素電極２２は食刻ガスに晒されるが、非晶質シリコン層３３Ｂ，３１Ｂの食刻ガスである弗素系のガスではこれらの透明導電層の膜厚が減少するとか、抵抗値が変化するとか、透明度が変化すると言った不具合は生じないのは極めて好都合である。
【００５３】
前記感光性樹脂パターン８４Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図１（ｅ）と図２（ｅ）に示したように、微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層を順次食刻し、絵素電極２２の一部を含んで２層の積層３４Ａ，３５Ａよりなる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２とを選択的に形成するが、ここでは従来例と同様に第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお、ソース・ドレイン配線１２，２１の形成と同時に画像表示部外の領域で開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線１２の一部よりなる電極端子６も同時に形成する。なおここでもソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，Ｍｏ等の単層とすることも可能である。
【００５４】
ソース・ドレイン配線１２，２１の形成後は、従来の５枚マスク・プロセスと同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１（ｆ）と図２（ｆ）に示したように絵素電極２２と走査線１１と信号線１２の電極端子５，６上にそれぞれ開口部３８，６３，６４を選択的に形成し、絵素電極２２と電極端子５，６の大部分を露出する。
【００５５】
このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第１の実施形態が完了する。蓄積容量１５の構成に関しては、図１（ｆ）に示したように絵素電極２２を含んでドレイン配線２１と同時に形成された蓄積電極７３と前段の走査線１１とがプラズマ保護層７１とゲート絶縁層３０Ａを介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、走査線と同時に形成される蓄積容量線と絵素電極との間にゲート絶縁層を含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
（第２の実施形態）
【００５６】
第２の実施形態では従来例と同様に先ずＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図３（ａ）と図４（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と共通容量線１６とを選択的に形成する。ＡＬ単体では耐熱性が乏しいことを考慮すると、走査線の低抵抗化のために走査線の構成としてはＡＬ（Ｚｒ，Ｔａ）合金等の単層構成あるいはＡＬ／Ｔａ，Ｔａ／ＡＬ／Ｔａ，ＡＬ／Ｔｉ，Ｔｉ／ＡＬ／Ｔｉ，ＡＬ／ＡＬ（Ｔａ，Ｚｒ）合金等の積層構成が選択可能であるが、本発明においては走査線材料がもたらす制約はほとんど無い。なおＡＬ（Ｔａ，Ｚｒ）は数％以下のＴａやＺｒ等が添加された耐熱性の高いＡＬ合金を意味している。
【００５７】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．１−０．０５μｍ程度の膜厚で順次被着する。このように第１の非晶質シリコン層３１を従来と比べて薄く被着できることも本発明の特長の一つであり、その理由は後述する。そして図３（ｂ）と図４（ｂ）に示したように走査線１１の電極端子形成領域上に開口部６３Ａ（と共通容量線１６の電極端子形成領域上には開口部６５Ａ）を有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８２Ａの膜厚が例えば２μｍと他の領域８２Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８２Ａ，８２Ｂをハーフトーン露光技術により形成し、感光性樹脂パターン８２Ａ，８２Ｂをマスクとして開口部６３Ａ（と開口部６５Ａ）内の第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とを選択的に除去して走査線１１（と共通容量線１６）の一部７２を露出する。
【００５８】
続いて、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８２Ａ，８２Ｂを１μｍ以上膜減りさせると、図３（ｃ）と図４（ｃ）に示したように感光性樹脂パターン８２Ｂが消失して第２の非晶質シリコン層３３が露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８２Ｃを選択的に形成することができる。そこで図１（ｄ）と図２（ｄ）に示したように感光性樹脂パターン８２Ｃをマスクとして第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とをゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０を露出する。この時に開口部６３Ａ内に露出している走査線１１の一部７２は食刻ガスあるいは食刻薬液に晒されるので、走査線１１の材質によっては走査線１１の膜減りが生じることには注意が必要であるが、ＡＬ合金が露出するようなことがあってもソース・ドレイン配線材として最下層にＴｉが選択してあれば酸化の影響を回避する事は容易である。その他にも従来例で説明したように走査線１１を例えばＡＬ／Ｔｉ／ＡＬの積層としておき、上層のＴｉが消失してもＡＬを除去して下層のＴｉを露出させる製法も可能である。
【００５９】
前記感光性樹脂パターン８２Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を、さらに膜厚０．１μｍ程度の同じく陽極酸化可能な中間導電層としてＴａ等の耐熱金属薄膜層３６を順次被着する。そしてこれら３種の薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターンを用いて順次食刻して図３（ｅ）と図４（ｅ）に示したように３４Ａ，３５Ａ，３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極（配線）２１とソース電極（配線）も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の選択的パターン形成に当たり、従来のように不純物を含む第２の非晶質シリコン層３３Ａと不純物を含まない第１の非晶質シリコン層３１Ａの食刻は不要である。なお、通常はソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部７２を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。ソース・ドレイン配線の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なＴａ単層とすることも可能であり、またＮｄを添加したＡＬ合金では化学的電位が下がり現像液やレジスト剥離液等のアルカリ溶液中でのＩＴＯとの化学腐食反応が抑制されるので、この場合には中間導電層３６Ａが不要となりソース・ドレイン配線１２，２１の積層構造を２層構成（３４Ａ，３５Ａ）とすることが可能で、ソース・ドレイン配線１２，２１の構成が若干ではあるが簡素化される。
【００６０】
ソース・ドレイン配線１２，２１の形成後、ガラス基板２の全面にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯを被着し、図３（ｆ）と図４（ｆ）に示したように感光性樹脂パターン８３を用いた微細加工技術によりドレイン電極２１の中間導電層３６Ａの一部を含んでゲート絶縁層３０上に絵素電極２２を選択的に形成する。この時、走査線の電極端子５上と信号線の電極端子６上にも透明導電層を形成して透明導電性の電極端子５Ａ，６Ａとする。ここでは従来例と同様に透明導電性の短絡線４０を設け、電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが容易である。
【００６１】
引き続き、上記の感光性樹脂パターン８３をマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に酸化層を形成するとともにソース・ドレイン配線１２，２１間に露出している不純物を含む第２の非晶質シリコン層３３Ａと不純物を含まない第１の非晶質シリコン層３１Ａの一部を陽極酸化して図３（ｇ）と図４（ｇ）に示したように絶縁層である不純物を含む酸化シリコン層（ＳｉＯ２）６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００６２】
ソース・ドレイン配線１２，２１の上面にはＴａが、また側面にはＴａ，ＡＬ，Ｔｉの積層が露出しており、陽極酸化によってＴｉは半導体である酸化チタン（ＴｉＯ２）６８に、ＡＬは絶縁層であるアルミナ（ＡＬ２Ｏ３）６９に、そしてＴａは絶縁層である５酸化タンタル（Ｔａ２Ｏ５）７０に夫々変質する。酸化チタン層６８は絶縁層ではないが膜厚が極めて薄く露出面積も小さいのでパシベーション上はまず問題とならないが、耐熱金属薄膜層３４ＡもＴａを選択しておくことが望ましい。しかしながらＴａはＴｉと異なり下地の表面酸化層を吸収してオーミック接触を容易にする機能に欠ける特性に注意する必要がある。
【００６３】
チャネル間の不純物を含む第２の非晶質シリコン層３３Ａは厚み方向に全て完全に絶縁層化しないと絶縁ゲート型トランジスタのリーク電流の増大をもたらす。そこで光を照射しながら陽極酸化を実施することが陽極酸化工程の重要なポイントとなることは先行例にも開示されている。具体的には１万ルックス程度の十分強力な光を照射して絶縁ゲート型トランジスタのリーク電流がμＡを越えれば、ソース・ドレイン配線１２，２１間のチャネル部とドレイン電極２１の面積から計算して１０ｍＡ／ｃｍ２程度の陽極酸化で良好な膜質を得るための電流密度が得られる。
【００６４】
また不純物を含む第２の非晶質シリコン層３３Ａを陽極酸化して絶縁層である酸化シリコン層６６に変質させるに足る化成電圧１００Ｖ超より１０Ｖ程度、化成電圧を高く設定することで形成された不純物を含む酸化シリコン層６６に接する不純物を含まない第１の非晶質シリコン層３１Ａの一部（１００Å程度）まで不純物を含まない酸化シリコン層（図示せず）に変質させることで、チャネルの電気的な純度が高まりソース・ドレイン配線１２，２１間の電気的な分離は完全なものとすることができる。すなわち、絶縁ゲート型トランジスタのＯＦＦ電流が十分に減少して高いＯＮ／ＯＦＦ比が得られる。
【００６５】
陽極酸化で形成される５酸化タンタル７０、アルミナ６９、酸化チタン６８の各酸化層の膜厚は配線のパシベーションとしては０．１〜０．２μｍ程度で十分であり、エチレングリコール等の化成液を用いて印可電圧は同じく１００Ｖ超で実現する。ソース・ドレイン配線１２，２１の陽極酸化に当たって留意すべき事項は、図示はしないが全ての信号線１２は電気的に並列または直列に形成されている必要があり、後に続く製造工程の何処かでこの直並列を解除しないとアクティブ基板２の電気検査のみならず、液晶表示装置としての実動作に支障があることは言うまでもないだろう。解除手段としてはレーザ光の照射による蒸散、またはスクライブによる機械的切除が簡易的であるが詳細な説明は省略する。
【００６６】
絵素電極２２を感光性樹脂パターン８３で覆っておくのは、絵素電極２２を陽極酸化する必要がないだけでなく、絶縁ゲート型トランジスタを経由してドレイン電極２１に流れる化成電流を必要以上に大きく確保しなくて済むためである。
【００６７】
最後に、上記感光性樹脂パターン８３を除去して図３（ｈ）と図４（ｈ）に示したようにアクティブ基板２（表示装置用半導体装置）として完成する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第１の実施形態が完了する。蓄積容量１５の構成に関しては、図３（ｈ）に示したように蓄積容量線１６と絵素電極２２とがゲート絶縁層３０を介して平面的に重なることで構成している例（右下がり斜線部５１）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、絵素電極２２と前段の走査線１１との間にゲート絶縁層３０を含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
【００６８】
第２の実施形態では半導体層の島化工程と走査線へのコンタクト形成のための電極端子形成領域上のゲート絶縁層の除去工程と言うパターン精度の低いレイヤにハーフトーン露光技術を適用して写真食刻工程の削減を行い４枚のフォトマスクでアクティブ基板を作製しているが、第１の実施形態で採用したように絵素電極と走査線の形成を同一のフォトマスクで処理する技術を付与することによりさらに工程削減を推進して３枚のフォトマスクでアクティブ基板を作製する事が可能であるので、それを第３の実施形態として説明する。
（第３の実施形態）
【００６９】
第３の実施形態では図５（ｄ）と図６（ｄ）に示したように半導体層の島化工程とコンタクト形成工程までは第１の実施形態と同一のプロセスで進行する。そしてハーフトーン露光技術で形成され、膜厚を減ぜられた前記感光性樹脂パターン８４Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図５（ｅ）と図６（ｅ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻し、開口部７４内の絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１と同じくソース電極も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の形成と同時に透明導電層よりなる電極端子形成領域５Ａを含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成するが、この時電極端子５，６に対応した領域８５Ａ，８５Ｂの膜厚（黒領域）が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄ（中間調領域）の膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成しておくことが本発明の重要な特徴である。電極端子５，６に対応した領域８５Ａ，８５Ｂの最小寸法は数１０μｍと大きく、フォトマスク製作もまたその仕上がり寸法管理も極めて容易であるが、ソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの最小寸法は４〜８μｍと比較的寸法精度が高いのでハーフトーン領域としては細いスリットパターンを必要とする。しかしながら本発明においてはソース・ドレイン配線１２，２１は１回の露光処理と１回の食刻処理で形成されるため、従来のハーフトーン露光技術のように１回の露光処理と２回の食刻処理とで形成される場合とを比較すると、ソース・ドレイン配線１２，２１の寸法管理も、ソース・ドレイン配線１２，２１間、すなわちチャネル長の寸法管理も従来のハーフトーン露光技術よりはパターン精度の管理が容易である。
【００７０】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５，６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。電極端子５，６の大きさからも容易に理解できるようにここでは酸素プラズマ処理によるパターン寸法の影響は殆ど無いのも本発明の特徴である。そこで図５（ｆ）と図６（ｆ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして第２の実施形態と同様に光を照射しながらソース・ドレイン配線１２，２１を陽極酸化して酸化層６８，６９を形成するとともにソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと隣接する第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００７１】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図５（ｇ）と図６（ｇ）に示したようにその側面に陽極酸化層を有し低抵抗金属層よりなる電極端子５，６が露出する。ただし、静電気対策のために電極端子形成領域５Ａが例えば短絡線９１Ｃに接続され、かつ図示したように電極端子６が短絡線９１Ｃを含んで形成されていなければ電極端子５の側面には陽極酸化層は形成されない。なおソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なＴａ単層とすることも可能である。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第２の実施形態が完了する。蓄積容量１５の構成に関しては図５（ｇ）に示したように、ソース・ドレイン配線１２，２１と同時に絵素電極２２の一部を含んで形成された蓄積電極７３と前段の走査線１１に形成された突起領域とがゲート絶縁層３０Ａとプラズマ保護層７１Ａとの積層を介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、第２の実施形態と同じように絵素電極２２と走査線１１と同時に形成される共通容量線１６との間にゲート絶縁層３０Ａを含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
【００７２】
第３の実施形態ではこのようにソース・ドレイン配線１２，２１と第２の非晶質シリコン層３３Ａの陽極酸化時にドレイン電極２１と電気的に繋がっている絵素電極２２も露出しているため絵素電極２２も同時に陽極酸化される点が第１の実施形態と大きく異なる。このため絵素電極２２を構成する透明導電層の膜質によっては陽極酸化によって抵抗値の増大することもあり、その場合には透明導電層の製膜条件を適宜変更して酸素不足の膜質としておく必要があるが陽極酸化で透明導電層の透明度が低下することはない。また、ドレイン電極２１と絵素電極２２を陽極酸化するための電流も絶縁ゲート型トランジスタのチャネルを通って供給されるが、絵素電極２２の面積が大きいために大きな化成電流または長時間の化成が必要となり、いくら強い外光を照射してもチャネル部の抵抗が障害となり、ドレイン電極２１上と蓄積電極７３上に信号線１２上と同等の膜質と膜厚の陽極酸化層を形成することは化成時間の延長だけでは対応困難である。しかしながらドレイン電極２１上に形成される陽極酸化層が多少不完全であっても実用上は支障の無い信頼性が得られることが多い。なぜならば液晶セルに印可される駆動信号は基本的に交流であり、対向電極１４と絵素電極２２（ドレイン電極２１）との間には直流電圧成分が少なくなるように対向電極１４の電圧は画像検査時に調整されるからで（フリッカ低減調整）、従って信号線１２上にのみ直流成分が流れないように絶縁層を形成しておけば良いからである。
【００７３】
以上説明した液晶表示装置はＴＮ型の液晶セルを用いたものであったが、絵素電極とは所定の距離を隔てて形成された一対の対向電極と絵素電極とで横方向の電界を制御するＩＰＳ（Ｉｎ−Ｐｌａｉｎ−Ｓｗｔｉｃｉｎｇ）方式の液晶表示装置においても本発明で提案する工程削減は有用であるので、それを以降の実施形態で説明する。
（第４の実施形態）
【００７４】
第４の実施形態では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着して図７（ａ）と図８（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と対向電極１６とを選択的に形成する。
【００７５】
次に、ガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。
【００７６】
そして走査線１１の電極端子形成領域上に開口部６３Ａを有するとともに絶縁ゲート型トランジスタの形成領域、すなわちゲート電極１１Ａ上の領域８２Ａの膜厚が例えば２μｍと他の領域８２Ｂの膜厚１μｍよりも厚い感光性樹脂パターン８２Ａ，８２Ｂをハーフトーン露光技術により形成し、図７（ｂ）と図８（ｂ）に示したように感光性樹脂パターン８２Ａ，８２Ｂをマスクとして開口部６３Ａ内の第２の非晶質シリコン層３３と第１の非晶質シリコン層３１とゲート絶縁層３０とを選択的に除去して走査線１１の一部７２を露出する。
【００７７】
続いて酸素プラズマ等の灰化手段により上記感光性樹脂パターン８２Ａ，８２Ｂを１μｍ以上膜減りさせると図７（ｃ）と図８（ｃ）に示したように、感光性樹脂パターン８２Ｂが消失して第２の非晶質シリコン層３３が露出すると共にゲート電極１１Ａ上にのみ感光性樹脂パターン８２Ｃを選択的に形成することができる。そこで図７（ｄ）と図８（ｄ）に示したように感光性樹脂パターン８２Ｃをマスクとして第２の非晶質シリコン層３３と第１の非晶質シリコン層と３１をゲート１１電極Ａよりも幅広く選択的に残して島状３１Ａ，３３Ａとし、ゲート絶縁層３０を露出する。
【００７８】
前記感光性樹脂パターン８２Ｃを除去した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図７（ｅ）と図８（ｅ）に示したように、これらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターンを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２とを選択的に形成するが、ここでは従来例と同様に第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。なお、ソース・ドレイン配線１２，２１の形成と同時に画像表示部外の領域で開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線１２の一部よりなる電極端子６も同時に形成する。なおここでもソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，Ｍｏ等の単層とすることも可能である。
【００７９】
ソース・ドレイン配線１２，２１の形成後は、従来の５枚マスク・プロセスと同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図７（ｆ）と図８（ｆ）に示したように走査線１１と信号線１２の電極端子５，６上にそれぞれ開口部６３，６４を選択的に形成して電極端子５，６の大部分を露出し、アクティブ基板２として完成する。
【００８０】
このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第４の実施形態が完了する。ＩＰＳ型の液晶表示装置では以上の説明からも明らかなようにアクティ基板２上に透明導電性の絵素電極２２は不要であり、したがってソース・ドレイン配線上の中間導電層も不要となる。積容量１５の構成に関しては、対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図７（ｆ）に例示しているが、蓄積容量１５の構成はこれに限られるものではなく、絵素電極２１と前段の走査線１１との間にゲート絶縁層３０を含む絶縁層を介して構成しても良い。なお、図７（ｆ）において走査線の電極端子５と信号線の電極端子６との間を高抵抗性部材、例えばＯＦＦ状態の絶縁ゲート型トランジスタや細長い導電性線路で接続する静電気対策は特に図示しなかったが、開口部６３Ａが設けられ走査線１１の一部７２を露出する工程が付与されているので静電気対策は容易である。
【００８１】
第４の実施形態ではアクティブ基板２のパシベーションに従来例と同様にＰＣＶＤ装置を用いて作製したシリコン窒化層（ＳｉＮｘ）が採用されているので現存する量産工場においてプロセスの変更点が少なく導入が容易となるメリットが大きいが、ここでも第３の実施形態と同様にソース・ドレイン配線の陽極酸化によるパシベーション技術を付与することによって更なる工程削減と低コスト化が可能で、それを第５と第６の実施形態として説明する。
（第５の実施形態）
【００８２】
第５の実施形態でも先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着して図９（ａ）と図１０（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と対向電極１６とを選択的に形成する。
【００８３】
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．１−０．０５μｍ程度の膜厚で順次被着する。
【００８４】
続いて図９（ｂ）と図１０（ｂ）に示したように微細加工技術により第２の非晶質シリコン層３３と第１の非晶質シリコン層と３１を選択的に除去し、ゲート電極１１Ａ上にゲート１１電極Ａよりも幅広く島状の半導体層３１Ａ，３３Ａを形成してゲート絶縁層３０を露出する。
【００８５】
引き続き図９（ｃ）と図１０（ｃ）に示したように微細加工技術により走査線１１の電極端子形成領域上に開口部６３Ａを形成し、開口部６３Ａ内のゲート絶縁層３０を選択的に除去して走査線１１の一部７２を露出する。
【００８６】
さらにＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図９（ｄ）と図１０（ｄ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成する。ソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部７２を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成するが、この時に第３の実施形態と同様に電極端子５，６上の領域８５Ａ，８５Ｂの膜厚が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成する。
【００８７】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５上と電極端子６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。そこで図９（ｅ）と図１０（ｅ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に陽極酸化層６９，６８を形成するとともに、ソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と不純物を含まない酸化シリコン層（図示せず）を形成する。
【００８８】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図９（ｆ）と図１０（ｆ）に示したように低抵抗薄膜層よりなる電極端子５と電極端子６が露出する。信号線１２の電極端子６の側面には信号線１２と同様に陽極酸化層６９，６８が形成されているが、走査線の電極端子５の側面には陽極酸化層は形成されていない点に注意されたい。これは走査線の電極端子５を独立させて陽極酸化したためで、第２の実施形態のように静電気対策のために抵抗性部材で走査線の電極端子５と信号線の電極端子６とを接続して陽極酸化すると、走査線の電極端子５の側面にもわずかではあるが陽極酸化層が形成される。抵抗性部材としてはＩＰＳ型液晶表示装置の場合透明導電層が不要なので走査線材料、信号線材料および半導体層の何れかが必要であるが、走査線１１への接続のための開口部６３Ａが存在するので何れを選択するにも制約は無いが詳細な説明は省略する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第４の実施形態が完了する。蓄積容量１５の構成に関しては対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図９（ｆ）に例示している。
【００８９】
第４の実施形態で採用した半導体層の島化工程とゲート絶縁層への開口部形成の合理化に加えて第５の実施形態で採用したソース・ドレイン配線へのパシベーション絶縁層形成の合理化を共に採用した実施形態も可能であり、それを第６の実施形態として説明する。
（第６の実施形態）
【００９０】
第６の実施形態では図１１（ｄ）と図１２（ｄ）に示したように半導体層の島化工程とコンタクト形成工程までは第４の実施形態とほぼ同一のプロセスで進行する。引き続きソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の陽極酸化可能な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜層３４を、そして膜厚０．３μｍ程度の同じく陽極酸化可能な低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図１１（ｅ）と図１２（ｅ）に示したようにこれらの薄膜よりなるソース・ドレイン配線材を微細加工技術により感光性樹脂パターン８５Ａ〜８５Ｄを用いて順次食刻して３４Ａと３５Ａの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２とを選択的に形成し、ソース・ドレイン配線１２，２１の形成と同時に開口部６３Ａ内の走査線１１の一部を含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。この時に第５の実施形態と同様に電極端子５，６上の領域８５Ａ，８５Ｂの膜厚が例えば３μｍとソース・ドレイン配線１２，２１に対応した領域８５Ｃ，８５Ｄの膜厚１．５μｍよりも厚い感光性樹脂パターン８５Ａ〜８５Ｄをハーフトーン露光技術により形成する。
【００９１】
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８５Ａ〜８５Ｄを１．５μｍ以上膜減りさせると感光性樹脂パターン８５Ｃ，８５Ｄが消失してソース・ドレイン配線１２，２１が露出すると共に電極端子５上と電極端子６上にのみ感光性樹脂パターン８５Ｅ，８５Ｆを選択的に形成することができる。そこで図１１（ｆ）と図１２（ｆ）に示したように感光性樹脂パターン８５Ｅ，８５Ｆをマスクとして光を照射しながらソース・ドレイン配線１２，２１を陽極酸化してその表面に陽極酸化層６９，６８を形成するとともにソース・ドレイン配線１２，２１間に露出している第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層６６と，不純物を含まない酸化シリコン層（図示せず）を形成する。
【００９２】
陽極酸化終了後、感光性樹脂パターン８５Ｅ，８５Ｆを除去すると図１１（ｇ）と図１２（ｇ）に示したように低抵抗薄膜層よりなる電極端子５と電極端子６が露出する。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の第５の実施形態が完了する。蓄積容量１５の構成に関しては対向電極（蓄積容量線）１６と絵素電極（ドレイン電極）２１とがゲート絶縁層３０を介して構成している例（右下がり斜線部５０）を図１１（ｇ）に例示している。
【００９３】
第５の実施形態と第６の実施形態では用いられるフォトマスク数は夫々４枚、３枚と異なるが、得られる液晶表示装置としての差異はほとんど無いことが分かるであろう。その差異は走査線の電極端子形成領域上に形成された開口部内に露出している走査線の一部が膜減りまたは表面変質しているに過ぎない。すなわち第６の実施形態は工程削減がより進化していると見なせば良い。
【００９４】
【発明の効果】
以上述べたように本発明に記載の液晶表示装置の一部は、陽極酸化可能なソース・ドレイン配線材よりなるソース・ドレイン配線と絶縁ゲート型トランジスタのチャネル表面とを同時に陽極酸化して保護層（パシベーション絶縁層）を形成するので格別の加熱工程を伴わず、非晶質シリコン層を半導体層とする絶縁ゲート型トランジスタに過度の耐熱性を必要としない。換言すればパシベーション形成で電気的な性能の劣化を生じない効果が付加されている。また、ソース・ドレイン配線の陽極酸化にあたりハーフトーン露光技術の導入により走査線や信号線の電極端子上を選択的に保護することが可能となり、写真食刻工程数の増加を阻止できる効果が得られる。
【００９５】
そして絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む非晶質シリコン層の絶縁分離が不純物を含む非晶質シリコン層を陽極酸化で変質させる電気化学的な手法でなされるため、従来のようにチャネル半導体層の食刻時の損傷によって絶縁ゲート型トランジスタの電気的な特性が劣化する恐れも無く、またチャネルとなる不純物を含まない非晶質シリコン層を最適の膜厚まで減じて製膜することができるので、ＰＣＶＤ装置の稼働率とパーティクル発生状況に関しても著しい改善が実現する。
【００９６】
加えて導体層の島化工程とゲート絶縁層への開口部形成工程とをハーフトーン露光技術の導入により同一のフォトマスクで処理することを可能ならしめる工程削減、擬似絵素電極の導入により絵素電極と走査線を同一のフォトマスクを用いて同時に形成する等の合理化により、写真食刻工程数を従来の５回よりさらに削減できて４枚あるいは３枚のフォトマスクを用いて液晶表示装置を作製することが可能となり、液晶表示装置のコスト削減の観点からも特筆される特徴である。しかもこれらの工程のパターン精度はさほど高くないので歩留や品質に大きな影響を与えない事も生産管理を容易なものとしてくれる。
【００９７】
さらに第５と第６の実施形態によるＩＰＳ型の液晶表示装置においては対向電極と絵素電極との間に生ずる電界はゲート絶縁層と陽極酸化層に印加されるので従来の劣悪なパシベーション絶縁層が介在せず、表示画像の焼付現象が生じにくい利点も見逃せないものである。なぜならばドレイン配線（絵素電極）の陽極酸化層は絶縁層というよりも高抵抗層として機能するため電荷の蓄積が生じないからである。
【００９８】
なお、本発明の要件は上記の説明からも明らかなようにチャネル・エッチ型の絶縁ゲート型トランジスタにおいて陽極酸化可能なソース・ドレイン配線材を用いて不純物を含む非晶質シリコン層と同時にソース・ドレイン配線表面も陽極酸化して何れも絶縁層化した点にあり、それ以外の構成に関しては絵素電極、ゲート絶縁層等の材質や膜厚等が異なった液晶表示装置あるいはその製造方法の差異も本発明の範疇に属することは自明であり、反射型の液晶表示装置においても本発明の有用性は変らず、また絶縁ゲート型トランジスタの半導体層も非晶質シリコンに限定されるものでないことも明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる表示装置用半導体装置の平面図
【図２】本発明の第１の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図３】本発明の第２の実施形態にかかる表示装置用半導体装置の平面図
【図４】本発明の第２の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図５】本発明の第３の実施形態にかかる表示装置用半導体装置の平面図
【図６】本発明の第３の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図７】本発明の第４の実施形態にかかる表示装置用半導体装置の平面図
【図８】本発明の第４の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図９】本発明の第５の実施形態にかかる表示装置用半導体装置の平面図
【図１０】本発明の第６の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図１１】本発明の第６の実施形態にかかる表示装置用半導体装置の平面図
【図１２】本発明の第６の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図１３】液晶パネルの実装状態を示す斜視図
【図１４】液晶パネルの等価回路図
【図１５】従来の液晶パネルの断面図
【図１６】従来例のアクティブ基板の平面図
【図１７】従来例のアクティブ基板の製造工程断面図
【図１８】合理化されたアクティブ基板の平面図
【図１９】合理化されたアクティブ基板の製造工程断面図
【符号の説明】
１ 液晶パネル
２ アクティブ基板（ガラス基板）
３ 半導体集積回路チップ
４ ＴＣＰフィルム
５，６ 電極端子
９ カラーフィルタ（対向するガラス基板）
１０ 絶縁ゲート型トランジスタ
１１ 走査線（ゲート配線、ゲート電極）
１２ 信号線（ソース配線、ソース電極）
１６ 共通容量線（ＩＰＳ型においては対向電極）
１７ 液晶
１９ 偏光板
２０ 配向膜
２１ ドレイン電極（ドレイン配線、ＩＰＳ型においては絵素電極）
２２ （透明導電性の）絵素電極
３０ ゲート絶縁層
３１ 不純物を含まない（第１の）非晶質シリコン層
３３ 不純物を含む（第２の）非晶質シリコン層
３４ （陽極酸化可能な）耐熱金属層
３５ （陽極酸化可能な）低抵抗金属層（ＡＬ）
３６ （陽極酸化可能な）中間導電層
３７ パシベーション絶縁層
５０，５１，５２ 蓄積容量形成領域
６２ （ドレイン電極上の）開口部
６３，６３Ａ （走査線上の）開口部
６４ （信号線上の）開口部
６５ （対向電極上の）開口部
６６ 不純物を含む酸化シリコン層
６７ 不純物を含まない酸化シリコン層
６８ 陽極酸化層（酸化チタン，ＴｉＯ２）
６９ 陽極酸化層（アルミナ，Ａｌ２Ｏ３）
７０ 陽極酸化層（５酸化タンタル、Ｔａ２Ｏ５）
７１ プラズマ保護層
７２ 走査線の一部
７３ 蓄積電極
７４ （絵素電極上の）開口部
８２ ，８４，８５ （ハーフトーン露光で形成された）感光性樹脂パターン
８３ （絵素電極形成のための）感光性樹脂パターン
９１ 透明導電層
９２ 第１の金属層
Claims (12)
- 絶縁基板上に１層以上の第１の金属層よりなるゲート電極が形成され、ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース・ドレイン配線が形成されるとともに、ソース配線の電気的接続領域を除いてソース・ドレイン配線上とチャネル上とに陽極酸化層が形成されていることを特徴とするボトムゲート型の絶縁ゲート型トランジスタ。
- 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記絵素電極上に開口部を有する保護絶縁層が第１の透明性絶縁基板上に形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線が形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線が形成され、
前記ドレイン配線上とゲート絶縁層上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とが形成され、
前記ドレイン配線上の絵素電極と重なった領域と信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線
と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と透明導電性の絵素電極とが形成され、
ゲート電極上にプラズマ保護層とゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記絵素電極上のプラズマ保護層とゲート絶縁層に開口部が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）と前記第２の半導体層上とゲート絶縁層上と前記開口部内の絵素電極の一部上とに同じくドレイン配線とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とが形成され、
ゲート電極上に１層以上のゲート絶縁層を介して不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる１対の不純物を含む第２の半導体層が形成され、
画像表示部外の領域で走査線上に形成された開口部内のゲート絶縁層が除去され、
前記第２の半導体層上とゲート絶縁層上とに耐熱金属層を含んで１層以上の陽極酸化可能な金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）とゲート絶縁層上に前記開口部内の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とが形成され、
前記信号線の電極端子領域を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第１の半導体層上に酸化シリコン層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の第２の金属層を被着後、ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるようにソース（信号線）・ドレイン配線と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記第１の透明性絶縁基板の全面に保護絶縁層を形成する工程と、
前記電極端子上と絵素電極上の保護絶縁層に開口部を形成して保護絶縁層を選択的に除去する工程とを有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線を形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域上に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上と第２の非晶質シリコン層上とにゲート電極と一部重なるように１層以上の陽極酸化可能な金属層よりなるソース（信号線）・ドレイン配線を形成する工程と、
ゲート絶縁層上と前記ドレイン配線の一部上とに透明導電性の絵素電極と画像表示部外の領域で信号線上に透明導電性の電極端子とを形成する工程と、
前記絵素電極と電極端子の選択的パターン形成に用いられた感光性樹脂パターンをマスクとして絵素電極と信号線の電極端子とを保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも
第１の透明性絶縁基板の一主面上に透明導電層と金属層との積層よりなる走査線と擬似絵素電極とを形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域と擬似絵素電極上とに開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と金属層とを除去して透明導電性の走査線の一部と絵素電極とを露出する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース（信号線）・ドレイン配線と前記透明導電性の走査線の一部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の第１の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
ゲート絶縁層上にゲート電極と一部重なるように第２の非晶質シリコン層を含んで１層以上の第２の金属層よりなるソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とを形成する工程と、
前記ソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程と、
前記走査線と信号線の電極端子上を除いて第１の透明性絶縁基板の全面に保護絶縁層を形成する工程とを有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成してゲート絶縁層を露出する工程と、
走査線の電極端子形成領域上に開口部を形成して前記開口部内のゲート絶縁層を除去する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極とを有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
少なくとも第１の透明性絶縁基板の一主面上に１層以上の金属層よりなる走査線と対向電極とを形成する工程と、
１層以上のゲート絶縁層と不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層とを順次被着する工程と、
走査線の電極端子形成領域に開口部を有しゲート電極上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とを除去する工程と、
前記感光性樹脂パターンの膜厚を減少して第２の非晶質シリコン層を露出する工程と、
ゲート電極上にゲート電極よりも幅太く第２の非晶質シリコン層と第１の非晶質シリコン層とを島状に形成する工程と、
１層以上の陽極酸化可能な金属層を被着後、ゲート電極と一部重なるとともに走査線と信号線の電極端子上の膜厚が他の領域よりも厚いソース配線（信号線）・ドレイン配線（絵素電極）と前記開口部を含んで走査線の電極端子と信号線の一部よりなる信号線の電極端子とに対応した感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして陽極酸化可能な金属層を選択的に除去してソース・ドレイン配線と走査線の電極端子と信号線の電極端子とを形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層とを陽極酸化する工程とを有する液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109729A JP2004319655A (ja) | 2003-04-15 | 2003-04-15 | 液晶表示装置とその製造方法 |
| TW93109959A TWI281999B (en) | 2003-04-15 | 2004-04-09 | LCD device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109729A JP2004319655A (ja) | 2003-04-15 | 2003-04-15 | 液晶表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004319655A true JP2004319655A (ja) | 2004-11-11 |
Family
ID=33470774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003109729A Pending JP2004319655A (ja) | 2003-04-15 | 2003-04-15 | 液晶表示装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004319655A (ja) |
| TW (1) | TWI281999B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189774A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006278728A (ja) * | 2005-03-29 | 2006-10-12 | Sony Corp | 導電膜修正方法、積層構造物及び薄膜トランジスタ |
| WO2007040194A1 (ja) | 2005-10-05 | 2007-04-12 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| WO2007088722A1 (ja) | 2006-01-31 | 2007-08-09 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法 |
| WO2007091405A1 (ja) | 2006-02-09 | 2007-08-16 | Idemitsu Kosan Co., Ltd. | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| CN100357817C (zh) * | 2004-11-29 | 2007-12-26 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| CN100543569C (zh) * | 2004-11-29 | 2009-09-23 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
| US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
| US8263977B2 (en) | 2005-12-02 | 2012-09-11 | Idemitsu Kosan Co., Ltd. | TFT substrate and TFT substrate manufacturing method |
| US8748879B2 (en) | 2007-05-08 | 2014-06-10 | Idemitsu Kosan Co., Ltd. | Semiconductor device, thin film transistor and a method for producing the same |
| CN112447587A (zh) * | 2019-08-28 | 2021-03-05 | 力晶积成电子制造股份有限公司 | 内连线结构的制造方法 |
-
2003
- 2003-04-15 JP JP2003109729A patent/JP2004319655A/ja active Pending
-
2004
- 2004-04-09 TW TW93109959A patent/TWI281999B/zh not_active IP Right Cessation
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100357817C (zh) * | 2004-11-29 | 2007-12-26 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| CN100543569C (zh) * | 2004-11-29 | 2009-09-23 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
| JP2006189774A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US7999906B2 (en) | 2004-12-31 | 2011-08-16 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| JP2011095784A (ja) * | 2004-12-31 | 2011-05-12 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006278728A (ja) * | 2005-03-29 | 2006-10-12 | Sony Corp | 導電膜修正方法、積層構造物及び薄膜トランジスタ |
| US7982215B2 (en) | 2005-10-05 | 2011-07-19 | Idemitsu Kosan Co., Ltd. | TFT substrate and method for manufacturing TFT substrate |
| WO2007040194A1 (ja) | 2005-10-05 | 2007-04-12 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| US8030195B2 (en) | 2005-10-05 | 2011-10-04 | Idemitsu Kosan Co., Ltd. | TFT substrate and method for manufacturing TFT substrate |
| US8263977B2 (en) | 2005-12-02 | 2012-09-11 | Idemitsu Kosan Co., Ltd. | TFT substrate and TFT substrate manufacturing method |
| US8778722B2 (en) | 2005-12-02 | 2014-07-15 | Idemitsu Kosan Co., Ltd. | TFT substrate and method for producing TFT substrate |
| WO2007088722A1 (ja) | 2006-01-31 | 2007-08-09 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法 |
| WO2007091405A1 (ja) | 2006-02-09 | 2007-08-16 | Idemitsu Kosan Co., Ltd. | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
| CN101075584B (zh) * | 2006-05-19 | 2012-12-26 | 三国电子有限会社 | 使用半色调曝光法的液晶显示装置的制造法 |
| US8748879B2 (en) | 2007-05-08 | 2014-06-10 | Idemitsu Kosan Co., Ltd. | Semiconductor device, thin film transistor and a method for producing the same |
| CN112447587A (zh) * | 2019-08-28 | 2021-03-05 | 力晶积成电子制造股份有限公司 | 内连线结构的制造方法 |
| CN112447587B (zh) * | 2019-08-28 | 2023-09-26 | 力晶积成电子制造股份有限公司 | 内连线结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI281999B (en) | 2007-06-01 |
| TW200428086A (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710532B1 (ko) | 액정표시장치와 그 제조방법 | |
| US7898608B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| TWI287161B (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2004317685A (ja) | 液晶表示装置とその製造方法 | |
| JP2004319655A (ja) | 液晶表示装置とその製造方法 | |
| JP2005283690A (ja) | 液晶表示装置とその製造方法 | |
| JP2005049667A (ja) | 液晶表示装置とその製造方法 | |
| JP5342731B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2005019664A (ja) | 液晶表示装置とその製造方法 | |
| JP2005017669A (ja) | 液晶表示装置とその製造方法 | |
| JP2005106881A (ja) | 液晶表示装置とその製造方法 | |
| JP4538218B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4538219B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2005215276A (ja) | 液晶表示装置とその製造方法 | |
| JP2001033816A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP4871507B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4846227B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2005215279A (ja) | 液晶表示装置とその製造方法 | |
| JP2002076363A (ja) | 液晶表示装置 | |
| JP2006267877A (ja) | 液晶表示装置とその製造方法 | |
| JP2002184991A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2001217426A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002184992A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002270847A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |