CN112447587B - 内连线结构的制造方法 - Google Patents

内连线结构的制造方法 Download PDF

Info

Publication number
CN112447587B
CN112447587B CN201910909759.4A CN201910909759A CN112447587B CN 112447587 B CN112447587 B CN 112447587B CN 201910909759 A CN201910909759 A CN 201910909759A CN 112447587 B CN112447587 B CN 112447587B
Authority
CN
China
Prior art keywords
layer
conductor
material layer
barrier
sacrificial anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910909759.4A
Other languages
English (en)
Other versions
CN112447587A (zh
Inventor
李世平
童世然
简于翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN112447587A publication Critical patent/CN112447587A/zh
Application granted granted Critical
Publication of CN112447587B publication Critical patent/CN112447587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种内连线结构的制造方法，包括以下步骤。在基底结构上形成第一介电层。在第一介电层上形成牺牲阳极层。在牺牲阳极层与第一介电层中形成开口。形成填入开口的第一导体材料层。第一导体材料层的还原电位高于牺牲阳极层的还原电位。进行化学机械研磨制作工艺，以移除开口外部的第一导体材料层，而在开口中形成第一导体层。移除牺牲阳极层。

Description

内连线结构的制造方法
技术领域
本发明涉及一种半导体制作工艺，且特别是涉及一种内连线结构的制造方法。
背景技术
在内连线结构的制作工艺中，常会使用化学机械研磨制作工艺(chemicalmechanical polishing，CMP)来制作内连线结构。然而，在化学机械研磨制作工艺中，导体层容易因氧化而产生腐蚀(corrosion)。当导体层产生腐蚀时，会导致半导体元件出现电性上的问题(如，断路)。
发明内容
本发明提供一种内连线结构的制造方法，其可有效地抑制导体层产生腐蚀。
本发明提出一种内连线结构的制造方法，包括以下步骤。在基底结构上形成第一介电层。在第一介电层上形成牺牲阳极层。在牺牲阳极层与第一介电层中形成开口。形成填入开口的第一导体材料层。第一导体材料层的还原电位高于牺牲阳极层的还原电位。进行化学机械研磨制作工艺，以移除开口外部的第一导体材料层，而在开口中形成第一导体层。移除牺牲阳极层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，第一导体层可具有突出于第一介电层的顶面的突出部。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括在形成牺牲阳极层之前，在第一介电层上形成阻障层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括在移除牺牲阳极层之后，移除阻障层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括以下步骤。在形成第一导体材料层之前，在开口中形成阻障材料层。移除开口外部的阻障材料层，而在开口中形成阻障层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括以下步骤。在第一介电层上形成第二导体材料层。第二导体材料层覆盖第一导体层。对第二导体材料层进行图案化，而形成第二导体层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括以下步骤。在形成第二导体材料层之前，在第一介电层上形成阻障材料层。阻障材料层覆盖第一导体层。对阻障材料层进行图案化，而形成阻障层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括以下步骤。在形成第二导体材料层之后，在第二导体材料层上形成阻障材料层。对阻障材料层进行图案化，而形成阻障层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，还可包括以下步骤。在第一介电层上形成第二介电层。第二介电层覆盖第一导体层。在第二介电层中形成第二导体层。第二导体层电连接至第一导体层。
依照本发明的一实施例所述，在上述内连线结构的制造方法中，第二导体层的形成方法例如是金属镶嵌法(damascene method)。
基于上述，在本发明所提出的内连线结构的制造方法中，第一导体材料层的还原电位高于牺牲阳极层的还原电位。如此一来，在对第一导体材料层进行的化学机械研磨制作工艺中，牺牲阳极层可作为牺牲阳极，由此可有效地抑制导体层因氧化而产生腐蚀，进而可防止因腐蚀所导致的电性问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1G为本发明一实施例的内连线结构的制造流程剖视图；
图2A至图2C为本发明另一实施例的内连线结构的制造流程剖视图。
符号说明
100：基底结构
102、122：介电层
104：阻障层
106：牺牲阳极层
108：图案化光致抗蚀剂层
110：开口
112、116、120：阻障材料层
112a、116a、120a：阻障层
114、118：导体材料层
114a、118a、124：导体层
P：突出部
具体实施方式
图1A至图1G为本发明一实施例的内连线结构的制造流程剖视图。
请参照图1A，基底结构100上形成介电层102。基底结构100可包括基底(如，硅基底)，且还可包括掺杂区、电极、介电层、半导体元件、内连线组件或其组合，但本发明并不以此为限。所属技术领域具有通常知识者可依据产品需求来调整基底结构100的组成。介电层102的材料例如是氧化硅。介电层102的形成方法例如是化学气相沉积法。
接着，可在介电层102上形成阻障层104。阻障层104的材料例如是钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或其组合。在本实施例中，阻障层104的材料是以TiN为例，但本发明并不以此为限。阻障层104的形成方法例如是物理气相沉积法或化学气相沉积法。在其他实施例中，可不形成阻障层104。
然后，在介电层102上形成牺牲阳极层106。在本实施例中，牺牲阳极层106是以形成在阻障层104上为例，但本发明并不以此为限。牺牲阳极层106的材料例如是铝或锌。在本实施例中，牺牲阳极层106的材料是以铝为例，但本发明并不以此为限。牺牲阳极层106的形成方法例如是物理气相沉积法或化学气相沉积法。
请参照图1B，可在牺牲阳极层106上形成图案化光致抗蚀剂层108。图案化光致抗蚀剂层108可通过光刻制作工艺形成。
接下来，可利用图案化光致抗蚀剂层108作为掩模，移除部分牺牲阳极层106、部分阻障层104与部分介电层102，而在牺牲阳极层106、阻障层104与介电层102中形成开口110。开口110可暴露出部分基底结构100。部分牺牲阳极层106、部分阻障层104与部分介电层102的移除方法例如是干式蚀刻法。在本实施例中，虽然开口110是以上述方法形成，但本发明并不以此为限。
请参照图1C，移除图案化光致抗蚀剂层108。图案化光致抗蚀剂层108的移除方法例如是干式去光致抗蚀剂法(dry stripping)或湿式去光致抗蚀剂法(wet stripping)。
再者，可在开口110中形成阻障材料层112。阻障材料层112的材料例如是Ti、TiN、Ta、TaN或其组合。阻障材料层112的形成方法例如是物理气相沉积法或化学气相沉积法。
形成填入开口110的导体材料层114。导体材料层114的还原电位高于牺牲阳极层106的还原电位。导体材料层114的材料例如是钨或铜。在本实施例中，导体材料层114是以钨为例，但本发明并不以此为限。在导体材料层114的材料为钨的情况下，阻障材料层112的材料可为Ti、TiN或其组合为例，但本发明并不以此为限。举例来说，阻障材料层112可为Ti/TiN的复合层。在其他实施例中，导体材料层114的材料可为铜。此外，在导体材料层114的材料为铜的情况下，阻障材料层112的材料可为Ta、TaN或其组合。
在本实施例中，虽然列举了一些导体材料层114的材料与牺牲阳极层106的材料，但本发明并不以此为限。只要导体材料层114的材料与牺牲阳极层106的材料可使得导体材料层114的还原电位高于牺牲阳极层106的还原电位即属于本发明所保护的范围。
请参照图1D，进行化学机械研磨制作工艺，以移除开口110外部的导体材料层114，而在开口110中形成导体层114a。导体层114a可为插塞(如，接触窗插塞(contact plug)或介层窗插塞(via plug))或导线等内连线组件。在本实施例中，导体层114a是以插塞为例，但本发明并不以此为限。此外，可移除开口110外部的阻障材料层112，而在开口110中形成阻障层112a。举例来说，可通过化学机械研磨制作工艺移除开口110外部的阻障材料层112。在进行上述化学机械研磨制作工艺之后，可暴露出牺牲阳极层106。在一些实施例中，更可进行过研磨制作工艺(over-polish process)，且所述过研磨制作工艺可移除部分牺牲阳极层106。
在本实施例中，由于导体材料层114的还原电位高于牺牲阳极层106的还原电位，因此在对导体材料层114进行的化学机械研磨制作工艺中，牺牲阳极层106可作为牺牲阳极，由此可有效地抑制导体层114a因氧化而产生腐蚀，进而可防止因腐蚀所导致的电性问题。
另外，导体层114a可具有突出于介电层102的顶面的突出部P。在进行化学机械研磨制作工艺之后，即使在导体层114a出现碟状凹陷(dishing)及侵蚀(erosion)的情况，导体层114a的突出部P可降低碟状凹陷及侵蚀所造成的负面影响。
请参照图1E，移除牺牲阳极层106。牺牲阳极层106的移除方法例如是湿式蚀刻法。此外，在移除牺牲阳极层106之后，可保留或移除阻障层104。在本实施例中，是以保留阻障层104为例，但本发明并不以此为限。
请参照图1F，可在介电层102上形成阻障材料层116。阻障材料层116覆盖导体层114a。在本实施例中，阻障材料层116是以形成在阻障层104上为例，但本发明并不以此为限。阻障材料层116的材料例如是Ti、TiN、Ta、TaN或其组合。在本实施例中，阻障材料层116是以Ti/TiN的复合层为例，但本发明并不以此为限。阻障材料层116的形成方法例如是物理气相沉积法或化学气相沉积法。
接着，可在介电层102上形成导体材料层118。导体材料层118覆盖导体层114a。在本实施例，导体材料层118是以形成在阻障材料层116上为例，但本发明并不以此为限。导体材料层118的材料例如是铝。导体材料层118的形成方法例如是物理气相沉积法或化学气相沉积法。
然后，可在导体材料层118上形成阻障材料层120。阻障材料层120的材料例如是Ti、TiN、Ta、TaN或其组合。在本实施例中，阻障材料层120是以Ti/TiN的复合层为例，但本发明并不以此为限。阻障材料层120的形成方法例如是物理气相沉积法或化学气相沉积法。
请参照图1G，可对阻障材料层120、导体材料层118与阻障材料层116进行图案化，而形成阻障层120a、导体层118a与阻障层116a。导体层118a可为插塞(如，接触窗插塞或介层窗插塞)或导线等内连线组件。在本实施例中，导体层118a是以导线为例，但本发明并不以此为限。阻障材料层120、导体材料层118与阻障材料层116的图案化方法例如是组合使用光刻制作工艺与蚀刻制作工艺。
基于上述实施例可知，在上述内连线结构的制造方法中，导体材料层114的还原电位高于牺牲阳极层106的还原电位。如此一来，在对导体材料层114进行的化学机械研磨制作工艺中，牺牲阳极层106可作为牺牲阳极，由此可有效地抑制导体层114a因氧化而产生腐蚀，进而可防止因腐蚀所导致的电性问题。
图2A至图2C为本发明另一实施例的内连线结构的制造流程剖视图。图2A至图2C为接续图1E的步骤之后的制作流程剖视图。
请参照图2A，在移除牺牲阳极层106之后，可移除图1E中的阻障层104。阻障层104的移除方法例如是干式蚀刻法。在其他实施例中，在不形成阻障层104的情况下，可省略移除阻障层104的步骤。
请参照图2B，可在介电层102上形成介电层122。介电层122覆盖导体层114a。介电层122的材料例如是低介电常数材料，如氧化硅。介电层122的形成方法例如是化学气相沉积法。
请参照图2C，在介电层122中形成导体层124。导体层124电连接至导体层114a。导体层124可为插塞(如，接触窗插塞或介层窗插塞)或导线等内连线组件。在本实施例中，导体层124是以导线为例，但本发明并不以此为限。导体层124的材料例如是铜。导体层124的形成方法例如是金属镶嵌法。在一些实施例中，在形成导体层124之前，更可形成覆盖导体层114a的阻障层(未示出)，且所述阻障层可位于导体层124与介电层122之间以及导体层124与介电层102之间。此外，图2A至图2C与图1E中，相同的构件以相同的符号表示，并省略其说明。
综上所述，根据上述实施例的内连线结构的制造方法，在化学机械研磨制作工艺中，可使用牺牲阳极层作为牺牲阳极，由此可有效地抑制导体层因氧化而产生腐蚀，进而可防止因腐蚀所导致的电性问题。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种内连线结构的制造方法，包括：
在基底结构上形成第一介电层；
在所述第一介电层上形成牺牲阳极层；
在所述牺牲阳极层与所述第一介电层中形成开口；
形成填入所述开口的第一导体材料层，其中所述第一导体材料层的还原电位高于所述牺牲阳极层的还原电位；
进行化学机械研磨制作工艺，以移除所述开口外部的所述第一导体材料层，而在所述开口中形成第一导体层；以及
移除所述牺牲阳极层。
2.如权利要求1所述的内连线结构的制造方法，其中所述第一导体层具有突出于所述第一介电层的顶面的突出部。
3.如权利要求1所述的内连线结构的制造方法，还包括：
在形成所述牺牲阳极层之前，在所述第一介电层上形成阻障层。
4.如权利要求3所述的内连线结构的制造方法，还包括：
在移除所述牺牲阳极层之后，移除所述阻障层。
5.如权利要求1所述的内连线结构的制造方法，还包括：
在形成所述第一导体材料层之前，在所述开口中形成阻障材料层；以及
移除所述开口外部的所述阻障材料层，而在所述开口中形成阻障层。
6.如权利要求1所述的内连线结构的制造方法，还包括：
在所述第一介电层上形成第二导体材料层，其中所述第二导体材料层覆盖所述第一导体层；以及
对所述第二导体材料层进行图案化，而形成第二导体层。
7.如权利要求6所述的内连线结构的制造方法，还包括：
在形成所述第二导体材料层之前，在所述第一介电层上形成阻障材料层，其中所述阻障材料层覆盖所述第一导体层；以及
对所述阻障材料层进行图案化，而形成阻障层。
8.如权利要求6所述的内连线结构的制造方法，还包括：
在形成所述第二导体材料层之后，在所述第二导体材料层上形成阻障材料层；以及
对所述阻障材料层进行图案化，而形成阻障层。
9.如权利要求1所述的内连线结构的制造方法，还包括：
在所述第一介电层上形成第二介电层，其中所述第二介电层覆盖所述第一导体层；以及
在所述第二介电层中形成第二导体层，其中所述第二导体层电连接至所述第一导体层。
10.如权利要求9所述的内连线结构的制造方法，其中所述第二导体层的形成方法包括金属镶嵌法。
CN201910909759.4A 2019-08-28 2019-09-25 内连线结构的制造方法 Active CN112447587B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108130910A TWI701768B (zh) 2019-08-28 2019-08-28 內連線結構的製造方法
TW108130910 2019-08-28

Publications (2)

Publication Number Publication Date
CN112447587A CN112447587A (zh) 2021-03-05
CN112447587B true CN112447587B (zh) 2023-09-26

Family

ID=73003146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909759.4A Active CN112447587B (zh) 2019-08-28 2019-09-25 内连线结构的制造方法

Country Status (2)

Country Link
CN (1) CN112447587B (zh)
TW (1) TWI701768B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1495377A (en) * 1975-09-09 1977-12-14 Philips Electronic Associated Method of manufacturing a charge transfer device
CN1326217A (zh) * 2001-06-13 2001-12-12 旺宏电子股份有限公司 防止金属腐蚀的半导体工艺的清洗方法
TW480666B (en) * 2001-05-11 2002-03-21 United Microelectronics Corp Method to prevent corrosion of metal interconnect
JP2004319655A (ja) * 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology
CN1917168A (zh) * 2005-08-18 2007-02-21 联华电子股份有限公司 内连线的制造方法
TW201005877A (en) * 2008-07-23 2010-02-01 Hejian Tech Suzhou Co Ltd Interconnection structure and fabricating method thereof
CN101661897A (zh) * 2008-08-27 2010-03-03 和舰科技(苏州)有限公司 内连线结构及其制造方法
CN104425210A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104934411A (zh) * 2014-03-17 2015-09-23 旺宏电子股份有限公司 金属内连线结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492732B2 (en) * 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
TW508681B (en) * 2001-05-11 2002-11-01 Macronix Int Co Ltd Cleaning method of semiconductor manufacture process for preventing metal corrosion
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
KR101603737B1 (ko) * 2010-05-11 2016-03-16 삼성전자주식회사 기상 세정을 이용한 금속 잔류물 제거 방법, 도전막 패턴의 형성 방법, 반도체 소자의 제조 방법 및 관련 설비
US9412709B2 (en) * 2013-05-21 2016-08-09 Freescale Semiconductor, Inc. Semiconductor structure with sacrificial anode and passivation layer and method for forming
US20160336269A1 (en) * 2015-05-12 2016-11-17 United Microelectronics Corp. Semiconductor structure and process thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1495377A (en) * 1975-09-09 1977-12-14 Philips Electronic Associated Method of manufacturing a charge transfer device
TW480666B (en) * 2001-05-11 2002-03-21 United Microelectronics Corp Method to prevent corrosion of metal interconnect
CN1326217A (zh) * 2001-06-13 2001-12-12 旺宏电子股份有限公司 防止金属腐蚀的半导体工艺的清洗方法
JP2004319655A (ja) * 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology
CN1917168A (zh) * 2005-08-18 2007-02-21 联华电子股份有限公司 内连线的制造方法
TW201005877A (en) * 2008-07-23 2010-02-01 Hejian Tech Suzhou Co Ltd Interconnection structure and fabricating method thereof
CN101661897A (zh) * 2008-08-27 2010-03-03 和舰科技(苏州)有限公司 内连线结构及其制造方法
CN104425210A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104934411A (zh) * 2014-03-17 2015-09-23 旺宏电子股份有限公司 金属内连线结构及其制造方法

Also Published As

Publication number Publication date
TWI701768B (zh) 2020-08-11
CN112447587A (zh) 2021-03-05
TW202109745A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US10636698B2 (en) Skip via structures
US9040417B2 (en) Semiconductor devices and methods of manufacture thereof
KR20100122701A (ko) 반도체 소자의 제조방법
CN107452714B (zh) 形成低电阻率贵金属互连的装置及方法
US10158069B2 (en) Memory cell having resistance variable film and method of making the same
US9460997B2 (en) Interconnect structure for semiconductor devices
JP2005340808A (ja) 半導体装置のバリア構造
US9299927B2 (en) Memory cell having resistance variable film and method of making the same
US10109524B2 (en) Recessing of liner and conductor for via formation
US7332403B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
JP4425707B2 (ja) 半導体装置およびその製造方法
CN112447587B (zh) 内连线结构的制造方法
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
CN111463169B (zh) 半导体装置的制造方法
CN113016061A (zh) 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件
US20170170016A1 (en) Multiple patterning method for substrate
KR100807513B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
US20090057904A1 (en) Copper metal line in semicondcutor device and method of forming same
KR100295140B1 (ko) 반도체소자의금속배선층형성방법
US20110248402A1 (en) Semiconductor device and method for manufacturing the same
TWI517340B (zh) 金屬內連線結構及其製造方法
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
CN113257783A (zh) 存储器装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant