CN113016061A - 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 - Google Patents
形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 Download PDFInfo
- Publication number
- CN113016061A CN113016061A CN201980022770.7A CN201980022770A CN113016061A CN 113016061 A CN113016061 A CN 113016061A CN 201980022770 A CN201980022770 A CN 201980022770A CN 113016061 A CN113016061 A CN 113016061A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- substrate
- insulating layer
- containing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 169
- 239000002184 metal Substances 0.000 claims abstract description 169
- 238000001465 metallisation Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000009472 formulation Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 171
- 239000013067 intermediate product Substances 0.000 description 14
- 239000003989 dielectric material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供具有电介质(2)的衬底(1)、嵌入该电介质中的金属层(3)以及布置金属层上的含金属层(4)，该含金属层位于衬底与金属层之间。在衬底中以及衬底与金属层之间的电介质区域中形成导通孔(9)。在导通孔中施加绝缘层(11)并且从金属层的接触区域(10)上方将其去除，并且将含金属层从接触区域(10)完全去除。在导通孔中在接触区域上施加金属化部(12)。
Description
贯穿衬底通孔是贯穿半导体衬底的电互连。其包括穿透衬底的导通孔和布置在导通孔中的金属化部。
能够通过首先在衬底的主表面上方的介电材料中形成金属层来制造贯穿衬底通孔。覆盖金属层的不同含金属的材料的层改善了介电材料的粘附力。然后从相对的表面，通过衬底，蚀刻导通孔，直到到达介电材料。作为绝缘部提供的氧化硅层被布置在导通孔的侧壁和底部上。通过各向异性蚀刻步骤从导通孔的底部去除氧化硅和介电材料，以便氧化硅保留在侧壁上以覆盖半导体材料，并且在底部暴露金属层的接触区域。在导通孔中施加金属化部，以便其与金属层接触并形成电互连。
US 2015/0102497 A1公开了一种制造包括贯穿硅通孔的集成电路器件的方法。着落垫由Cu、W、Ta、Ti、Co、Mn、Al或其组合的金属层以及由Ta、Ti、TaN、TiN、AlN、WN或其组合的阻挡膜形成。
本发明的目的是提供一种形成贯穿衬底通孔的方法，该方法改善了蚀刻和绝缘步骤的应用，以及提供一种具有贯穿衬底通孔的半导体器件，该通孔与嵌入电介质中的金属层可靠地接触。
该目的通过根据权利要求1的形成贯穿衬底通孔的方法以及根据权利要求12的半导体器件来实现。该方法的变型和其他实施例从从属权利要求得出。
形成贯穿衬底通孔的方法包括提供：具有布置在衬底上的电介质的衬底；嵌入在该电介质中的金属层；以及布置在该金属层上的含金属层，该含金属层设置在衬底与金属层之间。在金属层上方形成穿透衬底的导通孔。在导通孔中施加绝缘层并且从金属层的接触区域上方将其去除。在导通孔中施加金属化部，该金属化部在接触区域中与金属层接触并通过绝缘层与衬底绝缘。在施加金属化部之前将含金属层从接触区域完全去除。
在该方法的变型中，在施加绝缘层并将其从接触区域上方去除之后，从接触区域上方去除电介质。
在该方法的另一变型中，在施加绝缘层之前，从含金属层上方去除电介质，以便导通孔到达含金属层，将绝缘层施加在含金属层上，并且将绝缘层从接触区域上方去除，使得含金属层的一部分留在金属层与绝缘层之间。
在该方法的另一变型中，在施加绝缘层之前，从金属层上方去除电介质和含金属层，以便导通孔到达金属层，在导通孔的内部暴露金属层的接触区域，并且将绝缘层施加在金属层上。从接触区域上方去除绝缘层之后，施加金属化部以与接触区域电接触并且通过绝缘层与含金属层绝缘。
在该方法的另一变型中，通过蚀刻以及通过使用相对于含金属层非选择性的配方，从金属层上方去除电介质。
在该方法的另一变型中，通过蚀刻从金属层上方去除电介质和绝缘层，并且在这些蚀刻步骤的每一个中使用相同的蚀刻配方。
在该方法的另一变型中，在形成导通孔之前施加具有开口的掩模。通过开口蚀刻导通孔，并且在施加绝缘层之前去除掩模。
金属层可以包括与含金属层的材料不同的材料。金属层可以例如是铝。含金属层可以包括例如钛或铝。含金属层还可以包括氮化物。
半导体器件包括：具有贯穿衬底通孔的衬底；贯穿衬底通孔的导通孔；在导通孔中的绝缘层；贯穿衬底通孔的金属化部，所述绝缘层使金属化部与衬底绝缘；衬底上方的金属层，金属化部与金属层接触；金属层上的含金属层，含金属层布置在衬底与金属层之间，含金属层包括与金属层的材料不同的材料，并且金属化部与金属层的接触区域接触。
在半导体器件的一实施例中，含金属层的一部分被布置在金属层与绝缘层之间。
在半导体器件的另一实施例中，金属化部通过绝缘层与含金属层完全分离。
在半导体器件的另一实施例中，含金属层包括钛或铝。
在半导体器件的另一实施例中，含金属层包括氮化物。
下面结合附图对该方法和器件的示例进行详细说明。
图1是在蚀刻导通孔之前的中间产物的横截面；
图2是根据图1的在蚀刻导通孔之后的横截面；
图3是根据图2的在施加绝缘层之后的横截面；
图4是根据图3的从导通孔的底部去除绝缘层之后的横截面；
图5是根据图4的在施加金属化部之后的横截面；
图6是根据图5的在施加顶部金属之后的横截面；
图7是在蚀刻导通孔之前的替代的方法的中间产物的横截面；
图8是根据图7的在蚀刻导通孔之后的横截面；
图9是根据图8的在施加绝缘层之后的横截面；
图10是根据图9的从导通孔的底部去除绝缘层之后的横截面；
图11是根据图10的在施加金属化部之后的横截面；
图12是根据图11的在施加顶部金属之后的横截面；
图13是根据图2的在蚀刻导通孔之后的替代的方法的截面图；
图14是根据图13的在施加绝缘层之后的横截面；
图15是根据图14的从导通孔的底部去除绝缘层之后的横截面；
图16是根据图15的在施加金属化部之后的横截面；以及
图17是根据图16的在施加顶部金属之后的横截面。
图1是可以通过该方法获得的中间产物的示例的横截面。半导体材料的衬底1，例如可以是硅，其设置有电介质2，该电介质尤其可以是金属间电介质，例如氧化硅。与电介质2不同的另一电介质6可以可选地布置在衬底1与电介质2之间。
金属层3嵌入在电介质2中。金属层3尤其可以是布线的一部分，例如布线可以包括多个金属层。这种由CMOS技术本身已知的布线的细节与本发明无关，并且在附图中未示出。金属层3尤其可以例如是铝。
含金属层4布置在金属层3的面对衬底1的主表面上。可选的另一含金属层5可以布置在金属层3的背离衬底1的主表面上。含金属层4和/或另一含金属层5尤其可以包括钛或铝。特别地，含金属层4和/或另一含金属层5例如可以包括氮化钛或氮化铝。
嵌入金属间电介质中的布线的金属层通常设置有氮化钛的覆盖物，特别地是在CMOS技术中，以增强电介质材料对金属层的粘附力。可以将金属层3、含金属层4和另一含金属层5施加为这种布线的一部分。
将例如可以是抗蚀剂掩模或硬掩模的掩模7施加在衬底1的与电介质2相对的背面上。掩模7具有与金属层3相对的开口8，并且位于要形成贯穿衬底通孔的区域的上方。
图2是根据图1的横截面，并且示出了在形成导通孔9之后的另一中间产物。在衬底1中蚀刻通过掩膜7的开口8的导通孔9。继续蚀刻通过电介质2、6直到到达含金属层4。当蚀刻电介质2、6时掩模7仍然存在。含金属层4可以用作终止电介质2、6的蚀刻的蚀刻停止层。
图3是根据图2的横截面，并且示出了在施加绝缘层11之后的另一中间产物。将例如可以是氧化硅的绝缘层11设置作为绝缘部，其位于衬底1的半导体材料与随后将被施加以形成贯穿衬底通孔的导电部分的金属化部之间。可以例如通过沉积来施加绝缘层11。绝缘层11的部分通常也可以覆盖金属层3的接触区域10和衬底1的在导通孔9外部的背面。
图4是根据图3的横截面，并且示出了在部分去除绝缘层11之后的另一中间产物。施加由蚀刻间隔物而本身已知的各向异性蚀刻工艺，从导通孔9的底部处去除绝缘层11，在该位置暴露含金属层4。含金属层4也被部分地去除，以便暴露金属层3的接触区域10。绝缘层11的被施加在导通孔9外部的部分可以完全去除。替代地，如图4通过示例所示，衬底1的背面仍然可以由绝缘层11覆盖。
图5是根据图4的横截面，并且示出了在施加金属化部12之后的另一中间产物，该金属化部被设置用于贯穿衬底通孔的导电部分。金属化部12能够被施加为层，尤其是保形层。该金属化部被施加在金属层3的接触区域10上，以便其与接触区域10电接触。因此形成了从金属层3到衬底1的背面的电连接。金属化部12可以包括多于一种金属，并且尤其可以施加为金属层列，该金属层列例如可以包括钛层和钨层。金属化部12与在绝缘层11的底部下方的含金属层4的保留部分接触。
图6是根据图5的在另外的工艺步骤之后的横截面。可选地将金属化部12从衬底1的背面去除，并且可以将顶部金属13施加在背面上并与金属化部12接触。以这种方式，例如可以在背面上形成再分布层。顶部金属13可以覆盖有覆盖层14，该覆盖层例如可以是另一电介质。覆盖层14中的至少一个开口可以提供通向顶部金属13的通路，以施加例如块形连接或类似的外部电端子。可以形成在背面上的电导体的细节与本发明无关并且未在图6中示出。
图7至图12是根据图1至图6的方法的变型的横截面。图7示出了与图1中所示的中间产物相对应的中间产物。相应的元件用相同的附图标记表示。如结合图1所描述的，例如，诸如硅的半导体材料的衬底1设置有电介质2以及嵌入在电介质2中的金属层3。含金属层4布置在金属层3的面向衬底1的表面上，并且可以将可选的另一含金属层5布置在金属层3的相对表面上。含金属层4和/或另一含金属层5尤其可以包括钛或铝，特别是例如氮化钛或氮化铝。
例如可以是抗蚀剂掩模或硬掩模的掩模7被施加在衬底1的与电介质2相对的背面上。掩模7具有与金属层3相对的开口8，并且位于要形成贯穿衬底通孔的区域的上方。
图8是根据图7的横截面，并且示出了在形成导通孔9之后的另一中间产物。在衬底1中蚀刻通过掩模7的开口8的导通孔9。该方法的这种变型的根本特征是继续蚀刻通过电介质2、6直到到达金属层3。当蚀刻电介质2、6时掩模7仍然存在。由于掩模7的材料改变了化学环境，当掩模7仍然存在时，可以更容易地去除在蚀刻过程中形成的聚合物。
含金属层4可以用作终止电介质2、6的蚀刻的蚀刻停止层。替代地，能够继续蚀刻以到达含金属层4。这意味着不必相对于含金属层4选择蚀刻工艺。因此能够从低聚合度的角度来选择蚀刻配方。
在任何情况下，从导通孔9的底部去除含金属层4，以暴露金属层3的表面的接触区域10。在该步骤中也可以去除金属层3的一些材料，而不会对另外的工艺步骤，特别是对稍后在金属层3上形成的电接触部产生不利地影响。
图9是根据图8的横截面，并且示出了在施加绝缘层11之后的另一中间产物。将例如可以是氧化硅的绝缘层11设置为绝缘部，其位于衬底1的半导体材料与随后将被施加以形成贯穿衬底通孔的导电部分的金属化部之间。可以例如通过沉积来施加绝缘层11。绝缘层11的部分通常也可以覆盖金属层3的接触区域10和衬底1的在导通孔9外部的背面。
图10是根据图9的横截面，并且示出了在部分去除绝缘层11之后的另一中间产物。施加各向异性蚀刻工艺，从导通孔9的底部去除绝缘层11，以便再次暴露金属层3的接触区域10。能够再次从低聚合度的角度选择蚀刻配方。绝缘层11的被施加在导通孔9外部的部分可以完全去除。替代地，如图10通过示例所示，衬底1的背面仍然可以由绝缘层11覆盖。
图11是根据图10的横截面，并且示出了在施加金属化部12之后的另一中间产物，该金属化部被设置用于贯穿衬底通孔的导电部分。金属化部12能够以如上所述的方式施加，尤其可以将其施加为金属层列，该金属层列例如可以包括钛层和钨层。在该方法的变型中，金属化部12通过绝缘层11的底部与含金属层4的保留部分分离。
图12是根据图11的在另外的工艺步骤之后的横截面。如上所述，可选地将金属化部12从衬底1的背面去除，并且顶部金属13可以被施加在背面上与金属化部12接触，并且设置有覆盖层14。
根据图7至图12的方法的变型具有的优点是，金属层3能够用作蚀刻停止层，并且在施加绝缘层11之前从接触区域10去除含金属层4。因此，在蚀刻之后所需的湿法清洗步骤期间，不存在含金属层4变得多孔的风险。以这种方式防止了所施加的清洗剂渗透和侵蚀金属层3的表面。因此，即使将含金属层4制成例如CMOS器件的布线所需的薄度，接触区域10也足够光滑，以用于施加金属化部12。能够对电介质2、6的蚀刻以及绝缘层11的蚀刻单独地优化。能够选择低聚合度的蚀刻配方以有助于清洗步骤。
图13至图17是根据图2至图6的用于方法的另一变型的横截面，其从根据图1的中间产物开始。相应的元件用相同的附图标记表示。
图13示出了衬底1被蚀刻直到到达另一电介质6。然后如图14所示，施加绝缘层11。然后执行各向异性蚀刻步骤，通过绝缘层11的底部、另一电介质6、电介质2和含金属层4，该步骤可以是反应离子蚀刻。蚀刻的结果在图15中示出。含金属层4的一部分保留在金属层3与绝缘体之间，绝缘体包括电介质2的部分和另一电介质6的部分以及绝缘层11。
在该方法的这种变型中，绝缘部的下部不是由绝缘层11形成的，而是由电介质2的部分和另一电介质6的部分形成。这具有的优点是，含金属层4的最终保留部分始终由绝缘材料覆盖。该方法的这种变型的其他步骤与以上结合图5和图6描述的方法步骤类似，并且在图16和图17中示出。
附图标记说明
1 衬底
2 电介质
3 金属层
4 含金属层
5 另一含金属层
6 另一电介质
7 掩膜
8 开口
9 导通孔
10 接触区域
11 绝缘层
12 金属化部
13 顶部金属
14 覆盖层
Claims (16)
1.一种形成贯穿衬底通孔的方法，包括：
提供：具有布置在衬底(1)上的电介质(2)的所述衬底(1)；嵌入所述电介质(2)中的金属层(3)；以及布置在所述金属层(3)上的含金属层(4)，所述含金属层(4)设置在衬底(1)与金属层(3)之间；
在所述金属层(3)上方形成穿透衬底(1)的导通孔(9)；
在所述导通孔(9)中施加绝缘层(11)；
从所述金属层(3)的接触区域(10)上方将所述绝缘层(11)去除；以及
在所述导通孔(9)中施加金属化部(12)，所述金属化部(12)在所述接触区域(10)中与所述金属层(3)接触并且通过所述绝缘层(11)与所述衬底(1)绝缘；
其特征在于，
在施加所述金属化部(12)之前将所述含金属层(4)从所述接触区域(10)完全去除。
2.根据权利要求1所述的方法，还包括：
在施加所述绝缘层(11)并将所述绝缘层从所述接触区域(10)上方去除之后，从所述接触区域(10)上方去除所述电介质(2)。
3.根据权利要求1所述的方法，还包括：
在施加所述绝缘层(11)之前，从所述含金属层(4)上方去除所述电介质(2)，以便所述导通孔(9)到达所述含金属层(4)，
将所述绝缘层(11)施加在所述含金属层(4)上，以及
从所述接触区域(10)上方去除所述绝缘层(11)，使得所述含金属层(4)的一部分留在所述金属层(3)与所述绝缘层(11)之间。
4.根据权利要求1所述的方法，还包括：
在施加所述绝缘层(11)之前，从所述金属层(3)上方去除所述电介质(2)和所述含金属层(4)，以便所述导通孔(9)到达所述金属层(3)，并且在所述导通孔(9)的内部暴露所述金属层(3)的接触区域(10)，
将所述绝缘层(11)施加在所述金属层(3)上，以及
从所述接触区域(10)上方去除所述绝缘层(11)之后，施加所述金属化部(12)以与所述接触区域(10)电接触并且使其通过所述绝缘层(11)与所述含金属层(4)绝缘。
5.根据权利要求1至4之一所述的方法，其中
所述金属层(3)包括与所述含金属层(4)的材料不同的材料。
6.根据权利要求1至5之一所述的方法，其中
所述含金属层(4)包括钛或铝。
7.根据权利要求1至6之一所述的方法，其中
所述含金属层(4)包括氮化物。
8.根据权利要求1至7之一所述的方法，其中
通过蚀刻以及通过使用相对于所述含金属层(4)非选择性的配方，从所述金属层(3)上方去除所述电介质(2)。
9.根据权利要求1至8之一所述的方法，其中
所述金属层(3)是铝。
10.根据权利要求1至9之一所述的方法，其中
通过蚀刻从所述金属层(3)上方去除电介质(2)和绝缘层(11)，并且在这些蚀刻步骤的每一个中使用相同的蚀刻配方。
11.根据权利要求1至10之一所述的方法，还包括：
在形成所述导通孔(9)之前施加具有开口(8)的掩模(7)，
通过所述开口(8)蚀刻所述导通孔(9)，以及
在施加所述绝缘层(11)之前去除所述掩模(7)。
12.一种半导体器件，包括：
具有贯穿衬底通孔的衬底(1)；
所述贯穿衬底通孔的导通孔(9)；
在所述导通孔(9)中的绝缘层(11)；
所述贯穿衬底通孔的金属化部(12)，所述绝缘层(11)使所述金属化部(12)与所述衬底(1)绝缘；
所述衬底(1)上方的金属层(3)，所述金属化部(12)与所述金属层(3)接触；以及
所述金属层(3)上的含金属层(4)，所述含金属层(4)布置在衬底(1)与金属层(3)之间，所述含金属层(4)包括与金属层(3)的材料不同的材料，其中
所述金属化部(12)与所述金属层(3)的接触区域(10)接触。
13.根据权利要求12所述的半导体器件，其中
所述含金属层(4)的一部分被布置在所述金属层(3)与所述绝缘层(11)之间。
14.根据权利要求12所述的半导体器件，其中
所述金属化部(12)通过所述绝缘层(11)与所述含金属层(4)完全分离。
15.根据权利要求12至14之一所述的半导体器件，其中
所述含金属层(4)包括钛或铝。
16.根据权利要求12至15之一所述的半导体器件，其中
所述含金属层(4)包括氮化物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18165692.7A EP3550600B1 (en) | 2018-04-04 | 2018-04-04 | Method of forming a through-substrate via and semiconductor device comprising the through-substrate via |
| EP18165692.7 | 2018-04-04 | ||
| PCT/EP2019/058430 WO2019193067A1 (en) | 2018-04-04 | 2019-04-03 | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113016061A true CN113016061A (zh) | 2021-06-22 |
| CN113016061B CN113016061B (zh) | 2024-07-19 |
Family
ID=61906670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980022770.7A Active CN113016061B (zh) | 2018-04-04 | 2019-04-03 | 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11764109B2 (zh) |
| EP (1) | EP3550600B1 (zh) |
| CN (1) | CN113016061B (zh) |
| WO (1) | WO2019193067A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117121181A (zh) | 2021-03-25 | 2023-11-24 | 艾迈斯-欧司朗股份有限公司 | 包括衬底通孔的半导体衬底及其生产方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103098197A (zh) * | 2010-09-10 | 2013-05-08 | ams有限公司 | 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 |
| EP2648214A1 (en) * | 2012-04-05 | 2013-10-09 | austriamicrosystems AG | Semiconductor device with interconnection via in the substrate and method of production |
| CN103426817A (zh) * | 2012-05-25 | 2013-12-04 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法 |
| US20140038410A1 (en) * | 2012-08-01 | 2014-02-06 | Ams Ag | Method of producing a semiconductor device having an interconnect through the substrate |
| WO2014166842A1 (en) * | 2013-04-10 | 2014-10-16 | Ams Ag | Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via |
| US20140312468A1 (en) * | 2013-04-17 | 2014-10-23 | Industrial Technology Research Institute | Semiconductor structure and manufacturing method thereof |
| US20160056090A1 (en) * | 2010-09-30 | 2016-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV Formation |
| US20160300856A1 (en) * | 2015-04-07 | 2016-10-13 | Globalfoundries Inc. | Semiconductor device with thin-film resistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008033395B3 (de) | 2008-07-16 | 2010-02-04 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| JP5518091B2 (ja) | 2009-11-12 | 2014-06-11 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8039386B1 (en) | 2010-03-26 | 2011-10-18 | Freescale Semiconductor, Inc. | Method for forming a through silicon via (TSV) |
| JP2012099548A (ja) * | 2010-10-29 | 2012-05-24 | Fujikura Ltd | 貫通配線基板の製造方法及び貫通配線基板 |
| JP2014103137A (ja) | 2012-11-16 | 2014-06-05 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| KR102094473B1 (ko) | 2013-10-15 | 2020-03-27 | 삼성전자주식회사 | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| EP3312874A1 (en) * | 2016-10-20 | 2018-04-25 | ams AG | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via |
| KR102521658B1 (ko) * | 2018-09-03 | 2023-04-13 | 삼성전자주식회사 | 반도체 칩 및 이의 제조 방법 |
-
2018
- 2018-04-04 EP EP18165692.7A patent/EP3550600B1/en active Active
-
2019
- 2019-04-03 WO PCT/EP2019/058430 patent/WO2019193067A1/en active Application Filing
- 2019-04-03 CN CN201980022770.7A patent/CN113016061B/zh active Active
- 2019-04-03 US US16/980,197 patent/US11764109B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103098197A (zh) * | 2010-09-10 | 2013-05-08 | ams有限公司 | 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 |
| US20160056090A1 (en) * | 2010-09-30 | 2016-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV Formation |
| EP2648214A1 (en) * | 2012-04-05 | 2013-10-09 | austriamicrosystems AG | Semiconductor device with interconnection via in the substrate and method of production |
| CN103426817A (zh) * | 2012-05-25 | 2013-12-04 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法 |
| US20140038410A1 (en) * | 2012-08-01 | 2014-02-06 | Ams Ag | Method of producing a semiconductor device having an interconnect through the substrate |
| WO2014166842A1 (en) * | 2013-04-10 | 2014-10-16 | Ams Ag | Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via |
| US20140312468A1 (en) * | 2013-04-17 | 2014-10-23 | Industrial Technology Research Institute | Semiconductor structure and manufacturing method thereof |
| US20160300856A1 (en) * | 2015-04-07 | 2016-10-13 | Globalfoundries Inc. | Semiconductor device with thin-film resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3550600B1 (en) | 2020-08-05 |
| US11764109B2 (en) | 2023-09-19 |
| EP3550600A1 (en) | 2019-10-09 |
| CN113016061B (zh) | 2024-07-19 |
| WO2019193067A1 (en) | 2019-10-10 |
| US20210020511A1 (en) | 2021-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7550822B2 (en) | Dual-damascene metal wiring patterns for integrated circuit devices | |
| US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
| US9034756B2 (en) | Integrated circuit interconnects and methods of making same | |
| TWI473233B (zh) | 具有銅插塞的半導體元件 | |
| US20100314762A1 (en) | Semiconductor Substrate with Through-Contact and Method for Production Thereof | |
| JPH08139194A (ja) | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| EP2306506A1 (en) | Method of producing a semiconductor device and semiconductor device having a through-wafer interconnect | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| US10109526B1 (en) | Etch profile control during skip via formation | |
| US9431292B1 (en) | Alternate dual damascene method for forming interconnects | |
| US8883638B2 (en) | Method for manufacturing damascene structure involving dummy via holes | |
| CN113016061B (zh) | 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 | |
| US20100019390A1 (en) | Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package | |
| EP3312874A1 (en) | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via | |
| US6528428B1 (en) | Method of forming dual damascene structure | |
| KR100552815B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| EP2790211B1 (en) | Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| JP2005197700A (ja) | 半導体素子の金属パターン形成方法 | |
| CN112447587B (zh) | 内连线结构的制造方法 | |
| US8772936B2 (en) | Semiconductor device with a copper line and method for manufacturing the same | |
| TWI517340B (zh) | 金屬內連線結構及其製造方法 | |
| KR100641488B1 (ko) | 반도체 소자의 콘택 제조 방법 | |
| CN118841447A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |