CN103098197A - 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 - Google Patents
用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 Download PDFInfo
- Publication number
- CN103098197A CN103098197A CN2011800431789A CN201180043178A CN103098197A CN 103098197 A CN103098197 A CN 103098197A CN 2011800431789 A CN2011800431789 A CN 2011800431789A CN 201180043178 A CN201180043178 A CN 201180043178A CN 103098197 A CN103098197 A CN 103098197A
- Authority
- CN
- China
- Prior art keywords
- metal
- contact
- substrate
- dielectric layer
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 210
- 239000002184 metal Substances 0.000 claims abstract description 210
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 43
- 239000011810 insulating material Substances 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 89
- 238000005507 spraying Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 239000013067 intermediate product Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
形成穿过衬底（1）的半导体材料和金属层间介电层（2）的接触孔，并且在接触孔中露出连接金属平面（3）的面向衬底的接触区域。施加金属层（11），该金属层（11）形成：在接触区域上的连接接触件（12）；在接触孔中的贯通接触件（13）；以及在面向背离衬底的接触区域上和/或在上部金属平面（24）的竖直导电连接件（15）上的连接接触件（20）。
Description
技术领域
本发明关于制造具有穿过衬底的贯通接触件（through-contact）的半导体部件，其中该贯通接触件被称为穿过晶片的接触件，并且具体地被设置为用于不同芯片之间的竖直电气连接件。
背景技术
DE102008033395B3描述了一种用于制造具有贯通接触件的半导体部件的方法，其中提供了一种由半导体材料制成的衬底，该衬底具有埋置的绝缘层并且具有布置在绝缘层中的、由导电材料制成的接触焊垫（contact pad）。从衬底的上侧制成向下到达在接触焊垫上方的绝缘层的开口。在已施加电介质之后，充分地移除开口内的介电层和绝缘层使得露出接触焊垫的上侧。以金属层（metallization）接触接触焊垫的方式施加金属层。在衬底的与开口相反的背面侧上制成向上到达接触焊垫的贯通接触件。
不需要将衬底中被布置有金属层的贯通接触件完全填充。在接触孔具有大直径的情况下，那么如果金属层存在于接触孔的侧壁上也是足够的。因为利用例如光刻胶不能容易地填充接触孔的剩余开口，所以必须借助于被称为喷涂的昂贵工艺来制造在制造工艺中意在用于结构化的掩膜。
发明内容
本发明的问题为确定如何以最简单可行的方式在半导体元件的衬底中实现具有相对大的直径的贯通接触件。
该问题可以如下进行解决：利用根据权利要求1的特征所述的用于制造具有贯通接触件的半导体元件的方法，或者通过根据权利要求9的特征所述的具有贯通接触件的半导体元件。配置遵循从属权利要求。
在用于制造具有贯通接触件的半导体部件的方法中，首先对由半导体材料制成的衬底布置金属层间介电层和金属平面。金属平面被布置在金属层间介电层中并且具有面向背离衬底的接触区域，或者金属平面在面向背离衬底的一侧上被布置有穿过金属层间介电层的竖直导电连接件。被布置有连接金属平面的基底衬底在衬底的面向背离金属层间介电层的一侧上连接至衬底，该连接金属平面由电绝缘材料包围并且具有接触区域，使得接触区域面向衬底。穿过金属层间介电层形成接触孔，并且在接触孔中露出连接金属平面的接触区域。
施加金属层，该金属层形成：在面向衬底的接触区域上的连接接触件；在接触孔中的贯通接触件；以及在面向背离衬底的接触区域上和/或直接在竖直导电连接件上的连接接触件。
在该方法的一个实施例中，竖直导电连接件是钨，并且金属层形成竖直导电连接件上的连接接触件。
在该方法的另一实施例中，在金属层间介电层中布置包括有面向背离衬底的接触区域的金属平面，并且在施加金属层之前移除在该接触区域上方的金属层间介电层。
在该方法的另一实施例中，在生成接触孔之前，借助于掩膜在金属层间介电层中生成开口，该掩膜在接触孔区域中设置有开口。扩大掩膜的开口或者由具有更大开口的另一掩膜来替代该掩膜，使得面向背离衬底的接触区域位于掩膜的较大开口中。通过将金属层间介电层用作硬掩膜来生成接触孔，该金属层间介电层在掩膜的较大开口的区域中被部分地移除。
在该方法的另一实施例中，在掩膜的较大开口中移除金属层间介电层直至露出面向背离衬底的接触区域的程度。
在该方法的另一实施例中，在施加金属层之前，在接触孔中生成由电绝缘材料制成的间隔层，使得金属层通过间隔层与半导体材料电绝缘。
在该方法的另一实施例中，通过施加电绝缘材料然后对其进行回蚀来生成间隔层。如果需要的话，同样可以对金属层间介电层进行回蚀，使得露出面向背离衬底的接触区域。
在该方法的另一实施例中，将钨用于金属层。不同金属的另外的金属平面被施加至该金属层并且与该金属层一起被结构化。
在具有贯通接触件的半导体部件中，存在半导体材料的衬底。该衬底具有金属层间介电层和金属平面，该金属平面被布置在金属间电介质中并且包括面向背离衬底的接触区域和/或在面向背离衬底的一侧上的竖直导电连接件。基底衬底在面向背离金属层间介电层的一侧上连接至衬底，并且被布置有连接金属平面，该连接金属平面由电绝缘材料包围并且具有面向衬底的接触区域。接触孔穿透衬底的半导体材料和金属层间介电层。金属层形成：在面向衬底的接触区域上的连接接触件；在接触孔中的贯通接触件；以及在面向背离衬底的接触区域上和/或直接在竖直导电连接件上的连接接触件。
在半导体部件的一个实施例中，金属层包括钨并且且被结构化在接触孔外部。不同金属的另一金属平面被布置在金属层上并且被结构化为对应于金属层。
在半导体部件的另一实施例中，竖直导电连接件（15）是钨，并且金属层（11）形成在竖直导电连接件（15）上的连接接触件（20）。
附图说明
下面参照附图来更完整地描述制造半导体部件的方法以及利用该方法所制造的半导体部件的示例。
图1示出制造方法的一种变型的中间产品的截面。
图2示出根据图1在生成掩膜之后的截面。
图3示出根据图2在生成接触孔之后的截面。
图4示出根据图3在施加间隔层材料之后的截面。
图5示出根据图4在对间隔层进行蚀刻之后的截面。
图6示出根据图5在施加金属层之后的截面。
图7示出根据图6在施加另一掩膜之后的截面。
图8示出根据图7在对金属层进行结构化并且移除另外的掩模之后的截面。
图9示出根据图1的用于该方法的实施例的截面。
图10示出根据图9在施加掩膜之后的截面。
图11示出根据图10在金属层间介电层中生成开口之后的截面。
图12示出根据图11在生成掩膜的扩大的开口之后的截面。
图13示出根据图12在生成接触孔之后的截面。
图14示出根据图13在施加间隔层材料之后的截面。
图15示出根据图14在对间隔层进行蚀刻之后的截面。
图16示出根据图15在施加金属层之后的截面。
图17示出根据图16在施加另一掩膜之后的截面。
图18示出根据图17在对金属层进行结构化并且移除掩模之后的截面。
图19示出根据图16的用于另一实施例的截面。
图20示出根据图19在施加另一金属平面之后的截面。
图21示出根据图20在施加另一掩膜之后的截面。
图22示出根据图21在对金属层和另外的金属平面进行结构化之后以及在移除掩膜之后的截面。
具体实施方式
图1在截面中示出了在基底衬底10如半导体晶片上的半导体材料的衬底1的布置。衬底1与基底衬底10可以通过粘合层、特别是借助于常规的晶片粘接法而彼此连接。粘合层可以是例如半导体材料的氧化物。在图1的截面中，基底衬底10被示为薄层。所示出的层可以包括整个基底衬底10或者仅包括位于基底衬底10的半导体本体或晶片上的介电层更具体地是氧化物层，如果必要的话所示出的层也可以被设置为粘合层。在这种情况下，半导体本体或晶片与在图1的底部处示出的基底衬底10的层邻接。
在衬底1的面向背离（facing away from）基底衬底10的上侧上存在其中形成有至少一个金属平面的金属层间介电层2。金属平面的数目不是预先固定的，而是取决于所选的制造工艺并且也可能取决于集成到衬底1中的部件或电路部件。作为示例，在图1中示意性地绘出四个金属平面21、22、23、24，它们可以按照期望被结构化成用于布线的导线并且可以经由竖直导电连接件而彼此连接。可以将金属（如通常用于导线的铝）用作用于金属平面21、22、23、24的材料。在根据图1的实施例中，位于金属层间介电层2的上侧的第四金属平面24作为最高的金属平面。所结构化的金属平面24的部分具有面向背离衬底1的上侧接触区域19。基底衬底10具有由绝缘材料包围并意在用于贯通接触件的连接金属平面3。
为了生成接触孔，在金属层间介电层2的上侧根据图2布置掩膜4，该掩模4在待生成的接触孔的区域中具有开口5。待生成的接触孔的位置在图2中由竖直虚线表示。优选地以如下方式来结构化金属平面21、22、23、24：在将要形成接触孔的区域中，金属层间介电层2不会被金属平面21、22、23、24的部分中断。借助于掩膜4，通过在掩膜4的开口5的区域中首先移除金属层间介电层2然后移除衬底1的半导体材料来生成接触孔。例如可以借助于DRIE（深反应离子蚀刻）来移除半导体材料。
图3示出根据图2在对接触孔6进行蚀刻之后的布置。接触孔6穿过金属层间介电层2和衬底1延伸至基底衬底10。在该方法的此步骤中不必露出连接金属平面3的上侧；替代地，连接金属平面3可以埋置在基底衬底10的电绝缘材料中。如果最初在接触孔6的侧壁上形成有与衬底1的半导体材料电绝缘的间隔层，那么会是有利的。
图4示出根据图3在施加电绝缘材料7之后的截面，其中电绝缘材料7被设置为用于间隔层并且被共形地（conformally）施加在整个表面上。然后各向异性地对该电绝缘材料7进行回蚀以形成间隔层。电绝缘材料7可以是例如能够利用针对该目的所通常使用的方法而被回蚀的半导体材料的氧化物，尤其是二氧化硅。
图5示出根据图4所示的、在生成间隔层8之后的截面，其中间隔层8覆盖接触孔6的侧壁。衬底1的之前在接触孔6中露出的半导体材料现在被间隔层8覆盖，使得半导体材料现在与接触孔6的内部电绝缘。在对间隔层进行蚀刻的过程中，露出在最上面的金属层24上的面向背离衬底1的上部接触区域19以及在基底衬底10的连接金属平面3的上侧的面向衬底1的接触区域9。接触区域9、19借助于贯通接触件而彼此连接。
图6示出根据图5所示的、在施加金属层11之后的截面。金属层11是导电材料并且具体地可以包括钨。如果在施加钨之前借助于例如CVD（化学气相沉积）而施加可以被设置为接触层和/或扩散阻挡层的薄的Ti/TiN膜，那么是有利的。利用金属层11形成：在连接金属平面3的接触区域9上的连接接触件12；在接触孔6的侧壁上的竖直贯通接触件13；以及在最上面的金属平面24的接触区域19上的连接接触件20。贯通接触件13通过间隔层8与衬底1的半导体材料电绝缘。然后，例如借助于在部件的上侧的另外的掩膜，可以按照需要将金属层11结构化成导线。
图7示出根据图6所示的、在施加掩膜14之后的截面，其中掩模14可以借助于例如喷涂法来生成。利用所述方法可以使该掩膜14最优化，使得实现金属层11的最佳边缘覆盖。在掩模14下面的金属层11保持不变。可以移除金属层的未被掩膜14覆盖的部分，以便以这种方式在部件的上侧结构化金属层11。
图8示出图7的、在对金属层11进行结构化并且移除掩模14之后的截面。所描述的工艺步骤具有优点，具体地，在施加并且结构化用于贯通接触件13的金属层11之前，已经以期望的方式对所有金属层21、22、23、24（包括最上面的金属层24（顶部金属））进行了结构化。因此，如果已经生成贯通接触件的金属层，那么随后就不必对顶层金属进行结构化。以这种方式，避免了与精细的掩膜技术相关所产生的问题。在所描述的方法中，可以以较简单的方式来应用喷涂工艺，喷涂工艺是由于相对大直径的接触孔而被应用的，这对于在同一衬底上生成另外的部件特别有利。
图9示出根据图1所示的、如下实施例的截面：在该实施例中最上面的金属平面24未布置在金属层间介电层2的顶部上而是布置在金属层间介电层2的内部。与金属平面中的一个金属平面——图示的示例中的顶层金属平面24——的结构化部分接触的至少一个竖直导电连接件15通向部件的上侧。在优选实施例中竖直导电连接件15为钨。本实施例的其他部件与图1中所示的部件相对应，并且用相同的附图标记表示。
图10示出根据图2所示的、用于相应的下一方法步骤的截面，其中具有开口5的掩膜4被用于在金属层间介电层2中生成开口。待生成的开口的区域在图10中以竖直虚线表示。
图11示出根据图10所示的、在金属层间介电层2中生成开口25之后的中间产品的截面。当露出衬底1的半导体材料时，该方法步骤结束。如果该半导体材料是硅并且金属层间介电层2是二氧化硅，则用典型的蚀刻方法来生成开口25，利用该蚀刻方法可以相对于硅选择性地移除二氧化硅。
图12示出根据图11所示的、在已经扩大掩膜4的开口或已经施加具有更大开口的另外的掩膜4之后的截面。因此掩膜4在开口25的边缘处具有缩进16，使得在开口25的上侧的边缘处也露出金属层间介电层2。现在将金属层间介电层2用作硬掩膜，以用于借助于例如DRIE来蚀刻半导体材料。
图13示出如图12所示的、在生成接触孔6之后的截面。因为掩膜4没有完全覆盖金属层间介电层2的顶侧，所以在对接触孔6进行蚀刻期间金属层间介电层2的在接触孔6的边缘处的部分也被移除，使得出现图13中所示的台阶17。台阶17可以以上部金属平面24仍然被金属层间介电层2完全覆盖的方式形成，如图13所示。然而，取而代之的是，还可以移除足量的金属层间介电层2使得露出最上面的金属平面24的面向背离衬底1的接触区域。下面将参照图14至图16来描述第一种可能性。
图14示出根据图13所示的、在施加意在用于间隔层的电绝缘材料7之后的截面，并且因此对应于图4的截面。同样在本实施例中，共形地施加电绝缘材料7，使得边缘（包括台阶17）均被覆盖。
图15示出根据图14所示的、在对电绝缘材料7进行各向异性回蚀之后的截面，其中保留有在接触孔6的侧壁上的间隔层8以及在台阶17的边缘处的另外的间隔层18。在对电绝缘材料7进行回蚀期间，移除金属层间介电层2直至如下程度：在台阶17的区域中露出在最上面的金属平面24的上侧的面向背离衬底1的接触区域19。针对这一点，如果金属层间介电层2和被设置用于间隔层8的电绝缘材料7两者的材料均为二氧化硅，则会特别有利。同样在该方法的变型中，利用对间隔层进行蚀刻而优选地露出在连接金属平面3上的接触区域9。在图15中所示出的中间产品中，对应于根据图5的中间产品，露出连接金属平面3的接触区域9以及最上面的金属平面24的面向背离衬底1的接触区域19。
图16示出根据图15所示的、在施加金属层11之后的截面，在此示例中金属层11也可以基本上由钨形成。如在先前描述的实施中，可以设置Ti/TiN的基础金属层。金属层11形成：在连接金属平面3的接触区域上的连接接触件12；贯通接触件13；以及在中间平面24的接触区域19上以及直接在竖直导电连接件15上（即未在金属层11和竖直导电连接件15之间设置连接接触层或接触焊垫）的连接接触件20。在接触区域19或竖直导电连接件15上的连接接触件20可以彼此独立地单独或共同设置并且可以为任意数目。连接接触件12、20经由竖直的贯通接触件13而彼此连接。现在可以通过喷涂法来施加另一掩膜14，利用该另一掩膜14可以对金属层11进行结构化。
图17示出根据图16所示的、在生成掩膜14之后的截面，该掩膜14优选地将金属层11覆盖至如下程度：在后续的结构化步骤期间金属层11的存在于接触孔6中的整个部分保持不变。然后可以移除金属层11的未被掩膜14覆盖的部分。
图18示出根据图17所示的、在对金属层11进行结构化之后并且在移除掩膜14之后的截面。图8与图18之间的本质区别在于将贯通接触件13连接至上部金属平面24的上部连接接触件20的设计。所示出的连接接触件20可以彼此独立地设置。例如，可以在接触区域上形成仅一个连接接触件，或者在竖直导电连接件上的仅一个连接接触件穿过金属层间介电层而通向顶面。取而代之，可以设置若干个所述的两种类型连接接触件。
图19示出根据图16所示的、用于另一实施例的截面，其中最上面的金属平面23是被设置用于衬底1上的集成部件的倒数第二个（例如第三个）金属平面。图19中的可以按照期望进行结构化并且可以经由竖直导电连接件而彼此连接的金属平面21、22、23各自通过单独的部分而示意性地示出。优选为钨的竖直导电连接件15在本实施例中位于上部金属平面23上。可以设置将金属平面21、22、23的不同部分彼此连接的若干竖直导电连接件。独立于贯通接触件的生成，可以以不同的方式来构造利用金属平面21、22、23和竖直导电连接件所形成的布线。金属层11在金属平面23的接触区域上并且直接在竖直导电连接件15上形成连接接触件20。在根据图19的实施例中，也可以彼此独立地单独或共同设置任意数目的在接触区域19上或在竖直导电连接件15上的连接接触件20。
图20示出根据图19所示的、在施加另一金属平面26之后的截面。另外的金属平面26的部分现在位于金属层11的水平表面上。
图21示出根据图20所示的、在生成另外的掩膜14之后的截面，该另外的掩膜14覆盖金属层11与另外的金属平面26的区域，尤其是覆盖金属层11的存在于接触孔中的部分。掩膜14被用于同时且共同地对金属层11和另外的金属平面26进行结构化。
图22示出根据图21所示的、在对金属层11和另外的金属平面26进行共同结构化之后并且在移除掩膜14之后的截面。另外的金属平面26加固金属层11的顶侧部分。
参照实施例所描述的方法简化了因为相对大的接触孔而使用的喷涂法的应用，利用所述喷涂法，如果直到生成了针对贯通接触件所施加的金属层之后才施加将要结构化的金属平面，则会出现问题。在这里所描述的方法中，在金属平面上生成用于贯通接触件的顶侧连接的连接接触件，其中该金属平面在施加用于贯通接触件的金属层之前就已经被结构化。因此可以更简单地形成喷涂掩膜，并且减少了与喷涂法相关联的问题，原因是通过喷涂仅进行了被设置用于贯通接触件的金属层的相对粗糙的顶侧结构化。
附图标记列表
1 衬底
2 金属层间介电层
3 连接金属平面
4 掩膜
5 开口
6 接触孔
7 电绝缘材料
8 间隔层
9 接触区域
10 基底衬底
11 金属层
12 连接接触件
13 贯通接触件
14 掩膜
15 竖直导电连接件
16 缩进
17 台阶
18 另外的间隔层
19 接触区域
20 连接接触件
21 金属平面
22 金属平面
23 金属平面
24 金属平面
25 开口
26 另外的金属平面
Claims (11)
1.一种用于制造具有贯通接触件的半导体部件的方法，其中，
对由半导体材料制成的衬底（1）布置金属层间介电层（2）并且布置金属平面（23、24），所述金属平面（23、24）被布置在所述金属层间介电层（2）中并且包括面向背离所述衬底（1）的接触区域（19）和/或竖直导电连接件（15）；
将基底衬底（10）在所述衬底（1）的面向背离所述金属层间介电层（2）的一侧上连接至所述衬底（1），所述基底衬底（10）布置有连接金属平面（3），所述连接金属平面（3）由电绝缘材料包围并且具有接触区域（9），使得所述接触区域（9）面向所述衬底（1）；以及
形成穿过所述衬底（1）的半导体材料和所述金属层间介电层（2）的接触孔（6），并且露出在所述接触孔（6）中的所述连接金属平面（3）的所述接触区域（9）；以及
施加金属层（11），所述金属层（11）形成：在面向所述衬底（1）的所述接触区域（9）上的连接接触件（12）；在所述接触孔（6）中的贯通接触件（13）；以及在面向背离所述衬底（1）的所述接触区域（19）上和/或直接在所述竖直导电连接件（15）上的连接接触件（20）。
2.根据权利要求1所述的方法，其中，
所述金属层（11）形成在所述竖直导电连接件（15）上的连接接触件（20），并且所述竖直导电连接件（15）为钨。
3.根据权利要求1所述的方法，其中，
所述金属层（11）形成在面向背离所述衬底（1）的所述接触区域（19）上的连接接触件（20），包括面向背离所述衬底（1）的所述接触区域（19）的金属平面（23、24）被布置在所述金属层间介电层（2）中，并且在施加所述金属层（11）之前移除在所述接触区域（19）上方的所述金属层间介电层（2）。
4.根据权利要求3所述的方法，其中，
在生成所述接触孔（6）之前，借助于掩模（4）来布置在所述金属层间介电层（2）中的开口（25），所述掩模（4）在所述接触孔（6）的区域中布置有开口（5）；
扩大所述掩模（4）的所述开口（5）或者由具有更大开口（5）的另外的掩模（4）来替代所述掩模（4），使得面向背离所述衬底（1）的所述接触区域（19）位于所述掩模（4）的所述更大开口（5）的区域中；以及
将所述金属层间介电层（2）用作硬掩膜来生成所述接触孔（6），所述金属层间介电层（2）在所述掩模（4）的所述更大开口（5）的区域中被部分地移除。
5.根据权利要求4所述的方法，其中，
充分地移除在所述掩模（4）的所述更大开口（5）的区域中的所述金属层间介电层（2），使得露出面向背离所述衬底（1）的所述接触区域（19）。
6.根据权利要求1至5中的一项所述的方法，其中，
在施加所述金属层（11）之前，在所述接触孔（6）中生成由电绝缘材料（7）制成的间隔层（8），使得所述金属层（11）通过所述间隔层（8）与所述半导体材料电绝缘。
7.根据从属于权利要求4的权利要求6所述的方法，其中，
通过共形地施加所述电绝缘材料（7），然后各向异性地对所述电绝缘材料（7）进行回蚀来生成所述间隔层（8）；以及
同样对所述金属层间介电层（2）进行回蚀，使得露出面向背离所述衬底（1）的所述接触区域（19）。
8.根据权利要求1至7中的一项所述的方法，其中，将钨用于所述金属层（11），以及将由不同材料制成的另外的金属平面（26）施加至所述金属层（11）并且将所述另外的金属平面（26）与所述金属层（11）一起结构化。
9.一种具有贯通接触件的半导体部件，其中，
存在由半导体材料制成的衬底（1），所述衬底（1）被布置有金属层间介电层（2）并且布置有金属平面（23、24），所述金属平面（23、24）被布置在所述金属层间介电层（2）中并且包括面向背离所述衬底（1）的接触区域（19）和/或竖直导电连接件（15）；
存在基底衬底（10）,所述基底衬底（10）被布置有连接金属平面（3）并且所述基底衬底（10）在所述衬底（1）的面向背离所述金属层间介电层（2）的一侧上连接至所述衬底（1），所述连接金属平面（3）由电绝缘材料包围并且包括面向所述衬底（1）的接触区域（9）；
存在接触孔（6），所述接触孔（6）穿透所述衬底（1）的半导体材料和所述金属层间介电层（2）；以及
施加有金属层（11），所述金属层（11）形成：在面向所述衬底（1）的所述接触区域（9）上的连接接触件（12）；在所述接触孔（6）中的贯通接触件（13）；以及在面向背离所述衬底（1）的所述接触区域（19）上和/或直接在所述竖直导电连接件（15）上的连接接触件（20）。
10.根据权利要求9所述的半导体部件，其中，所述金属层（11）为钨并且被结构化在所述接触孔（6）的外部，以及由不同金属制成的另外的金属平面（26）被布置在所述金属层（11）上并且被结构化为对应于所述金属层（11）。
11.根据权利要求9或10所述的半导体部件，其中，所述金属层（11）形成在所述竖直导电连接件（15）上的连接接触件（20），并且所述竖直导电连接件（15）为钨。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010045055.3 | 2010-09-10 | ||
| DE102010045055.3A DE102010045055B4 (de) | 2010-09-10 | 2010-09-10 | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung |
| PCT/EP2011/063709 WO2012031845A1 (de) | 2010-09-10 | 2011-08-09 | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103098197A true CN103098197A (zh) | 2013-05-08 |
| CN103098197B CN103098197B (zh) | 2015-09-02 |
Family
ID=44514704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180043178.9A Active CN103098197B (zh) | 2010-09-10 | 2011-08-09 | 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8884442B2 (zh) |
| CN (1) | CN103098197B (zh) |
| DE (1) | DE102010045055B4 (zh) |
| WO (1) | WO2012031845A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113016061A (zh) * | 2018-04-04 | 2021-06-22 | ams有限公司 | 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI546925B (zh) * | 2010-02-09 | 2016-08-21 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
| EP2693467B1 (en) * | 2012-08-01 | 2015-11-18 | ams AG | A method of producing a semiconductor device having an interconnect through the substrate |
| EP2793254B1 (en) | 2013-04-16 | 2015-10-21 | Ams Ag | Semiconductor device with through-substrate via of enhanced conductivity and corresponding fabrication method |
| EP2889901B1 (en) | 2013-12-27 | 2021-02-03 | ams AG | Semiconductor device with through-substrate via and corresponding method |
| EP3012857A1 (en) | 2014-10-21 | 2016-04-27 | ams AG | Method of producing an opening with smooth vertical sidewall in a semiconductor substrate |
| US11784111B2 (en) | 2021-05-28 | 2023-10-10 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US11631631B2 (en) * | 2021-05-28 | 2023-04-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device including via structure for vertical electrical connection |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050087853A1 (en) * | 2003-05-28 | 2005-04-28 | Katsuya Okumura | Semiconductor device and method of manufacturing the same |
| US20070037379A1 (en) * | 2005-08-11 | 2007-02-15 | Ziptronix | 3D IC method and device |
| US20080179728A1 (en) * | 2007-01-31 | 2008-07-31 | Elpida Memory, Inc. | Laminated memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400985C1 (de) | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
| DE4433846C2 (de) | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
| US7041576B2 (en) * | 2004-05-28 | 2006-05-09 | Freescale Semiconductor, Inc. | Separately strained N-channel and P-channel transistors |
| US7371662B2 (en) | 2006-03-21 | 2008-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a 3D interconnect and resulting structures |
| US7589009B1 (en) | 2006-10-02 | 2009-09-15 | Newport Fab, Llc | Method for fabricating a top conductive layer in a semiconductor die and related structure |
| US7772123B2 (en) | 2008-06-06 | 2010-08-10 | Infineon Technologies Ag | Through substrate via semiconductor components |
| DE102008033395B3 (de) | 2008-07-16 | 2010-02-04 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| DE102008058001B4 (de) | 2008-11-19 | 2024-08-29 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| DE102009004725A1 (de) | 2009-01-15 | 2010-07-29 | Austriamicrosystems Ag | Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen |
| DE102009005458B4 (de) * | 2009-01-21 | 2010-09-30 | Austriamicrosystems Ag | Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung |
-
2010
- 2010-09-10 DE DE102010045055.3A patent/DE102010045055B4/de active Active
-
2011
- 2011-08-09 CN CN201180043178.9A patent/CN103098197B/zh active Active
- 2011-08-09 WO PCT/EP2011/063709 patent/WO2012031845A1/de active Application Filing
- 2011-08-09 US US13/820,998 patent/US8884442B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050087853A1 (en) * | 2003-05-28 | 2005-04-28 | Katsuya Okumura | Semiconductor device and method of manufacturing the same |
| US20070037379A1 (en) * | 2005-08-11 | 2007-02-15 | Ziptronix | 3D IC method and device |
| US20080179728A1 (en) * | 2007-01-31 | 2008-07-31 | Elpida Memory, Inc. | Laminated memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113016061A (zh) * | 2018-04-04 | 2021-06-22 | ams有限公司 | 形成贯穿衬底通孔的方法以及包括贯穿衬底通孔的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102010045055B4 (de) | 2019-03-28 |
| DE102010045055A1 (de) | 2012-03-15 |
| CN103098197B (zh) | 2015-09-02 |
| US8884442B2 (en) | 2014-11-11 |
| WO2012031845A1 (de) | 2012-03-15 |
| US20130221539A1 (en) | 2013-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103098197A (zh) | 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件 | |
| JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| US9034757B2 (en) | Method for manufacturing a component having an electrical through-connection | |
| CN101740490B (zh) | 半导体装置制造方法和半导体装置 | |
| CN101589468A (zh) | 具有通过衬底的通路孔的系统级封装 | |
| TW201402450A (zh) | 混合整合構件及其製造方法 | |
| CN102592982A (zh) | 晶片封装体的形成方法 | |
| US20160355394A1 (en) | Wafer level hermetic seal process for microelectromechanical systems (mems) devices | |
| US8502382B2 (en) | MEMS and protection structure thereof | |
| JP2011049303A (ja) | 電気部品およびその製造方法 | |
| CN114695224A (zh) | 芯片键合对准结构与键合芯片结构及其制作方法 | |
| CN106298980B (zh) | 电容器结构及其制造方法 | |
| JP5821284B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| US11127656B2 (en) | Crack-resistant semiconductor devices | |
| US9515034B2 (en) | Bond pad having a trench and method for forming | |
| WO2022218610A1 (en) | Semiconductor device with sealed through-substrate via and method for producing thereof | |
| CN103794553A (zh) | 用于在衬底中制造电覆镀通孔的方法以及具有电覆镀通孔的衬底 | |
| US9484301B2 (en) | Controlled metal extrusion opening in semiconductor structure and method of forming | |
| US9111755B1 (en) | Bond pad and passivation layer having a gap and method for forming | |
| US20120038058A1 (en) | Vertically contacted electronic component and method for producing same | |
| TWI769316B (zh) | 包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法 | |
| JP6028887B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| JP2016029731A (ja) | 回路基板及びセンサー | |
| US11897758B2 (en) | Electrical contacting and method for producing an electrical contacting | |
| KR101037420B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |