TWI546925B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI546925B
TWI546925B TW100104257A TW100104257A TWI546925B TW I546925 B TWI546925 B TW I546925B TW 100104257 A TW100104257 A TW 100104257A TW 100104257 A TW100104257 A TW 100104257A TW I546925 B TWI546925 B TW I546925B
Authority
TW
Taiwan
Prior art keywords
layer
hole
chip package
material layer
substrate
Prior art date
Application number
TW100104257A
Other languages
English (en)
Other versions
TW201128759A (en
Inventor
顏裕林
楊銘堃
劉滄宇
尤龍生
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201128759A publication Critical patent/TW201128759A/zh
Application granted granted Critical
Publication of TWI546925B publication Critical patent/TWI546925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體及其形成方法，且特別是有關於具有穿基底導電結構之晶片封裝體及其形成方法。
近來，晶片封裝體中常形成有垂直於封裝基底表面之導電結構(如，TSV等)以構成封裝體中之垂直方向的導電通路，可更有效地利用空間而使晶片封裝體之尺寸進一步縮小化，並有助於提升晶片封裝體之效能。
一般，係於垂直於封裝基底表面之孔洞的側壁上形成導電層。然而，所形成之導電層易於孔洞中之底部轉角處發生破裂或應力過大等問題，使晶片封裝體之效能受影響。此外，傳統的晶片封裝技術中，需採用繁雜的圖案化製程，而需多道的光阻塗佈、圖案化、光阻移除等製程，增加了製程成本與時間。
因此，業界亟需能減輕或解決上述問題之晶片封裝技術。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一上表面及一下表面；一孔洞，自該基底之該上表面朝該下表面延伸；一絕緣層，位於該孔洞之側壁上；以及一材料層，位於該孔洞之該側壁上，其中該材料層與該基底之該上表面之間隔有一距離，且該材料層之厚度朝該下表面之方向遞減。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一上表面及一下表面；移除部份的該基底以於該基底中形成一孔洞，其中該孔洞自該基底之該上表面朝該下表面延伸；於該孔洞之側壁上形成一絕緣層；以及進行一沉積製程以於該孔洞之該側壁上形成一材料層，其中該材料層與該基底之該上表面之間隔有一距離，且該材料層之厚度朝該下表面之方向遞減。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種晶片。例如，其可用於封裝各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率晶片(power IC)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第4A-4H圖顯示根據本發明一實施例之晶片封裝體的一系列製程剖面圖。如第4A圖所示，提供基底406，其具有上表面406a及下表面406b。基底406之材質例如包括(但不限於)半導體材料、陶瓷材料、或高分子材料等。在一實施例中，基底406為矽基底。在另一實施例中，基底406為矽晶圓，並較佳以晶圓級封裝配合切割步驟，以同時形成出複數個晶片封裝體，可節約製程成本與時間。
如第4A圖所示，晶片封裝體可包括導電墊402。導電墊402例如可電性連接至其他導電線路及/或晶片(未顯示)等。在一實施例中，導電墊402係位於基底406之下表面406b上。在另一實施例中，導電墊402可位於基底406之中。在第4A圖之實施例中，導電墊402位於基底406下表面406b上之介電層404上方。在一實施例中，更包括覆蓋層400，其覆蓋導電墊402及介電層404。覆蓋層400例如是(但不限於)一絕緣層。
此外，雖然，第4A圖中僅顯示出一單層的導電墊402，本發明實施例之實施方式不限於此。多個導電墊可能係彼此堆疊及/或排列於基底406之上。例如，在一實施例中，導電墊結構402為多個彼此堆疊之導電墊、或至少一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。
接著，如第4A圖所示，移除部份的基底406以於基底406中形成孔洞408。孔洞408自基底406之上表面406a朝下表面406b延伸。在一實施例中，孔洞408靠近下表面406b之下開口的口徑大於孔洞408靠近上表面406a之上開口的口徑，而具有“倒角”結構。因此，孔洞408之側壁係傾斜於基底406之表面。例如，在第4A圖之實施例中，孔洞408之側壁與基底406之下表面406b之間具有一夾角θ，其大於90度並小於180度。例如，夾角θ可大於90度且小於等於92度。然應注意的是，本發明實施例之實施方式不限於具有“倒角”結構之孔洞。在其他實施例中，孔洞408靠近下表面406b之下開口的口徑可例如小於孔洞408靠近上表面406a之上開口的口徑，端視需求而定。
再者，應注意的是，孔洞408還可包括具有長條形、長橢圓、或其相似形狀之開口。在一實施例中，孔洞408可為一溝槽。
孔洞408之形成方式包括以乾蝕刻製程移除基底406。例如，可先以主要蝕刻移除基底，並接著改變蝕刻製程條件以進行過蝕刻。例如，可調整蝕刻製程中之功率、壓力、蝕刻反應氣體之濃度等製程參數以獲得具有“倒角”結構之孔洞。
接著，如第4A圖所示，於孔洞408之側壁及底部上形成絕緣層410。絕緣層410之材質例如包括環氧樹脂、防銲材料、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物、或前述之組合；或亦可為有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層410的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。在一實施例中，基底406為一矽基底，而絕緣層410可為對矽基底進行熱氧化製程而得之氧化矽層。在此實施例中，絕緣層410覆蓋於導電墊402之上，並進一步延伸在基底406之上表面406a上。
接著，如第4B圖所示，於基底406之上表面406a上貼附或設置暫時性阻擋層420。暫時性阻擋層420具有至少一開口，露出孔洞408。在一實施例中，暫時性阻擋層420較佳覆蓋部分的孔洞408。在此情形下，部分的暫時性阻擋層420懸置於孔洞408之上。暫時性阻擋層420之材質較佳為容易移除之材料。在一實施例中，暫時性阻擋層420為一光阻層，例如為一乾膜(dry film)。在一實施例中，可將乾膜貼覆於基底406上，並接著將之圖案化以於暫時性阻擋層420中形成數個開口422。開口422之口徑可小於孔洞408靠近上表面406a之上開口的口徑。在另一實施例中，暫時性阻擋層420在貼附或設置於基底406之前，以先行依照所需之開口圖案而圖案化。
如第4C圖所示，進行一沉積製程以於孔洞408之側壁與底部上形成至少一材料層424。在一實施例中，在於孔洞408中沉積材料層424時，部分的材料層424亦會沉積於暫時性阻擋層420上。在後續製程中，可移除暫時性阻擋層420。此時，形成於暫時性阻擋層420上之材料層424亦同時被移除，可確保材料層424僅形成於孔洞408中，而不延伸至基底406之上表面406a之上。在一實施例中，材料層424之形成方式可包括(但不限於)物理氣相沉積、化學氣相沉積、無電鍍、電鍍、或前述之組合。
此外，在一實施例中，由於暫時性阻擋層420之阻擋，孔洞408靠近上表面406a之部分的側壁上將不形成有材料層424，如第4C圖所示。即，材料層424與基底406之上表面406a之間將隔有一距離，因而例如使孔洞408之側壁上的部分絕緣層410露出。因此，在後續移除暫時性阻擋層420時，孔洞408中之材料層424由於不與暫時性阻擋層420上所沉積之材料層424相連，將可繼續保留於孔洞408中而不隨著暫時性阻擋層420之移除而被移除。在一實施例中，材料層424之厚度係順著孔洞408之側壁而由上往下遞減。例如，在第4C圖中，材料層424靠近上表面406a之厚度係順著孔洞408之側壁而朝孔洞底部之方向(或下表面406b之方向)遞減。
在一實施例中，材料層424可為絕緣層，其材質及形成方式可相似於絕緣層410。當材料層424為絕緣層時，其例如可用以增加孔洞408之側壁上整體絕緣層之厚度、增加與後續將形成於孔洞408之側壁上之材料層的黏著性、修補先前絕緣層410中可能出現之缺陷或孔洞、或修飾絕緣層之表面輪廓等。
例如，在一實施例中，材料層424可為圖案化光阻層，除了可修飾孔洞408之側壁輪廓以利於後續材料層之沉積外，其還可作為後續需形成露出導電墊402之開口時之遮罩。
此外，雖然第4C圖中僅顯示單層的材料層424，本發明實施例之實施方式不限於此。在其他實施例中，材料層424可為多層結構。例如，可透過相似之方式重複於絕緣層410上沉積多層的絕緣層。當材料層424為多層結構時，個別材料層之間的材質及/或厚度可彼此完全不同、彼此完全相同、或部分相同。
如第4D圖所示，在一實施例中，可透過相似之方法於孔洞408中選擇性形成材料層426。在一實施例中，係保留先前所形成之暫時性阻擋層420，並進行沉積製程以形成材料層426。此時，在於孔洞408中沉積材料層426時，部分的材料層426亦會沉積於暫時性阻擋層420上。在孔洞中形成材料層426之後，可接著移除暫時性阻擋層420而形成如第4D圖所示之結構。移除暫時性阻擋層420時，將連同其上所沉積之材料層424及426被移除。
此外，在另一實施例中，可先移除暫時性阻擋層420，並接著形成另一暫時性阻擋層(未顯示)，以及進行後續形成材料層426之製程。應注意的是，不同暫時性阻擋層之間可具有不同的開口圖案。可視需要調整暫時性阻擋層中之開口的大小、形狀、及分佈以形成出相應的所需材料層。
如第4D圖所示，在一實施例中，由於暫時性阻擋層之阻擋，孔洞408靠近上表面406a之部分的側壁上將不形成有材料層426。即，材料層426與基底406之上表面406a之間將隔有一距離，因而例如使孔洞408之側壁上的部分絕緣層410露出。在一實施例中，材料層426之厚度係順著孔洞408之側壁而由上往下遞減。例如，在第4D圖中，材料層426靠近上表面406a之厚度係順著孔洞408之側壁而朝孔洞底部之方向(或下表面406b之方向)遞減。
材料層426可為另一絕緣層。或者，材料層426可為一晶種層。當材料層426為晶種層時，其材質可例如為銅或銅合金，其形成方式例如是物理氣相沉積。再者，材料層426亦可為擴散阻障層，其可形成於晶種層與基底406之間，其材質例如是TiW或TiCu，可避免後續可能沉積之晶種層或導電層(材質例如為銅)擴散進入基底406，並可增加後續可能形成之晶種層與基底406(或絕緣層410)之間的黏著性。相似地，材料層426亦可為多層結構。例如，材料層426可包括晶種層及/或擴散阻障層之疊層，且晶種層及/或擴散阻障層皆可分別為多層結構。
如第4E圖所示，可對基底406進行蝕刻製程以形成露出導電墊402之開口450。接著，如第4F圖所示，於孔洞中形成導電層460。導電層460電性連接至導電墊402。在第4F圖之實施例中，導電層460還延伸至基底406之上表面406a之上。導電層460可用作線路重佈層(RDL)，並可進一步與設置於基底406上之晶片(未顯示)電性連接。導電層460之材質例如包括銅、鋁、金、鉑、或前述之組合，其形成方式例如為物理氣相沉積、化學氣相沉積、電鍍、或無電鍍等。
接著，如第4G圖所示，可選擇性於基底406上貼附或設置暫時性阻擋層420a。此外，為簡化及清楚化圖式，材料層424及426省略而未繪出。在貼附或設置暫時性阻擋層420a之後，可以類似於材料層424及426之形成方式於孔洞408中選擇性形成材料層428。
如第4G圖所示，在一實施例中，由於暫時性阻擋層420a之阻擋，孔洞408靠近上表面406a之部分的側壁上將不形成有材料層428。即，材料層428與基底406之上表面406a之間將隔有一距離，因而例如使孔洞408之側壁上的部分導電層460露出。在一實施例中，材料層428之厚度係順著孔洞408之側壁而由上往下遞減。例如，在第4G圖中，材料層428靠近上表面406a之厚度係順著孔洞408之側壁而朝孔洞底部之方向(或下表面406b之方向)遞減。
在一實施例中，材料層428可為另一導電層，其例如可用以增加孔洞408之側壁上整體導電層之厚度以改善或調整其電性、增加與後續將形成於孔洞408之側壁上之材料層的黏著性、修補先前導電層460中可能出現之缺陷或孔洞、或修飾導電層之表面輪廓等。
此外，在一實施例中，如第4G圖所示，可選擇性於孔洞中形成材料層430。材料層430亦可與基底406之上表面406a之間將隔有一距離，因而例如使孔洞408之側壁上的部分導電層460露出。在一實施例中，材料層430之厚度係順著孔洞408之側壁而由上往下遞減。例如，在第4G圖中，材料層430靠近上表面406a之厚度係順著孔洞408之側壁而朝孔洞底部之方向(或下表面406b之方向)遞減。在一實施例中，材料層430可為另一導電層。在另一實施例中，材料層430可為緩衝層(buffer layer)，例如用以舒緩孔洞408中各材料層之應力以提升元件的可靠度，其材質例如可為高分子材料，如聚醯亞胺(polyimide)、焊劑(soldermask)、氧化物(oxide)、介電材料(dielectric)、或前述之組合等，其可用以強化區域結構與可靠度。
接著，如第4H圖所示，移除暫時性阻擋層420a，並可選擇性於孔洞408中形成填充層440。
本發明實施例透過於具有孔洞之基底上設置暫時性阻擋層，可使後續沉積製程所形成之材料層僅形成於孔洞中，而不形成在基底之表面上，可省略後續的圖案化製程。所形成之材料層與基底之表面之間將隔有一距離而不與暫時性阻擋層相連，後續移除暫時性阻擋層時，孔洞中之材料層將不會受到拉扯而脫落。透過本發明實施例所述之方法，可僅於孔洞中形成各種所需材料層之疊層(可包括絕緣層、光阻層、晶種層、擴散阻障層、導電層、及/或緩衝層等)，可省去許多圖案化的成本。
雖然，上述實施例中使用了至少一暫時性阻擋層，但本發明實施例不限於此。在其他實施例中，未使用暫時性阻擋層。
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的一系列製程剖面圖。如第1A圖所示，提供基底106，其具有上表面106a及下表面106b。基底106之材質例如包括半導體材料、陶瓷材料、或高分子材料等。在一實施例中，基底106為矽基底。在另一實施例中，基底106為矽晶圓，並較佳以晶圓級封裝配合切割步驟，以同時形成出複數個晶片封裝體，可節約製程成本與時間。
如第1A圖所示，晶片封裝體包括導電墊102。導電墊102例如可電性連接至其他導電線路及/或晶片(未顯示)等。在一實施例中，導電墊102係位於基底106之下表面106b上。在另一實施例中，導電墊102可位於基底106之中。在第1A圖之實施例中，導電墊102位於基底106下表面106b上之介電層104上方，且一覆蓋層100覆蓋導電墊102及介電層104。
接著，如第1A圖所示，移除部份的基底106以於基底106中形成孔洞108。孔洞108自基底106之上表面106a朝下表面106b延伸，並露出導電墊102。在一實施例中，孔洞108靠近下表面106b之下開口的口徑大於孔洞108靠近上表面106a之上開口的口徑，而具有“倒角”結構。因此，孔洞108之側壁係傾斜於基底106之表面。例如，在第1A圖之實施例中，孔洞108之側壁與基底106之下表面106b之間具有一夾角θ，其大於90度並小於180度。
孔洞108之形成方式包括以乾蝕刻移除基底106。例如，可先以主要蝕刻移除基底，並接著改變蝕刻製程條件以進行過蝕刻。例如，可調整蝕刻製程中之功率、壓力、蝕刻反應氣體之濃度等製程參數以獲得具有“倒角”結構之孔洞。
接著，如第1A圖所示，於孔洞108之側壁及底部上形成絕緣層110。絕緣層110之材質例如包括環氧樹脂、防銲材料、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物、或前述之組合；或亦可為有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層110的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。在一實施例中，基底106為一矽基底，而絕緣層110可為對矽基底進行熱氧化製程而得之氧化矽層。在此實施例中，絕緣層110覆蓋於導電墊102之上，並進一步延伸在基底106之上表面106a上。
接著，如第1B圖所示，例如以蝕刻方式移除至少部份的絕緣層110與介電層104以形成使部分的導電墊102露出之開口。由於孔洞108係具有“倒角”結構，使得孔洞108靠近上表面106a之口徑較小。當以蝕刻方式形成露出導電墊102之開口時，由於孔洞108靠近上表面106a之口徑較小，可自然擋住蝕刻劑使孔洞108之側壁上的絕緣層110不會被移除。因此，可不需額外形成遮罩於絕緣層110上便可將之圖案化以形成露出導電墊102之開口。即，在形成絕緣層110之步驟與至少部分移除導電墊102與孔洞108底部之間的絕緣層110之之步驟之間不包括於孔洞108上方形成任何的遮罩，這是因為孔洞108靠近上表面106a處之口徑較小，可自然用作擋住蝕刻劑之遮罩。在一實施例中，在導電墊102露出之後，位於基底106之上表面106a上之絕緣層110因未受到保護而使其厚度可能減少。
接著，如第1C圖所示，於基底106上形成絕緣層112。絕緣層112進一步沿著孔洞108之側壁延伸至孔洞108之底部，並蓋住導電墊102。絕緣層112之材質包括可微影及顯影之絕緣材料，例如是一光阻材料。絕緣層112例如包括環氧樹脂、聚醯亞胺樹脂、或前述之相似物等。由於絕緣層112與絕緣層110相比，需具備可微影及可顯影之功能性，因此在一實施例中，絕緣層112之材質不同於絕緣層110之材質。
如第1D圖所示，直接使用微影製程對絕緣層112進行曝光與顯影。當對絕緣層112進行曝光時，由於孔洞108靠近上表面106a之口徑較小，可自然避免部分之絕緣層112受到光線之照射。因此，在後續顯影製程之後，絕緣層112未受光線照射之部分將保留而可自然形成出圖案化絕緣層112a。其中，由於導電墊102上之部分絕緣層112於曝光時會受到光線之照射，因此在後續顯影製程之後將被移除而使下方之導電墊102露出。
在一實施例中，圖案化絕緣層112a之厚度是不均勻的。例如，在第1D圖之實施例中，絕緣層112a靠近下表面106b的部分之厚度大於絕緣層112a朝上表面106a延伸的部分之厚度。如第1D圖所示，孔洞108之靠近下表面106b之側壁與孔洞108之底部形成出轉角部分(即，底部倒角的轉折角落部分)，而絕緣層112a覆蓋於轉角部分之上，並沿著側壁向基底106之上表面106a延伸，且絕緣層112a之厚度自轉角部分朝上表面106a之方向遞減。換言之，絕緣層112a之厚度係由下往上逐漸遞減。此外，在一實施例中，絕緣層112a包括一曲面113。在後續於曲面113上形成導電層時，有助於使導電層之輪廓較為平滑，可避免破裂或應力過大等問題。
接著，如第1E圖所示，於孔洞108之側壁及底部上形成導電層114。導電層114電性連接至導電墊102，並覆蓋絕緣層110及112a。在第1E圖之實施例中，導電層114還延伸至基底106之上表面106a之上。導電層114之材質例如包括銅、鋁、金、鉑、或前述之組合，其形成方式例如為物理氣相沉積、化學氣相沉積、電鍍、或無電鍍等。
在第1E圖之實施例中，絕緣層112a係位於導電層114與絕緣層110之間。在一實施例中，導電層114係與絕緣層110及絕緣層112a直接接觸。例如，在第1E圖之實施例中，導電層114與較靠近上表面106a之處的絕緣層110直接接觸，並與較靠近下表面106b之處的絕緣層112a直接接觸。在一實施例中，由於絕緣層112a之存在可修飾導電層114下方之結構的輪廓，因而使得導電層114之形成較為順利，可避免導電層114破裂或應力過大等問題。此外，由於絕緣層112a之材質包括光阻材料，可有助於釋放或舒緩導電層114之應力，增進晶片封裝體之可靠度。
第2A-2D圖顯示根據本發明另一實施例之晶片封裝體的一系列製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第2A圖所示，以相似之方法提供相似於第1A圖之結構。接著，如第2B圖所示，於孔洞108之底部轉角處上形成圖案化絕緣層112a。絕緣層112a之形成方式可相似於第1C-1D圖所示之方式。例如，可先形成覆蓋於孔洞108之側壁及底部上之光阻層，並直接對光阻層進行曝光與顯影而形成出圖案化絕緣層112a。應注意的是，由於孔洞108靠近上表面106a處之口徑較小，因而可自然擋住部分光線。因此，可於不需額外使用遮罩的情形下，形成出例如具有第2B圖所示輪廓之絕緣層112a。即，在形成絕緣層112之步驟與形成圖案化絕緣層112a之步驟之間不包括於孔洞108上方形成任何的遮罩，這是因為孔洞108靠近上表面106a處之口徑較小，可自然用作擋住光線之遮罩。
接著，如第2C圖所示，移除部份之絕緣層110與介電層104以使導電墊102露出。相似地，基於孔洞108上方口徑較小之緣故，可在不需額外使用遮罩的情形下形成出露出導電墊102之開口，可節省製程成本與時間。接著，如第2D圖所示，可以相似於第1E圖所示之方式，於孔洞108中形成導電層114而完成一實施例之晶片封裝體之製作。
第3A-3C圖顯示根據本發明又一實施例之晶片封裝體的一系列製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。與前述第1及2圖之實施例相比，第3圖所示實施例中之絕緣層112形成順序係早於絕緣層110。
如第3A圖所示，可以相似之方式於基底106中形成出具“倒角”結構之孔洞108，其對應於下方之導電墊102。接著，於孔洞108之側壁與底部上形成可微影及顯影之絕緣層112。
接著，如第3B圖所示，直接對絕緣層112進行曝光與顯影而形成出圖案化絕緣層112a。應注意的是，由於孔洞108靠近上表面106a處之口徑較小，因而可自然擋住部分光線。因此，可於不需額外使用遮罩的情形下，形成出例如具有第3B圖所示輪廓之絕緣層112a。
接著，於孔洞108之側壁與底部上形成絕緣層110。絕緣層110係覆蓋於絕緣層112a之上，且可延伸至基底106之上表面106a之上。由於絕緣層110順應性地形成於絕緣層112a之上，因此絕緣層110之輪廓亦可有助於後續之導電層的形成。
如第3C圖所示，接著移除部份之絕緣層110與介電層104以使導電墊102露出。相似地，基於孔洞108上方口徑較小之緣故，可在不需額外使用遮罩的情形下形成出露出導電墊102之開口，可節省製程成本與時間。接著，於孔洞108中形成導電層114而完成一實施例之晶片封裝體之製作。在第3C圖之實施例中，絕緣層110係位於導電層114與絕緣層112a之間。因此，在此實施例中，導電層114不與絕緣層110下方之絕緣層112a直接接觸。
本發明實施例之晶片封裝體由於採用具“倒角”結構之孔洞，可因而節省許多圖案化製程。例如，露出導電墊之開口的形成與圖案化絕緣層112a之形成皆不需額外使用遮罩。此外，本發明實施例於孔洞之側壁中形成複合式的絕緣層(例如，絕緣層110與112a)，可修飾孔洞側壁與底部轉角處之輪廓，使導電層得以形成於輪廓較緩和之絕緣層上，可避免或減輕導電層發生破裂或應力過大等問題，提升了晶片封裝體之可靠度。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧覆蓋層
102‧‧‧導電墊
104‧‧‧介電層
106‧‧‧基底
106a、106b‧‧‧表面
108‧‧‧孔洞
110、112、112a‧‧‧絕緣層
113‧‧‧曲面
114‧‧‧導電層
400‧‧‧覆蓋層
402‧‧‧導電墊
404‧‧‧介電層
406‧‧‧基底
406a、406b‧‧‧表面
408‧‧‧孔洞
410‧‧‧絕緣層
420、420a‧‧‧暫時性阻擋層
422‧‧‧開口
424、426、428、430‧‧‧材料層
440‧‧‧填充層
450‧‧‧開口
460‧‧‧導電層
θ‧‧‧夾角
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的一系列製程剖面圖。
第2A-2D圖顯示根據本發明另一實施例之晶片封裝體的一系列製程剖面圖。
第3A-3C圖顯示根據本發明又一實施例之晶片封裝體的一系列製程剖面圖。
第4A-4H圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
400．．．覆蓋層
402．．．導電墊
404．．．介電層
406．．．基底
406a、406b．．．表面
408．．．孔洞
410．．．絕緣層
428、430．．．材料層
440．．．填充層
460．．．導電層
θ．．．夾角

Claims (22)

  1. 一種晶片封裝體，包括：一基底，具有一上表面及一下表面；一孔洞，自該基底之該上表面朝該下表面延伸；一絕緣層，位於該孔洞之側壁上；一材料層，位於該孔洞之該側壁上，其中該材料層與該基底之該上表面之間隔有一距離，且該材料層之厚度朝該下表面之方向遞減；以及一導電層，順應性地位於該孔洞之該側壁上，且延伸至該基底之該上表面。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該材料層包括一絕緣層、一光阻層、一擴散阻障層、一晶種層、一導電層、一緩衝層、或前述之組合。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該孔洞之靠近該下表面之一下開口之口徑大於該孔洞之靠近該上表面之一上開口之口徑。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該孔洞之靠近該下表面之一下開口之口徑小於該孔洞之靠近該上表面之一上開口之口徑。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該孔洞之該側壁與該基底之該上表面之間的一夾角大於90度且小於等於92度。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該材料層完全位於該孔洞之中。
  7. 如申請專利範圍第1項所述之晶片封裝體，更包括 一第二材料層，位於該材料層之上，其中該第二材料層與該基底之該上表面之間隔有一距離。
  8. 如申請專利範圍第7項所述之晶片封裝體，其中該第二材料層之厚度朝該下表面之方向遞減。
  9. 如申請專利範圍第7項所述之晶片封裝體，其中該導電層位於該材料層與該第二材料層之間。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該導電層位於該絕緣層之上。
  11. 如申請專利範圍第10項所述之晶片封裝體，其中該材料層位於該導電層與該絕緣層之間。
  12. 如申請專利範圍第10項所述之晶片封裝體，其中該導電層位於該材料層與該絕緣層之間。
  13. 如申請專利範圍第1項所述之晶片封裝體，其中該孔洞靠近該下表面之該側壁與該孔洞之一底部形成一轉角部分，且該材料層覆蓋該轉角部分。
  14. 如申請專利範圍第1項所述之晶片封裝體，其中該材料層包括一曲面。
  15. 一種晶片封裝體的形成方法，包括：提供一基底，具有一上表面及一下表面；移除部份的該基底以於該基底中形成一孔洞，其中該孔洞自該基底之該上表面朝該下表面延伸；於該孔洞之側壁上形成一絕緣層；進行一沉積製程以於該孔洞之該側壁上形成一材料層，其中該材料層與該基底之該上表面之間隔有一距離，且該材料層之厚度朝該下表面之方向遞減；以及 於該孔洞之該側壁上順應性地形成一導電層，且該導電層延伸至該基底之該上表面。
  16. 如申請專利範圍第15項所述之晶片封裝體的形成方法，更包括：在形成該材料層之前，於該基底之該上表面上設置一暫時性阻擋層，其中該暫時性阻擋層具有一開口，露出該孔洞；以及在形成該材料層之後，移除該暫時性阻擋層。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括進行一第二沉積製程以於該孔洞之該側壁上形成一第二材料層，該第二材料層與該基底之該上表面之間隔有一距離，且該第二材料層之厚度朝該下表面之方向遞減。
  18. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中該導電層位於該絕緣層之上。
  19. 如申請專利範圍第18項所述之晶片封裝體的形成方法，其中該導電層位於該材料層與該絕緣層之間。
  20. 如申請專利範圍第18項所述之晶片封裝體的形成方法，其中該材料層位於該導電層與該絕緣層之間。
  21. 如申請專利範圍第15項所述之晶片封裝體的形成方法，其中該孔洞之靠近該下表面之一下開口之口徑大於該孔洞之靠近該上表面之一上開口之口徑，且形成該材料層之步驟包括：於該孔洞之一側壁與一底部上形成一初始材料層；以及 對該初始材料層進行一曝光製程與一顯影製程以將該初始材料層圖案化為該材料層。
  22. 如申請專利範圍第21項所述之晶片封裝體的形成方法，其中在形成該初始材料層之步驟與形成該材料層之步驟之間，不於該孔洞上形成遮罩。
TW100104257A 2010-02-09 2011-02-09 晶片封裝體及其形成方法 TWI546925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30284810P 2010-02-09 2010-02-09
US33164210P 2010-05-05 2010-05-05

Publications (2)

Publication Number Publication Date
TW201128759A TW201128759A (en) 2011-08-16
TWI546925B true TWI546925B (zh) 2016-08-21

Family

ID=44353063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104257A TWI546925B (zh) 2010-02-09 2011-02-09 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US9559001B2 (zh)
CN (1) CN102148202B (zh)
TW (1) TWI546925B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI546925B (zh) 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8698316B2 (en) 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
US8692382B2 (en) 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
KR20110126994A (ko) * 2010-05-18 2011-11-24 삼성전자주식회사 반도체 소자 및 반도체 소자의 형성방법
US8823166B2 (en) * 2010-08-30 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar bumps and process for making same
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8810012B2 (en) * 2011-11-15 2014-08-19 Xintec Inc. Chip package, method for forming the same, and package wafer
US10705404B2 (en) 2013-07-08 2020-07-07 Concord (Hk) International Education Limited TIR-modulated wide viewing angle display
US9147618B2 (en) * 2013-10-22 2015-09-29 Globalfoundries Inc. Method for detecting defects in a diffusion barrier layer
US20150118770A1 (en) * 2013-10-28 2015-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Wafer-level packages having voids for opto-electronic devices
JP6309243B2 (ja) * 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
TWI633640B (zh) * 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
US10083893B2 (en) * 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
JP2017511893A (ja) * 2014-01-31 2017-04-27 クリアインク ディスプレイズ, インコーポレイテッドClearink Displays, Inc. 誘電体層を有する反射像表示用装置及び方法
US10014382B2 (en) * 2014-03-13 2018-07-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with sidewall passivation and method of making
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
TWI550794B (zh) 2014-12-17 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
KR102411064B1 (ko) * 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI578420B (zh) * 2015-05-04 2017-04-11 精材科技股份有限公司 半導體結構及其製作方法
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
CN108428691B (zh) * 2018-03-14 2020-01-24 上海华虹宏力半导体制造有限公司 接触插塞及半导体器件的形成方法
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10580693B2 (en) * 2018-07-11 2020-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Contact conductive feature formation and structure
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN113539945B (zh) * 2020-04-16 2023-09-29 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269520A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光ｃｖｄ法により凹部を充填する方法
US5036376A (en) * 1986-01-31 1991-07-30 Texas Instruments Incorporated Passivation oxide conversion
US4916083A (en) * 1987-05-11 1990-04-10 International Business Machines Corporation High performance sidewall emitter transistor
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same
JP2606900B2 (ja) * 1988-09-08 1997-05-07 株式会社東芝 パターン形成方法
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
JP3629902B2 (ja) * 1997-06-30 2005-03-16 沖電気工業株式会社 半導体素子の配線構造およびその製造方法
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US6666368B2 (en) 2000-11-10 2003-12-23 Unitive Electronics, Inc. Methods and systems for positioning substrates using spring force of phase-changeable bumps therebetween
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7402908B2 (en) * 2005-05-05 2008-07-22 Micron Technology, Inc. Intermediate semiconductor device structures
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
DE102007034306B3 (de) * 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
TWI546925B (zh) 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8525345B2 (en) 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
US8698316B2 (en) 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8692382B2 (en) 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
DE102010045055B4 (de) * 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
US20130015504A1 (en) * 2011-07-11 2013-01-17 Chien-Li Kuo Tsv structure and method for forming the same
US9076785B2 (en) * 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly

Also Published As

Publication number Publication date
CN102148202A (zh) 2011-08-10
TW201128759A (en) 2011-08-16
CN102148202B (zh) 2016-06-08
US9559001B2 (en) 2017-01-31
US20110193241A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
TWI546925B (zh) 晶片封裝體及其形成方法
JP6110889B2 (ja) チップパッケージおよびその製造方法
TWI512930B (zh) 晶片封裝體及其形成方法
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
TWI529821B (zh) 晶片封裝體及其形成方法
TWI446512B (zh) 晶片封裝體及其形成方法
TWI578478B (zh) 晶片封裝體及其形成方法
KR101711278B1 (ko) Ｕｂｍ을 구비한 패키지 및 형성 방법
US8810012B2 (en) Chip package, method for forming the same, and package wafer
TWI441289B (zh) 晶片封裝體
TW201234557A (en) Chip package and fabrication method thereof
TWI493634B (zh) 晶片封裝體及其形成方法
TW201541586A (zh) 晶片堆疊封裝體及其製造方法
JP6058268B2 (ja) インターポーザ及びその形成方法
TWI593069B (zh) 晶片封裝體及其製造方法
TWI565011B (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
JP2010016224A (ja) 半導体装置および半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
US20230386951A1 (en) Package and Method for Forming the Same
TWI434440B (zh) 晶片封裝體及其形成方法
TW202114084A (zh) 半導體封裝以及其製造方法
US20110084411A1 (en) Semiconductor die
JP5068830B2 (ja) 半導体装置
JP2011211040A (ja) 半導体装置の製造方法