TWI565011B - 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法 - Google Patents

Description

晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法

本發明係有關於晶片尺寸封裝構造(Chip Scale Package,CSP)，特別係有關於一種晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法，尤指於CMOS影像感測器之晶片尺寸封裝構造(CIS CSP)。

晶片尺寸封裝構造係指封裝構造的表面接合面積不大於所封裝晶片的表面面積1.44倍，或是封裝構造的長寬邊不大於晶片的長寬邊的1.2倍。晶片尺寸封裝構造的整個封裝尺寸會接近晶片寸，以符合半導體封裝之微小化需求。依一般的習知作法，晶片尺寸封裝構造係以晶圓級封裝製程予以製作，複數個晶片在未單離切割時係構成於一晶圓，對晶圓實施封裝作業，以在晶圓表面形成封裝材料。在單離切割之後，通常晶片之側壁係裸露在晶片尺寸封裝構造之外，這將造成封裝產品的耐候性、抗濕性與耐用度的降低。此外，在晶圓級封裝過程中，因封裝材料的熱膨脹係數的不匹配，晶圓易於翹曲變形，進而使得後續的晶圓級封 裝製程施作困難。

美國專利US 8,278,152 B2「Bonding process for CMOS image sensor」與US 9,142,529 B2「Chip package with improved heat dissipation and manufacturing method thereof」皆揭示了一種晶片尺寸封裝構造，晶片主動面係貼附於一硬質承載片，以改善在晶圓級封裝製程中晶圓之翹曲變形，晶片之單離側壁係內縮於封裝構造之側邊並順從地覆蓋上一保護層。然而，在晶圓級封裝製程中殘留應力仍會累積在晶片側壁，晶片尺寸封裝構造在運算時產生的熱膨冷縮在晶片與單離後承載片之間的拉扯應力，以上兩種應力皆會導致保護層在晶片側壁的剝離。

為了解決上述之問題，本發明之主要目的係在於提供一種晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法，利用由封膠保護層形成之應力釋放環保護晶片內縮側壁，以增加晶片尺寸封裝構造之耐用度。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明係揭示一種晶片側壁單離應力釋放之晶片尺寸封裝構造，包含一晶片、一圖案化間隔層、一承載片、複數個矽穿孔以及一封膠保護層。該晶片係具有一主動面與一背面，該主動面上係形成有一第一金屬層與一元件作動區，該第一金屬層係連接該元件作動區至該主動面之周邊。該圖案化間隔層係形成於該晶片之該主動面上，該圖案化間隔層係具有一對準該元件作 動區之圖案孔，以使該圖案化間隔層不覆蓋貼觸該元件作動區。該承載片係具有一內表面，該承載片係以該內表面朝向該主動面的方式壓貼於該圖案化間隔層。該些矽穿孔係形成於該晶片中，該些矽穿孔係包含複數個貫穿孔與一第二金屬層，每一貫穿孔係具有一朝向該背面之開口，該第二金屬層係至少形成於該些貫穿孔內並連接至該第一金屬層。該封膠保護層係形成於該晶片之該背面上並遮蓋該些貫穿孔之該些開口。其中，該晶片係更具有複數個第一側壁，其係沿一第一切割道所形成，該承載片係具有複數個第二側壁，其係沿一第二切割道所形成，該第一切割道之寬度係大於該第二切割道之寬度，並且該第二切割道係對準於該第一切割道中，以形成一在該承載片上且往該些第一側壁凹入之缺口。其中，該封膠保護層係更填入該缺口，以形成一非順從包覆該些第一側壁之應力釋放環，該封膠保護層係不包覆該些第二側壁。本發明另揭示上述晶片側壁單離應力釋放之晶片尺寸封裝構造之製造方法。

本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。

在前述晶片尺寸封裝構造中，該些貫穿孔之孔壁係可形成有一介電內襯，以電阻隔該第二金屬層與該晶片之一半導體本體，該介電內襯係可更覆蓋於該背面，以增加該晶片之該背面抵抗漏電流的能力。

在前述晶片尺寸封裝構造中，該介電內襯係可更覆 蓋於該些第一側壁，以增加該晶片之該些第一側壁抵抗漏電流的能力與對該封膠保護層之結合力。

在前述晶片尺寸封裝構造中，該封膠保護層係可直接覆蓋於該些第一側壁，以利晶片側向應力直接釋放於該應力釋放環。

在前述晶片尺寸封裝構造中，該封膠保護層係可不填入該些貫穿孔，以使該些矽穿孔為氣囊型態。藉此，該第二金屬層在孔內韌度可以增加而不易斷裂。

在前述晶片尺寸封裝構造中，該圖案化間隔層係可更具有複數個第三側壁，其係可亦沿該第二切割道所形成。也就是說，該圖案化間隔層之該些第三側壁係可不被該封膠保護層包覆。

在前述晶片尺寸封裝構造中，該第二金屬層係可更延伸於該背面但不延伸至該些第一側壁，複數個外接端子係可固設於該背面上並連接該第二金屬層。因此，完全可以防止來自該晶片之該些第一側壁的應力施加於在該晶片之該背面上該第二金屬層的線路斷裂風險。

藉由上述的技術手段，本發明可以達成晶片側壁在單離過程與單離之後的應力釋放。由該些矽穿孔延伸出的第二金屬層可以取代晶片側壁的線路，利用該承載片上的該圖案化間隔層、該封膠保護層以及該非順從包覆之應力釋放環的組合，在該晶片之背面之金屬層將不會有應力拉扯導致斷裂的風險。

L1‧‧‧第一切割道

L2‧‧‧第二切割道

30‧‧‧承載片母片

100‧‧‧晶片尺寸封裝構造

110‧‧‧晶片

111‧‧‧主動面

112‧‧‧背面

113‧‧‧第一金屬層

114‧‧‧元件作動區

115‧‧‧第一側壁

116‧‧‧絕緣層

120‧‧‧圖案化間隔層

121‧‧‧圖案孔

122‧‧‧第三側壁

130‧‧‧承載片

131‧‧‧內表面

132‧‧‧第二側壁

140‧‧‧矽穿孔

141‧‧‧貫穿孔

142‧‧‧第二金屬層

143‧‧‧開口

144‧‧‧介電內襯

150‧‧‧封膠保護層

151‧‧‧應力釋放環

152‧‧‧倒角

160‧‧‧外接端子

200‧‧‧晶片尺寸封裝構造

216‧‧‧絕緣層

244‧‧‧介電內襯

第1圖：依據本發明之第一具體實施例，一種晶片側壁單離應力釋放之晶片尺寸封裝構造之截面示意圖。

第2A至2J圖：依據本發明之第一具體實施例，繪示在該晶片尺寸 封裝構造之製造方法中各主要步驟在切割道處之局部元件截面示意圖。

第3圖：依據本發明之第二具體實施例，另一種晶片側壁單離應力釋放之晶片尺寸封裝構造之截面示意圖。

第4A至4H圖：依據本發明之第二具體實施例，繪示在該晶片尺寸封裝構造之製造方法中在貼壓承載片之後各主要步驟之局部元件截面示意圖。

以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。

依據本發明之第一具體實施例，一種晶片側壁單離應力釋放之晶片尺寸封裝構造100舉例說明於第1圖之截面示意 圖。一種晶片側壁單離應力釋放之晶片尺寸封裝構造100係包含一晶片110、一圖案化間隔層120、一承載片130、複數個矽穿孔140以及一封膠保護層150。

請參閱第1圖，該晶片110係具有一主動面111與一背面112，該主動面111上係形成有一第一金屬層113與一元件作動區114，該第一金屬層113係連接該元件作動區114至該主動面111之周邊。該主動面111上係更形成有一絕緣層116。在本實施例中，該晶片110係可為矽晶圓(silicon wafer)單離切割出來的晶粒，具體為CMOS影像感測器晶片。該元件作動區114係可為各式主動元件設置區域，例如微鏡結構，或微機電結構。在該晶片110之該主動面111另可預先形成一絕緣層116，以電絕緣該晶片110之半導體主體層。

該圖案化間隔層120係形成於該晶片110之該主動面111上，該圖案化間隔層120係具有一對準該元件作動區114之圖案孔121，以使該圖案化間隔層120不覆蓋貼觸該元件作動區114。該圖案孔121係用以不影響或不干涉該元件作動區114之功能運作。該圖案化間隔層120係具體可為一種圖案化晶粒貼附材料(DAM)。利用一預切割製程實施在壓貼該承載片130之後，該晶片110之周邊可以過度的移除，故該圖案化間隔層120之外周邊尺寸可以大於該晶片110之單離後尺寸。

該承載片130係具有一內表面131，該承載片130係以該內表面131朝向該主動面111的方式壓貼於該圖案化間隔層 120。在本實施例中，該承載片130係可為一透光片，例如光學玻璃(glass)。此外，該圖案化間隔層120之莫式硬度係應小於該承載片130之莫式硬度。

該些矽穿孔140係形成於該晶片110中，該些矽穿孔140係包含複數個貫穿孔141與一第二金屬層142，每一貫穿孔141係具有一朝向該背面112之開口143，該第二金屬層142係至少形成於該些貫穿孔141內並連接至該第一金屬層113。該些貫穿孔141係貫穿該晶片110之半導體主體層。該些貫穿孔141之孔壁係可形成有一介電內襯144，以電阻隔該第二金屬層142與該晶片110之半導體本體層，該介電內襯144係可更覆蓋於該背面112，以增加該晶片110之該背面112抵抗漏電流的能力。該介電內襯144係可利用化學氣相沉積法形成。較佳地，該介電內襯144係可更形成於該圖案化間隔層120與該封膠保護層150之間，以幫助該封膠保護層150之缺口填入。

該封膠保護層150係形成於該晶片110之該背面112上並遮蓋該些貫穿孔141之該些開口143。該封膠保護層150之材質係可為銲罩(solder mask,SM)或聚亞醯胺(polyimide,PI)。在一較佳實施例中，該封膠保護層150係可不填入該些貫穿孔141，以使該些矽穿孔140為氣囊型態。更具體而論，該些貫穿孔141由該第二金屬層142形成的80%以上氣胞空間不會填入該封膠保護層150。藉此，該第二金屬層142在孔內韌度可以增加而不易斷裂。

其中，該晶片110係更具有複數個第一側壁115，其 係沿一第一切割道L1所形成(如第2E圖所示)，該承載片130係具有複數個第二側壁132，其係沿一第二切割道L2所形成(如第2I與2J圖所示)。並且，如第2A圖所示，該第一切割道L1之寬度係大於該第二切割道L2之寬度，並且該第二切割道L2係對準於該第一切割道L1中，以形成一在該承載片130上且往該些第一側壁115凹入之缺口。較佳地，該介電內襯144係可更覆蓋於該些第一側壁115，以增加該晶片110之該些第一側壁115抵抗漏電流的能力與對該封膠保護層150之結合力。更具體地，該圖案化間隔層120係可更具有複數個第三側壁122，其係可亦沿該第二切割道L2所形成(如第2I與2J圖所示)。故該些第三側壁122係對齊於該些第二側壁132。也就是說，該圖案化間隔層120之該些第三側壁122係可不被該封膠保護層150包覆。

請再參閱第1圖，該封膠保護層150係更填入該缺口，以形成一非順從包覆該些第一側壁115之應力釋放環151，該封膠保護層150係不包覆該些第二側壁132。該應力釋放環151係為低楊氏模數(低於10)之有機包覆層。上述的「非順從包覆」係指該應力釋放環151在形成時的截面外形不會順從於該晶片110之該些第一側壁115，在結構特徵的表現上，該應力釋放環151由該些第一側壁115至外露表面之厚度係大於該封膠保護層150在該背面112上之厚度，該應力釋放環151之外露表面與該晶片110之對應第一側壁115係為不一致。在本實施例中，該晶片110之該些第一側壁115係為垂直壁，該應力釋放環151之外露表面係 具有倒角，即上述兩者非完全平行向而使得該應力釋放環151具有距離對應第一側壁115之水平向的變異厚度。

此外，該第二金屬層142係可更延伸於該背面112但不延伸至該些第一側壁115但不延伸至該些第一側壁115，複數個例如銲球之外接端子160係可固設於該背面112上並連接該第二金屬層142。因此，完全可以防止來自該晶片110之該些第一側壁115的應力施加於在該晶片110之該背面112上該第二金屬層142的線路斷裂風險。

本發明提供一種晶片側壁單離應力釋放之晶片尺寸封裝構造，利用由該封膠保護層150形成之該應力釋放環151保護晶片內縮側壁(即第一側壁115)，這將完全避免了線路在晶片側壁的斷裂風險，也降低了線路在晶片背面的承受應力，以增加該晶片尺寸封裝構造100之耐用度。

關於上述晶片側壁單離應力釋放之晶片尺寸封裝構造100之製造方法係說明如後，第2A至2J圖係繪示在該晶片尺寸封裝構造之製造方法中各主要步驟在切割道處之局部元件截面示意圖。

首先，請參閱第2A圖，提供複數個一體連接之晶片110，可構成於一晶圓，每一晶片110係具有一主動面111與一背面112，該主動面111上係形成有一第一金屬層113與一元件作動區114，該第一金屬層113係連接該元件作動區114至該主動面111之周邊。該主動面111上係可更形成有一絕緣層116。一第一切割 道L1與一第二切割道L2係定義於相鄰晶片110之間，該第一切割道L1之寬度係大於該第二切割道L2之寬度，並且該第二切割道L2係對準於該第一切割道L1中。該些晶片110之半導體主體層之材質係可為矽(Si)。

之後，請參閱第2B圖，形成一圖案化間隔層120於每一晶片110之該主動面111上，該圖案化間隔層120係具有一對準該元件作動區114之圖案孔121，以使該圖案化間隔層120不覆蓋貼觸該元件作動區114。該圖案化間隔層120之一具體形成方法係說明如下：一晶片貼附材料係在液態形態以印刷或旋塗方式或是固態貼膜方式形成於一晶圓之主動面上，經曝光顯影方式使其形成圖案，以構成上述具有黏性之圖案化間隔層120。該圖案化間隔層120應仍形成於該第一切割道L1中。

之後，請參閱第2C與2D圖，提供一承載片母片30，該承載片母片30係具有一內表面131，該承載片母片30係以該內表面131朝向該些晶片110之該些主動面111的方式壓貼於該圖案化間隔層120。以該圖案化間隔層120在固化前之黏性黏附該承載片母片30，之後再予以加熱固化。而在本步驟中，該承載片母片30係可為一尺寸對應晶圓之透光片，例如光學玻璃(glass)。

之後，請參閱第2E圖，進行一預切割(pre-cutting)步驟，以分離該些晶片110，使得每一晶片110係更具有複數個第一側壁115，其係沿該第一切割道L1所形成，以形成一在該承載片母片30上且往該些第一側壁115凹入之缺口。具體可利用矽蝕 刻達成該預切割步驟。在本步驟之後，該圖案化間隔層120在該第一切割道L1的之部位係為顯露。在本步驟之過程中，可同時蝕刻形成複數個貫穿孔141，每一貫穿孔141係具有一朝向該背面112之開口143。故第一切割道(scribe line,SL)之蝕刻與矽穿孔(through-silicon via,TSV)之孔蝕刻係可為同時進行，以分別形成該些晶片110之該些第一側壁115與矽穿孔之該些貫穿孔141。

之後，請參閱第2F圖，以化學氣相沉積法(chemical-vapor-deposition,CVD)形成一介電內襯144於該些貫穿孔141中。在本實施例中，該介電內襯144係更可延伸並覆蓋至該些晶片110之該些背面112、該些第一側壁115以及顯露之該圖案化間隔層120。在沉積時，該介電內襯144係可同時形成於該些貫穿孔141之孔壁與孔底，另以高深寬比蝕刻方式移除在該些貫穿孔141之孔底的介電內襯，以在該些貫穿孔141中顯露出該第一金屬層113。

之後，請參閱第2G圖，形成複數個矽穿孔140於每一晶片110中，該些矽穿孔140係包含該些貫穿孔141與一第二金屬層142，該第二金屬層142係至少形成於該些貫穿孔141內並連接至該第一金屬層113。在本實施例中，該第二金屬層142係更延伸形成於該些晶片110之該些背面112上。但該第二金屬層142係不延伸形成於該晶片110之該些第一側壁115。

之後，請參閱第2H圖，利用印刷方式形成一封膠保護層150於該些晶片110之該些背面112上，並且該封膠保護層150 係遮蓋該些貫穿孔141之該些開口143，其中該封膠保護層150係更填入該缺口，以形成一非順從包覆該些第一側壁115之應力釋放環151。該封膠保護層150係具體為一銲罩層(solder mask,SM)或一聚亞醯胺(polyimide,PI)之保護層(encapsulating passivation layer,PSV)，以作為直流電(direct current,DC)階段的保護。較佳地，利用該封膠保護層150在固化前黏稠度與該些貫穿孔141之微孔化，該封膠保護層150係可不填入該些貫穿孔141，以使該些矽穿孔140為氣囊型態。請再參閱第2H圖，在形成該封膠保護層150之步驟中，該封膠保護層150係具有一倒角152，其係對應於每一晶片尺寸封裝構造100之周邊。該倒角152係可為一斜切邊，也是一圓弧邊。該倒角152係為在該封膠保護層150之形成過程中原生形成。

之後，請參閱第2I圖，固設複數個外接端子160於該背面112上並連接該第二金屬層142，以達到該些外接端子160與該元件作動區114之間的電性連接。該些外接端子160係可為銲球，並排列成球格陣列(BGA)之封裝型態。

之後，請參閱第2J圖，進行一單離切割步驟，以製成複數個分離之晶片尺寸封裝構造100，並使得如第2I圖所示之該承載片母片30分離為複數個構成於對應晶片尺寸封裝構造100之承載片130，每一承載片130係具有複數個第二側壁132，其係沿該第二切割道L2所形成，該封膠保護層150係不包覆該些第二側壁132。請再參閱第2J圖，在上述單離切割步驟中，該圖案化 間隔層120係更具有複數個第三側壁122，其係亦沿該第二切割道L2所形成。

因此，本發明可以達成晶片尺寸封裝構造之製程中同時進行第一切割道之蝕刻與矽穿孔之蝕刻時，以化學氣相沉積法形成之介電內襯144與例如銲罩層或聚亞醯胺之封膠保護層150作為晶片側壁在直流電階段的保護。並且，在該些外接端子160底部之凸塊下金屬層蝕刻之後，在進行第二切割道切割該承載片母片30之單離切割步驟時，以該介電內襯144與該封膠保護層150之該應力釋放環151亦可作為晶片側壁的靜電防護保護。

依據本發明之第二具體實施例，另一種晶片側壁單離應力釋放之晶片尺寸封裝構造200說明於第3圖之截面示意圖，其中對應於第一具體實施例相同名稱與功能之元件以第一具體實施例的元件圖號表示，相同細部特徵不再贅述。該晶片側壁單離應力釋放之晶片尺寸封裝構造200係包含一晶片110、一圖案化間隔層120、一承載片130、複數個矽穿孔140以及一封膠保護層150。

請參閱第3圖，該晶片110係具有一主動面111與一背面112，該主動面111上係形成有一第一金屬層113與一元件作動區114，該第一金屬層113係連接該元件作動區114至該主動面111之周邊。該主動面111上係另可形成有一絕緣層216。較佳地，該絕緣層216係可更形成於該圖案化間隔層120與該封膠保護層150之間，以作為矽蝕刻停止層。該圖案化間隔層120係形成於該晶片110之該主動面111上，該圖案化間隔層120係具有一對準該元 件作動區114之圖案孔121，以使該圖案化間隔層120不覆蓋貼觸該元件作動區114。該承載片130係具有一內表面131，該承載片130係以該內表面131朝向該主動面111的方式壓貼於該圖案化間隔層120。該些矽穿孔140係形成於該晶片110中，該些矽穿孔140係包含複數個貫穿孔141與一第二金屬層142，每一貫穿孔141係具有一朝向該背面112之開口143，該第二金屬層142係至少形成於該些貫穿孔141內並連接至該第一金屬層113。

該封膠保護層150係形成於該晶片110之該背面112上並遮蓋該些貫穿孔141之該些開口143。該些貫穿孔141之孔壁係可形成有一介電內襯244，以電阻隔該第二金屬層142與該晶片110之半導體本體層，該介電內襯244係可更覆蓋於該背面112。較佳地，該封膠保護層150係可不填入該些貫穿孔141，以使該些矽穿孔140為氣囊型態。

其中，該晶片110係更具有複數個第一側壁115，其係沿一第一切割道L1所形成(如第4E圖所示)，該承載片130係具有複數個第二側壁132，其係沿一第二切割道L2所形成(如第4G與4H圖所示)。如第4A圖所示，該第一切割道L1之寬度係大於該第二切割道L2之寬度，並且該第二切割道L2係對準於該第一切割道L1中，以形成一在該承載片130上且往該些第一側壁115凹入之缺口。

請再參閱第3圖，該封膠保護層150係更填入該缺口，以形成一非順從包覆該些第一側壁115之應力釋放環151，該 封膠保護層150係不包覆該些第二側壁132。在本實施例中，該封膠保護層150係可直接覆蓋於該些第一側壁115，以利晶片側向應力直接釋放於該應力釋放環151。

更具體地，該第二金屬層142係可更延伸於該背面112但不延伸至該些第一側壁115，複數個外接端子160係可固設於該背面112上並連接該第二金屬層142。因此，完全可以防止來自該晶片110之該些第一側壁115的應力施加於在該晶片110之該背面112上該第二金屬層142的線路斷裂風險。並且，該些第一側壁115不需要作線路絕緣保護。

關於上述晶片側壁單離應力釋放之晶片尺寸封裝構造200之製造方法係說明如後，第4A至4H圖係繪示在該晶片尺寸封裝構造200之製造方法中在貼壓承載片之後各主要步驟之局部元件截面示意圖。在貼壓承載片之前的主要步驟係可參閱第2A至2C圖。提供複數個一體連接之晶片110。之後，形成一圖案化間隔層120於每一晶片110之該主動面111上。之後，提供一承載片母片30。

請參閱第4A圖，該承載片母片30係以其內表面131朝向該些晶片110之該些主動面111的方式壓貼於該圖案化間隔層120。之後，請參閱第4B至4D圖，形成複數個矽穿孔140於每一晶片110中，該些矽穿孔140係包含複數個貫穿孔141與一第二金屬層142。在第4B圖中，先形成該些貫穿孔141，每一貫穿孔141係具有一朝向該背面112之開口143。在第4C圖中，形成一介電內 襯244於該些貫穿孔141，以電阻隔該第二金屬層142與該晶片110之半導體本體層，該介電內襯244係可更覆蓋於該背面112。在第4D圖中，形成該第二金屬層142至少於該些貫穿孔141內並連接至該第一金屬層113。可利用形成凸塊下金屬層(under bump metallurgy,UBM)之蝕刻技術形成該第二金屬層142。

在本實施例中，在該些矽穿孔140形成之後，進行第一切割道之蝕刻。請參閱第4E圖，進行一預切割步驟，以分離該些晶片110，使得每一晶片110係更具有複數個第一側壁115，其係沿該第一切割道L1所形成，以形成一在該承載片母片30上且往該些第一側壁115凹入之缺口。

之後，請參閱第4F圖，形成一封膠保護層150於該些晶片110之該些背面112上，並且該封膠保護層150係遮蓋該些貫穿孔141之該些開口143，其中該封膠保護層150係更填入該缺口，以形成一非順從包覆該些第一側壁115之應力釋放環151。在本實施例中，該封膠保護層150係可為一銲罩層或一聚亞醯胺保護層，以作為在直流電階段的保護。該封膠保護層150係可具有一倒角152，其係對應於每一晶片尺寸封裝構造200之周邊。

之後，請參閱第4G圖，固設複數個外接端子160係於該背面112上並連接該第二金屬層142。之後，請參閱第4H圖，進行一單離切割步驟，以製成複數個分離之晶片尺寸封裝構造200，並使得如第4G圖所示之該承載片母片30分離為複數個構成於對應晶片尺寸封裝構造200之承載片130，每一承載片130係具 有複數個第二側壁132，其係沿如第4G圖所示之該第二切割道L2所形成，該封膠保護層150係不包覆該些第二側壁132。而在上述單離切割步驟中，該圖案化間隔層120係更具有複數個第三側壁122，其係亦沿該第二切割道L2所形成。

以上所揭露的僅為本發明較佳實施例而已，當然不能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。

100‧‧‧晶片尺寸封裝構造

110‧‧‧晶片

111‧‧‧主動面

112‧‧‧背面

113‧‧‧第一金屬層

114‧‧‧元件作動區

115‧‧‧第一側壁

116‧‧‧絕緣層

120‧‧‧圖案化間隔層

121‧‧‧圖案孔

122‧‧‧第三側壁

130‧‧‧承載片

131‧‧‧內表面

132‧‧‧第二側壁

140‧‧‧矽穿孔

141‧‧‧貫穿孔

142‧‧‧第二金屬層

143‧‧‧開口

144‧‧‧介電內襯

150‧‧‧封膠保護層

151‧‧‧應力釋放環

152‧‧‧倒角

160‧‧‧外接端子

Claims (10)

1. 一種晶片側壁單離應力釋放之晶片尺寸封裝構造，包含：一晶片，係具有一主動面與一背面，該主動面上係形成有一第一金屬層與一元件作動區，該第一金屬層係連接該元件作動區至該主動面之周邊；一圖案化間隔層，係形成於該晶片之該主動面上，該圖案化間隔層係具有一對準該元件作動區之圖案孔，以使該圖案化間隔層不覆蓋貼觸該元件作動區；一承載片，係具有一內表面，該承載片係以該內表面朝向該主動面的方式壓貼於該圖案化間隔層；複數個矽穿孔，係形成於該晶片中，該些矽穿孔係包含複數個貫穿孔與一第二金屬層，每一貫穿孔係具有一朝向該背面之開口，該第二金屬層係至少形成於該些貫穿孔內並連接至該第一金屬層；以及一封膠保護層，係形成於該晶片之該背面上並遮蓋該些貫穿孔之該些開口；其中，該晶片係更具有複數個第一側壁，其係沿一第一切割道所形成，該承載片係具有複數個第二側壁，其係沿一第二切割道所形成，該第一切割道之寬度係大於該第二切割道之寬度，並且該第二切割道係對準於該第一切割道中，以形成一在該承載片上且往該些第一側壁凹入之缺口；其中，該封膠保護層係更填入該缺口，以形成一非順從包覆該些第一側壁之應力釋放環，該封膠保護層係不包覆該些第二側壁。
2. 如申請專利範圍第1項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該些貫穿孔之孔壁係形成有一介電內襯，以電阻隔該第二金屬層與該晶片之一半導體本體，該介電內襯係更覆蓋於該背面。
3. 如申請專利範圍第2項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該介電內襯係更覆蓋於該些第一側壁。
4. 如申請專利範圍第1項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該封膠保護層係直接覆蓋於該些第一側壁。
5. 如申請專利範圍第1項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該封膠保護層係不填入該些貫穿孔，以使該些矽穿孔為氣囊型態。
6. 如申請專利範圍第1項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該圖案化間隔層係更具有複數個第三側壁，其係亦沿該第二切割道所形成。
7. 如申請專利範圍第1至6項任一項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造，其中該第二金屬層係更延伸於該背面但不延伸至該些第一側壁，複數個外接端子係固設於該背面上並連接該第二金屬層。
8. 一種晶片側壁單離應力釋放之晶片尺寸封裝構造之製造方法，包含：提供複數個一體連接之晶片，每一晶片係具有一主動面與一背面，該主動面上係形成有一第一金屬層與一元件作動區，該第一金屬層係連接該元件作動區至該主動面之周 邊，一第一切割道與一第二切割道係定義於相鄰晶片之間，該第一切割道之寬度係大於該第二切割道之寬度，並且該第二切割道係對準於該第一切割道中；形成一圖案化間隔層於每一晶片之該主動面上，該圖案化間隔層係具有一對準該元件作動區之圖案孔，以使該圖案化間隔層不覆蓋貼觸該元件作動區；提供一承載片母片，該承載片母片係具有一內表面，該承載片母片係以該內表面朝向該些晶片之該些主動面的方式壓貼於該圖案化間隔層；形成複數個矽穿孔於每一晶片中，該些矽穿孔係包含複數個貫穿孔與一第二金屬層，每一貫穿孔係具有一朝向該背面之開口，該第二金屬層係至少形成於該些貫穿孔內並連接至該第一金屬層；進行一預切割步驟，以分離該些晶片，使得每一晶片係更具有複數個第一側壁，其係沿該第一切割道所形成，以形成一在該承載片母片上且往該些第一側壁凹入之缺口；形成一封膠保護層於該些晶片之該些背面上，並且該封膠保護層係遮蓋該些貫穿孔之該些開口，其中該封膠保護層係更填入該缺口，以形成一非順從包覆該些第一側壁之應力釋放環；以及進行一單離切割步驟，以製成複數個分離之晶片尺寸封裝構造，並使得該承載片母片分離為複數個構成於對應晶片尺寸封裝構造之承載片，每一承載片係具有複數個第二側壁，其係沿該第二切割道所形成，該封膠保護層係不包覆 該些第二側壁。
9. 如申請專利範圍第8項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造之製造方法，其中在上述單離切割步驟中，該圖案化間隔層係更具有複數個第三側壁，其係亦沿該第二切割道所形成。
10. 如申請專利範圍第8或9項所述之晶片側壁單離應力釋放之晶片尺寸封裝構造之製造方法，其中在形成該封膠保護層之步驟中，該封膠保護層係具有一倒角，其係對應於每一晶片尺寸封裝構造之周邊。