TWI703650B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI703650B
TWI703650B TW108128828A TW108128828A TWI703650B TW I703650 B TWI703650 B TW I703650B TW 108128828 A TW108128828 A TW 108128828A TW 108128828 A TW108128828 A TW 108128828A TW I703650 B TWI703650 B TW I703650B
Authority
TW
Taiwan
Prior art keywords
die
circuit layer
layer
active surface
semiconductor package
Prior art date
Application number
TW108128828A
Other languages
English (en)
Other versions
TW202107582A (zh
Inventor
陳宇泰
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108128828A priority Critical patent/TWI703650B/zh
Application granted granted Critical
Publication of TWI703650B publication Critical patent/TWI703650B/zh
Publication of TW202107582A publication Critical patent/TW202107582A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝結構，其包括第一晶粒、線路層、第二晶粒以及密封體。第一晶粒具有第一表面、相對於第一表面的第二表面以及多個矽穿孔。多個矽穿孔包括多個貫穿第一晶粒的貫穿孔以及共形設置於多個貫穿孔內的導電層。線路層位於第一表面上，且導電層電性連接至線路層。第二晶粒具有主動面、相對於主動面的背面以及連接主動面與背面的側面。第二晶粒配置於線路層上，且主動面面向線路層，且主動面上具有多個導電連接件。密封體位於線路層上，且至少覆蓋第二晶粒的主動面與側面。另提供一種半導體封裝結構的製造方法。

Description

半導體封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種半導體封裝結構及其製造方法。
為了使得電子產品能達到輕薄短小的設計，半導體封裝技術亦跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。因此，如何提升半導體封裝結構的對位精度，實為目前研發人員亟待解決的議題之一。
本發明提供一種半導體封裝結構及其製造方法，其有利於提升整體半導體封裝結構的對位精度。
本發明的提供一種半導體封裝結構，其包括第一晶粒、線路層、第二晶粒以及密封體。第一晶粒具有第一表面、相對於第一表面的第二表面以及多個矽穿孔。多個矽穿孔包括多個貫穿第一晶粒的貫穿孔以及共形設置於多個貫穿孔內導電層。線路層位於第一表面上，且導電層電性連接至線路層。第二晶粒具有主動面、相對於主動面的背面以及連接主動面與背面的側面。第二晶粒配置於線路層上，且主動面面向線路層，且主動面上具有多個導電連接件。密封體位於線路層上，且至少覆蓋第二晶粒的主動面與側面。
本發明提供一種半導體封裝結構的製造方法，其至少包括以下步驟。提供第一晶粒，其中第一晶粒具有第一表面以及相對於所述第一表面的第二表面。形成多個貫穿孔貫穿第一晶粒。共形形成導電層於多個貫穿孔內。形成線路層於第一表面上，且導電層電性連接至線路層。配置第二晶粒於線路層上。第二晶粒具有主動面、相對於主動面的背面以及連接主動面與背面的側面。主動面上具有多個導電連接件，且主動面面向第一晶粒。形成密封體於線路層上。密封體至少覆蓋第二晶粒的主動面與側面。
基於上述，本發明的半導體封裝結構中的第二晶粒的主動面上具有多個導電連接件，因此，有利於提升整體半導體封裝結構的對位精度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。圖2是依據圖1B的部分俯視示意圖。
在本實施例中，半導體封裝結構100的製造方法可以包括以下步驟。
請參照圖1A，可提供一個晶圓包括多個排列成陣列的第一晶粒110，其中第一晶粒110可以具有第一表面110a、相對於第一表面110a的第二表面110b以及多個矽穿孔（through-silicon vias，TSV）。
第一晶粒110可以是影像感測晶粒。應說明的是，本發明不限制第一晶粒110的種類，第一晶粒110可以是背照式（BSI）或前照式（BSI）的影像感測晶粒。
請繼續參照圖1A，第一晶粒110的矽穿孔例如是藉由蝕刻、或其他適宜的製程，以於各個第一晶粒110上形成多個從第一表面110a朝向第二表面110b貫穿第一晶粒110的多個貫穿孔112。蝕刻例如是乾蝕刻或濕蝕刻。
在本實施例中，貫穿孔112可以是上寬下窄的錐狀孔，但本發明不限於此。貫穿孔112的形狀可以視設計需求而進行調整，在一實施例中，貫穿孔112可以是具有均一的寬度的等寬柱狀孔。
請參照圖1B，形成貫穿孔112之後，於貫穿孔112內共形（conformal）形成導電層116，其中貫穿孔112與導電層116可以構成矽穿孔。導電層116可以是延伸至貫穿孔112的底部。在本實施例中，導電層116共形設置於貫穿孔112內，以形成開口OP，其中開口OP暴露出部分導電層116。
在本實施例中，由於導電層116共形設置於貫穿孔112內，因此可以降低半導體封裝結構100的製作成本且在每小時產出量（UPH）上所需要的時間也會較低。再者，上述配置方式還可以降低於高溫製程或高溫可靠度測試時半導體封裝結構100破裂（crack）的狀況。此外，導電層116共形設置於貫穿孔112內可以因應後續的線路層120具有對應的電性連接功能，這樣，可以進一步降低製作成本並簡化製程。
在一實施例中，在形成導電層116之前，可以於第一表面110a上及貫穿孔112內形成介電層114，以提供後續形成的導電層116以及線路層120（繪示於圖1B）與第一晶粒110之間的絕緣介電或應力緩衝等作用。
介電層114可以包括環氧樹脂、無機材料、有機高分子材料或其他適合的絕緣材料。介電層114可以是藉由共形的方式形成，以使介電層114由第一表面110a延伸進貫穿孔112中以覆蓋貫穿孔112的側表面。
請同時參照圖1B與圖2，形成導電層116之後，於第一表面110a上形成線路層120。導電層116可以是由貫穿孔112內一體延伸至第一表面110a上的線路層120，且開口OP暴露出導電層116的底部，如圖2所示。
在一實施例中，導電層116與線路層120可以是藉由同一製程所形成。舉例而言，可以藉由電鍍製程（plating）或其他適宜的方法於介電層114上共形形成導電材料層。接著，對導電材料層進行圖案化製程，以形成貫穿孔112內的導電層116與第一表面110a上的線路層120。圖案化製程例如是微影與蝕刻製程。
在一實施例中，在形成導電材料層之前，可以先藉由電鍍製程或其他適宜的方法於介電層114上形成晶種層（seed layer）（未繪示）。在一實施例中，晶種層可以共形覆蓋介電層114，但本發明不限於此。晶種層可以被稱為導電黏著層（conductive adhesive layer）。換句話說，相較於導電材料層，晶種層與介電層114之間的黏著力可以較佳。
晶種層的材料可以包括鈦、銅、鎳、鋁、鎢、鈷或其他適宜的導電材料，而導電材料層可以包括鈦、銅、鎳或其他適宜的導電材料。
應說明的是，在本實施例中，線路層120為單層結構，但本發明不限於此。在未繪示的實施例中，線路層120可以是多層結構。舉例而言，線路層120可以包括介電層以及圖案化導電層，其中圖案化導電層可以對用於晶片封裝的信號傳輸的導線進行重新配置，因此多層結構的線路層120也可以被稱為重佈線路層（redistribution layer, RDL）。
請參照圖1C，在形成線路層120之後，於線路層120上形成絕緣層130，其中絕緣層130具有多個暴露出部分線路層120的開口，以用於後續的電性連接。絕緣層130可以包括環氧樹脂、無機材料、有機高分子材料或其他適合的絕緣材料。
在一實施例中，絕緣層130可以覆蓋部分介電層114以及貫穿孔112而不填入開口OP。在一實施例中，絕緣層130、線路層120以及導電層116可以構成一空腔（cavity）。
請繼續參照圖1C，在形成絕緣層130之後，於線路層120上配置第二晶粒140，其中第二晶粒140具有主動面140a、相對於主動面140a的背面140b以及連接主動面140a與背面140b的側面140c，且主動面140a上具有多個導電連接件150。
第二晶粒140例如是功能晶粒。舉例而言，功能晶粒例如是數位處理晶粒、記憶體晶粒、邏輯晶粒等，但本發明不限於此。
在本實施例中，第二晶粒140以其主動面140a面向線路層120，以使第二晶粒140藉由線路層120電性連接至第一晶粒110。第二晶粒140例如是以覆晶接合（flip-chip bonding）的方式與線路層120電性連接。第二晶粒140藉由多個導電連接件150接合於線路層120，其中線路層120可以是位於第一晶粒110與多個導電連接件150之間。由於第二晶粒140的主動面140a上具有多個導電連接件150，且第二晶粒140藉由多個導電連接件150接合於線路層120，因此，有利於提升整體半導體封裝結構100的對位精度。
導電連接件150可以包括導電柱、導電凸塊、焊球或上述之組合。然而，導電連接件150的材料以及形成方式於本發明中並不加以限制。導電連接件150可以依據設計上的需求而具有其他可能的形式以及形狀。在一些實施例中，可以選擇性地進行焊接製程(soldering process)以及迴焊製程(reflowing process)，以提升導電連接件150與線路層120之間的附著力。
在一實施例中，由於在半導體封裝中，舉例而言，晶圓級晶片尺寸封裝，較低良率（known good dies, KGD）的晶圓易導致整體封裝結構的良率損失，在本實施例中，第二晶粒140可以是切割後的晶粒，因此在將第二晶粒140配置於線路層120上以前，可以先對第二晶粒140的品質進行篩選，進而可以有效地提升整體半導體封裝結構100的良率，減少良率損失。此外，由於第二晶粒140可以是切割後的晶粒，因此第一晶粒110的尺寸可以大於第二晶粒140的尺寸，因此可以不限制相同晶圓生產大小以及晶片設計尺寸，提高製程的彈性，且可進一步降低開發成本以及可行性評估（Feasibility assessment），加快開發產品的速度以盡速達到市場上的需求。
請參照圖1D，在配置第二晶粒140之後，於線路層120上形成密封體160，其中密封體160至少覆蓋第二晶粒140的主動面140a與側面140c。
密封體160例如可以由環氧樹脂或其他適宜的樹脂等絕緣材料所形成的，但本發明不限於此。密封體160可以是藉由模塑製程（molding process）所形成的模塑化合物（molding compound）。
在本實施例中，密封體160可用以防止水氣或外界異物入侵，而對半導體封裝結構100造成影響，例如鏽蝕、短路或功能失常等。
在一實施例中，密封體160的形成方法可以是於線路層120上形成密封材料（未繪示），密封第二晶粒140。接著，對密封材料的頂面與第二晶粒140的背面140b進行平坦化製程，以形成密封體160，並裸露出第二晶粒140的背面140b。第二晶粒140的背面140b與密封體160的頂面160a可以是基本上共面（coplanar）。
第二晶粒140的背面140b與密封體160的頂面160a基本上共面，可以改善半導體封裝結構100的平整度，進而利於半導體封裝結構100後續可以進一步與其他封裝體進行連接，且可以提升第二晶粒140的散熱率。
經過上述製程後即可大致上完成本實施例之半導體封裝結構100的製作。半導體封裝結構100包括第一晶粒110、線路層120、第二晶粒130以及密封體160。第一晶粒110具有第一表面110a、相對於第一表面110a的第二表面110b以及多個矽穿孔。多個矽穿孔包括多個貫穿第一晶粒110a的貫穿孔112以及共形設置於多個貫穿孔112內導電層116。線路層120位於第一表面110a上，且導電層116電性連接至線路層120。第二晶粒140具有主動面140a、相對於主動面140a的背面140b以及連接主動面140a與背面140b的側面140c。第二晶粒140配置於線路層120上，且主動面140a面向線路層120，且主動面140a上具有多個導電連接件150。密封體位於線路層120上，且至少覆蓋第二晶粒140的主動面140a與側面140c。
綜上所述，本發明的半導體封裝結構中的第二晶粒的主動面上具有多個導電連接件，因此，有利於提升整體半導體封裝結構的對位精度。再者，本發明的第二晶粒可以是切割後的晶粒，因此在將第二晶粒配置於線路層上以前，可以先對第二晶粒的品質進行篩選，進而可以有效地提升整體半導體封裝結構的良率，減少良率損失。另一方面，由於第二晶粒可以是切割後的晶粒，因此第一晶粒的尺寸可以大於第二晶粒的尺寸，因此可以不限制相同晶圓生產大小以及晶片設計尺寸，提高製程的彈性，且可進一步降低開發成本以及可行性評估，加快開發產品的速度以盡速達到市場上的需求。此外，第二晶粒的背面與密封體的頂面基本上共面，可以改善半導體封裝結構的平整度，進而利於半導體封裝結構後續可以進一步與其他封裝體進行連接，且可以提升第二晶粒的散熱率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:半導體封裝結構 110:第一晶粒 110a:第一表面 110b:第二表面 112:貫穿孔 114:介電層 116:導電層 120:線路層 130:絕緣層 140:第二晶粒 140a:主動面 140b:背面 140c:側面 150:導電連接件 160:密封體 160a:頂面 OP:開口
圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。 圖2是依據圖1B的部分俯視示意圖。
100:半導體封裝結構
110:第一晶粒
110a:第一表面
110b:第二表面
112:貫穿孔
114:介電層
116:導電層
120:線路層
130:絕緣層
140:第二晶粒
140a:主動面
140b:背面
140c:側面
150:導電連接件
160:密封體
160a:頂面
OP:開口

Claims (9)

  1. 一種半導體封裝結構，包括：第一晶粒，具有第一表面、相對於所述第一表面的第二表面以及多個矽穿孔，其中所述多個矽穿孔包括：多個貫穿孔，貫穿所述第一晶粒；以及導電層，共形設置於所述多個貫穿孔內；線路層，位於所述第一表面上，且所述導電層電性連接至所述線路層；第二晶粒，具有主動面、相對於所述主動面的背面以及連接所述主動面與所述背面的側面，其中所述第二晶粒配置於所述線路層上，所述主動面面向所述線路層，且所述主動面上具有多個導電連接件；以及密封體，位於所述線路層上，且至少覆蓋所述第二晶粒的所述主動面與所述側面，其中所述第二晶粒的所述背面與所述密封體的頂面基本上共面。
  2. 如申請專利範圍第1項所述的半導體封裝結構，其中所述第二晶粒藉由所述線路層電性連接至所述第一晶粒。
  3. 如申請專利範圍第1項所述的半導體封裝結構，其中所述導電層一體延伸至所述線路層。
  4. 如申請專利範圍第1項所述的半導體封裝結構，更包括：絕緣層，夾於所述密封體與所述線路層之間，且覆蓋所述多個貫穿孔。
  5. 如申請專利範圍第4項所述的半導體封裝結構，其中所述絕緣層、所述線路層以及所述導電層構成一空腔。
  6. 如申請專利範圍第1項所述的半導體封裝結構，其中所述第一晶粒的尺寸大於所述第二晶粒的尺寸。
  7. 如申請專利範圍第6項所述的半導體封裝結構，其中所述第二晶粒為切割後的晶粒。
  8. 一種半導體封裝結構的製造方法，包括：提供第一晶粒，具有第一表面以及相對於所述第一表面的第二表面；形成多個貫穿孔貫穿所述第一晶粒；共形形成導電層於所述多個貫穿孔內；形成線路層於所述第一表面上，且所述導電層電性連接至所述線路層；配置所述第二晶粒於所述線路層上，其中所述第二晶粒具有主動面、相對於所述主動面的背面以及連接所述主動面與所述背面的側面，所述主動面面向所述第一晶粒，且所述主動面上具有多個導電連接件；以及形成密封體於所述線路層上，其中所述密封體至少覆蓋所述第二晶粒的所述主動面與所述側面，其中所述第二晶粒的所述背面與所述密封體的頂面基本上共面。
  9. 如申請專利範圍第8項所述的半導體封裝結構的製造方法，其中形成所述密封體的方法包括： 形成密封材料密封所述第二晶粒；以及對所述密封材料的頂面與所述第二晶粒的所述背面進行平坦化製程。
TW108128828A 2019-08-14 2019-08-14 半導體封裝結構及其製造方法 TWI703650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108128828A TWI703650B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108128828A TWI703650B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI703650B true TWI703650B (zh) 2020-09-01
TW202107582A TW202107582A (zh) 2021-02-16

Family

ID=73644075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128828A TWI703650B (zh) 2019-08-14 2019-08-14 半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI703650B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209987A (en) * 2010-08-26 2012-03-01 Powertech Technology Inc Chip structure having TSV connections and its stacking application
TW201810557A (zh) * 2016-04-19 2018-03-16 力成科技股份有限公司 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209987A (en) * 2010-08-26 2012-03-01 Powertech Technology Inc Chip structure having TSV connections and its stacking application
TW201810557A (zh) * 2016-04-19 2018-03-16 力成科技股份有限公司 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备

Also Published As

Publication number Publication date
TW202107582A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
TWI708351B (zh) 半導體封裝及其製造方法
TWI718606B (zh) 半導體元件及其形成方法
TWI727107B (zh) 封裝結構及其製造方法
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI683410B (zh) 半導體封裝及其形成方法
TWI717652B (zh) 半導體封裝體及其形成方法
TWI496270B (zh) 半導體封裝件及其製法
US20190067248A1 (en) Semiconductor device having laterally offset stacked semiconductor dies
US20130037929A1 (en) Stackable wafer level packages and related methods
KR20180121737A (ko) 반도체 소자 및 그 제조 방법
TWI670827B (zh) 半導體封裝及其製造方法
US20240194591A1 (en) Package structure and method of forming the same
US20150014864A1 (en) Semiconductor package and method of fabricating the same
TW202143406A (zh) 半導體封裝體及其製造方法
TWI587464B (zh) 封裝結構及其製造方法
TWI777437B (zh) 半導體封裝體及其製造方法
KR102506102B1 (ko) 반도체 패키지 구조체 및 그 제조 방법
TWI703650B (zh) 半導體封裝結構及其製造方法
TWI727469B (zh) 封裝體及其形成方法
KR20190091095A (ko) 반도체 패키지 및 이의 제조 방법
TW202137432A (zh) 半導體封裝
TW202301630A (zh) 半導體裝置、半導體裝置之製造方法及電子機器