TWI718606B - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TWI718606B
TWI718606B TW108127160A TW108127160A TWI718606B TW I718606 B TWI718606 B TW I718606B TW 108127160 A TW108127160 A TW 108127160A TW 108127160 A TW108127160 A TW 108127160A TW I718606 B TWI718606 B TW I718606B
Authority
TW
Taiwan
Prior art keywords
sensor die
opening
die
dielectric layer
sealing body
Prior art date
Application number
TW108127160A
Other languages
English (en)
Other versions
TW202013660A (zh
Inventor
江宗憲
余振華
劉重希
蔡豪益
黃育智
劉家宏
郭婷婷
戴志軒
吳邦立
曾英誠
賴季暉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013660A publication Critical patent/TW202013660A/zh
Application granted granted Critical
Publication of TWI718606B publication Critical patent/TWI718606B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一實施例中，一種元件包含：感測器晶粒，具有第一表面及與第一表面相對的第二表面，感測器晶粒具有在第一表面處的輸入/輸出區及第一感測區；密封體，至少橫向地密封感測器晶粒；導通孔，延伸穿過密封體；以及前側重佈線結構，位於感測器晶粒的第一表面上，前側重佈線結構連接至導通孔及感測器晶粒，前側重佈線結構覆蓋感測器晶粒的輸入/輸出區，前側重佈線結構具有暴露感測器晶粒的第一感測區的第一開口。

Description

半導體元件及其形成方法
本發明的實施例是有關於半導體元件及其形成方法。
半導體行業已歸因於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的進行中的積體密度改良而經歷快速發展。主要而言，積體密度改良由最小特徵尺寸的反覆減小引起，此允許將更多組件整合至給定區域中。隨著對於縮小的電子元件的需求增長，已出現對於更小且更具創造性的半導體晶粒的封裝技術的需要。此類封裝系統的實例為積體扇出(integrated fan-out；InFO)技術。
本發明實施例的一種半導體元件，包括感測器晶粒、密封體、導通孔以及前側重佈線結構。感測器晶粒具有第一表面及與所述第一表面相對的第二表面，所述感測器晶粒具有在所述第一表面處的輸入/輸出區及第一感測區。密封體至少橫向地密封所述感測器晶粒。導通孔延伸穿過所述密封體。前側重佈線結構位於所述感測器晶粒的所述第一表面上，所述前側重佈線結構連接 至所述導通孔及所述感測器晶粒，所述前側重佈線結構覆蓋所述感測器晶粒的所述輸入/輸出區，所述前側重佈線結構具有暴露所述感測器晶粒的所述第一感測區的第一開口。
本發明實施例的一種形成半導體元件的方法，包括：將感測器晶粒放置在導通孔附近，所述感測器晶粒具有輸入/輸出區及第一感測區；使用密封體密封所述感測器晶粒及所述導通孔；在所述密封體、所述感測器晶粒以及所述導通孔上形成第一介電層；圖案化所述第一介電層的第一開口、第二開口以及第三開口，所述第一開口暴露所述導通孔，所述第二開口暴露所述感測器晶粒的所述輸入/輸出區，所述第三開口暴露所述感測器晶粒的所述第一感測區；成第一金屬化圖案，所述第一金屬化圖案延伸穿過所述第一介電層的所述第一開口及所述第二開口，所述第一介電層的所述第三開口不具有所述第一金屬化圖案；在所述第一金屬化圖案及所述第一介電層上形成第二介電層；以及使所述第三開口延伸穿過所述第二介電層，以暴露所述感測器晶粒的所述第一感測區。
本發明實施例的一種形成半導體元件的方法，包括：形成背側重佈線結構，所述背側重佈線結構具有第一開口；使用黏著劑將感測器晶粒黏著於所述背側重佈線結構的所述第一開口中，所述感測器晶粒具有第一表面及與所述第一表面相對的第二表面；使用密封體密封所述感測器晶粒；在所述密封體及所述感測器晶粒之上形成前側重佈線結構，所述前側重佈線結構具有暴露所述感測器晶粒的所述第二表面的第二開口；以及在形成所述前側重佈線結構之後，移除所述黏著劑，以暴露所述感測器晶粒 的所述第一表面。
100:封裝組件
100A:區
101:感測器封裝體
102:載子基底
104:釋放層
106:背側重佈線結構
108、146、150:介電層
110、148:金屬化圖案
112、152、154、156、162、168:開口
114、134:襯墊
116:導通孔
126:積體電路晶粒
126A:輸入/輸出區
126B、126C:感測區
128:黏著劑
130:半導體基底
136:鈍化膜
138:晶粒連接件
140:介電材料
142:密封體
142R:凹口
144:前側重佈線結構
160:載帶
164:導電連接件
166:犧牲膜
200:感測元件
202:封裝基底
204:接合襯墊
D1:第一深度
D2:第二深度
D3:第三深度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
結合隨附圖式閱讀以下具體實施方式時會最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增大或減小各種特徵的尺寸。
圖1、圖2、圖3、圖4、圖5A、圖5B、圖5C、圖5D、圖6、圖7、圖8、圖9、圖10以及圖11示出根據一些實施例的在用於形成感測器封裝體的製程期間的中間步驟的橫截面視圖。
圖12、圖13A、圖13B、圖13C、圖13D、圖14A、圖14B、圖14C以及圖14D示出根據一些實施例的實施感測器封裝體的感測元件。
圖15及圖16示出根據一些其他實施例的在用於形成感測器封裝體的製程期間的中間步驟的橫截面視圖。
圖17示出根據一些其他實施例的實施感測器封裝體的感測元件。
圖18及圖19示出根據一些其他實施例的在用於形成感測器封裝體的製程期間的中間步驟的橫截面視圖。
圖20示出根據一些其他實施例的實施感測器封裝體的感測元件。
圖21、圖22以及圖23示出根據一些其他實施例的實施感測器封裝體的感測元件。
圖24A、圖24B以及圖24C示出根據一些實施例的封裝組件。
以下揭露內容提供用以實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵形成於第二特徵之上或第二特徵上可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單性及清晰的目的且本身不指示所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，可在本文中使用諸如「在...之下(beneath)」、「在...下方(below)」、「下部(lower)」、「在...上方(above)」、「上部(upper)」以及類似者的空間相對術語以描述如在圖式中所示出的一個部件或特徵與另一部件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語還意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
根據一些實施例，感測器晶粒經封裝於InFO封裝體中。感測器晶粒可包含在感測器晶粒的主動表面及/或背表面處的感測區。InFO封裝體可包含暴露感測器晶粒的感測區的開口，而感測器晶粒的其他區(例如，輸入/輸出(input/output；I/O)區)可仍受保護。相較於其他(例如，引線接合)封裝方案，將感測器晶 粒封裝於InFO封裝體中可允許最終感測器封裝體的外觀尺寸更小，可提高經封裝感測器的機械可靠性，且可提高製造良率。
圖1至圖11示出根據一些實施例的在用於形成封裝組件100的製程期間的中間步驟的橫截面視圖。示出單個封裝區，且感測器封裝體101(見圖12)形成於所示出封裝區中。感測器封裝體101可為積體扇出型(InFO)封裝件。應瞭解，封裝組件100包含許多封裝區。圖12示出根據一些實施例的實施感測器封裝體101的感測元件200。感測元件200可為實施感測器封裝體101的任何元件(諸如智慧型電話、平板電腦或類似者)。
在圖1中，設置載子基底102，且釋放層104形成於載子基底102上。載子基底102可為玻璃載子基底、陶瓷載子基底或類似者。載子基底102可為晶圓，以使得多個封裝體可同時形成於載子基底102上。釋放層104可由聚合物類材料形成，可將所述聚合物類材料連同載子基底102一起自將在後續步驟中形成的上覆結構移除。在一些實施例中，釋放層104為在加熱時損失其黏著性質之環氧類熱釋放材料，諸如光-熱轉換(light-to-heat-conversion；LTHC)釋放塗層。在其他實施例中，釋放層104可為在暴露於UV光時損失其黏著性質的紫外線(ultra-violet；UV)黏膠。釋放層104可配製為液體且經固化，可為疊層至載子基底102上的疊層膜，或可為類似者。可將釋放層104的頂部表面水平化，且所述頂部表面可具有高度共面性。
在圖2中，背側重佈線結構106形成於釋放層104上。在所繪示實施例中，背側重佈線結構106包含介電層108及金屬化圖案110(有時稱為重佈線層或重佈線(redistribution lines))。 視情況選用背側重佈線結構106。在一些實施例中，省略金屬化圖案110且僅形成介電層108。
介電層108形成於釋放層104上。介電層108的底部表面可與釋放層104的頂部表面接觸。在一些實施例中，介電層108由諸如聚苯并噁唑(polybenzoxazole；PBO)、聚醯亞胺、苯環丁烷(benzocyclobutene；BCB)或類似者的聚合物形成。在其他實施例中，介電層108由以下各者形成：氮化物，諸如氮化矽；氧化物，諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、硼摻磷矽酸鹽玻璃(boron-doped phosphosilicate glass；BPSG)或類似者；或類似者。介電層108可藉由任何可接受的沈積製程形成，諸如旋轉塗佈、化學氣相沈積(chemical vapor deposition；CVD)、疊層、類似者或其組合。接著使介電層108圖案化以形成暴露釋放層104的部分的開口112。可藉由可接受的製程，諸如藉由當介電層108為感光性材料時將介電層108暴露於光或藉由使用例如非等向性蝕刻來蝕刻，以進行圖案化。開口112具有第一寬度W1。在一些實施例中，第一寬度W1在約20030微米至約32030微米的範圍內，其可足夠大以容納積體電路晶粒。
金屬化圖案110形成於介電層108上。作為形成金屬化圖案110的實例，晶種層形成於介電層108之上及開口112中。在一些實施例中，晶種層為金屬層，其可為單層或包含由不同材料形成的多個子層的組合層。在一些實施例中，晶種層為鈦層及鈦層之上的銅層。可使用(例如)物理氣相沈積(physical vapor deposition；PVD)或類似者形成晶種層。光阻接著形成於晶種層 上且在晶種層上圖案化。光阻可藉由旋轉塗佈或類似者來形成，且可暴露於光以圖案化。光阻的圖案對應於金屬化圖案110。圖案化形成貫穿光阻的開口以暴露晶種層。導電材料形成於光阻的開口中及晶種層的經暴露部分上。導電材料可藉由鍍覆形成，諸如電鍍或無電式鍍覆或類似者。導電材料可為金屬，比如銅、鈦、鎢、鋁、類似者或其組合。接著，移除光阻及晶種層上未形成導電材料的部分。可藉由可接受的灰化製程或剝離製程來移除光阻，諸如使用氧電漿或類似者。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程來移除晶種層的經暴露部分，諸如藉由濕式蝕刻或乾式蝕刻。晶種層的剩餘部分及導電材料的剩餘部分形成金屬化圖案110。
應瞭解，背側重佈線結構106可包含任何數目的介電層及金屬化圖案。可藉由重複用於形成介電層108及金屬化圖案110的製程來形成額外介電層及金屬化圖案。金屬化圖案可包含導電線及導通孔。可在形成金屬化圖案期間藉由在底層介電層的開口中形成金屬化圖案的晶種層及導電材料來形成導通孔。導通孔可因此內連及電性連接各種導電線。在背側重佈線結構106包含多個層的實施例中，開口112可延伸穿過每一各別介電層。
在一些實施例中，背側重佈線結構106包含覆蓋及保護金屬化圖案110的最頂部介電層或鈍化層。在所繪示實施例中，省略最頂部層，且隨後形成的密封體用來保護金屬化圖案110。
另外，導通孔116形成於介電層108上且延伸遠離介電層108。作為形成導通孔116的實例，晶種層形成於背側重佈線結構106之上，例如介電層108及金屬化圖案110上。導通孔116 的晶種層可不同於金屬化圖案110的晶種層，且可進一步形成於金屬化圖案110之上。在一些實施例中，晶種層為金屬層，其可為單層或包含由不同材料形成的多個子層的組合層。在特定實施例中，晶種層為鈦層及鈦層之上的銅層。晶種層可使用例如PVD或類似者來形成。光阻形成於晶種層上且在晶種層上圖案化。光阻可藉由旋轉塗佈或類似者來形成，且可暴露於光以圖案化。光阻的圖案對應於導通孔。圖案化形成貫穿光阻的開口以暴露晶種層。導電材料形成於光阻的開口中及晶種層的經暴露部分上。導電材料可藉由鍍覆形成，諸如電鍍或無電式鍍覆或類似者。導電材料可為金屬，比如銅、鈦、鎢、鋁、類似者或其組合。移除光阻及晶種層上未形成導電材料的部分。可藉由可接受的灰化製程或剝離製程來移除光阻，諸如使用氧電漿或類似者。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程來移除晶種層的經暴露部分，諸如藉由濕式蝕刻或乾式蝕刻。晶種層的剩餘部分及導電材料的剩餘部分形成導通孔116。在所繪示實施例中，導通孔116直接形成於介電層108上且藉由導電線連接至金屬化圖案110。在(下文所描述的)其他實施例中，根據金屬化圖案110的特徵對導通孔116進行鍍覆。
在圖3中，藉由黏著劑128將積體電路晶粒126黏著至釋放層104。積體電路晶粒126可安置於背側重佈線結構106的開口112中。積體電路晶粒126可為任何類型的晶粒，諸如感測器晶粒、邏輯晶粒(例如，中央處理單元、微控制器等)、記憶體晶粒(例如，動態隨機存取記憶體(dynamic random access memory；DRAM)晶粒、靜態隨機存取記憶體(static random access memory； SRAM)晶粒等)、功率管理晶粒(例如，功率管理積體電路(power management integrated circuit；PMIC)晶粒)、射頻(radio frequency；RF)晶粒、微機電系統(micro-electro-mechanical-system；MEMS)晶粒、訊號處理晶粒(例如，數位訊號處理(digital signal processing；DSP)晶粒)、前端晶粒(例如，類比前端(analog front-end；AFE)晶粒)、類似者或其組合。積體電路晶粒126具有第二寬度W2。當積體電路晶粒126安置於開口112中時，第二寬度W2小於或等於第一寬度W1(見圖2)。在一些實施例中，第二寬度W2在約20000微米至約32000微米的範圍內。在其他實施例中，積體電路晶粒126可安置於開口112之上，且在此類實施例中，第二寬度W2大於第一寬度W1。
在黏著至釋放層104之前，可根據可應用的製造製程處理積體電路晶粒126以在積體電路晶粒126中形成積體電路。舉例而言，積體電路晶粒126包含諸如摻雜矽或未摻雜矽的半導體基底130或絕緣層上半導體(semiconductor-on-insulator；SOI)基底的主動層。半導體基底可包含：其他半導體材料，諸如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)及/或磷砷化銦鎵(GaInAsP)；或其組合。亦可使用其他基底，諸如多層或梯度基底。諸如電晶體、二極體、電容器、電阻器等的元件可形成於半導體基底130的主動表面中及/或所述主動表面上，且可藉由內連線結構內連以形成積體電 路，所述內連線結構藉由例如半導體基底130上的一或多個介電層中的金屬化圖案來形成。
積體電路晶粒126更包含進行外部連接的襯墊134，諸如鋁襯墊、銅襯墊或類似者。襯墊134在積體電路晶粒126的主動表面上。一或多個鈍化膜136在積體電路晶粒126上且在襯墊134的部分上。開口延伸穿過鈍化膜136以暴露襯墊134。
在一些實施例中，積體電路晶粒126為感測器晶粒。感測器晶粒可為影像感測器、聲學感測器或類似者。感測器晶粒可包含一或多個轉訊器(transducer)且亦可包含在操作期間發射訊號以供量測的一或多個特徵。舉例而言，感測器晶粒可為藉由發射超音波聲波及量測反射波來操作的指紋感測器。積體電路晶粒126具有在主動表面處的I/O區126A及感測區126B。I/O區126A可(或可能未)包圍感測區126B。感測區126B具有小於第二寬度W2的第三寬度W3。在一些實施例中，第三寬度W3在約16000微米至約30000微米的範圍內。在一些實施例中，感測器晶粒經封裝於InFO封裝體中，且以允許暴露感測區126B的方式經封裝。在一些實施例中，積體電路晶粒126更包含在積體電路晶粒126的背表面處的感測區126C。在此類實施例中，感測晶粒以允許亦暴露感測區126C的方式經封裝。
黏著劑128在積體電路晶粒126的背表面上且將積體電路晶粒126黏著至釋放層104。黏著劑128可為任何合適的黏著劑、環氧樹脂、晶粒貼合膜(die attach film；DAF)或類似者。黏著劑128可塗覆於積體電路晶粒126的背側或可塗覆於載子基底102的表面之上。舉例來說，黏著劑128可在單體化以分離積 體電路晶粒126之前塗覆於積體電路晶粒126的背側。同樣地，黏著劑128可在貼合積體電路晶粒126之前塗覆於背側重佈線結構106的開口112中。
儘管將一個積體電路晶粒126示出為黏著於所示出封裝區中，但應瞭解，更多積體電路晶粒126可黏著於每一封裝區中。舉例而言，多個積體電路晶粒126可黏著於每一封裝區中。在此類實施例中，積體電路晶粒126的大小及類型可改變。在一些實施例中，積體電路晶粒126可為具有較大覆蓋面積的晶粒，諸如系統晶片(system-on-chip；SoC)元件。在積體電路晶粒126具有較大覆蓋面積的實施例中，封裝區中可供用於導通孔116的空間可能有限。當封裝區中可供用於導通孔116的空間有限時，使用背側重佈線結構106能夠實現改良的內連配置。在使用感測器晶粒的實施例中，邏輯晶粒、記憶體晶粒或其組合亦可與感測器晶粒一同包含。
在圖4中，密封體142形成於各種組件上。在形成之後，密封體142至少橫向地密封導通孔116及積體電路晶粒126。金屬化圖案110由此安置於密封體142與介電層108之間。密封體142可為模塑化合物、環氧樹脂或類似者。密封體142可藉由壓縮模製(compression molding)、轉移模製(transfer molding)或類似者來應用。密封體142接著固化。在所繪示實施例中，密封體142藉由轉移模製形成，以使得在模塑之後暴露導通孔116及積體電路晶粒126，且可省略平坦化步驟(例如CMP)。由於使用轉移模製來形成密封體142，故凹口142R可形成於密封體142中，且位於導通孔116及積體電路晶粒126的各別者之間。另外，鈍化膜 136的最頂部表面可在密封體142的最頂部表面上方。
當積體電路晶粒126黏著至釋放層104時，將所述積體電路晶粒按壓至釋放層104上以改良黏著劑128的黏著力。黏著劑128為展性(malleable)材料。因此，在黏著期間，黏著劑128中的一些可在積體電路晶粒126的邊緣周圍擠出，且可在所擠出黏著劑128周圍形成密封體142。圖5A至圖5D為圖4中的區100A的詳細視圖，繪示根據各種實施例的黏著劑128的態樣。
圖5A及圖5B繪示開口112的第一寬度W1(見圖2)大於積體電路晶粒126的第二寬度W2(見圖3)的實施例。在圖5A中，黏著劑128接觸密封體142及介電層108的側壁。黏著劑128具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分。黏著劑128的彎曲部分接觸密封體142。介電層108的最接近邊緣僅藉由黏著劑128來與積體電路晶粒126的側壁實體上分離。在圖5B中，黏著劑128接觸密封體142且與介電層108實體上分離。黏著劑128具有自積體電路晶粒126的側壁延伸至積體電路晶粒126之下的彎曲部分。黏著劑128的彎曲部分接觸密封體142。介電層108的最接近邊緣藉由黏著劑128及密封體142兩者來與積體電路晶粒126的側壁實體上分離。
圖5C繪示開口112的第一寬度W1(見圖2)等於積體電路晶粒126的第二寬度W2(見圖3)的實施例。在圖5C中，黏著劑128接觸密封體142、介電層108的側壁以及介電層108的頂部表面。黏著劑128具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分。黏著劑128的彎曲部分接觸密封體142。介電層108的最接近邊緣僅藉由黏著劑128來與積體電路晶粒126的 側壁實體上分離。
圖5D繪示開口112的第一寬度W1(見圖2)小於積體電路晶粒126的第二寬度W2(見圖3)的實施例。在圖5D中，黏著劑128接觸密封體142、介電層108的側壁以及介電層108的頂部表面。黏著劑128具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分。黏著劑128的彎曲部分接觸密封體142。介電層108的最接近邊緣僅藉由黏著劑128來與積體電路晶粒126的側壁實體上分離。
圖6至圖8示出前側重佈線結構144(見圖8)在導通孔116、密封體142以及積體電路晶粒126之上形成。前側重佈線結構144包含介電層146、金屬化圖案148以及介電層150。金屬化圖案亦可被稱為重佈線層或重佈線。前側重佈線結構144繪示為一個實例，且本文中論述用以形成前側重佈線結構144的一個實例製程。更多或更少介電層及金屬化圖案可形成於前側重佈線結構144中。若較多介電層及金屬化圖案待形成，則可重複下文所論述的步驟及製程。
前側重佈線結構144(見圖8)包含暴露積體電路晶粒126的感測區126B的開口152。開口152延伸穿過前側重佈線結構144的介電層146及介電層150。金屬化圖案148未形成於開口152中，以使得開口152無前側重佈線結構144的材料(例如，金屬化圖案148以及介電層146及介電層150的材料)。換言之，空氣間隙在感測區126B之上，空氣間隙橫向地安置於前側重佈線結構144的部分之間，空氣間隙無液體及固體材料。開口152暴露積體電路晶粒126的感測區126B，允許即使在積體電路晶粒126經封 裝及密封時亦使用所述感測區。在形成開口152之後，積體電路晶粒126的I/O區126A仍由前側重佈線結構144覆蓋。開口152具有可大於或等於第三寬度W3的第四寬度W4。在一些實施例中，第四寬度W4在約16006微米至約29734微米的範圍內。
在圖6中，介電層146沈積於密封體142、導通孔116、鈍化膜136以及襯墊134上。在一些實施例中，介電層146由諸如PBO、聚醯亞胺、BCB或類似者的感光性材料形成，所述感光性材料可使用微影罩幕圖案化。介電層146可藉由旋轉塗佈、疊層、CVD、類似者或其組合形成。當密封體142具有凹口142R時，介電層146的部分填充凹口142R。介電層146接著圖案化。圖案化形成分別暴露感測區126B、襯墊134以及導通孔116的開口152、開口154以及開口156。開口152的寬度大於開口154及開口156的寬度。可藉由可接受的製程，諸如藉由當介電層146為感光性材料時使介電層146暴露於光或藉由使用例如非等向性蝕刻來進行蝕刻，以進行圖案化。若介電層146為感光性材料，則介電層146可在暴露之後顯影。
在圖7中，金屬化圖案148形成。金屬化圖案148包含在介電層146的主表面上且沿所述主表面延伸的導電線。金屬化圖案148更包含延伸穿過介電層146的導通孔，以實體上及電性連接至導通孔116及積體電路晶粒126(例如，藉由襯墊134)。當密封體142具有凹口142R時，密封體142、導通孔116以及積體電路晶粒126的頂部表面可能未齊平(例如，在省略平坦化步驟的實施例中)。在此類實施例中，連接至積體電路晶粒126的金屬化圖案148的通孔與連接至導通孔116的金屬化圖案148的通 孔具有不同長度。
為形成金屬化圖案148，晶種層形成於介電層146之上及延伸穿過介電層146的開口152、開口154以及開口156中。在一些實施例中，晶種層為金屬層，其可為單層或包含由不同材料形成的多個子層的組合層。在一些實施例中，晶種層為鈦層及鈦層之上的銅層。晶種層可使用例如PVD或類似者來形成。光阻接著形成於晶種層上且在晶種層上圖案化。光阻可藉由旋轉塗佈或類似者來形成且可暴露於光以供圖案化。光阻的圖案對應於金屬化圖案148。圖案化形成貫穿光阻的開口以暴露晶種層。導電材料接著形成於光阻的開口中及晶種層的經暴露部分上。導電材料可藉由鍍覆形成，諸如電鍍或無電式鍍覆或類似者。導電材料可為金屬，比如銅、鈦、鎢、鋁、類似者或其組合。導電材料的組合及晶種層的底層部分形成金屬化圖案148。移除上方未形成導電材料的光阻及晶種層的部分。可藉由可接受的灰化製程或剝離製程來移除光阻，諸如使用氧電漿或類似者。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程(諸如藉由濕式蝕刻或乾式蝕刻)移除晶種層的經暴露部分。
在圖8中，介電層150沈積於金屬化圖案148及介電層146上。介電層150可以類似於介電層146的方式形成，且可由與介電層146相同的材料形成。開口152接著藉由使介電層146圖案化類似的方式使介電層150圖案化來延伸穿過介電層150。在開口152延伸之後，其具有自鈍化膜136的主表面延伸至介電層150的最頂部表面的第一深度D1。在一些實施例中，第一深度D1在約17微米至約25微米(諸如小於約25微米)的範圍內。
在所繪示實施例中，開口152在形成前側重佈線結構144期間形成。開口152亦可在形成前側重佈線結構144之後形成。舉例而言，開口152可在形成介電層146及介電層150兩者之後藉由非等向性蝕刻經由介電層146及介電層150形成。
在圖9中，進行載子基底去接合(de-bonding)以自黏著劑128及背側重佈線結構106(例如介電層108)剝離(或「去接合」)載子基底102。在一些實施例中，去接合包含將諸如雷射光或UV光的光投射於釋放層104上，以使釋放層104在光的熱量下分解且可移除載子基底102。接著翻轉結構且將其置放於載帶160上。
在圖10中，開口162經由介電層108形成以暴露金屬化圖案110及/或導通孔116的部分。舉例而言，可使用雷射鑽孔、蝕刻或類似者形成開口。另外，在開口製程期間，藉由移除黏著劑128的至少一部分來重新形成背側重佈線結構106中的開口112。舉例而言，可使用雷射鑽孔、蝕刻或類似者來移除黏著劑128。在一些實施例中，在同一製程(諸如同一雷射鑽孔製程)中形成開口162及重新形成開口112。可在雷射鑽孔製程之後進行清潔製程，以移除黏著劑128及介電層108的剩餘殘留物。在積體電路晶粒126包含背表面處的感測區126C的實施例中，開口112暴露感測區126C。諸如散熱器或聲學襯底層(backing layer)的其他特徵可經由開口112貼合至積體電路晶粒126。InFO封裝體允許此類特徵比引線接合封裝更易於與感測器晶粒整合。
在圖11中，導電連接件164形成於開口162中，且實體上及電性連接金屬化圖案110及/或導通孔116。導電連接件164 可包含導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者或其組合。在一些實施例中，藉由經由諸如蒸鍍、電鍍、列印、焊料轉移、植球或類似者的此類常用方法最初形成焊料層來形成導電連接件164。一旦焊料層已形成於結構上，則可進行回焊以便將材料塑形成所要凸塊形狀。在一些實施例中，導電連接件164包含焊劑且形成於焊劑浸漬製程中。在一些實施例中，導電連接件164包含諸如焊錫膏、銀膏或類似者的導電膏，且配製於列印製程中。
感測器封裝體101(見圖12)藉由沿封裝組件100的切割道區進行單體化製程來形成。可藉由沿鄰近封裝區之間的切割道鋸切、雷射鑽孔或類似者來進行單體化。單體化製程分離封裝組件100的鄰近封裝區。所得單體化感測器封裝體來自封裝組件100的封裝區中的一者。
在圖12中，感測器封裝體101使用導電連接件164安裝至封裝基底202。封裝基底202可由諸如矽、鍺、金剛石或類似者的半導體材料製成。替代性地，亦可使用化合物材料，諸如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、矽鍺碳化物、磷化砷化鎵、磷化鎵銦、此等的組合以及類似者。另外，封裝基底202可為SOI基底。一般而言，SOI基底包含半導體材料層，所述半導體材料諸如磊晶矽、鍺、矽鍺、SOI、SGOI，或其組合。在一個替代實施例中，封裝基底202基於諸如玻璃纖維強化樹脂芯的絕緣芯。一個實例芯材料為諸如FR4的玻璃纖維樹脂。芯材料的替代例包含雙順丁烯二醯亞胺三嗪(bismaleimide-triazine，BT)樹脂，或替代性地包含其他PCB材料或PCB膜。諸如ABF或其他疊層物 的堆積膜可用於封裝基底202。
封裝基底202可包含主動元件及被動元件(未繪示)。如所屬技術領域中具有通常知識者將認識到的，可使用諸如電晶體、電容器、電阻器、此等的組合以及類似者的廣泛多種元件來產生針對感測元件200的設計的結構及功能要求。元件可使用任何合適的方法來形成。
封裝基底202亦可包含金屬化層及通孔(未繪示)，以及金屬化層及通孔之上的接合襯墊204。金屬化層可形成於主動元件及被動元件之上，且設計以連接各種元件以形成功能電路。金屬化層可由介電質(例如，低介電常數(k)介電材料)及導電材料(例如，銅)的交替層形成，其中通孔內連導電材料層，且可經由任何合適的製程(諸如沈積、鑲嵌、雙鑲嵌或類似者)來形成。在一些實施例中，封裝基底202實質上不含主動元件及被動元件。
在一些實施例中，回焊導電連接件164以將感測器封裝體101貼合至接合襯墊204。導電連接件164將封裝基底202(包含封裝基底202中的金屬化層)電性及/或實體上連接至感測器封裝體101。在一些實施例中，可在將被動元件安裝於封裝基底202上之前將被動元件(例如，表面安裝元件(surface mount devices；SMD)，未示出)貼合至感測器封裝體101(例如，接合至接合襯墊204)。在此類實施例中，被動元件可與導電連接件164接合至感測器封裝體101的同一表面。
導電連接器164可在其回焊之前具有在其上形成的環氧基焊劑(epoxy flux)(未示出)，其中在感測器封裝體101附接到封裝基板202之後殘留有環氧基焊劑的至少一些環氧基部分。此 殘留環氧基部分可充當底膠以減小應力且保護由回焊導電連接件164而產生的接合點。在一些實施例中，底膠(未繪示)可形成於感測器封裝體101與封裝基底202之間，且包圍導電連接件164。底膠可在感測器封裝體101貼合之後藉由毛細流動過程形成，或可在感測器封裝體101貼合之前藉由合適的沈積方法形成。
在一些實施例中，黏著劑128的一些殘留物可在開口112重新形成之後殘留。根據各種實施例，圖13A至圖13D為圖12中的區100A的詳細視圖。圖13A至圖13D的實施例分別對應於圖5A至圖5D的實施例，且繪示所擠出黏著劑128的部分在移除製程之後在積體電路晶粒126的一部分的側壁周圍殘留的實施例。因此，開口112暴露黏著劑128，但可能未暴露積體電路晶粒126的側壁。
在圖13A中，黏著劑128的剩餘部分具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分。介電層108的最接近邊緣僅藉由黏著劑128來與積體電路晶粒126的側壁實體上分離。在圖13B中，黏著劑128的剩餘部分具有自積體電路晶粒126的側壁延伸至積體電路晶粒126之下的彎曲部分。介電層108的最接近邊緣藉由黏著劑128及密封體142兩者來與積體電路晶粒126的側壁實體上分離。在圖13C中，黏著劑128的剩餘部分具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分，其中無剩餘黏著劑128接觸介電層108的側面。在圖13D中，黏著劑128的剩餘部分具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分，且亦具有積體電路晶粒126與介電層108之間的部分，其中無剩餘黏著劑128接觸介電層108的側面。
在一些實施例中，在開口112重新形成之後無黏著劑128的殘留物殘留。根據各種實施例，圖14A至圖14D為圖12中的區100A的詳細視圖。圖14A至圖14D的實施例分別對應於圖5A至圖5D的實施例，且繪示在移除製程之後所擠出黏著劑128無任何部分在積體電路晶粒126周圍殘留的實施例。因此，開口112部分地延伸至密封體142中且暴露積體電路晶粒126的一部分的側壁。
在圖14A中，開口112具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分。在圖14B中，開口112具有密封體142中的彎曲部分。在圖14C中，開口112具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分，其中介電層108的邊緣與積體電路晶粒126的邊緣共面。在圖14D中，開口112具有自積體電路晶粒126的側壁延伸至介電層108的彎曲部分，其中介電層108的邊緣在積體電路晶粒126的邊緣以下。
圖15至圖16示出根據一些其他實施例的在用於形成封裝組件100的製程期間的中間步驟的橫截面視圖。在此實施例中，積體電路晶粒126更包含在鈍化膜136及襯墊134之上的犧牲膜166。犧牲膜166由諸如聚苯并噁唑(PBO)、聚醯亞胺、苯環丁烷(BCB)或類似者的感光性聚合物形成。
在圖15中，密封體142形成。密封體142藉由壓縮模製形成，以使得在模塑之後內埋導通孔116及積體電路晶粒126。
在圖16中，對密封體142進行平坦化製程以暴露導通孔116及犧牲膜166。平坦化製程亦可磨削(grind)犧牲膜166。在平坦化製程之後，導通孔116、密封體142以及犧牲膜166的頂部 表面共面。平坦化製程可為例如化學機械研磨(chemical-mechanical polish；CMP)、磨削製程或類似者。接著移除犧牲膜166，暴露積體電路晶粒126的感測區126B。當犧牲膜166為感光性聚合物時，其可藉由曝光顯影來移除。
圖17示出感測元件200。由於犧牲膜166的移除，故鈍化膜136的最頂部表面在密封體142的最頂部表面下方。開口152具有自鈍化膜136的主表面延伸至介電層150的最頂部表面的第二深度D2。第二深度D2大於第一深度D1。在一些實施例中，第二深度D2在約22.5微米至約32.5微米的範圍內。
圖18至圖19示出根據一些其他實施例的在用於形成封裝組件100的製程期間的中間步驟的橫截面視圖。在此實施例中，積體電路晶粒126更包含晶粒連接件138，諸如(例如，由諸如銅的金屬形成的)導電柱，所述晶粒連接件138延伸穿過鈍化膜136中的開口，以實體上及電性連接至襯墊134中的相應一者。晶粒連接件138可藉由例如鍍覆或類似者來形成。晶粒連接件138由此電性連接至積體電路晶粒126的積體電路。介電材料140在積體電路晶粒126的主動表面之上，諸如在鈍化膜136及晶粒連接件138上。介電材料140橫向地密封晶粒連接件138，且介電材料140與積體電路晶粒126橫向地共端(coterminous)。介電材料140可為諸如氮化矽或類似者的氮化物，且可例如藉由CVD或類似者來形成。介電材料140包含暴露積體電路晶粒126的感測區126B的開口168，所述開口可藉由可接受的微影及蝕刻技術來形成。犧牲膜166最初形成於介電材料140之上及開口168中。
在圖18中，密封體142形成。密封體142藉由壓縮模製 形成，以使得在模製之後內埋導通孔116及積體電路晶粒126。
在圖19中，對密封體142進行平坦化製程以暴露導通孔116及晶粒連接件138。平坦化製程亦可磨削犧牲膜166。在平坦化製程之後，導通孔116、晶粒連接件138、密封體以及介電材料140的最頂部表面共面。平坦化製程可為例如CMP、磨削製程或類似者。接著移除犧牲膜166，暴露積體電路晶粒126的感測區126B。當犧牲膜166為感光性聚合物時，其可藉由暴露及顯影來移除。
圖20示出感測元件200。開口168具有可小於開口152的第四寬度W4的第五寬度W5。在一些實施例中，第五寬度W5在約15806微米至約29534微米的範圍內。開口152及開口168具有自鈍化膜136的主表面延伸至介電層150的最頂部表面的相加的第三深度D3。第三深度D3大於第二深度D2。在一些實施例中，第三深度D3在約22.5微米至約32.5微米的範圍內。
圖21、圖22以及圖23示出根據一些其他實施例的感測元件200。圖21、圖22以及圖23分別為繪示於圖12、圖17以及圖20中的實施例的變化。在此等實施例中，開口112未經由背側重佈線結構106形成。在積體電路晶粒126不在其背表面處具有感測區126C的實施例中，可能未形成開口112。這類實施例可具有更低的製造成本。
圖24A至圖24C示出根據其他實施例的封裝組件100。圖24A至圖24C繪示圖21的實施例的變化(例如，其中密封體142藉由轉移模製形成且未經由背側重佈線結構106形成開口112)，然而應瞭解，繪示於圖24A至圖24C中的變化可與本文所 描述的其他實施例中的任一者組合。圖24A繪示封裝組件100的變化，其中省略金屬化圖案110，且僅形成介電層108。圖24B及圖24C繪示其中根據金屬化圖案110的特徵來鍍覆導通孔116的變化。舉例而言，金屬化圖案110可包含襯墊114，根據所述襯墊來鍍覆導通孔116(例如與襯墊114使用同一晶種層)。在圖24B中，襯墊114的寬度大於導通孔116的寬度。舉例而言，在此類實施例中，襯墊114可具有在約160微米至約320微米的範圍內的寬度，且導通孔116可具有在約150微米至約280微米的範圍內的寬度。在圖24C中，襯墊114的寬度小於導通孔116的寬度。舉例而言，在此類實施例中，襯墊114可具有在約140微米至約270微米的範圍內的寬度，且導通孔116可具有在約150微米至約280微米的範圍內的寬度。
實施例可達成優點。將感測器晶粒(例如，積體電路晶粒126)封裝於InFO封裝體(例如，感測器封裝體101)中可允許減小最終感測器封裝體的外觀尺寸。舉例而言，一些InFO感測器封裝體可比引線接合感測器封裝體小最多500微米。另外，可避免I/O區126A之上的引線迴路(wire loops)，減小感測區126B與目標之間的距離，藉此提高感測器晶粒的敏感度。相比於其他(例如，引線接合)封裝方案，亦可改良感測器封裝體的機械可靠性。InFO封裝體的製造良率亦可大於引線接合封裝體的製造良率。由於InFO封裝體比其他封裝方案所暴露的感測器晶粒的表面積更小，故感測器晶粒的感測區可更易於保持清潔，改良感測精度。最後，與整合於引線接合封裝體上相比，支撐層或散熱器可更易於整合於InFO封裝體上。
在實施例中，一種半導體元件包含：感測器晶粒，具有第一表面及與第一表面相對的第二表面，感測器晶粒具有在第一表面處的輸入/輸出區及第一感測區；密封體，至少橫向地密封感測器晶粒；導通孔，延伸穿過密封體；以及前側重佈線結構，位於感測器晶粒的第一表面上，前側重佈線結構連接至導通孔及感測器晶粒，前側重佈線結構覆蓋感測器晶粒的輸入/輸出區，前側重佈線結構具有暴露感測器晶粒的第一感測區的第一開口。
在一些實施例中，所述半導體元件更包含：背側重佈線結構，位於感測器晶粒的第二表面上，背側重佈線結構連接至導通孔。在一些實施例中，背側重佈線結構包含：介電層；以及金屬化圖案，安置於介電層與密封體之間，金屬化圖案電性連接至導通孔。在一些實施例中，感測器晶粒具有在第二表面處的第二感測區，且背側重佈線結構具有暴露感測器晶粒的第二感測區的第二開口。在一些實施例中，第二開口部分地延伸至密封體中且暴露感測器晶粒的一部分的側壁。在一些實施例中，所述元件更包含：黏著劑，包圍感測器晶粒的一部分，第二開口暴露黏著劑。在一些實施例中，感測器晶粒包含：半導體基底；襯墊，位於半導體基底上，襯墊連接至前側重佈線結構；以及鈍化膜，位於襯墊及半導體基底上，鈍化膜的最頂部表面在密封體的最頂部表面上方。在一些實施例中，感測器晶粒包含：半導體基底；襯墊，位於半導體基底上，襯墊連接至前側重佈線結構；以及鈍化膜，位於襯墊及半導體基底上，鈍化膜的最頂部表面在密封體的最頂部表面下方。在一些實施例中，感測器晶粒包含：半導體基底；襯墊，位於半導體基底上，襯墊連接至前側重佈線結構；鈍化膜， 位於襯墊及半導體基底上；以及介電層，位於鈍化膜之上，介電層具有暴露感測器晶粒的第一感測區的第二開口，第二開口的寬度小於第一開口的寬度。在一些實施例中，感測器晶粒的第一感測區與前側重佈線結構的第一開口具有相同寬度。
在實施例中，一種形成半導體元件的方法，包含：將感測器晶粒放置在導通孔附近，感測器晶粒具有輸入/輸出區及第一感測區；使用密封體密封感測器晶粒及導通孔；在密封體、感測器晶粒以及導通孔上形成第一介電層；圖案化第一介電層的第一開口、第二開口以及第三開口，第一開口暴露所述導通孔，第二開口暴露感測器晶粒的輸入/輸出區，第三開口暴露感測器晶粒的第一感測區；形成第一金屬化圖案，所述第一金屬化圖案延伸穿過第一介電層的第一開口及第二開口，第一介電層的第三開口不具有第一金屬化圖案；在第一金屬化圖案及第一介電層上形成第二介電層；以及使第三開口延伸穿過第二介電層，以暴露感測器晶粒的第一感測區。
在一些實施例中，感測器晶粒包含半導體基底及半導體基底上的襯墊，其中密封感測器晶粒包含：藉由轉移模製形成密封體，以使得密封體中的凹口安置於半導體基底與導通孔之間。在方法的一些實施例中，感測器晶粒包含半導體基底及半導體基底上的襯墊，其中密封感測器晶粒包含：藉由壓縮模製形成密封體；以及使密封體平坦化，以使得密封體及導通孔的頂部表面在半導體基底的頂部表面上方延伸。在一些實施例中，感測器晶粒更包含在半導體基底之上的犧牲膜，且方法更包含：移除犧牲膜，以形成暴露感測器晶粒的第一感測區的第四開口。在一些實施例 中，所述方法更包含：在第三介電層上鍍覆導通孔；以及在第三介電層上形成第二金屬化圖案。在一些實施例中，放置感測器晶粒包含：使用黏著劑將感測器晶粒黏著至第三介電層。在一些實施例中，所述方法更包含：在第三介電層中形成第四開口。在方法的一些實施例中，放置感測器晶粒包含使用黏著劑將感測器晶粒黏著於第四開口中，且方法更包含：在密封感測器晶粒之後，移除黏著劑的至少一部分，以暴露在感測器晶粒的背表面處的第二感測區。
在實施例中，一種形成半導體元件的方法，包含：形成背側重佈線結構，背側重佈線結構具有第一開口；使用黏著劑將感測器晶粒黏著於背側重佈線結構的第一開口中，感測器晶粒具有第一表面及與第一表面相對的第二表面；使用密封體密封感測器晶粒；在密封體及感測器晶粒之上形成前側重佈線結構，前側重佈線結構具有暴露感測器晶粒的第二表面的第二開口；以及在形成前側重佈線結構之後，移除黏著劑，以暴露感測器晶粒的第一表面。
在一些實施例中，所述方法更包含：使用導電連接件將背側重佈線結構貼合至封裝基底，導電連接件延伸穿過背側重佈線結構的介電層，以接觸背側重佈線結構的金屬化圖案。
前文概述若干實施例的特徵，以使所屬技術領域中具有通常知識者可更好地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬技術領域中具有通常知識者亦應認 識到，此類等效構造並不脫離本揭露內容的精神及範圍，且所屬技術領域中具有通常知識者可在不脫離本揭露內容的精神及範圍的情況下在本文中作出各種改變、替代以及更改。
100A:區
101:感測器封裝體
106:背側重佈線結構
108、146、150:介電層
110、148:金屬化圖案
112、152:開口
116:導通孔
126:積體電路晶粒
126A:輸入/輸出區
126B、126C:感測區
142:密封體
144:前側重佈線結構
164:導電連接件
200:感測元件
202:封裝基底
204:接合襯墊

Claims (12)

  1. 一種半導體元件，包括：感測器晶粒，具有第一表面及與所述第一表面相對的第二表面，所述感測器晶粒具有在所述第一表面處的輸入/輸出區及第一感測區；密封體，至少橫向地密封所述感測器晶粒；導通孔，延伸穿過所述密封體；以及前側重佈線結構，位於所述感測器晶粒的所述第一表面上，所述前側重佈線結構連接至所述導通孔及所述感測器晶粒，所述前側重佈線結構覆蓋所述感測器晶粒的所述輸入/輸出區，所述前側重佈線結構具有暴露所述感測器晶粒的所述第一感測區的第一開口。
  2. 如申請專利範圍第1項所述的半導體元件，更包括：背側重佈線結構，位於所述感測器晶粒的所述第二表面上，所述背側重佈線結構連接至所述導通孔。
  3. 如申請專利範圍第2項所述的半導體元件，其中所述感測器晶粒具有在所述第二表面處的第二感測區，且所述背側重佈線結構具有暴露所述感測器晶粒的所述第二感測區的第二開口。
  4. 如申請專利範圍第3項所述的半導體元件，其中所述第二開口部分地延伸至所述密封體中且暴露所述感測器晶粒的一部分的側壁。
  5. 如申請專利範圍第3項所述的半導體元件，更包括：黏著劑，包圍所述感測器晶粒的一部分，所述第二開口暴露所述黏著劑。
  6. 如申請專利範圍第1項所述的半導體元件，其中所述感測器晶粒包括：半導體基底；襯墊，位於所述半導體基底上，所述襯墊連接至所述前側重佈線結構；以及鈍化膜，位於所述襯墊及所述半導體基底上，所述鈍化膜的最頂部表面在所述密封體的最頂部表面上方或下方。
  7. 如申請專利範圍第1項所述的半導體元件，其中所述感測器晶粒包括：半導體基底；襯墊，位於所述半導體基底上，所述襯墊連接至所述前側重佈線結構；鈍化膜，位於所述襯墊及所述半導體基底上；以及介電層，位於所述鈍化膜之上，所述介電層具有暴露所述感測器晶粒的所述第一感測區的第二開口，所述第二開口的寬度小於所述第一開口的寬度。
  8. 一種形成半導體元件的方法，包括：將感測器晶粒放置在導通孔附近，所述感測器晶粒具有輸入/輸出區及第一感測區；使用密封體密封所述感測器晶粒及所述導通孔；在所述密封體、所述感測器晶粒以及所述導通孔上形成第一介電層；圖案化所述第一介電層的第一開口、第二開口以及第三開口，所述第一開口暴露所述導通孔，所述第二開口暴露所述感測器晶 粒的所述輸入/輸出區，所述第三開口暴露所述感測器晶粒的所述第一感測區；形成第一金屬化圖案，所述第一金屬化圖案延伸穿過所述第一介電層的所述第一開口及所述第二開口，所述第一介電層的所述第三開口不具有所述第一金屬化圖案；在所述第一金屬化圖案及所述第一介電層上形成第二介電層；以及使所述第三開口延伸穿過所述第二介電層，以暴露所述感測器晶粒的所述第一感測區。
  9. 如申請專利範圍第8項所述的方法，其中所述感測器晶粒包括半導體基底及所述半導體基底上的襯墊，其中使用所述密封體密封所述感測器晶粒包括：藉由轉移模製形成所述密封體，以使得所述密封體中的凹口安置於所述半導體基底與所述導通孔之間。
  10. 如申請專利範圍第8項所述的方法，其中所述感測器晶粒包括半導體基底及所述半導體基底上的襯墊，其中使用所述密封體密封所述感測器晶粒包括：藉由壓縮模製形成所述密封體；以及使所述密封體平坦化，以使得所述密封體及所述導通孔的頂部表面在所述半導體基底的頂部表面上方延伸。
  11. 如申請專利範圍第10項所述的方法，其中所述感測器晶粒更包括所述半導體基底之上的犧牲膜，且所述方法更包括：移除所述犧牲膜，以形成暴露所述感測器晶粒的所述第一感測區的第四開口。
  12. 一種形成半導體元件的方法，包括：形成背側重佈線結構，所述背側重佈線結構具有第一開口；使用黏著劑將感測器晶粒黏著於所述背側重佈線結構的所述第一開口中，所述感測器晶粒具有第一表面及與所述第一表面相對的第二表面；使用密封體密封所述感測器晶粒；在所述密封體及所述感測器晶粒之上形成前側重佈線結構，所述前側重佈線結構具有暴露所述感測器晶粒的所述第二表面的第二開口；以及在形成所述前側重佈線結構之後，移除所述黏著劑，以暴露所述感測器晶粒的所述第一表面。
TW108127160A 2018-09-27 2019-07-31 半導體元件及其形成方法 TWI718606B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737282P 2018-09-27 2018-09-27
US62/737,282 2018-09-27
US16/266,276 2019-02-04
US16/266,276 US10832985B2 (en) 2018-09-27 2019-02-04 Sensor package and method

Publications (2)

Publication Number Publication Date
TW202013660A TW202013660A (zh) 2020-04-01
TWI718606B true TWI718606B (zh) 2021-02-11

Family

ID=69946098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127160A TWI718606B (zh) 2018-09-27 2019-07-31 半導體元件及其形成方法

Country Status (4)

Country Link
US (2) US10832985B2 (zh)
KR (1) KR102296825B1 (zh)
CN (1) CN110957229B (zh)
TW (1) TWI718606B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package
US11289396B2 (en) * 2019-09-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing component encapsulated by an encapsulation layer with a roughness surface having a hollow region
US11621173B2 (en) 2019-11-19 2023-04-04 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
US11942417B2 (en) * 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
US11527518B2 (en) * 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
US11587899B2 (en) * 2020-07-29 2023-02-21 Texas Instruments Incorporated Multi-layer semiconductor package with stacked passive components
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
US20230067313A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11908764B2 (en) * 2021-08-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a circuit substrate having a cavity and a floor plate embedded in a dielectric material and a semiconductor die disposed in the cavity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579204A (zh) * 2012-07-18 2014-02-12 台湾积体电路制造股份有限公司 包括电容器的封装结构及其形成方法
US20150243636A1 (en) * 2013-01-30 2015-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices and Packaging Methods
TW201608651A (zh) * 2014-08-22 2016-03-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法
US20160181124A1 (en) * 2013-02-08 2016-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Packages and Methods for Forming the Same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
US9018725B2 (en) * 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI538174B (zh) * 2013-09-25 2016-06-11 晶相光電股份有限公司 半導體裝置的製造方法
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
CN105845639B (zh) * 2015-01-16 2019-03-19 恒劲科技股份有限公司 电子封装结构及导电结构
US9847269B2 (en) * 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
US9929112B2 (en) * 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9875388B2 (en) 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US9691708B1 (en) 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
KR20180004062A (ko) 2017-12-27 2018-01-10 주식회사 네패스 센서 패키지 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579204A (zh) * 2012-07-18 2014-02-12 台湾积体电路制造股份有限公司 包括电容器的封装结构及其形成方法
US20150243636A1 (en) * 2013-01-30 2015-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices and Packaging Methods
US20160181124A1 (en) * 2013-02-08 2016-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Packages and Methods for Forming the Same
TW201608651A (zh) * 2014-08-22 2016-03-01 台灣積體電路製造股份有限公司 半導體封裝及其形成方法

Also Published As

Publication number Publication date
KR102296825B1 (ko) 2021-09-02
US20210057302A1 (en) 2021-02-25
TW202013660A (zh) 2020-04-01
US20200105638A1 (en) 2020-04-02
CN110957229A (zh) 2020-04-03
US11742254B2 (en) 2023-08-29
KR20200036697A (ko) 2020-04-07
US10832985B2 (en) 2020-11-10
CN110957229B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
TWI718606B (zh) 半導體元件及其形成方法
TWI719189B (zh) 半導體封裝體、半導體元件及其形成方法
CN109216315B (zh) 半导体封装及其制造方法
TWI649845B (zh) 半導體封裝結構及其製造方法
TW201923984A (zh) 半導體封裝及其形成方法
TWI697085B (zh) 半導體元件及其形成方法
TW201824486A (zh) 封裝結構
TW201924014A (zh) 半導體封裝及其形成方法
TW202046457A (zh) 封裝體及其形成方法
TWI790503B (zh) 積體電路封裝及其形成方法
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
US20230352357A1 (en) Sensor packages
TW202008481A (zh) 形成半導體封裝體的方法
TW202143406A (zh) 半導體封裝體及其製造方法
US20220384333A1 (en) Sensor Package and Method
TWI803310B (zh) 積體電路元件和其形成方法
TW202141709A (zh) 半導體封裝體及其製造方法
US11848233B2 (en) Semiconductor package and manufacturing method thereof
KR102557597B1 (ko) 반도체 패키징 및 그 형성 방법
KR20230123405A (ko) 반도체 디바이스 및 방법
US12002768B2 (en) Semiconductor package and manufacturing method thereof