KR100278657B1 - 반도체장치의금속배선구조및그제조방법 - Google Patents

반도체장치의금속배선구조및그제조방법 Download PDF

Info

Publication number
KR100278657B1
KR100278657B1 KR1019980023920A KR19980023920A KR100278657B1 KR 100278657 B1 KR100278657 B1 KR 100278657B1 KR 1019980023920 A KR1019980023920 A KR 1019980023920A KR 19980023920 A KR19980023920 A KR 19980023920A KR 100278657 B1 KR100278657 B1 KR 100278657B1
Authority
KR
South Korea
Prior art keywords
film
metal
pattern
insulating
metal film
Prior art date
Application number
KR1019980023920A
Other languages
English (en)
Other versions
KR20000002928A (ko
Inventor
권동철
위영진
신홍재
김성진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980023920A priority Critical patent/KR100278657B1/ko
Priority to US09/339,375 priority patent/US6333260B1/en
Publication of KR20000002928A publication Critical patent/KR20000002928A/ko
Application granted granted Critical
Publication of KR100278657B1 publication Critical patent/KR100278657B1/ko
Priority to US09/785,442 priority patent/US6483162B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 금속 배선 구조 및 그 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 형성된 금속막 패턴과, 금속막 패턴을 절연시키는 절연막 및 계면 보호막 등으로 구비된다. 절연막은 실리콘 산화 불화물(SiOF) 등과 같은 불소 원소를 함유하는 절연물 등으로 형성된다. 계면 보호막은 절연막 및 상기 금속막 패턴의 계면에서 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 형성되어 절연막으로부터 금속막 패턴을 보호한다.

Description

반도체 장치의 금속 배선 구조 및 그 제조 방법{Metal line structure for semiconductor device & manufacturing method thereof}
본 발명은 반도체 장치에 관한 것으로, 특히 금속 배선 구조 및 그 제조 방법에 관한 것이다.
반도체 장치, 특히, 로직 장치(logic device)가 고집적화 또는 고속화됨에 따라 디자인 룰(design rule)이 1/4 마이크론(quarter micron) 이하로 감소하고 있다. 이에 따라 금속 배선의 폭 또는 금속 배선간의 간격이 감소하고 있다. 금속 배선의 폭이 감소함에 따라 금속 배선의 저항이 상대적으로 증가하고 있으며, 금속 배선간의 간격이 감소함에 금속 배선간의 기생 커패시턴스(capacitance)가 증가하고 있다. 이러한 저항의 증가 또는 기생 커패시턴스의 증가는 반도체 장치, 특히 로직 장치의 속도를 크게 감소시킬 수 있다.
상기한 금속 배선간의 커패시턴스의 증가를 억제하기 위해서는 층간 절연 물질(interlayered dielectric material) 또는 금속간 절연 물질(intermetallic dielectric material) 등으로 낮은 유전 상수 k를 가지는 절연 물질을 사용하는 것이 요구된다. 낮은 k 절연 물질은 크게 유기 물질(organic material)과 비유기 물질(non-organic material)로 대별되며, 비유기 물질을 이용하는 방법이 주로 연구되고 있다. 비유기 물질의 예로는 고밀도 플라즈마 방법(high density plasma process) 등으로 형성되는 실리콘 산화 불화막(SiOF) 등이 있다.
도 1 및 도 2는 종래의 금속 배선 구조의 문제점을 설명하기 위해서 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(10) 상에 형성된 금속막 패턴(31)을 덮는 절연막(40)으로 상기한 SiOF막 등을 이용할 때, 금속막 패턴(31)이 상기 절연막(40)에 함유된 유해 물질 또는 반응성 물질, 예컨대, 불소 원소 등에 의해서 침해(attack) 되어 손상막(37)이 발생할 수 있다. 이러한 손상막(37)은 상기 불소 원소 등과 같은 유해 물질 또는 반응성 물질이 상기 금속막 패턴(31)에 확산되어 상기 금속막 패턴(31)을 이루는 금속 원소 등과 반응하여 형성된다. 따라서, 상기 손상막(37)은 금속 불화물 등과 같은 저항이 높은 물질로 이루어지게 된다. 이에 따라, 상기 손상막(37)의 발생은 금속막 패턴(31)의 저항 증가 등과 같은 불량을 발생시키는 요인이 될 수 있다. 이에 따라, 금속 배선의 신뢰성이 열화될 수 있다.
한편, 상기한 바와 같은 금속막 패턴(31)에의 침해 발생은 비아 콘택 플러그(via contact plug) 등을 형성하는 공정을 포함하는 금속 배선 공정에서도 발생할 수 있다. 도 2를 참조하면, 하부의 금속 배선인 제1금속막 패턴(31)에 연결되는 상부의 금속 배선인 제2금속막(55)을 형성할 때, 상기 제2금속막(55)을 형성할 때 이용되는 소오스 가스(source gas) 또는 상기 소오스 가스 등에 기인하는 반응성 물질 등에 의해서 상기 제1금속막 패턴(31)이 침해되어 손상막(39)이 발생할 수 있다.
예컨대, 제2금속막(55)을 텅스텐막 등으로 형성할 때, 상기 텅스텐막은 육불화 텅스텐(WF6) 등과 같은 소오스 가스 등을 포함하는 반응 가스 등으로부터 형성된다. 이때, 상기 제1금속막 패턴(31)을 노출하는 콘택홀(contact hole)은 제1절연막(40) 및 제2절연막(45) 등의 절연막을 선택적으로 식각하여 형성된다. 이때, 반도체 장치가 고집적화됨에 따라 상기 콘택홀을 형성하는 공정에서 하부의 제1금속막 패턴(31)에의 정밀한 정렬(alignment)을 구현하기 어렵다. 특히, 로직 장치에서의 비아 콘택홀을 형성할 때 가장 자리 여유가 거의 없어 정렬 불량(misalignment)이 발생할 수 있다. 이에 따라, 하부의 제1금속막 패턴(31)의 상부 표면만이 노출되지 않고 상기 제1금속막 패턴(31)의 측벽 표면도 함께 노출되게 된다.
상기 정렬 불량에 의해서 제1금속막 패턴(31)의 상부와 상기 콘택홀의 바닥은 단차에 기인하는 홈(recess:A)을 형성한다. 이때, 상기 홈의 종횡비(aspect ratio)는 매우 높아 접착막(glue layer;51)의 단차 도포성(step coverage)이 취약하게 된다. 이와 같은 단차 도포성의 취약에 의해서 상기 제1금속막 패턴(31)의 측벽 표면이 노출되는 단차 불량이 발생될 수 있다.
이와 같이 노출되는 제1금속막 패턴(31)의 측벽 표면에, 상기 제2금속막(55)을 형성할 때 도입되는 육불화 텅스텐 가스 등과 같은 소오스 가스 또는 상기 소오스 가스 등에서 기인하는 불소 원소 등과 같은 반응성 물질이 접촉하게 된다. 반응성 물질, 예컨대, 불소 원소는 상기 제1금속막 패턴(31) 내로 확산하며 상기 제1금속막 패턴(31)의 금속 원소와 반응하여 금속 불화물 등과 같은 저항이 높은 물질을 형성하게 된다. 이에 따라, 상기 제1금속막 패턴(31)의 저항이 증가되거나 상기 제2금속막(55) 및 제1금속막 패턴의 접촉 저항이 증가하는 저항 불량이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 절연막에 함유된 불소 원소 등과 같은 물질의 이동에 기인하는 유해 물질 또는 반응성 물질의 침해로부터 금속 배선으로 이용되는 금속막 패턴을 보호할 수 있으며, 금속막 패턴에 접촉되는 다른 금속막을 형성할 때 사용되는 소오스 가스 등에 함유된 불소 원소 등과 같은 반응성 물질의 침해로부터 하부의 금속막 패턴을 보호할 수 있어 금속막 패턴의 저항 또는 금속막 패턴과 상부의 다른 금속막과의 접촉 저항의 증가를 방지할 수 있어 높은 신뢰도를 구현할 수 있는 반도체 장치의 금속 배선 구조를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 절연막에 함유된 불소 원소 등과 같은 물질의 이동에 기인하는 유해 물질 또는 반응성 물질의 침해로부터 금속 배선으로 이용되는 금속막 패턴을 보호할 수 있으며, 금속막 패턴에 접촉되는 다른 금속막을 형성할 때 사용되는 소오스 가스 등에 함유된 불소 원소 등과 같은 반응성 물질의 침해로부터 하부의 금속막 패턴을 보호할 수 있어 금속막 패턴의 저항 또는 금속막 패턴과 상부의 다른 금속막과의 접촉 저항의 증가를 방지할 수 있어 높은 신뢰도를 구현할 수 있는 반도체 장치의 금속 배선 구조 제조 방법을 제공하는 데 있다.
도 1 및 도 2는 종래의 금속 배선 구조의 문제점을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3 내지 도 5는 본 발명의 제1실시예에 따르는 금속 배선 구조 및 그 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 6 내지 도 9는 본 발명의 제2실시예에 따르는 금속 배선 구조 및 그 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상의 제1절연막 상에 형성된 금속막 패턴과, 상기 금속막 패턴을 절연시키는 제2절연막 및 계면 보호막 등으로 구비된다. 상기 제2절연막은 실리콘 산화 불화물(SiOF)막 등으로 형성된다.
상기 계면 보호막은 상기 제2절연막 및 상기 금속막 패턴의 계면에서 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 상기 금속막 패턴을 감싸며 형성된다. 상기 계면 보호막은 상기 제2절연막 및 상기 금속막 패턴의 계면에서 상기 제2절연막으로부터 상기 금속막 패턴으로의 상기 반응성 물질, 예컨대, 불소 원소 등의 확산 반응을 방지하여 상기 금속막 패턴을 보호한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 관점은, 반도체 기판 상의 제1절연막 상에 형성된 제1금속막 패턴과, 상기 제1금속막 패턴을 절연시키며 상기 제1금속막 패턴을 노출시키는 콘택홀을 가지는 제2절연막과, 스페이서 보호막, 및 상기 콘택홀을 매몰하여 상기 제1금속막 패턴의 상부 표면에 연결되는 제2금속막 및 접촉막 등으로 구비된다.
상기 제2절연막은 실리콘 산화 불화물(SiOF)막 등으로 형성된다. 상기 접촉막은 상기 노출되는 제1금속막 패턴 상에 형성된다. 또한, 상기 접촉막은 티타늄막 및 티타늄 질화막이 적층된 이중막 등으로 형성된다.
상기 제1금속막 패턴은 상부막으로 상기 제2절연막 및 상기 제1금속막 패턴의 계면에서 상기 제2절연막으로부터 상기 제1금속막 패턴으로의 상기 반응성 물질, 예컨대, 불소 원소 등의 확산 반응을 방지하여 상기 제1금속막 패턴을 보호하는 계면 보호막을 더 구비하고 있다. 상기 계면 보호막은 상기 제2절연막 및 상기 제1금속막 패턴의 계면에서 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 형성된다.
상기 스페이서 보호막은 상기 콘택홀 내에 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 상기 콘택홀의 측벽 또는 상기 노출되는 제1금속막 패턴의 측벽을 덮어 보호한다. 한편, 상기 제2금속막은 텅스텐막 등으로 이루어진다. 이에 따라, 상기 스페이서 보호막은 상기 텅스텐막을 형성할 때 이용되는 육불화 텅스텐 가스 등에 함유된 반응성 물질, 예컨대, 불소 원소 등으로부터 상기 제1금속막 패턴을 보호한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판의 제1절연막 상에 금속막 패턴을 형성한다. 상기 금속막 패턴을 절연시키는 제2절연막을 형성한다. 상기 제2절연막은 상기 제2절연막은 불소 원소 등과 같은 반응성 물질을 함유하는 절연막, 예를 들어, 실리콘 산화 불화물(SiOF)막 등으로 형성된다. 상기 실리콘 산화 불화물은 고밀도 플라즈마 화학 기상 증착법(high density plasma chemical vapour deposition) 등으로 형성된다.
상기 제2절연막 및 상기 금속막 패턴의 계면에 상기 제2절연막으로부터 상기 금속막 패턴으로의 상기 반응성 물질, 예컨대, 불소 원소 등의 확산 반응을 방지하여 상기 금속막 패턴을 보호하는 계면 보호막을 형성한다. 상기 계면 보호막은 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 상기 금속막 패턴을 감싸도록 형성된다. 바람직하게는 알루미늄 산화막으로 상기 계면 보호막을 형성한다.
상기 알루미늄 산화막은 요구되는 소정의 두께 보다 얇은 두께로 물질막을 형성하는 단계를 반복하여 소정의 두께의 물질막을 구현하는 방법, 예를 들어 원자막 증착(atomic layer deposition) 방법 등으로 형성된다. 또한, 상기 실리콘 질화막 또는 상기 실리콘 산화 질화막은 화학 기상 증착(chemical vapour deposition)법 또는 플라즈마 증착(plasma enhanced deposition)법 등으로 형성된다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 다른 관점은, 반도체 기판의 제1절연막 상에 제1금속막 패턴을 형성한다. 상기 제1금속막 패턴을 절연시키며 상기 제1금속막 패턴을 노출시키는 콘택홀을 가지는 제2절연막을 형성한다. 상기 제2절연막은 상기 제2절연막은 불소 원소 등과 같은 반응성 물질을 함유하는 절연막, 예를 들어, 실리콘 산화 불화물(SiOF)막 등으로 형성된다. 상기 실리콘 산화 불화물은 고밀도 플라즈마 화학 기상 증착법 등으로 형성된다.
상기 제2절연막 및 상기 금속막 패턴의 계면에 상기 제2절연막으로부터 상기 금속막 패턴으로의 상기 반응성 물질, 예컨대, 불소 원소 등의 확산 반응을 방지하여 상기 금속막 패턴을 보호하는 계면 보호막을 형성한다. 상기 계면 보호막은 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 상기 금속막 패턴을 감싸도록 형성된다. 바람직하게는 알루미늄 산화막으로 상기 계면 보호막을 형성한다.
상기 알루미늄 산화막은 요구되는 소정의 두께 보다 얇은 두께로 물질막을 형성하는 단계를 반복하여 소정의 두께의 물질막을 구현하는 방법, 예를 들어 원자막 증착 방법 등으로 형성된다. 또한, 상기 실리콘 질화막 또는 상기 실리콘 산화 질화막은 화학 기상 증착법 또는 플라즈마 증착법 등으로 형성된다.
상기 콘택홀 내에 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 제1금속막 패턴의 상부 표면을 노출시키고 상기 제1금속막 패턴의 측벽을 덮고 상기 콘택홀의 측벽을 덮어 노출되는 상기 제1금속막 패턴을 보호하는 스페이서 보호막을 형성한다.
상기 스페이서 보호막을 형성하는 단계는 상기 콘택홀 내에 상기 제1금속막 패턴을 덮는 보호막을 형성하고, 상기 보호막을 이방성 식각하여 상기 제1금속막 패턴의 상부 표면을 노출시키는 단계 등을 구비한다. 상기 이방성 식각은 유도 결합 플라즈마(inductively coupled plasma) 방법 또는 알 에프 스퍼터링(RF sputtering) 방법 등으로 수행된다.
상기 알루미늄 산화막은 요구되는 소정의 두께 보다 얇은 두께로 물질막을 형성하는 단계를 반복하여 소정의 두께의 물질막을 구현하는 방법, 예를 들어 원자막 증착 방법 등으로 형성된다. 또한, 상기 실리콘 질화막 또는 상기 실리콘 산화 질화막은 화학 기상 증착법 또는 플라즈마 증착법 등으로 형성된다.
상기 콘택홀 내에 상기 노출되는 제1금속막 패턴 상에 접촉막을 형성한다. 상기 접촉막으로는 티타늄막 및 티타늄 질화막이 적층된 이중막 등을 이용한다.
상기 접촉막 상에 텅스텐막 등으로 상기 콘택홀을 매몰하는 제2금속막을 형성한다. 상기 텅스텐막은 육불화 텅스텐 가스 등과 같은 반응성 물질, 예컨대, 불소 원소 등을 함유하는 가스 등으로부터 형성된다. 이때, 상기 스페이서 보호막은 상기 반응성 물질, 예컨대, 불소 원소로부터 상기 제1금속막 패턴을 보호한다.
본 발명에 따르면, 절연막에 함유된 불소 원소 등의 확산 등과 같은 유해 물질 또는 반응성 물질의 이동 등에 의한 침해로부터 금속 배선으로 이용되는 금속막 패턴을 보호할 수 있다. 또한, 금속막 패턴에 접촉되는 다른 금속막을 형성할 때 사용되는 소오스 가스에 함유된 불소 원소 등과 같은 반응성 물질의 확산 등에 의한 침해로부터 하부의 상기 금속막 패턴을 보호할 수 있다. 이에 따라, 금속막 패턴의 저항 또는 금속막 패턴과 상부의 다른 금속막과의 접촉 저항의 증가를 방지할 수 있어 높은 신뢰도를 구현할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3 내지 도 5는 본 발명의 제1실시예에 의한 금속 배선 구조 및 그 형성 방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
도 3은 본 발명의 제1실시예에 의한 금속 배선 구조의 단면을 개략적으로 나타낸다.
구체적으로, 본 발명의 제1실시예에 의한 금속 배선 구조는 금속막 패턴(310), 제1절연막(400) 및 계면 보호막(360) 등으로 이루어진다. 금속막 패턴(310)은 금속 배선으로 이용되며, 반도체 기판(100) 상에 형성된 커패시터(capacitor) 구조 또는 트랜지스터(transistor) 구조 등과 같은 하부 구조로부터 제1절연막(200)에 의해서 전기적으로 절연된다. 이러한 금속막 패턴(310)은 텅스텐(W) 구리(Cu) 또는 알루미늄(Al) 등으로 이루어지거나 텅스텐, 구리 또는 알루미늄 등을 포함하는 합금 등으로 형성된다.
한편, 금속막 패턴(310)은 하부막으로 물질의 이동을 방지하는 확산 장벽막(330)을 포함할 수 있다. 확산 장벽막(330)은 티타늄막(Ti layer), 질화 티타늄막(TiN layer) 또는 텅스텐 실리사이드막(WSiXlayer) 등으로 형성된다. 또는 이러한 막들을 조합한 다중막으로 형성된다. 또한, 금속막 패턴(310)은 상부막으로 금속막 패턴(310)을 패터닝하는 공정에서 이용되는 반사 방지막(antireflection layer;350)을 구비할 수 있다. 반사 방지막(350)은 질화 티타늄막 또는 티타늄막 및 질화 티타늄막의 이중막 등으로 형성된다.
제2절연막(400)은 상기 금속막 패턴(310)을 다른 금속 배선 등으로부터 절연시킨다. 상기 제2절연막(400)은 금속 배선간의 커패시턴스의 증가를 억제하기 위해서 낮은 유전 상수 k를 가지는 절연 물질을 사용하여 형성한다. 예컨대, 고밀도 플라즈마 방법 등으로 형성되는 SiOF막, 즉, HDP(High Density Plasma)-SiOF막 등과 같은 불소 원소(fluorine) 등을 함유하는 절연막 등과 같은 비유기 물질막을 형성하여 상기 제2절연막(400)으로 이용한다.
상기한 제2절연막(400)은 불순물 또는 불소 원소 등과 같은 금속막 패턴(310)을 침해할 수 있는 유해 물질 또는 반응성 물질을 함유하고 있다. 상기 불소 원소 등은 금속막 패턴(310)내로 확산하여 상기 금속막 패턴(310)의 금속 원소와 반응하여 금속 불화물 등을 형성할 수 있다. 상기한 금속 불화물은 고저항 물질로 상기 금속막 패턴(310)의 저항을 감소시킬 수 있다. 이와 같은 불소 원소 등과 같은 유해 물질 또는 반응성 물질의 확산 등에 의한 상기 금속막 패턴(310)으로의 물질 이동을 방지하기 위해서 상기 금속막 패턴(310)과 상기 제2절연막(400)의 계면에 계면 보호막(360)을 형성한다.
계면 보호막(360)은 물질의 확산을 방지할 수 있는 물질로 형성된다. 예컨대, 알루미늄 산화막(aluminum oxide(Al2O3) layer), 실리콘 질화막(silicon nitride layer;이하 "SiN막"이라 한다) 또는 실리콘 산화 질화막(silicon oxy nitride layer;이하 "SiON막"이라 한다) 등을 상기 금속막 패턴(310)을 덮도록 형성하여 상기 계면 보호막(360)으로 이용한다.
상기한 바와 같은 SiN막 또는 SiON막의 효과는 표 1에 도시된 결과로 입증된다. 표 1은 절연막을 대략 350℃ 온도 조건에서 대략 100 시간 동안 열적 스트레스(thermal stress)를 인가한 경우에서 측정된 금속막 패턴, 즉, 금속 배선의 저항 변화를 나타낸다.
절연막 종류에 따른 금속 배선의 저항 변화
절연막 종류 금속 배선의 초기 저항(×E-2 ohm) 열적 스트레스를 인가한 후의 금속 배선의 저항(×E-2 ohm) 증가율(%)
USG막(Undoped Silicate Glass layer) 6.22 6.4 2.9
HDP-SiOF막 6.22 6.49 4.3
PE-SiN막/HDP-SiOF막 6.4 6.13 -4.2
PE-SiON막/HDP-SiOF막 6.22 6.22 0
표 1에 따르면, 일반적인 USG막을 절연막으로 이용한 경우, 상기한 열적 스트레스 조건에서 대략 2.9% 정도의 금속 배선의 저항 증가가 있음을 알 수 있다.
그리고, HDP-SiOF막의 경우에는 대략 4.3% 정도의 금속 배선의 저항 증가가 있음을 알 수 있다. 그러나, 본 발명의 제1실시예에 의한 SiON막 또는 SiN막을 SiOF막에 대한 계면 보호막(360)으로 이용하는 경우에는 금속 배선의 저항 증가가 일어나지 않음을 알 수 있다. 이에 따라, 상기 SiON막 또는 SiN막을 계면 보호막(360)으로 도입하는 경우에 SiOF막 등과 같은 불소 원소를 함유하는 절연막으로부터의 침해를 방지하여 양호한 금속 배선 저항을 구현할 수 있다.
이와 같은 본 발명의 제1실시예에 따르는 금속 배선 구조를 제조하는 방법을 도 4 내지 도 5를 참조하여 상세히 설명한다.
도 4는 반도체 기판(100) 상에 금속막 패턴(310)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100) 상에 제1절연막(200)을 형성한다. 다음에, 상기 제1절연막(200) 상에 하부막으로 물질의 이동을 방지하는 확산 장벽막(330)을 형성한다. 확산 장벽막(330)은 티타늄막, 질화 티타늄막 또는 텅스텐 실리사이드막 등으로 형성된다. 또는 이러한 막질을 조합한 다중막으로 형성된다.
이후에, 제1절연막(200) 상에 상기 반도체 기판(100) 등과 콘택홀 등을 통해서 전기적으로 연결되는 금속막을 형성한다. 금속막은 텅스텐, 구리 또는 알루미늄 등으로 이루어지거나 텅스텐, 구리 또는 알루미늄 등을 포함하는 합금 등으로 형성된다. 상기 금속막을 미세하게 패터닝하는 공정에서 상기 금속막 표면의 반사광을 억제하기 위해서 요구되는 반사 방지막(350)을 상기 금속막 상에 형성한다. 이후에, 반사 방지막(350) 상에 포토레지스트 패턴을 형성하고 상기 포토레지스트 패턴을 식각 마스크(etch mask)로 이용하여 상기 금속막을 패터닝한다. 이와 같은 선택적인 패터닝 공정에 의해서 금속 배선으로 이용되는 금속막 패턴(310)이 형성된다.
도 5는 금속막 패턴(310)을 덮는 계면 보호막(360)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반사 방지막(350) 상에 금속막 패턴(310)을 덮는 알루미늄 산화막 등과 같은 물질의 이동 또는 확산을 방지할 수 있는 물질막 등으로 계면 보호막(360)을 형성한다. 또는 SiN막 또는 SiON막 등과 같은 물질막으로 계면 보호막(360)을 형성한다.
알루미늄 산화막은 하부의 금속막 패턴(400), 반사 방지막(350) 또는 확산 장벽막(330)에 의해서 발생하는 단차를 극복할 수 있는 우수한 단차 도포성을 구현할 수 있는 방법으로 형성된다. 예컨대, 계면 보호막(360)으로 작용하기 위해서 요구되는 소정 두께를 가지는 알루미늄 산화막을 형성할 때, 상기 소정 두께 보다 작은 얇은 두께의 알루미늄 산화막을 반복적으로 형성하여 상기 소정 두께를 구현한다.
이와 같은 방법은 여러 가지 명칭으로 불려지는 다양한 방법이 있으나 소오스 물질로부터 형성되는 기상 반응물을 상기 금속막 패턴(400) 상에 순차적으로 증착시키는 방법, 예컨대, ALD 방법을 예로 들어 설명한다.
트리 메틸 알루미늄(Al(CH3)3) 또는 알루미늄 크롤라이드(AlCl3) 등과 같은 알루미늄 소오스 물질 및 수증기(vaporized H2O) 등을 소오스 물질로 이용하여 ALD 방법으로 알루미늄 산화막을 형성한다. 이때, 상기 ALD 방법은 원자 크기 정도로 얇은 두께, 예컨대, 대략 2Å 내지 50Å 정도의 두께의 알루미늄 산화막을 형성하는 공정을 반복한다.
구체적으로, 상기 알루미늄 소오스 물질로부터 형성되는 기상 물질을 상기 금속막 패턴(310) 상에 도입한다. 이때, 상기 기상 물질은 상기 금속막 패턴(310) 상에 증착되어 얇은 두께, 즉, 원자 크기 정도의 두께의 알루미늄막이 형성된다. 이후에, 상기 산화제를 상기 알루미늄막 상으로 보내 상기 알루미늄막을 산화시킨다. 이에 따라, 알루미늄 산화막이 원자 크기 정도의 두께, 예컨대, 대략 2Å 내지 50Å 정도의 두께로 형성된다. 이와 같은 원자 크기 정도의 두께를 가지는 얇은 알루미늄 산화막을 형성하는 단계를 반복하여 계면 보호막(360)에서 요구되는 두께의 알루미늄 산화막을 형성한다. 예컨대, 수백Å 이하의 두께, 즉, 대략 100Å 내지 1000Å 정도의 두께의 알루미늄 산화막을 형성한다. 이때, 상기 ALD 방법으로 알루미늄 산화막을 형성하는 공정은 대략 150℃ 내지 500℃, 바람직하게는 대략 350℃ 내지 400℃ 정도의 온도에서 수행된다.
상기한 바와 같이 형성되는 알루미늄 산화막은 상기 ALD 방법의 공정 특성 상 높은 단차 도포성을 구현할 수 있다. 따라서, 알루미늄 산화막은 상기 금속막 패턴(310), 반사 방지막(350) 및 확산 방지막(330) 등에 의해서 형성되는 단차를 극복하며 도포 불량 없이 상기 금속막 패턴(310)을 덮을 수 있다.
상기 SiN막 또는 SiON막 등은 화학 기상 증착(Chemical vapour deposition) 등으로 형성될 수 있다. 또는 플라즈마 증착법 등에 의해 형성될 수 있다. PE-SiN막 또는 PE-SiON막 등으로 상기 계면 보호막(360)을 형성할 수 있다. 상기 SiN막 또는 SiON막 등은 대략 500Å 정도의 두께로 형성되는 것이 바람직하다.
이후에, 상기 계면 보호막(360)을 덮는 제2절연막(400)을 도 3에서 도시한 바와 같이 형성하여 상기 금속막 패턴(310)을 다른 금속 배선 등으로부터 절연시킨다. 상기 제2절연막(400)으로는 낮은 유전 상수 k를 가지는 절연 물질을 사용하여 형성한다. 예컨대, 고밀도 플라즈마 방법 등으로 형성되는 SiOF막 등과 같은 불소 원소를 함유하는 절연막 등과 같은 비유기 물질막을 이용하여 제2절연막(400)을 형성한다. 이때, 상기 고밀도 플라즈마 방법은 대략 350 내지 대략 400℃ 정도의 온도에서 상기 SiOF막을 증착한다. 또한, 상기 SiOF막은 적어도 상기 금속막 패턴이 완전히 덮이는 두께 이상으로 형성된다.
상기한 제2절연막(400)은 불순물 또는 불소 원소 등과 같은 금속막 패턴(310)을 침해할 수 있는 유해 물질 또는 반응성 물질을 함유하고 있다. 예컨대, SiOF막에 함유된 상기 불소 원소 등은 금속막 패턴(310)에 확산하여 상기 금속막 패턴(310)의 금속 원소와 반응하여 금속 불화물 등을 형성할 수 있다. 상기한 금속 불화물은 고저항 물질로 상기 금속막 패턴(310)의 저항을 감소시켜 금속 배선의 신뢰도를 감소시킬 수 있다. 그러나, 본 발명의 제1실시예에서는 상기한 바와 같이 금속막 패턴(310)과 상기 제2절연막(400)간의 계면에 계면 보호막(360)을 형성하여 상기한 유해 물질 또는 반응성 물질의 이동 또는 확산을 억제할 수 있다. 따라서, 상기 유해 물질 또는 반응성 물질이 상기 금속막 패턴(310)을 침해하는 것을 방지하지 할 수 있어 표 1에 도시한 바와 같이 상기 금속막 패턴(310)의 저항 불량을 방지할 수 있다.
도 6 내지 도 9는 본 발명의 제2실시예에 의한 금속 배선 구조 및 그 형성 방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
제2실시예는 비아 콘택 공정 등과 같이 하부의 금속막 패턴에 연결되는 상부 금속막을 형성하는 공정에 적용된다. 이때, 상기 하부 금속막 패턴의 상기 상부 금속 배선을 형성하는 공정으로부터의 침해를 방지하기 위해서 상기 하부 금속 배선을 보호하는 보호막을 알루미늄 산화막, SiN막 또는 SiON막 등으로 형성한다는 점이 상술한 제1실시예와 다르다. 또한, 제2실시예에서 제1실시예와 동일한 참조 부호는 동일한 부재를 나타낸다.
도 6은 제1금속막 패턴(310)의 노출시키는 콘택홀(410)을 가지는 절연막(405, 450)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100) 상에 제1절연막(200)을 형성한다. 이후에 도 4를 참조하여 설명한 바와 같은 방법으로 하부의 금속막 패턴인 제1금속막 패턴(310), 확산 장벽막(330) 및 반사 방지막(350) 등을 형성한다. 이후에, 상기 제1금속막 패턴(310)을 절연시키는 제2절연막(405) 및 제3절연막(450) 등을 형성한다. 이때, 상기 제2절연막(405) 또는 제3절연막(450)은 도 4를 참조하여 설명한 바와 같이 SiOF막 등으로 형성할 수 있다.
상기 제2절연막(405) 및 상기 제3금속막 패턴(310)간의 계면에 도 5를 참조하여 설명한 바와 같이 알루미늄 산화막, SiN막 또는 SiON막 등으로 계면 보호막(360)을 형성한다. 이에 따라, 상기 제2절연막(405) 등에 함유된 유해 물질 또는 반응성 물질, 예컨대 불소 원소 등에 의한 제1금속막 패턴(310)의 침해가 방지된다.
이후에, 상기 제3절연막(450) 및 제2절연막(405)을 선택적으로 패터닝하여 상기 제1금속막 패턴(310)을 노출시키는 콘택홀(410)을 형성한다. 예컨대, 건식 식각 방법 등을 이용하여 상기 제1금속막 패턴(310)의 상부 표면이 충분히 노출될 때까지 상기 제3 및 제2절연막(405, 450) 및 계면 보호막(360) 등을 식각한다. 이에 따라, 하부의 제1금속막 패턴(310)의 상부 표면이 노출된다.
상기 콘택홀(410)을 형성할 때, 정렬 불량이 일어나기 쉬워 상기 콘택홀(410)은 제1금속막 패턴(310)의 측벽 표면 일부도 노출시킬 수 있다. 이에 따라, 상기 콘택홀(410)의 바닥과 상기 제1금속막 패턴(310)의 상부 표면은 단차가 발생하게 된다.
따라서, 상기 콘택홀(410)의 바닥과 상기 제1금속막 패턴(310)의 상부 표면의 단차에 의해 형성되는 홈(recess;B)은 높은 종횡비를 가지게 된다. 예컨대, 2 이상의 종횡비를 나타낼 수 있다. 이에 따라, 후속 공정인 접착막을 형성하는 공정에서 상기 홈 내에 상기 접착막이 증착되지 못하는 도포 불량이 발생할 수 있다. 이에 따라, 후속의 콘택홀(410)을 채우는 제2금속막을 형성하는 공정에서 상기 노출되는 제1금속막 패턴(310)의 측벽이 침해될 수 있다.
도 7은 콘택홀(410) 내에 보호막(365)을 증착하는 단계를 개략적으로 나타낸다.
구체적으로, 상기 제1금속막 패턴(310)의 측벽 침해를 방지하기 위해서, 상기 콘택홀(410)의 내에 상기 제1금속막 패턴(310)을 덮는 보호막(365)을 형성한다. 상기 보호막(365)은 반응성 물질 등으로부터 상기 제1금속막 패턴(310)의 노출된 표면을 보호한다. 예컨대, 도 5를 참조하여 설명한 바와 같이 알루미늄 산화막을 ALD 방법 등으로 형성하여 상기 보호막(365)으로 이용한다. 또는 SiN막 또는 SiON막 등을 플라즈마 증착법 또는 화학 기상 증착법 등으로 형성하여 상기 보호막(365)으로 이용한다.
상기 형성되는 알루미늄 산화막은 ALD 방법의 공정 특성에 의해서 높은 단차 도포성을 가질 수 있다. 따라서, 상기 알루미늄 산화막은 상기 정렬 불량에 의해서 형성된 홈의 내측벽 및 바닥 등에 도포 불량 없이 증착될 수 있다. 즉, 노출되는 제1금속막 패턴(310)의 측벽 표면을 덮을 수 있다. 더욱이, 알루미늄 산화막은 치밀하고 물질의 이동 또는 확산을 억제하는 막질 특성을 가지고 있어, 후속의 증착 공정 등에서 발생할 수 있는 반응성 물질, 예컨대, 불소 원소 등으로부터 상기 노출되는 제1금속막 패턴(310)의 측벽 표면을 보호할 수 있다.
상기 형성되는 SiN막 또는 SiON막 등은 화학 기상 증착법 또는 플라즈마 증착법 등의 공정 특성에 의해서 높은 단차 도포성을 가질 수 있다. 따라서, 상기한 알루미늄 산화막의 경우에서 설명한 바와 같이, 후속의 증착 공정 등에서 발생할 수 있는 반응성 물질, 예컨대, 불소 원소 등으로부터 상기 노출되는 제1금속막 패턴(310)의 측벽 표면을 보호할 수 있다.
도 8은 보호막(365)을 이방성 식각하여 제1금속막 패턴(310)의 상부 표면을 노출시키는 단계를 개략적으로 나타낸다.
구체적으로, 보호막(365)의 전면을 이방성 식각 방법으로 식각하여 제1금속막 패턴(310)의 상부 표면을 덮는 보호막(365)의 일부를 제거한다. 이때, 상기 이방성 식각 방법으로는 유도 결합 플라즈마(inductively coupled plasma) 방법 또는 알 에프 스퍼터링(RF sputtering) 방법 등을 이용한다. 이와 같은 이방성 식각 방법은 공정 특성에 의해서 콘택홀(410)의 바닥을 식각한다.
이때, 상기 제1금속막 패턴(310)의 상부 표면을 덮는 보호막(635)의 일부도 함께 식각되어 제거된다. 그러나, 상기 제1금속막 패턴(310)의 측벽 표면을 덮는 보호막(635)의 일부는 잔존하게 된다. 즉, 상기 제1금속막 패턴(310)의 측벽을 덮는 스페이서 보호막(635)이 형성된다. 따라서, 상기 스페이서 보호막(635)은 반응성 물질의 상기 제1금속막 패턴(310)의 측벽 표면에서의 침해를 방지한다. 상기 스페이서 보호막(635)은 상기 콘택홀(410)의 측벽에도 잔존하여 형성된다.
도 9 콘택홀(410)을 채우는 제2금속막(550)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 콘택홀(410)을 채우는 제2금속막(550)의 하부막으로 접착막(510)을 형성한다. 접착막(510)은 티타늄막 및 질화 티타늄막을 인 시튜(in situ)로 증착하여 형성될 수 있다. 이때, 증착 방법으로는 여러 가지 방법이 이용될 수 있으나, 콜리메이터(collimator)를 사용하는 물리적 기상 증착(physical vapour deposition)법 등을 이용하는 것이 바람직하다. 이와 같이 형성되는 접착막(510)은 제1금속막 패턴(310)의 노출되는 상부 표면을 덮게 된다.
다음에, 상기 접착막(510) 상에 콘택홀을 채우는 제2금속막(550)을 형성한다. 상기 제2금속막(550)은 반응성 물질 등을 발생시키는 소오스 가스 등을 포함하는 반응 가스로부터 형성된다. 예컨대, 육불화 텅스텐 가스 등과 같이 불소 원소를 함유하는 소오스 가스 등을 포함하는 반응 가스로부터 형성되는 텅스텐막 등을 상기 제2금속막(550)으로 이용한다. 이때, 상기 텅스텐막은 화학 기상 증착(chemical vapour deposition)법 등으로 증착된다.
상기한 반응성 물질, 예컨대, 텅스텐막을 형성하는 경우의 불소 원소 등에 의한 제1금속막 패턴(310)의 침해를 상기 스페이서 보호막(365)이 방지한다. 즉, 도 9에 도시된 바와 같이 상기 스페이서 보호막(365)은 정렬 불량에 의해서 노출되는 제1금속막 패턴(310)의 측벽 표면을 덮고 있다. 또한, 도 5를 참조하여 설명한 바와 같이 알루미늄 산화막은 치밀하고 물질 이동 또는 확산을 억제하는 막질 특성을 가지고 있다. 또는 SiN막 또는 SiON막은 상기한 물질 이동을 방지할 수 있다. 따라서, 상기 제1보호막(365), 즉, 알루미늄 산화막, SiN막 또는 SiON막 등은 상기 텅스텐막이 형성되는 반응에서 발생하는 불소 원소 등과 같은 반응성 물질이 상기 제1금속막 패턴(310)으로 이동하거나 확산하는 것을 방지한다. 이에 따라, 상기 반응성 물질, 예컨대 불소 원소 등의 침해에 의한 제1금속막 패턴(310)의 저항 증가 또는 제1금속막 패턴(310) 및 제2금속막간의 계면에서의 접촉 저항 증가 등과 같은 불량이 억제된다.
상기한 바와 같이 제2금속막(550)을 형성한 후, 상기 제2금속막(550)을 패터닝하거나 에치 백(etch back) 또는 화학 기계적 연마(chemical mechanical polishing) 등으로 평탄화하여 콘택 플러그(contact plug) 등을 형성한다.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 배선으로 이용되는 금속막 패턴이 절연막에 함유된 불소 원소 등과 같은 유해 물질 또는 반응성 물질에 의해서 침해되는 것을 방지할 수 있다. 더욱이, 금속막 패턴에 연결되는 콘택 플러그 등과 같은 제2금속막을 형성할 때, 상기 제2금속막을 형성하는 데 이용되는 반응 가스에 함유된 반응성 물질, 예컨대 불소 원소 등에 의해서 상기 금속막 패턴이 침해되는 것을 방지할 수 있다. 특히, 콘택홀의 가장 자리 여유가 없는, 즉, 공정 마진(process margin)이 협소한 공정인 경우에 발생하기 쉬운 정렬 불량에 따른 하부의 금속막 패턴의 상기 불소 원소 등과 같은 반응성 물질에 의한 침해를 방지할 수 있다. 따라서, 금속 배선으로 이용되는 금속막 패턴의 상기 침해에 의한 저항 증가 또는 상기 콘택 플러그와의 접촉 저항 증가를 방지할 수 있다. 이에 따라, 금속 배선의 신뢰도를 증가시킬 수 있어 반도체 장치의 불량을 방지할 수 있다.

Claims (12)

  1. 반도체 기판 상에 형성된 제1절연막;
    상기 제1절연막 상에 형성된 금속막 패턴;
    상기 금속막 패턴을 절연시키는 실리콘 산화 불화막의 제2절연막; 및
    상기 제2절연막 및 상기 금속막 패턴의 계면에서 상기 제2절연막으로부터 상기 금속막 패턴으로의 물질 확산을 방지하여 상기 금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 계면 보호막을 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조.
  2. 반도체 기판 상에 형성된 제1절연막;
    상기 제1절연막 상에 형성된 제1금속막 패턴;
    상기 제1금속막 패턴을 절연시키며 상기 제1금속막 패턴을 노출시키는 콘택홀을 가지며 실리콘 산화 불화막의 제2절연막;
    상기 콘택홀의 측벽 및 노출되는 상기 제1금속막 패턴의 측벽을 덮어 상기 제1금속막 패턴으로의 물질 확산을 방지하여 상기 제1금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 스페이서 보호막;
    상기 스페이서 보호막이 형성된 상기 콘택홀 내에 상기 노출되는 제1금속막 패턴 상에 형성된 접촉막; 및
    상기 접촉막 상에 상기 콘택홀을 매몰하며 텅스텐막으로 형성된 제2금속막을 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조.
  3. 제2항에 있어서, 상기 제2절연막 및 상기 제1금속막 패턴의 계면에서 상기 제2절연막으로부터 상기 제1금속막 패턴으로의 물질 확산을 방지하여 상기 제1금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 계면 보호막을 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조.
  4. 제2항에 있어서, 상기 접촉막은 티타늄막 및 티타늄 질화막이 적층된 이중막인 것을 특징으로 하는 반도체 장치의 금속 배선 구조.
  5. 반도체 기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 금속막 패턴을 형성하는 단계;
    상기 금속막 패턴을 절연시키는 실리콘 산화 불화막의 제2절연막을 형성하는 단계; 및
    상기 제2절연막 및 상기 금속막 패턴의 계면에서 상기 제2절연막으로부터 상기 금속막 패턴으로의 물질 확산을 방지하여 상기 금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 계면 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
  6. 제5항에 있어서, 상기 알루미늄 산화막은
    요구되는 소정의 두께 보다 얇은 두께로 물질막을 형성하는 단계를 반복하여 소정의 두께의 물질막을 구현하는 방법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
  7. 제5항에 있어서, 상기 실리콘 질화막 또는 상기 실리콘 산화 질화막은 화학 기상 증착법 또는 플라즈마 증착법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 형성 방법.
  8. 반도체 기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 제1금속막 패턴을 형성하는 단계;
    상기 제1금속막 패턴을 절연시키며 상기 제1금속막 패턴을 노출시키는 콘택홀을 가지는 실리콘 산화 불화막의 제2절연막을 형성하는 단계;
    상기 콘택홀의 측벽 및 노출되는 상기 제1금속막 패턴의 측벽을 덮어 상기 제1금속막 패턴으로의 물질 확산을 방지하여 상기 제1금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 스페이서 보호막을 형성하는 단계; 및
    상기 콘택홀 내에 상기 노출되는 제1금속막 패턴 상에 접촉막을 형성하는 단계;
    상기 접촉막 상에 텅스텐막으로 상기 콘택홀을 매몰하는 제2금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
  9. 제8항에 있어서, 상기 제2절연막을 형성하는 단계 이전에,
    상기 제2절연막으로부터 상기 제1금속막 패턴으로의 물질 확산을 방지하여 상기 제1금속막 패턴을 보호하는 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막의 계면 보호막을 더 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 알루미늄막 산화막은
    요구되는 소정의 두께 보다 얇은 두께로 물질막을 형성하는 단계를 반복하여 소정의 두께의 물질막을 구현하는 방법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
  11. 제8항 또는 제9항에 있어서, 상기 실리콘 질화막 또는 실리콘 산화 질화막은 화학 기상 증착법 또는 플라즈마 증착법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 형성 방법.
  12. 제8항에 있어서, 상기 스페이서 보호막을 형성하는 단계는
    상기 콘택홀 내에 상기 제1금속막 패턴을 덮는 보호막을 형성하는 단계; 및
    상기 보호막을 이방성 식각하여 상기 제1금속막 패턴의 상부 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 구조 제조 방법.
KR1019980023920A 1998-06-24 1998-06-24 반도체장치의금속배선구조및그제조방법 KR100278657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980023920A KR100278657B1 (ko) 1998-06-24 1998-06-24 반도체장치의금속배선구조및그제조방법
US09/339,375 US6333260B1 (en) 1998-06-24 1999-06-24 Semiconductor device having improved metal line structure and manufacturing method therefor
US09/785,442 US6483162B2 (en) 1998-06-24 2001-02-20 Semiconductor device having improved metal line structure and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023920A KR100278657B1 (ko) 1998-06-24 1998-06-24 반도체장치의금속배선구조및그제조방법

Publications (2)

Publication Number Publication Date
KR20000002928A KR20000002928A (ko) 2000-01-15
KR100278657B1 true KR100278657B1 (ko) 2001-02-01

Family

ID=19540647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023920A KR100278657B1 (ko) 1998-06-24 1998-06-24 반도체장치의금속배선구조및그제조방법

Country Status (2)

Country Link
US (2) US6333260B1 (ko)
KR (1) KR100278657B1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
US7132363B2 (en) 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
JP3967567B2 (ja) * 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
KR100450238B1 (ko) * 2001-12-13 2004-09-24 아남반도체 주식회사 반도체 소자 제조 방법
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR20030056155A (ko) * 2001-12-27 2003-07-04 아남반도체 주식회사 반도체 소자 제조 방법
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
KR100454127B1 (ko) * 2002-01-29 2004-10-26 삼성전자주식회사 반도체 장치의 배선 형성 방법
US6709971B2 (en) * 2002-01-30 2004-03-23 Intel Corporation Interconnect structures in a semiconductor device and processes of formation
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
JP3667303B2 (ja) * 2002-06-04 2005-07-06 沖電気工業株式会社 多層配線構造部の製造方法
US6838125B2 (en) 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
JP2004128395A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7135408B2 (en) * 2002-10-30 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure
US6960529B1 (en) * 2003-02-24 2005-11-01 Ami Semiconductor, Inc. Methods for sidewall protection of metal interconnect for unlanded vias using physical vapor deposition
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7100216B2 (en) * 2003-10-15 2006-09-05 Impact Innovative Products, Llc Garment with energy dissipating conformable padding
US7329953B2 (en) * 2003-10-29 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
JP2006156716A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置およびその製造方法
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7084060B1 (en) 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20070052107A1 (en) * 2005-09-05 2007-03-08 Cheng-Ming Weng Multi-layered structure and fabricating method thereof and dual damascene structure, interconnect structure and capacitor
KR100681681B1 (ko) * 2005-10-28 2007-02-09 동부일렉트로닉스 주식회사 층간 절연막 형성 방법 및 이 방법으로 형성된 반도체 소자
TWI329135B (en) 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7800228B2 (en) * 2006-05-17 2010-09-21 International Business Machines Corporation Reliable via contact interconnect structure
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
CN102148202B (zh) * 2010-02-09 2016-06-08 精材科技股份有限公司 晶片封装体及其形成方法
US9349392B1 (en) * 2012-05-24 2016-05-24 Western Digital (Fremont), Llc Methods for improving adhesion on dielectric substrates
US20140110838A1 (en) 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
CN105336671B (zh) * 2014-07-15 2018-08-24 北京北方华创微电子装备有限公司 硅通孔的深孔底部开窗刻蚀方法
JP2021044502A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148433A (ja) * 1995-11-28 1997-06-06 Nec Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
KR0159016B1 (ko) * 1995-06-28 1999-02-01 김주용 반도체소자의 금속배선간 절연막의 제조방법
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
JPH09129727A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
US6355983B2 (en) * 1997-05-20 2002-03-12 Texas Instruments Incorporated Surface modified interconnects
US5858869A (en) * 1997-06-03 1999-01-12 Industrial Technology Research Institute Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
JPH1187340A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148433A (ja) * 1995-11-28 1997-06-06 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6483162B2 (en) 2002-11-19
US6333260B1 (en) 2001-12-25
KR20000002928A (ko) 2000-01-15
US20010006255A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
KR100278657B1 (ko) 반도체장치의금속배선구조및그제조방법
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
US7393780B2 (en) Dual layer barrier film techniques to prevent resist poisoning
US20020001889A1 (en) Methods for forming conductive contact body for integrated circuits using dummy dielectric layer
KR20010023696A (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
US5677238A (en) Semiconductor contact metallization
US6218287B1 (en) Method of fabricating a semiconductor structure
US6097090A (en) High integrity vias
US6577007B1 (en) Manufacturing process for borderless vias with respect to underlying metal
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
US20040152294A1 (en) Method for forming metal line of semiconductor device
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
KR100522761B1 (ko) 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법
KR100546204B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2008010824A (ja) 半導体メモリ素子の製造方法
US6319813B1 (en) Semiconductor processing methods of forming integrated circuitry and integrated circuitry constructions
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR100361208B1 (ko) 반도체 소자의 금속배선 형성방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
KR100241521B1 (ko) 반도체 소자의 제조 방법
KR100250733B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR19990074940A (ko) 측벽에 불소 차단막을 갖는 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee