KR100454127B1 - 반도체 장치의 배선 형성 방법 - Google Patents
반도체 장치의 배선 형성 방법 Download PDFInfo
- Publication number
- KR100454127B1 KR100454127B1 KR10-2002-0005053A KR20020005053A KR100454127B1 KR 100454127 B1 KR100454127 B1 KR 100454127B1 KR 20020005053 A KR20020005053 A KR 20020005053A KR 100454127 B1 KR100454127 B1 KR 100454127B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- interlayer insulating
- insulating film
- film
- groove
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000004381 surface treatment Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 239000012298 atmosphere Substances 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000002344 surface layer Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 배선 형성 방법이 개시된다. 이 방법은 층간 절연막에 배선용 홈을 형성하는 단계, 배선용 홈이 형성된 층간 절연막 표층에 누전 방지용 원소를 도핑하는 표면 처리 단계, 배선용 물질을 증착하여 배선용 홈을 채우는 단계를 구비하여 이루어진다. 누전 방지용 도핑 원소로는 질소를 사용할 수 있으며, 표면 처리 단계는 구체적으로 이온주입이나, 도핑 원소 가스 분위기에서 열처리를 통해 확산을 실시하는 방법이 사용될 수 있다.
Description
본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로, 보다 상세하게는 다마신 공정을 이용하는 배선 형성 방법에 관한 것이다.
반도체 장치의 소자 성능 향상과 고집적화를 위해 디자인 룰은 점차 엄격해지고 있다. 이에 따라 개별 소자의 소요 면적과 배선의 선폭, 배선과 배선 사이의 거리도 점차 줄어들고 있다. 이런 환경 아래서 배선의 저항을 줄이는 문제와 배선 사이의 누설 전류를 억제하는 문제가 점차 중요하게 된다. 배선과 소자 주변에서 누설 전류가 많아지면 단락이 일어나지 않더라도 소자의 오동작이나 동작 속도의 저하 등의 문제가 발생한다. 도1은 배선 사이의 거리가 좁은 종래의 고집적 반도체장치에서 누설 전류가 발생하는 것을 설명하기 위한 개념도이다. 기판(10)에 층간 절연막(20)이 형성되고, 층간 절연막에 형성된 배선용 그루브에 도전막이 채워져 배선(30)을 형성한다. 배선 사이의 거리가 짧아 화살표(40)와 같이 배선 사이의 누설 전류가 많아진다.
소자 및 배선에서의 누설 전류를 줄이기 위해 CVD 공정을 이용하여 누설 전류 방지막을 형성하는 방법을 사용할 수 있다. 그러나, 별도의 누설전류 방지막을 형성하는 것은 공정 단계가 추가되므로 번거롭고, 방지막을 형성하는 과정에서 기판에 갭이 형성되는 경우, 방지막 형성으로 인해 갭의 가로세로비가 커져 후속 막 형성 공정에서 갭 필(gap fill)이 어렵게 되는 문제가 있다. 가령, 소자 고집적화에 따른 배선 저항을 줄이기 위해 구리 배선을 다마신 공정을 이용하여 형성할 때 층간 절연막에 그루브 및 콘택 홀을 형성하고 누설방지막, 구리 확산 방지용 베리어 메탈 등을 차례로 적층한 경우, 배선용 그루브가 좁아져 구리층의 적층이 어렵게 되고, 구리 배선의 단면적이 줄어 저항 감소의 효과도 줄어들게 된다.
본 발명은 상술한 바와 같은 종래의 고집적 반도체 장치에서의 누설 전류 방지막 형성에 따른 문제점을 줄이기 위한 것으로, 별도의 누설 전류 방지막을 적층하지 않고 누설 방지 효과를 가질 수 있는 반도체 장치의 배선 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은 다마신 공정을 이용하는 반도체 장치의 배선 형성에 있어서, 누설 전류 방지막 적층이 없이 누설 전류를 방지할 수 있는 반도체 장치의 배선 형성 방법을 제공하는 것을 목적으로 한다.
도1은 배선 사이의 거리가 좁은 종래의 고집적 반도체 장치에서 누설 전류가 발생하는 것을 설명하기 위한 개념도이다.
도2 내지 도4는 본 발명의 일 실시예에 따라 층간 절연막에 배선을 형성하는 공정의 각 단계를 나타내는 공정 단면도들이다.
상기 목적을 달성하기 위한 본 발명은, 층간 절연막에 배선용 홈을 형성하는 단계, 배선용 홈이 형성된 층간 절연막 표층에 누전 방지용 원소를 도핑하는 표면 처리 단계, 배선용 물질을 적층하여 배선용 홈을 채우는 단계를 구비하여 이루어진다.
본 발명에서 누전 방지용 도핑 원소로는 질소를 사용할 수 있으며, 표면 처리 단계는 구체적으로 이온주입이나, 도핑 원소 가스 분위기에서 열처리를 통해 확산을 실시하는 방법이 사용될 수 있다.
본 발명에서 누전 방지용 도핑 원소로 질소를 사용하면서 기생 캐퍼시터의 문제를 줄이기 위해 층간 절연막으로는 저유전막으로 탄소 성분이나 불소 성분이 포함된 실리콘 산화막, 실리콘 탄화막, 실리콘 불화막을 사용할 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도2는 층간 절연막(50)이 적층된 기판(10)에 패터닝 공정을 통해 배선용 그루브(55)를 형성한 상태를 나타내는 공정 단면도이다. 패터닝에는 도시되지 않지만 통상과 같이 포토레지스트 패턴이 사용되고, 그루브(55)의 깊이를 조절하기 위해 식각 저지막이 사용되거나 시간을 일정으로 조절하는 방법이 사용될 수 있다. 그루브(55) 형성과 함께 포토레지스트 패턴은 애싱 등으로 제거된다. 본 실시예는 단순 다마신 공정의 예를 나타낸 것이나, 듀얼 다마신 공정에서는 그루브와 함께 기판 도전역, 기타 하층 배선을 드러내는 콘택 홀이 그루브 저면의 일부에 형성될 수 있다.
도3에는 층간 절연막(50)에 그루브(55)가 형성된 도2의 상태에서 틸트 각을 준 질소 이온주입을 통해 그루브의 측벽과 저면, 층간 절연막 상면 등 드러난 모든 표면에 질소 원자를 주입하는 단계가 도시된다. 이온주입에 이어 어닐링 공정이 뒤따를 수 있다. 본 실시예와 달리 그루브가 형성된 상태에서 질소 분위기, 혹은 질소 원자 함유 가스 분위기에서 750도씨 이상의 고온 열처리가 실시될 수 있다. 이런 모든 과정을 통해 층간 절연막 표면에는 질소 원자가 도핑되고, 구리 등의 배선 금속 물질의 확산을 방지할 수 있는 실리콘 질화막 혹은 실리콘 산화질화막(60)이 형성된다.
도4를 참조하면, 그루브가 형성되고 표면에 질소가 도핑되는 처리가 이루어져 실리콘 산화질화막(60)이 형성된 상태에서 층간 절연막(50) 상에 배선용 물질층을 증착한다. 배선용 물질층으로는 알미늄, 텅스텐, 구리 등이 CVD, 스퍼터링, 전기 도금 등의 공정을 이용하여 증착될 수 있다. 이어서, 층간 절연막 상면 위쪽에 증착된 배선용 물질층을 평탄화 식각을 통해 제거한다. 이 과정에서 주로 CMP가 사용될 수 있다. 따라서, 층간 절연막(50)에 형성된 그루브의 저면과 측면이 실리콘 산화질화막(60) 등의 누설 방지막으로 이루어지고, 그루브 내에는 배선용 물질층만 잔류하여 배선(70)을 형성하게 된다.
이상의 실시예를 통해 형성되는 고집적 반도체 장치에서 그루브의 측면과 저면을 질화막으로 형성함에 따라 기생 용량(parastic capacitance)이 증가할 수 있다. 그러므로, 기생 캐퍼시턴스를 억제, 방지하기 위해 층간 절연막은 불소나 탄소성분이 포함된 실리콘 산화막 등으로 이루어질 수 있다. 한편, 그루브의 저면과 측면을 이루는 실리콘 질화막 등은 층간 절연막과 함께 배선의 절연과 누설 전류의 방지의 역할을 하면서, 동시에 구리 등 배선층의 층간 절연막 내로의 확산을 방지하는 베리어막의 역할을 할 수 있다. 즉, 통상의 배선 금속 형성시 구리나 텅스텐 적층에 앞서 티타늄/티타늄 질화막을 베리어 메탈층으로 적층하나 본 발명에 따르면 베리어 메탈층 적층을 생략할 수 있다.
결국, 본 발명에 따르면, 다마신 공정을 사용하여 반도체 장치의 배선을 형성할 때 그루브 측벽 및 저면 표면 처리를 통해 누설 방지용 원소를 도핑시키므로 그루브의 폭을 좁히지 않는다. 따라서, 그루브 내에 배선용 물질을 채워넣기 유리하며, 배선용 물질로 그루브가 채워지면 단면적의 손실 없으므로 반도체 장치에서 배선용 물질의 저저항 특성을 효과적으로 발휘할 수 있게 된다.
Claims (5)
- 층간 절연막에 배선용 홈을 형성하는 단계,상기 배선용 홈의 측면 및 저면을 포함하는 상기 층간 절연막의 표층에 누전 방지용 원소를 도핑하는 표면 처리 단계, 및배선용 물질을 증착하여 상기 배선용 홈을 채우는 단계를 구비하여 이루어지는 반도체 장치의 배선 형성 방법.
- 제 1 항에 있어서,상기 누전 방지용 원소로 질소를 사용하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 표면 처리 단계는 틸트 각을 가지는 이온 주입 방법을 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 표면 처리 단계는 상기 누전 방지용 원소를 포함하는 가스 분위기에서 열처리를 통해 확산을 실시하는 방법을 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 3 항에 있어서,상기 층간 절연막으로 탄소 성분 혹은 불소 성분이 포함된 실리콘 산화막, 실리콘 탄화막, 실리콘 불화막 가운데 하나를 사용하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005053A KR100454127B1 (ko) | 2002-01-29 | 2002-01-29 | 반도체 장치의 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005053A KR100454127B1 (ko) | 2002-01-29 | 2002-01-29 | 반도체 장치의 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030064959A KR20030064959A (ko) | 2003-08-06 |
| KR100454127B1 true KR100454127B1 (ko) | 2004-10-26 |
Family
ID=32219722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0005053A KR100454127B1 (ko) | 2002-01-29 | 2002-01-29 | 반도체 장치의 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100454127B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980058204U (ko) * | 1997-02-20 | 1998-10-26 | 문정환 | 이온 주입장치 |
| KR20000002928A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 구조 및 그 제조방법 |
| KR20000047416A (ko) * | 1998-12-17 | 2000-07-25 | 윤종용 | 산화막/질화막/산화막 유전층의 형성방법 |
-
2002
- 2002-01-29 KR KR10-2002-0005053A patent/KR100454127B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980058204U (ko) * | 1997-02-20 | 1998-10-26 | 문정환 | 이온 주입장치 |
| KR20000002928A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 구조 및 그 제조방법 |
| KR20000047416A (ko) * | 1998-12-17 | 2000-07-25 | 윤종용 | 산화막/질화막/산화막 유전층의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030064959A (ko) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR101129919B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20030040169A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100408953B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6987322B2 (en) | Contact etching utilizing multi-layer hard mask | |
| KR20040015789A (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| KR20040005685A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPWO2004088745A1 (ja) | 半導体装置 | |
| KR100419021B1 (ko) | 반도체소자의 구리 배선 제조방법 | |
| KR100454127B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| JP2000003912A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100515380B1 (ko) | 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| JPH11307528A (ja) | 半導体装置およびその製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| US7601632B2 (en) | Method of forming a metal line of a semiconductor device | |
| KR100447730B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20050069598A (ko) | 반도체 소자의 배선 제조 방법 | |
| JP2002280450A (ja) | 半導体装置とその製造方法 | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100383756B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100835779B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2015133382A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |