JPWO2004088745A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2004088745A1 JPWO2004088745A1 JP2004570148A JP2004570148A JPWO2004088745A1 JP WO2004088745 A1 JPWO2004088745 A1 JP WO2004088745A1 JP 2004570148 A JP2004570148 A JP 2004570148A JP 2004570148 A JP2004570148 A JP 2004570148A JP WO2004088745 A1 JPWO2004088745 A1 JP WO2004088745A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- barrier metal
- copper
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
銅配線におけるボイドの成長を抑制することのできる半導体装置を提供する。 半導体装置は、半導体基板と、前記半導体基板の上方に形成された絶縁層と、前記絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線と、前記第１ダマシン配線と絶縁層との上に配置された絶縁性銅拡散防止膜と、を有するを含む。
Description
本発明は、半導体装置に関し、特に銅ダマシン配線を有する半導体装置に関する。
半導体集積回路装置は、集積度の向上と共に半導体素子及び配線が微細化し、さらなる多層配線が採用される。微細化された配線の高速動作を保証しようとすると、配線の抵抗を低減することが望まれる．アルミニウムに代って、より抵抗の低い銅が配線材料として用いられ始めている。銅配線を形成する場合、銅層を形成し、ホトリソグラフィを用いて微細にパターニングすることには限界がある。
微細化された銅配線を形成するために、ダマシンプロセスが採用される。絶縁層に配線用溝及び／又はビア孔を形成し、溝及び／又はビア孔を銅配線層で埋め込み、絶縁層上の余分な銅配線層を化学機械研磨（ＣＭＰ）等により除去する。ダマシンプロセスにはシングルダマシンプロセスとデュアルダマシンプロセスがある。
シングルダマシンプロセスは、下層絶縁層を形成し、ビア孔を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。次に上層絶縁層を形成し、配線用溝を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。デュアルダマシンプロセスは、絶縁層を形成し、配線用溝とビア孔とを有する凹部を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。
銅は、絶縁層中に拡散し、絶縁層の絶縁特性を劣化させる性質を有する。このため、ダマシンプロセスで銅配線を形成する場合、先ず銅の拡散を防止する機能を有するバリアメタル層を形成し、その上に銅層を形成する。バリアメタルとしては、窒化チタンＴｉＮ，窒化タンタルＴａＮ等の窒化物やタンタルＴａ等が用いられる。
ＣＭＰを行なった銅配線においても、表面に銅層が露出する。この銅層から上層の絶縁層へ銅が拡散することを防止するため、銅配線を形成した表面は、絶縁性銅拡散防止層で覆う。銅拡散防止層は、上層絶縁層をエッチングする時のエッチングストッパとしての機能も有する。絶縁性銅拡散防止層は、通常窒化シリコンＳｉＮや炭化シリコンＳｉＣ等で形成される。
下部バリアメタル層を備えた銅配線を形成した後、配線層表面をエッチングして掘り下げ、上部バリアメタル層を形成し、ＣＭＰで不要部を除去する提案もされている（特許文献１）。この場合は、バリアメタル層で全周囲を覆われた銅配線が形成される。さらに、上部バリアメタル層に凹部を形成し、この中にアルミニウム層を埋め込んだ構成も提案されている（特許文献２）。
配線の高速性を保証するためには、配線周囲の絶縁層の実効誘電率を低くすることも望まれる。エッチストッパ兼銅拡散防止膜は、ＳｉＮやＳｉＣで形成されるが、他の絶縁層はなるべく低い誘電率を持つ材料で形成することが配線の浮遊容量を低下させるためには好ましい。酸化シリコンより低い誘電率を有する絶縁材料は、それぞれ特有の性質を有する。各材料の特性を考慮した多層配線構造を形成することが望まれる。
特開平６−２７５６１２号公報 特開２００１−１１０８０９号公報
微細化された銅配線を形成するために、ダマシンプロセスが採用される。絶縁層に配線用溝及び／又はビア孔を形成し、溝及び／又はビア孔を銅配線層で埋め込み、絶縁層上の余分な銅配線層を化学機械研磨（ＣＭＰ）等により除去する。ダマシンプロセスにはシングルダマシンプロセスとデュアルダマシンプロセスがある。
シングルダマシンプロセスは、下層絶縁層を形成し、ビア孔を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。次に上層絶縁層を形成し、配線用溝を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。デュアルダマシンプロセスは、絶縁層を形成し、配線用溝とビア孔とを有する凹部を開口し、銅配線層で埋め込み、ＣＭＰで不要部を除去する。
銅は、絶縁層中に拡散し、絶縁層の絶縁特性を劣化させる性質を有する。このため、ダマシンプロセスで銅配線を形成する場合、先ず銅の拡散を防止する機能を有するバリアメタル層を形成し、その上に銅層を形成する。バリアメタルとしては、窒化チタンＴｉＮ，窒化タンタルＴａＮ等の窒化物やタンタルＴａ等が用いられる。
ＣＭＰを行なった銅配線においても、表面に銅層が露出する。この銅層から上層の絶縁層へ銅が拡散することを防止するため、銅配線を形成した表面は、絶縁性銅拡散防止層で覆う。銅拡散防止層は、上層絶縁層をエッチングする時のエッチングストッパとしての機能も有する。絶縁性銅拡散防止層は、通常窒化シリコンＳｉＮや炭化シリコンＳｉＣ等で形成される。
下部バリアメタル層を備えた銅配線を形成した後、配線層表面をエッチングして掘り下げ、上部バリアメタル層を形成し、ＣＭＰで不要部を除去する提案もされている（特許文献１）。この場合は、バリアメタル層で全周囲を覆われた銅配線が形成される。さらに、上部バリアメタル層に凹部を形成し、この中にアルミニウム層を埋め込んだ構成も提案されている（特許文献２）。
配線の高速性を保証するためには、配線周囲の絶縁層の実効誘電率を低くすることも望まれる。エッチストッパ兼銅拡散防止膜は、ＳｉＮやＳｉＣで形成されるが、他の絶縁層はなるべく低い誘電率を持つ材料で形成することが配線の浮遊容量を低下させるためには好ましい。酸化シリコンより低い誘電率を有する絶縁材料は、それぞれ特有の性質を有する。各材料の特性を考慮した多層配線構造を形成することが望まれる。
本発明の目的は、長寿命化した銅配線を有する半導体装置を提供することである。
本発明の他の目的は、銅配線内におけるボイドの成長を抑制することのできる半導体装置を提供することである。
本発明の１観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁層と、前記絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、連続する銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線と、前記第１ダマシン配線と絶縁層との上に配置された絶縁性銅拡散防止膜と、を有する半導体装置が提供される。
本発明の他の観点によれば、多数の半導体素子を形成した半導体基板と、前記半導体基板上に形成された積層絶縁層と、前記積層絶縁層中に埋め込まれた複数の下層配線層と複数の上層配線層とを含む多層配線であって、各配線層は、層内の接続を行うための配線パターンと層間の接続を行うためのビアとを有し、上層配線層の少なくとも１層は、前記積層絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、連続する銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線を含んで構成される多層配線と、を有し、前記積層絶縁層は、各配線層の上に配置された絶縁性銅拡散防止膜を含む半導体集積回路装置が提供される。
本発明の他の目的は、銅配線内におけるボイドの成長を抑制することのできる半導体装置を提供することである。
本発明の１観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁層と、前記絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、連続する銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線と、前記第１ダマシン配線と絶縁層との上に配置された絶縁性銅拡散防止膜と、を有する半導体装置が提供される。
本発明の他の観点によれば、多数の半導体素子を形成した半導体基板と、前記半導体基板上に形成された積層絶縁層と、前記積層絶縁層中に埋め込まれた複数の下層配線層と複数の上層配線層とを含む多層配線であって、各配線層は、層内の接続を行うための配線パターンと層間の接続を行うためのビアとを有し、上層配線層の少なくとも１層は、前記積層絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、連続する銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線を含んで構成される多層配線と、を有し、前記積層絶縁層は、各配線層の上に配置された絶縁性銅拡散防止膜を含む半導体集積回路装置が提供される。
ＦＩＧ．１Ａ−１Ｅは、本発明の実施例による半導体装置の製造方法を示す断面図である。
ＦＩＧ．２Ａ−２Ｄは、本発明の他の実施例による半導体装置の製造法を示す断面図である。
ＦＩＧ．３Ａ−３Ｃは、多層配線の積層絶縁層の例を示す断面図である。
ＦＩＧ．４Ａ−４Ｃは、本発明の実施例によるビア導電体と下層配線層の接触部を示す断面図である。
ＦＩＧ．５Ａ、５Ｂは、本発明の他の実施例による半導体装置の断面図である。
ＦＩＧ．６Ａ−６Ｃは、ＣＭＰの条件により発生し得る形態を示す断面図である。
ＦＩＧ．７は、多層配線を有する半導体装置の１例を示す断面図である。
ＦＩＧ．８は、多層配線を有する半導体装置の他の１例を示す断面図である。
ＦＩＧ．９Ａ、９Ｂは、本発明者の行なった実験を示すスケッチ及び断面図である。
ＦＩＧ．２Ａ−２Ｄは、本発明の他の実施例による半導体装置の製造法を示す断面図である。
ＦＩＧ．３Ａ−３Ｃは、多層配線の積層絶縁層の例を示す断面図である。
ＦＩＧ．４Ａ−４Ｃは、本発明の実施例によるビア導電体と下層配線層の接触部を示す断面図である。
ＦＩＧ．５Ａ、５Ｂは、本発明の他の実施例による半導体装置の断面図である。
ＦＩＧ．６Ａ−６Ｃは、ＣＭＰの条件により発生し得る形態を示す断面図である。
ＦＩＧ．７は、多層配線を有する半導体装置の１例を示す断面図である。
ＦＩＧ．８は、多層配線を有する半導体装置の他の１例を示す断面図である。
ＦＩＧ．９Ａ、９Ｂは、本発明者の行なった実験を示すスケッチ及び断面図である。
アルミニウム配線において、電流によりアルミニウム原子がマイグレートするエレクトロマイグレーションが知られている。銅はアルミニウムよりエレクトロマイグレーションが生じにくいと言われている。しかし、銅配線においてもエレクトロマイグレーションは生じる。
先ず、本発明者の行なった予備的実験について説明する。本発明者は、デュアルダマシン配線を有するサンプルを作成し、加速試験を行ない、エレクトロマイグレーションによるボイドの発生を観察した。
ＦＩＧ．９Ａは、実験に用いたサンプルの透過型電子顕微鏡（ＴＥＭ）写真のスケッチを示す。下層配線が、バリアメタル層Ｂ１と銅配線層Ｗ１で形成され、その端部に接触する上層配線層がバリアメタル層Ｂ２と銅配線層Ｗ２で形成されている。各配線の上面上には絶縁性銅拡散防止層が形成されている。この配線に電流を流した方向は、上層配線から下層配線に向って電子を供給する方向である。下層銅配線層Ｗ１には、上層配線との接触部に小さなボイドＭ１が発生し、配線の中間に大きなボイドＭ２が発生している。
ＦＩＧ．９Ｂは、ＦＩＧ．９Ａの下層配線層の構成を概略的に示す断面図である。下層配線は、層間絶縁膜ＩＬ内に形成されている。下層銅配線層Ｗ１の表面上には、ＳｉＮで形成された絶縁性銅拡散防止層ＤＢが配置されている。ボイドＭ１、Ｍ２は、下層銅配線層Ｗ１と、絶縁性銅拡散防止層ＤＢとの界面に接して形成されている。
ボイドは、銅配線層と絶縁性銅拡散防止層との界面から発生していることが判る。バリアメタル層とその上に形成された銅配線層との界面には、ボイドは発生していない。
この実験結果から、バリアメタル層と銅配線層とは良好な界面を形成する、絶縁性銅拡散防止層と銅配線層とは良好な界面を形成できず、密着性が悪く、その界面における銅原子は移動し易く、界面拡散が生じやすくなっていると考えられる。絶縁性銅拡散防止層との界面において銅原子が界面拡散を始めると、空所に隣接する銅原子が体積移動し、体積移動する銅原子が不足するとボイドが発生し、成長すると考えられる。
なお、ボイドＭ１は、上層配線層のバリアメタル層Ｂ２と接する下層銅配線層Ｗ１内に発生しているが、バリアメタル層Ｂ２を介して隣接する上層銅配線層Ｗ２中には成長していない。このことは、銅配線層にボイドが発生すると、連続した銅配線層内においてはボイドが成長するが、バリアメタル層を突き抜けてボイドが成長することはないことを示唆している。
この現象を利用すると、ボイドの成長を抑制することが可能であろう。すなわち、銅配線層内にバリアメタル層を介在させると、バリアメタル層でボイドの成長を停止させることが可能であろう。
以下、本発明の実施例を図面を参照して説明する。
ＦＩＧ．１Ａ〜１Ｅは、本発明の第１の実施例による半導体装置の製造方法を概略的に示す。
ＦＩＧ．１Ａに示すように、半導体素子を含む下地１０の上に、絶縁性銅拡散防止層１１、層間絶縁層１２の積層を形成する。銅拡散防止層１１は、例えば厚さ５０ｎｍのＳｉＮ膜であり、層間絶縁層１２は、例えば厚さ５００ｎｍの酸化シリコン層である。酸化シリコン層１２の上に配線用溝の形状を有する開口を形成したホトレジストパターンＰＲを形成する。
ホトレジストパターンＰＲをエッチングマスクとし、酸化シリコン層１２をエッチングする。窒化シリコン層１１はエッチングストッパとして機能する。その後ホトレジストパターンＰＲはアッシング等により除去する。窒化シリコン層１１下に銅配線等酸化しやすい要素が存在しても、窒化シリコン層１１がその酸化を防止する。
ＦＩＧ．１Ｂは、酸化シリコン層１２をエッチングし、ホトレジストパターンＰＲを除去した状態を示す。開口内に窒化シリコン層１１が露出している。この状態において、酸化シリコン層１２をエッチングマスクとし、開口内に露出した窒化シリコン層１１のエッチングを行なう。例えば、ＣＦ系ガス等を用いたプラズマにより窒化シリコン層１１をエッチングする。
ＦＩＧ．１Ｃは、窒化シリコン層１１のエッチングが終了した状態を示す。酸化シリコン層１２、窒化シリコン層１１を貫通して配線用溝が形成されている。下地１０内に、導電性プラグ等が形成されている場合は、酸化シリコン層１２、窒化シリコン層１１を貫通して形成された開口内に、これらの接続用領域が露出される。
ＦＩＧ．１Ｄに示すように、配線用溝を形成した絶縁層上に、バリアメタル層１３、銅配線層１４を形成する。例えば、厚さ５０ｎｍのＴａ層をスパッタリングして、バリアメタル層１３を形成し、シード用銅層をスパッタリングで形成した後銅層をメッキで形成して、厚さ約２５０ｎｍの銅配線層１４を形成する。厚さ５０ｎｍの窒化シリコン層１１と厚さ５００ｎｍの酸化シリコン層１２との積層で形成された深さ５５０ｎｍの溝内に厚さ５０ｎｍのバリアメタル層１３と厚さ２５０ｎｍの銅配線層１４が形成され、深さの半分以上が埋め戻される。溝の残る深さは２５０ｎｍである。
メッキは、狭い開口部において優先的に成長するため、幅の狭い溝内は銅層１４で埋め込まれる。広幅の配線層において、厚さ２５０ｎｍの銅層１４の表面は、厚さ５００ｎｍの酸化シリコン層１２の表面よりも２５０ｎｍ下に配置される。
銅配線層１４の上に、さらにバリアメタル層１５を形成し、銅配線層１６を成長する。例えば、厚さ５０ｎｍのＴａ層１５をスパッタリングにより形成し、その後厚さ８００ｎｍの銅層１６をメッキにより形成する。溝が５５０ｎｍの深さを有しているので、銅配線層１６の表面にも深さ約５５０ｎｍの凹部が形成される。
ＦＩＧ．１Ｄに示す状態で、ＣＭＰを行ない、酸化シリコン層１４の上に堆積している銅層及びバリアメタル層を完全に除去する。ＣＭＰにおいて、研磨面と接する上面は機械研磨と化学研磨の両方を受ける。研磨面と接しない凹部内は化学研磨のみを受ける。このように、凹部内の研磨速度は遅いので、ＣＭＰ途中において銅層１６表面の凹凸は消滅し、平坦な表面が出現する。
ＦＩＧ．１Ｅに示すように、酸化シリコン層１２上の金属層を完全に除去し、銅層１６表面を酸化シリコン層１２表面と略同一平面として、ＣＭＰを終了する。酸化シリコン層１２の表面が初めて露出した点でＣＭＰを終了した場合、補助銅配線層の厚さは２００ｎｍとなる。オーバー研磨を行なうと、補助銅配線層の厚さは減少する。
平坦化された表面上に例えば窒化シリコン等の絶縁層銅拡散防止層１７を成膜し、さらにその上に酸化シリコン層等の絶縁層１８、窒化シリコン層等の保護層１９を形成する。なお、さらに上層配線層を形成する場合には、保護層１９の成長は省略する。
右側の広幅配線は、下からバリアメタル層１３、銅配線層１４、補助バリアメタル層１５、補助銅配線層１６の積層で形成される。絶縁性銅拡散防止層１７は、配線の周辺部を除いた配線上面の主要部においては、補助銅配線層１６に接し、銅配線層１４には接しない。配線上面の周辺部の限られた面積のみにおいては、絶縁性銅拡散防止層１７は、銅配線層１４に接する。
補助銅配線層１６内で銅原子のエレクトロマイグレーションによりボイドが発生しても、そのボイドは補助バリアメタル層１５によって閉じ込められるであろう。
銅配線層１４は、周辺の限られた面積で絶縁性銅拡散防止層１７と接するが、上下主要部をバリアメタル層１３、１５で挟まれた構成のため、ボイドが発生しにくい。ボイドの発生に基づく不良の発生を抑制することが可能となり、太幅配線における電流密度を増大することも可能となる。
ＦＩＧ．９Ｃは、期待される機能を示す概略断面図である。層間絶縁膜ＩＬ内にバリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘで構成された配線パターンが形成されている。配線パターンの１端には、バリアメタル層Ｂ２、銅配線層Ｗ２で構成された上層配線のビアが接続されている。配線パターン上面上には銅拡散防止層ＤＢが形成されている。
銅拡散防止層ＤＢと補助銅配線層Ｗ１ｘとの界面で銅原子の界面拡散が生じ、それに伴って銅原子の体積移動が生じ、ボイドＭが発生する。ボイドＭは成長するが、補助バリアメタル層Ｂ１ｘで成長は停止する。下部に配置された銅配線層Ｗ１中にボイドが成長することは抑止される。
ＦＩＧ．１Ａ−１Ｅに示した実施例においては、細幅の配線層には補助バリアメタル層１５は配置されず、太幅の配線層にのみ補助バリアメタル層１５が形成され、その上に補助銅配線層１６が形成された。細幅配線においてボイドが発生すると不良が生じてしまう。製造条件を調整することにより、細幅配線にも補助バリアメタル層を配置することもできる。
ＦＩＧ．２Ａ−２Ｄは、本発明の第２の実施例による半導体装置の製造方法を示す。ＦＩＧ．１Ａ−１Ｃと同様の工程を行ない、絶縁性銅拡散防止層１１、層間絶縁層１２に配線用溝を形成する。
ＦＩＧ，２Ａに示すように、配線用溝を形成した半導体基板表面上にバリアメタル層１３を成膜した後、銅配線層１４を化学気相堆積（ＣＶＤ）により形成する。ＣＶＤは、等方成長を行なうため、バリアメタル層１３表面上に均一な厚さの銅配線層１４が形成される。太幅配線溝内のみならず、細幅配線溝内においても、中空部が残るように銅配線層１４の厚さを選択する。
銅配線層１４の上に、補助バリアメタル層１５を形成し、さらに補助銅配線層１６を形成する。その後ＣＭＰを行ない、酸化シリコン層１２上の金属層を全て除去する。
ＦＩＧ．２Ｂに示すように、太幅配線溝内のみでなく、細幅配線溝内においても、補助バリアメタル層１５、補助配線層１６が埋め込まれた配線が形成される。第２の実施例によれば、銅配線層１４の厚さが均一にかつ薄く設定され、細幅配線内においても補助バリアメタル層１５、補助銅配線層１６が形成される。細幅配線、太幅配線を問わず、ボイドを原因とする配線の断線を減少することができる。以下、上層にデュアルダマシン配線を形成する工程を説明する。
ＣＭＰした表面上に、窒化シリコン層等の絶縁性銅拡散防止層２１、酸化シリコン等の絶縁層２２、窒化シリコン等のエッチストッパ層２３、酸化シリコン等の絶縁層２４を成長する。これらの絶縁積層は、合わせて配線層１層分の層間絶縁膜を構成する。窒化シリコン層２３、酸化シリコン層２４が配線パターン用絶縁層である。
ＦＩＧ．２Ｃに示すように、絶縁層２３、２４に配線パターン用溝、絶縁層２２、２１にビア孔を形成し、デュアルダマシン用凹部を形成する。デュアルダマシン用凹部を形成する方法としては、先にビア孔を形成し、後に配線パターン用溝を形成する公知の方法、先に配線パターン用溝を形成し、後にビア孔を形成する公知の方法のいずれを用いてもよい。
ＦＩＧ．２Ｄに示すように、デュアルダマシン用凹部を埋め込むように、バリアメタル層２５、銅配線層２６、補助バリアメタル層２７、補助銅配線層２８を形成し、ＣＭＰを行なって絶縁積層表面上の金属層を除去し、デュアルダマシン配線を完成する。
ビア孔の径は通常細く設計されるので、ビア孔内は、バリアメタル層２５と銅配線層２６、又はバリアメタル層２５のみで埋め込まれる。ビア導電体は絶縁性銅拡散防止膜に接しないので補助バリアメタル層２５がビア導電体に含まれなくても実質的な不利は生じない。補助バリアメタル層２７、補助銅配線層２８は、配線パターン内にのみ形成される。
ＦＩＧ．１Ｅ、２Ｄの構成によれば、配線の主要部において、絶縁性銅拡散防止層１７、２１は、補助銅配線層１６とは接触するが、配線層１３とは補助バリアメタル層で分離され、接触していない。絶縁性銅拡散防止層１７，２１との界面において、補助銅配線層１６内に界面拡散が生じ、ボイドが発生しても、そのボイドは補助銅配線層１６内にあり、補助バリアメタル層１５によって成長を止められ、配線層１３に拡がることは防止される。
補助銅配線層は、ボイドの発生、成長を許容する領域である。補助銅配線層から補助バリアメタル層を介して分離されている銅配線層は、銅拡散防止層との接触が周辺部のみに制限され、ボイドの発生を抑制した領域である。
補助銅配線層の銅配線層に対する体積比が小さいほど、ボイドの発生を抑制した銅配線の断面積が大きくなる。この観点からは、補助バリアメタル層、補助銅配線層は、浅く、例えば配線溝の深さの１／２以下の深さに、形成することが好ましい。第１の実施例のように、太幅配線のみを対象として補助バリアメタル層、補助銅配線層を形成すれば、その厚さを制限することが容易となる。
上述の実施例においては、絶縁性銅拡散防止層、及びエッチングストッパ層としてＳｉＮを用い、絶縁層としては酸化シリコンを用いた。種々の他の絶縁層を用いることも可能である。
ＦＩＧ．３Ａ、３Ｂ、３Ｃは、種々の材料を用いた絶縁積層構造の例を示す。
ＦＩＧ．３Ａにおいては、ＳｉＬＫ（ダウケミカル社商標）等の有機絶縁層３１の上に、ＳｉＣのハードマスク層３２を重ね、下層配線の層間絶縁層が形成されている。この層間絶縁層内に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタルＢ１ｘ、補助銅配線層Ｗ１ｘで形成された銅配線パターンが埋め込まれている。銅配線パターンは実施例１、２のいずれかのものでよい。
銅配線パターンの上には、ＳｉＣの銅拡散防止層兼エッチングストッパ層３３、有機絶縁層３４、ＳｉＣのハードマスク層３５が積層され、上層配線の層間絶縁膜を形成している。これらの層間絶縁膜を貫通して、ビア部とを配線部を有するデュアルダマシン上層配線が、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成されている。
上層配線の上には、ＳｉＣの銅拡散防止層５２、ＳｉＯ２等の絶縁層５３、ＳｉＮ等の保護層５４が形成されている。
ＦＩＧ．３Ｂにおいては、酸化シリコン層３６、有機絶縁層３７、酸化シリコン層３８で下層配線用の層間絶縁膜が形成されている。この積層絶縁層内に、上述同様の下層銅配線が埋め込まれている。
上層配線用の層間絶縁膜は、ＳｉＮ等の銅拡散防止層３９、酸化シリコン層４０、有機絶縁層４１、酸化シリコン層４２で構成されている。この積層絶縁層内に、上述同様のデュアルダマシン上層配線が埋め込まれている。
この層間絶縁膜構造は、有機絶縁膜を用いて実質誘電率を低減させながら、有機絶縁膜を酸化シリコン層で挟むことにより、プロセス上の安全性を高めている。上層配線より上の絶縁膜はＦＩＧ．３Ａ同様の構成を有する。有機絶縁膜と酸化シリコン膜とは、異なるエッチング特性を有する。この特性の差を利用してエッチングをより容易に制御することができる。
ＦＩＧ．３Ｃにおいては、弗化酸化シリコン（ＳｉＯＦ、またはＦＳＧ）層４６が下層配線の層間絶縁膜を構成する。この絶縁層内に、上述同様の下層銅配線が埋め込まれている。ＳｉＮ等の絶縁性銅拡散防止層４７と、弗化酸化シリコン層４８が上層配線の層間絶縁膜を構成している。この積層絶縁層内に、上述同様のデュアルダマシン上層配線が埋め込まれている。
なお、バリアメタル層としては、Ｔａ、ＴｉＮ、ＴａＮ等を用いることができる。但し、弗化酸化シリコンを用いたＦＩＧ．３Ｃの構成においては、弗化酸化シリコン層の上に配置されるバリアメタル層Ｂ１及びＢ２としては、Ｔａ以外のＴｉＮ、ＴａＮを用いることが好ましい。
ＦＩＧ．４Ａ、４Ｂ、４Ｃは、下層配線と上層配線の接続部の形状を、ＦＩＧ．３Ｂに示す構造を例として、示す。ＦＩＧ．３Ｂと同様の符号は同様の部材を示す。
ＦＩＧ．４Ａにおいては、上層配線のビア部Ｂ２，Ｗ２は下層配線のバリアメタル層Ｂ１から、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘにわたる領域でコンタクトを形成している。この構成は、ＦＩＧ．３Ｂで示したものと同様である。上層配線のビア部は、銅配線層Ｗ１のみでなく補助銅配線層Ｗ１ｘとも接触している。
ＦＩＧ．４Ｂにおいては、下層配線のバリアメタル層Ｂ１、銅配線層Ｗ１及び補助バリアメタル層Ｂ１ｘの上面のみにおいて、上層配線のビア部が接触を形成している。上層配線のビア部Ｂ２，Ｗ２は、銅配線層Ｗ１とは接触するが、補助銅配線Ｗ１ｘには接触していない。
ＦＩＧ．４Ｃにおいては、下層配線のバリアメタル層Ｂ１、銅配線層Ｗ１の上面にのみ、上層配線のビア部Ｂ２，Ｗ２が接触を形成している。上層配線のビア部Ｂ２，Ｗ２は、銅配線層Ｗ１を横断せず、補助バリアメタル層Ｂ１ｘとの間に銅配線層Ｗ１と銅拡散防止層３９とが接触する領域がある。
これらのコンタクト構造は、条件、必要に応じて選択することができる。
ＦＩＧ．５Ａは、ビア部と配線パターン部とを別々のプロセスで形成するシングルダマシン構造による半導体装置の構成例を示す。下地絶縁層６０の上に、ＳｉＮ等のエッチングストッパ層６１、酸化シリコン層６２を形成し、下層配線の層間絶縁膜を構成する。この層間絶縁膜中に、バリアメタル層６３、銅配線層６４、補助バリアメタル層６５、補助銅配線層６６で形成された下層配線パターンが埋め込まれている。
下層配線層の上に、エッチングスストッパ層６７、酸化シリコン層６８が積層され、上層配線のビア部が埋め込まれている。ビア部は、バリアメタル層６９、銅配線層７０のみで構成されている。ビア部の上に、エッチングストッパ層１１、酸化シリコン層１２で配線パターン用絶縁層が形成され、この中にバリアメタル１３、銅配線層１４、補助バリアメタル層１５、補助銅配線層１６で形成された配線パターンが埋め込まれている。
この配線パターンの上面を、ＳｉＮ等のエッチングストッパ１７が覆い、さらに酸化シリコン層１８が形成され、さらに上層配線のバリアメタル層７１、銅配線層７２で形成されたビア部が接触する。
シングルダマシン構造においては、ビア部の銅配線層７０は、配線パターンのバリアメタル層１３で覆われ、銅拡散防止層（エッチングストッパ層）１１、１７とは接触しない。銅拡散防止層１７と接触する配線パターンの銅配線層１４とビア部の銅配線層７０とはバリアメタル層１３で分離される構造である。従って、ビア部に補助バリアメタル層を設ける必要は少ない。
ＦＩＧ．５Ｂは、配線パターンの構造の変形例を示す。下地絶縁層４０の上に、例えば有機絶縁層４１と酸化シリコン層４２とで層間絶縁膜が形成されている。この層間絶縁膜中に、バリアメタル層Ｂ、銅配線層Ｗ、補助バリアメタル層Ｂｘで形成された配線パターンが埋め込まれている。この上に、絶縁性銅拡散防止層が形成される。補助バリアメタル層はバリアメタル層と分離されている。
この構成においては、補助バリアメタル層Ｂｘの上に補助銅配線層は配置されていない。銅配線層Ｗの主要部上に補助バリアメタル層Ｂｘが形成されているため、銅配線層Ｗと絶縁性銅拡散防止層との接触が制限され、ボイドの発生が抑制される。補助バリアメタル層Ｂｘの厚さは、ＣＭＰで消滅しないように選択することが好ましい。
ＦＩＧ．６Ａ、６Ｂ、６Ｃは、広幅配線においてディッシング及びエロージョンが生じた時の構成の変化を示す。
ＦＩＧ．６Ａにおいて、酸化シリコン層４０、有機絶縁層４１、酸化シリコン層４２で形成される絶縁積層構造に、第１、第２実施例のいずれかと同様バリアメタル層Ｂ、銅配線層Ｗ、補助バリアメタル層Ｂｘ、補助銅配線層Ｗｘで形成された配線パターンが埋め込まれている。配線パターン形成の際のＣＭＰにおいて、ディッシング及びエロージョンが生じると、配線パターン上面が、中央部に向って次第に引き下げられた形状となる。
ＦＩＧ．６Ｂは、ディッシング及びエロージョンがさらに強い場合を示す。配線層の上面は、中央部で補助バリアメタル層Ｂｘに達している。この状態においても、銅配線層Ｗの主要部は絶縁性銅拡散防止層とは接触しないのでボイドの発生は抑制される。第１、第２実施例のいずれかと図５Ｂの実施例との組み合わせを考えることもできるであろう。
ＦＩＧ．６Ｃは、さらにディッシング及びエロージョンが強くなった場合を示す。補助バリアメタル層Ｂｘ及び補助銅配線層Ｗｘの中央部は、ディッシング及びエロージョンにより消滅し、銅配線層Ｗが露出している。絶縁性銅拡散防止層は、銅配線層Ｗの露出部と接触する。
この状態においても、補助バリアメタル層Ｂｘが残っている領域においては、銅配線層Ｗと絶縁性銅拡散防止層との接触が防止されているため、ボイドの発生は抑制される。
ＦＩＧ．７は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板１０１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１０２が形成されている。素子分離領域１０２で囲まれた活性領域内にＭＯＳトランジスタを形成するため、ｐ型ウエル１０３、ｎ型ウエル１０４が形成されている。
ｐ型ウエル領域１０３上に、ゲート絶縁膜１０５、多結晶シリコンゲート電極１０６、サイドウォールスペーサ１０７が形成され、ゲート電極１０６の両側にエクステンション付ｎ型ソース／ドレイン領域１０８が形成される。ｎ型ウエル領域１０４においては、ｐ型ソース／ドレイン領域１０９が形成される。
ゲート電極を覆って半導体基板上に窒化シリコン層１１１が形成され、その上にホスホシリケートガラス（ＰＳＧ、燐ドープ酸化シリコン）層１１２が形成される。ＰＳＧ層１１２、窒化シリコン層１１１を貫通して、ＴｉＮのバリアメタル層Ｂ１１とタングステン層Ｖ１とで形成されたビア導電体が形成される。
ＰＳＧ層１１２の上に、有機絶縁層１１３、酸化シリコン層１１４が積層される。この積層の中に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘで形成された配線パターンが埋め込まれる。このようにして第１配線層ＷＬ１が形成される。
第１配線層ＷＬ１の上に、窒化シリコン層１２１、酸化シリコン層１２２、有機絶縁層１２３、酸化シリコン層１２４の積層が形成され、第２配線ＷＬ２用の層間絶縁膜が形成される。第２配線用層間絶縁膜に、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成された第２配線層ＷＬ２が埋め込まれる。
第３配線層ＷＬ３、第４配線層ＷＬ４用の層間絶縁膜は、第２配線ＷＬ２に対する層間絶縁膜と同様、窒化シリコン層１３１、１４１、酸化シリコン層１３２、１４２、有機絶縁層１３３、１４３、酸化シリコン層１３４、１４４の積層で形成される。
第３配線層ＷＬ３、第４配線層ＷＬ４のダマシン配線の構造は、第２配線層と同様である。バリアメタル層Ｂｎ、銅配線層Ｗｎ、補助バリアメタル層Ｂｎｘ、補助銅配線層Ｗｎｘで配線パターンが形成される。
第５配線層ＷＬ５〜第７配線層ＷＬ７は、第２配線層ＷＬ２〜第４配線層ＷＬ４とは異なる構成を有する。第５配線層ＷＬ５の層間絶縁膜は、窒化シリコン層１５１、酸化シリコン層１５２、窒化シリコン層１５３、酸化シリコン層１５４の積層で形成されている。配線パターンの構成は、第２〜第４配線ＷＬ４と同様である。
第６配線層、第７配線層に対する層間絶縁膜も、第５配線層ＷＬ５同様窒化シリコン層１６１、１７１、酸化シリコン層１６２、１７２、窒化シリコン層１６３、１７３、酸化シリコン層１６４、１７４で形成されている。配線パターンの構成は、第５配線ＷＬ５と同様である。
上層配線は、配線間ピッチが広くなり、配線密度が緩やかになる。このため、配線間の浮遊容量を低減するため、低誘電率絶縁層を用いる必要性が低くなる。そこで、第５〜第７配線層では、有機絶縁層を用いず、層間絶縁層の信頼性を高めている。
最上層の第８配線層ＷＬ８は、独自の構成を有する。窒化シリコン層１８１、酸化シリコン層１８２で下部絶縁層が形成され、バリアメタル層Ｂ８１、タングステン層Ｖ８でビア部が形成される。
ビア部の上に、ＴｉＮ層Ｂ８２、アルミニウム層Ｗ８、ＴｉＮ層Ｂ８３でパッド兼用の配線層が形成されている。なお、アルミニウムの代りにＣｕを用いることもできる。最上層の配線を覆って、酸化シリコン層１８３、窒化シリコン層１９０が形成されている。
ＦＩＧ．７の構成においては、第１配線層ＷＬ１〜第７配線層ＷＬ７の全てにおいて配線パターン中に補助バリアメタル層を埋め込み、ボイドの発生を抑制している。層間絶縁膜の構成は、下部配線層と最上層を除く上部配線層でその構成が異なっている。
ＦＩＧ．８は、多層配線構造を有する半導体集積回路装置の他の構成例を示す。半導体基板内に形成するＭＯＳトランジスタ構造及びソース／ドレインの引出し導電性プラグの構成は、ＦＩＧ．７と同様である。
ＰＳＧ層１１２の上に、ＳｉＣ層１１６、有機絶縁層１１７、ＳｉＣ層１１８の積層が形成され、バリアメタル層Ｂ１、銅配線層Ｗ１で第１配線層ＷＬ１が形成されている。補助バリアメタル層は用いられていない。
第２配線層ＷＬ２〜第４配線層ＷＬ４は、第１配線層ＷＬ１と同様の構成を有する。第４配線層ＷＬ４を例にとって説明すると、層間絶縁膜はＳｉＣ層１４１、有機絶縁層１４２、ＳｉＣ層１４３で形成されている。デュアルダマシン配線は、バリアメタル層Ｂ４と銅層Ｗ４で形成され、補助バリアメタル層は配置されていない。
第５配線層ＷＬ５〜第８配線層ＷＬ８はそれぞれ同様の構成を有する。第５配線層ＷＬ５を例にとって説明すると、層間絶縁膜は、ＳｉＣ層１５１、酸化炭化シリコン（ＳｉＯＣ）層１５２、ＳｉＣ層１５３、酸化炭化シリコン層１５４で形成されている。デュアルダマシン配線は、バリアメタル層Ｂおよび銅配線層Ｗで形成され、補助バリアメタル層は配置されていない。
第９配線層ＷＬ９は、ＳｉＣ層１９１、酸化シリコン層１９２、ＳｉＣ層１９３、酸化シリコン層１９４で形成された層間絶縁膜に、バリアメタル層Ｂ９、銅配線層Ｗ９、補助バリアメタル層Ｂ９ｘ、補助銅配線層Ｗ９ｘで形成されたデュアルダマシン配線が埋め込まれる。
第１０配線ＷＬ１０は、第９配線ＷＬ９と同様の構成を有する。ＳｉＣ層２０１、酸化シリコン層２０２、ＳｉＣ層２０３、酸化シリコン層２０４で形成されて層間絶縁膜にバリアメタル層Ｂ１０、銅配線層Ｗ１０、補助バリアメタル層Ｂ１０ｘ、補助銅配線層Ｗ１０ｘで形成されたデュアルダマシン配線が埋め込まれる。
最上配線層ＷＬ１１は、ＦＩＧ．７の最上配線と同様の構成を有する。ＳｉＣ層２１１、酸化シリコン層２１２が積層され、この中にＴｉＮのバリアメタル層Ｂ１１と、Ｗの配線層Ｗ１１で形成されたビア導電体が埋め込まれている。ビア導電体の上に、ＴｉＮ層Ｂ１１１、アルミニウム、又は銅を含むアルミニウム合金で形成された主配線層Ｗ１２、ＴｉＮの上部バリアメタル層Ｂ１１２で形成されたボンディングパッド兼用最上配線層が形成される。この配線層を覆って、酸化シリコン層２１３、窒化シリコン層２２０が形成される。
ＦＩＧ．８の構成においては、下層から上層に向って３段階で層間絶縁層の積層構成が変化し、実質的誘電率は下層ほど低くされている。下層配線は高密度であり、配線の付随容量を低減するためには層間絶縁層の誘電率を低減することが好ましい。
下層配線層、中層配線層には補助バリアメタル層、補助銅配線層が配置されず、上層の２層の配線層ＷＬ９、ＷＬ１０にのみ、補助バリアメタル層、補助銅配線層を配置している。上層配線層は、電源配線の占める割合が高く、大電流を供給する必要がある。このような配線において、補助バリアメタル層、補助銅配線層を用いた配線構造を用いると、ボイドの発生を有効に抑制することができ、配線の寿命を長期化するのに有効である。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の組合わせ、変更、変形が可能であることは当業者に自明であろう。
先ず、本発明者の行なった予備的実験について説明する。本発明者は、デュアルダマシン配線を有するサンプルを作成し、加速試験を行ない、エレクトロマイグレーションによるボイドの発生を観察した。
ＦＩＧ．９Ａは、実験に用いたサンプルの透過型電子顕微鏡（ＴＥＭ）写真のスケッチを示す。下層配線が、バリアメタル層Ｂ１と銅配線層Ｗ１で形成され、その端部に接触する上層配線層がバリアメタル層Ｂ２と銅配線層Ｗ２で形成されている。各配線の上面上には絶縁性銅拡散防止層が形成されている。この配線に電流を流した方向は、上層配線から下層配線に向って電子を供給する方向である。下層銅配線層Ｗ１には、上層配線との接触部に小さなボイドＭ１が発生し、配線の中間に大きなボイドＭ２が発生している。
ＦＩＧ．９Ｂは、ＦＩＧ．９Ａの下層配線層の構成を概略的に示す断面図である。下層配線は、層間絶縁膜ＩＬ内に形成されている。下層銅配線層Ｗ１の表面上には、ＳｉＮで形成された絶縁性銅拡散防止層ＤＢが配置されている。ボイドＭ１、Ｍ２は、下層銅配線層Ｗ１と、絶縁性銅拡散防止層ＤＢとの界面に接して形成されている。
ボイドは、銅配線層と絶縁性銅拡散防止層との界面から発生していることが判る。バリアメタル層とその上に形成された銅配線層との界面には、ボイドは発生していない。
この実験結果から、バリアメタル層と銅配線層とは良好な界面を形成する、絶縁性銅拡散防止層と銅配線層とは良好な界面を形成できず、密着性が悪く、その界面における銅原子は移動し易く、界面拡散が生じやすくなっていると考えられる。絶縁性銅拡散防止層との界面において銅原子が界面拡散を始めると、空所に隣接する銅原子が体積移動し、体積移動する銅原子が不足するとボイドが発生し、成長すると考えられる。
なお、ボイドＭ１は、上層配線層のバリアメタル層Ｂ２と接する下層銅配線層Ｗ１内に発生しているが、バリアメタル層Ｂ２を介して隣接する上層銅配線層Ｗ２中には成長していない。このことは、銅配線層にボイドが発生すると、連続した銅配線層内においてはボイドが成長するが、バリアメタル層を突き抜けてボイドが成長することはないことを示唆している。
この現象を利用すると、ボイドの成長を抑制することが可能であろう。すなわち、銅配線層内にバリアメタル層を介在させると、バリアメタル層でボイドの成長を停止させることが可能であろう。
以下、本発明の実施例を図面を参照して説明する。
ＦＩＧ．１Ａ〜１Ｅは、本発明の第１の実施例による半導体装置の製造方法を概略的に示す。
ＦＩＧ．１Ａに示すように、半導体素子を含む下地１０の上に、絶縁性銅拡散防止層１１、層間絶縁層１２の積層を形成する。銅拡散防止層１１は、例えば厚さ５０ｎｍのＳｉＮ膜であり、層間絶縁層１２は、例えば厚さ５００ｎｍの酸化シリコン層である。酸化シリコン層１２の上に配線用溝の形状を有する開口を形成したホトレジストパターンＰＲを形成する。
ホトレジストパターンＰＲをエッチングマスクとし、酸化シリコン層１２をエッチングする。窒化シリコン層１１はエッチングストッパとして機能する。その後ホトレジストパターンＰＲはアッシング等により除去する。窒化シリコン層１１下に銅配線等酸化しやすい要素が存在しても、窒化シリコン層１１がその酸化を防止する。
ＦＩＧ．１Ｂは、酸化シリコン層１２をエッチングし、ホトレジストパターンＰＲを除去した状態を示す。開口内に窒化シリコン層１１が露出している。この状態において、酸化シリコン層１２をエッチングマスクとし、開口内に露出した窒化シリコン層１１のエッチングを行なう。例えば、ＣＦ系ガス等を用いたプラズマにより窒化シリコン層１１をエッチングする。
ＦＩＧ．１Ｃは、窒化シリコン層１１のエッチングが終了した状態を示す。酸化シリコン層１２、窒化シリコン層１１を貫通して配線用溝が形成されている。下地１０内に、導電性プラグ等が形成されている場合は、酸化シリコン層１２、窒化シリコン層１１を貫通して形成された開口内に、これらの接続用領域が露出される。
ＦＩＧ．１Ｄに示すように、配線用溝を形成した絶縁層上に、バリアメタル層１３、銅配線層１４を形成する。例えば、厚さ５０ｎｍのＴａ層をスパッタリングして、バリアメタル層１３を形成し、シード用銅層をスパッタリングで形成した後銅層をメッキで形成して、厚さ約２５０ｎｍの銅配線層１４を形成する。厚さ５０ｎｍの窒化シリコン層１１と厚さ５００ｎｍの酸化シリコン層１２との積層で形成された深さ５５０ｎｍの溝内に厚さ５０ｎｍのバリアメタル層１３と厚さ２５０ｎｍの銅配線層１４が形成され、深さの半分以上が埋め戻される。溝の残る深さは２５０ｎｍである。
メッキは、狭い開口部において優先的に成長するため、幅の狭い溝内は銅層１４で埋め込まれる。広幅の配線層において、厚さ２５０ｎｍの銅層１４の表面は、厚さ５００ｎｍの酸化シリコン層１２の表面よりも２５０ｎｍ下に配置される。
銅配線層１４の上に、さらにバリアメタル層１５を形成し、銅配線層１６を成長する。例えば、厚さ５０ｎｍのＴａ層１５をスパッタリングにより形成し、その後厚さ８００ｎｍの銅層１６をメッキにより形成する。溝が５５０ｎｍの深さを有しているので、銅配線層１６の表面にも深さ約５５０ｎｍの凹部が形成される。
ＦＩＧ．１Ｄに示す状態で、ＣＭＰを行ない、酸化シリコン層１４の上に堆積している銅層及びバリアメタル層を完全に除去する。ＣＭＰにおいて、研磨面と接する上面は機械研磨と化学研磨の両方を受ける。研磨面と接しない凹部内は化学研磨のみを受ける。このように、凹部内の研磨速度は遅いので、ＣＭＰ途中において銅層１６表面の凹凸は消滅し、平坦な表面が出現する。
ＦＩＧ．１Ｅに示すように、酸化シリコン層１２上の金属層を完全に除去し、銅層１６表面を酸化シリコン層１２表面と略同一平面として、ＣＭＰを終了する。酸化シリコン層１２の表面が初めて露出した点でＣＭＰを終了した場合、補助銅配線層の厚さは２００ｎｍとなる。オーバー研磨を行なうと、補助銅配線層の厚さは減少する。
平坦化された表面上に例えば窒化シリコン等の絶縁層銅拡散防止層１７を成膜し、さらにその上に酸化シリコン層等の絶縁層１８、窒化シリコン層等の保護層１９を形成する。なお、さらに上層配線層を形成する場合には、保護層１９の成長は省略する。
右側の広幅配線は、下からバリアメタル層１３、銅配線層１４、補助バリアメタル層１５、補助銅配線層１６の積層で形成される。絶縁性銅拡散防止層１７は、配線の周辺部を除いた配線上面の主要部においては、補助銅配線層１６に接し、銅配線層１４には接しない。配線上面の周辺部の限られた面積のみにおいては、絶縁性銅拡散防止層１７は、銅配線層１４に接する。
補助銅配線層１６内で銅原子のエレクトロマイグレーションによりボイドが発生しても、そのボイドは補助バリアメタル層１５によって閉じ込められるであろう。
銅配線層１４は、周辺の限られた面積で絶縁性銅拡散防止層１７と接するが、上下主要部をバリアメタル層１３、１５で挟まれた構成のため、ボイドが発生しにくい。ボイドの発生に基づく不良の発生を抑制することが可能となり、太幅配線における電流密度を増大することも可能となる。
ＦＩＧ．９Ｃは、期待される機能を示す概略断面図である。層間絶縁膜ＩＬ内にバリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘで構成された配線パターンが形成されている。配線パターンの１端には、バリアメタル層Ｂ２、銅配線層Ｗ２で構成された上層配線のビアが接続されている。配線パターン上面上には銅拡散防止層ＤＢが形成されている。
銅拡散防止層ＤＢと補助銅配線層Ｗ１ｘとの界面で銅原子の界面拡散が生じ、それに伴って銅原子の体積移動が生じ、ボイドＭが発生する。ボイドＭは成長するが、補助バリアメタル層Ｂ１ｘで成長は停止する。下部に配置された銅配線層Ｗ１中にボイドが成長することは抑止される。
ＦＩＧ．１Ａ−１Ｅに示した実施例においては、細幅の配線層には補助バリアメタル層１５は配置されず、太幅の配線層にのみ補助バリアメタル層１５が形成され、その上に補助銅配線層１６が形成された。細幅配線においてボイドが発生すると不良が生じてしまう。製造条件を調整することにより、細幅配線にも補助バリアメタル層を配置することもできる。
ＦＩＧ．２Ａ−２Ｄは、本発明の第２の実施例による半導体装置の製造方法を示す。ＦＩＧ．１Ａ−１Ｃと同様の工程を行ない、絶縁性銅拡散防止層１１、層間絶縁層１２に配線用溝を形成する。
ＦＩＧ，２Ａに示すように、配線用溝を形成した半導体基板表面上にバリアメタル層１３を成膜した後、銅配線層１４を化学気相堆積（ＣＶＤ）により形成する。ＣＶＤは、等方成長を行なうため、バリアメタル層１３表面上に均一な厚さの銅配線層１４が形成される。太幅配線溝内のみならず、細幅配線溝内においても、中空部が残るように銅配線層１４の厚さを選択する。
銅配線層１４の上に、補助バリアメタル層１５を形成し、さらに補助銅配線層１６を形成する。その後ＣＭＰを行ない、酸化シリコン層１２上の金属層を全て除去する。
ＦＩＧ．２Ｂに示すように、太幅配線溝内のみでなく、細幅配線溝内においても、補助バリアメタル層１５、補助配線層１６が埋め込まれた配線が形成される。第２の実施例によれば、銅配線層１４の厚さが均一にかつ薄く設定され、細幅配線内においても補助バリアメタル層１５、補助銅配線層１６が形成される。細幅配線、太幅配線を問わず、ボイドを原因とする配線の断線を減少することができる。以下、上層にデュアルダマシン配線を形成する工程を説明する。
ＣＭＰした表面上に、窒化シリコン層等の絶縁性銅拡散防止層２１、酸化シリコン等の絶縁層２２、窒化シリコン等のエッチストッパ層２３、酸化シリコン等の絶縁層２４を成長する。これらの絶縁積層は、合わせて配線層１層分の層間絶縁膜を構成する。窒化シリコン層２３、酸化シリコン層２４が配線パターン用絶縁層である。
ＦＩＧ．２Ｃに示すように、絶縁層２３、２４に配線パターン用溝、絶縁層２２、２１にビア孔を形成し、デュアルダマシン用凹部を形成する。デュアルダマシン用凹部を形成する方法としては、先にビア孔を形成し、後に配線パターン用溝を形成する公知の方法、先に配線パターン用溝を形成し、後にビア孔を形成する公知の方法のいずれを用いてもよい。
ＦＩＧ．２Ｄに示すように、デュアルダマシン用凹部を埋め込むように、バリアメタル層２５、銅配線層２６、補助バリアメタル層２７、補助銅配線層２８を形成し、ＣＭＰを行なって絶縁積層表面上の金属層を除去し、デュアルダマシン配線を完成する。
ビア孔の径は通常細く設計されるので、ビア孔内は、バリアメタル層２５と銅配線層２６、又はバリアメタル層２５のみで埋め込まれる。ビア導電体は絶縁性銅拡散防止膜に接しないので補助バリアメタル層２５がビア導電体に含まれなくても実質的な不利は生じない。補助バリアメタル層２７、補助銅配線層２８は、配線パターン内にのみ形成される。
ＦＩＧ．１Ｅ、２Ｄの構成によれば、配線の主要部において、絶縁性銅拡散防止層１７、２１は、補助銅配線層１６とは接触するが、配線層１３とは補助バリアメタル層で分離され、接触していない。絶縁性銅拡散防止層１７，２１との界面において、補助銅配線層１６内に界面拡散が生じ、ボイドが発生しても、そのボイドは補助銅配線層１６内にあり、補助バリアメタル層１５によって成長を止められ、配線層１３に拡がることは防止される。
補助銅配線層は、ボイドの発生、成長を許容する領域である。補助銅配線層から補助バリアメタル層を介して分離されている銅配線層は、銅拡散防止層との接触が周辺部のみに制限され、ボイドの発生を抑制した領域である。
補助銅配線層の銅配線層に対する体積比が小さいほど、ボイドの発生を抑制した銅配線の断面積が大きくなる。この観点からは、補助バリアメタル層、補助銅配線層は、浅く、例えば配線溝の深さの１／２以下の深さに、形成することが好ましい。第１の実施例のように、太幅配線のみを対象として補助バリアメタル層、補助銅配線層を形成すれば、その厚さを制限することが容易となる。
上述の実施例においては、絶縁性銅拡散防止層、及びエッチングストッパ層としてＳｉＮを用い、絶縁層としては酸化シリコンを用いた。種々の他の絶縁層を用いることも可能である。
ＦＩＧ．３Ａ、３Ｂ、３Ｃは、種々の材料を用いた絶縁積層構造の例を示す。
ＦＩＧ．３Ａにおいては、ＳｉＬＫ（ダウケミカル社商標）等の有機絶縁層３１の上に、ＳｉＣのハードマスク層３２を重ね、下層配線の層間絶縁層が形成されている。この層間絶縁層内に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタルＢ１ｘ、補助銅配線層Ｗ１ｘで形成された銅配線パターンが埋め込まれている。銅配線パターンは実施例１、２のいずれかのものでよい。
銅配線パターンの上には、ＳｉＣの銅拡散防止層兼エッチングストッパ層３３、有機絶縁層３４、ＳｉＣのハードマスク層３５が積層され、上層配線の層間絶縁膜を形成している。これらの層間絶縁膜を貫通して、ビア部とを配線部を有するデュアルダマシン上層配線が、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成されている。
上層配線の上には、ＳｉＣの銅拡散防止層５２、ＳｉＯ２等の絶縁層５３、ＳｉＮ等の保護層５４が形成されている。
ＦＩＧ．３Ｂにおいては、酸化シリコン層３６、有機絶縁層３７、酸化シリコン層３８で下層配線用の層間絶縁膜が形成されている。この積層絶縁層内に、上述同様の下層銅配線が埋め込まれている。
上層配線用の層間絶縁膜は、ＳｉＮ等の銅拡散防止層３９、酸化シリコン層４０、有機絶縁層４１、酸化シリコン層４２で構成されている。この積層絶縁層内に、上述同様のデュアルダマシン上層配線が埋め込まれている。
この層間絶縁膜構造は、有機絶縁膜を用いて実質誘電率を低減させながら、有機絶縁膜を酸化シリコン層で挟むことにより、プロセス上の安全性を高めている。上層配線より上の絶縁膜はＦＩＧ．３Ａ同様の構成を有する。有機絶縁膜と酸化シリコン膜とは、異なるエッチング特性を有する。この特性の差を利用してエッチングをより容易に制御することができる。
ＦＩＧ．３Ｃにおいては、弗化酸化シリコン（ＳｉＯＦ、またはＦＳＧ）層４６が下層配線の層間絶縁膜を構成する。この絶縁層内に、上述同様の下層銅配線が埋め込まれている。ＳｉＮ等の絶縁性銅拡散防止層４７と、弗化酸化シリコン層４８が上層配線の層間絶縁膜を構成している。この積層絶縁層内に、上述同様のデュアルダマシン上層配線が埋め込まれている。
なお、バリアメタル層としては、Ｔａ、ＴｉＮ、ＴａＮ等を用いることができる。但し、弗化酸化シリコンを用いたＦＩＧ．３Ｃの構成においては、弗化酸化シリコン層の上に配置されるバリアメタル層Ｂ１及びＢ２としては、Ｔａ以外のＴｉＮ、ＴａＮを用いることが好ましい。
ＦＩＧ．４Ａ、４Ｂ、４Ｃは、下層配線と上層配線の接続部の形状を、ＦＩＧ．３Ｂに示す構造を例として、示す。ＦＩＧ．３Ｂと同様の符号は同様の部材を示す。
ＦＩＧ．４Ａにおいては、上層配線のビア部Ｂ２，Ｗ２は下層配線のバリアメタル層Ｂ１から、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘにわたる領域でコンタクトを形成している。この構成は、ＦＩＧ．３Ｂで示したものと同様である。上層配線のビア部は、銅配線層Ｗ１のみでなく補助銅配線層Ｗ１ｘとも接触している。
ＦＩＧ．４Ｂにおいては、下層配線のバリアメタル層Ｂ１、銅配線層Ｗ１及び補助バリアメタル層Ｂ１ｘの上面のみにおいて、上層配線のビア部が接触を形成している。上層配線のビア部Ｂ２，Ｗ２は、銅配線層Ｗ１とは接触するが、補助銅配線Ｗ１ｘには接触していない。
ＦＩＧ．４Ｃにおいては、下層配線のバリアメタル層Ｂ１、銅配線層Ｗ１の上面にのみ、上層配線のビア部Ｂ２，Ｗ２が接触を形成している。上層配線のビア部Ｂ２，Ｗ２は、銅配線層Ｗ１を横断せず、補助バリアメタル層Ｂ１ｘとの間に銅配線層Ｗ１と銅拡散防止層３９とが接触する領域がある。
これらのコンタクト構造は、条件、必要に応じて選択することができる。
ＦＩＧ．５Ａは、ビア部と配線パターン部とを別々のプロセスで形成するシングルダマシン構造による半導体装置の構成例を示す。下地絶縁層６０の上に、ＳｉＮ等のエッチングストッパ層６１、酸化シリコン層６２を形成し、下層配線の層間絶縁膜を構成する。この層間絶縁膜中に、バリアメタル層６３、銅配線層６４、補助バリアメタル層６５、補助銅配線層６６で形成された下層配線パターンが埋め込まれている。
下層配線層の上に、エッチングスストッパ層６７、酸化シリコン層６８が積層され、上層配線のビア部が埋め込まれている。ビア部は、バリアメタル層６９、銅配線層７０のみで構成されている。ビア部の上に、エッチングストッパ層１１、酸化シリコン層１２で配線パターン用絶縁層が形成され、この中にバリアメタル１３、銅配線層１４、補助バリアメタル層１５、補助銅配線層１６で形成された配線パターンが埋め込まれている。
この配線パターンの上面を、ＳｉＮ等のエッチングストッパ１７が覆い、さらに酸化シリコン層１８が形成され、さらに上層配線のバリアメタル層７１、銅配線層７２で形成されたビア部が接触する。
シングルダマシン構造においては、ビア部の銅配線層７０は、配線パターンのバリアメタル層１３で覆われ、銅拡散防止層（エッチングストッパ層）１１、１７とは接触しない。銅拡散防止層１７と接触する配線パターンの銅配線層１４とビア部の銅配線層７０とはバリアメタル層１３で分離される構造である。従って、ビア部に補助バリアメタル層を設ける必要は少ない。
ＦＩＧ．５Ｂは、配線パターンの構造の変形例を示す。下地絶縁層４０の上に、例えば有機絶縁層４１と酸化シリコン層４２とで層間絶縁膜が形成されている。この層間絶縁膜中に、バリアメタル層Ｂ、銅配線層Ｗ、補助バリアメタル層Ｂｘで形成された配線パターンが埋め込まれている。この上に、絶縁性銅拡散防止層が形成される。補助バリアメタル層はバリアメタル層と分離されている。
この構成においては、補助バリアメタル層Ｂｘの上に補助銅配線層は配置されていない。銅配線層Ｗの主要部上に補助バリアメタル層Ｂｘが形成されているため、銅配線層Ｗと絶縁性銅拡散防止層との接触が制限され、ボイドの発生が抑制される。補助バリアメタル層Ｂｘの厚さは、ＣＭＰで消滅しないように選択することが好ましい。
ＦＩＧ．６Ａ、６Ｂ、６Ｃは、広幅配線においてディッシング及びエロージョンが生じた時の構成の変化を示す。
ＦＩＧ．６Ａにおいて、酸化シリコン層４０、有機絶縁層４１、酸化シリコン層４２で形成される絶縁積層構造に、第１、第２実施例のいずれかと同様バリアメタル層Ｂ、銅配線層Ｗ、補助バリアメタル層Ｂｘ、補助銅配線層Ｗｘで形成された配線パターンが埋め込まれている。配線パターン形成の際のＣＭＰにおいて、ディッシング及びエロージョンが生じると、配線パターン上面が、中央部に向って次第に引き下げられた形状となる。
ＦＩＧ．６Ｂは、ディッシング及びエロージョンがさらに強い場合を示す。配線層の上面は、中央部で補助バリアメタル層Ｂｘに達している。この状態においても、銅配線層Ｗの主要部は絶縁性銅拡散防止層とは接触しないのでボイドの発生は抑制される。第１、第２実施例のいずれかと図５Ｂの実施例との組み合わせを考えることもできるであろう。
ＦＩＧ．６Ｃは、さらにディッシング及びエロージョンが強くなった場合を示す。補助バリアメタル層Ｂｘ及び補助銅配線層Ｗｘの中央部は、ディッシング及びエロージョンにより消滅し、銅配線層Ｗが露出している。絶縁性銅拡散防止層は、銅配線層Ｗの露出部と接触する。
この状態においても、補助バリアメタル層Ｂｘが残っている領域においては、銅配線層Ｗと絶縁性銅拡散防止層との接触が防止されているため、ボイドの発生は抑制される。
ＦＩＧ．７は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板１０１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１０２が形成されている。素子分離領域１０２で囲まれた活性領域内にＭＯＳトランジスタを形成するため、ｐ型ウエル１０３、ｎ型ウエル１０４が形成されている。
ｐ型ウエル領域１０３上に、ゲート絶縁膜１０５、多結晶シリコンゲート電極１０６、サイドウォールスペーサ１０７が形成され、ゲート電極１０６の両側にエクステンション付ｎ型ソース／ドレイン領域１０８が形成される。ｎ型ウエル領域１０４においては、ｐ型ソース／ドレイン領域１０９が形成される。
ゲート電極を覆って半導体基板上に窒化シリコン層１１１が形成され、その上にホスホシリケートガラス（ＰＳＧ、燐ドープ酸化シリコン）層１１２が形成される。ＰＳＧ層１１２、窒化シリコン層１１１を貫通して、ＴｉＮのバリアメタル層Ｂ１１とタングステン層Ｖ１とで形成されたビア導電体が形成される。
ＰＳＧ層１１２の上に、有機絶縁層１１３、酸化シリコン層１１４が積層される。この積層の中に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂ１ｘ、補助銅配線層Ｗ１ｘで形成された配線パターンが埋め込まれる。このようにして第１配線層ＷＬ１が形成される。
第１配線層ＷＬ１の上に、窒化シリコン層１２１、酸化シリコン層１２２、有機絶縁層１２３、酸化シリコン層１２４の積層が形成され、第２配線ＷＬ２用の層間絶縁膜が形成される。第２配線用層間絶縁膜に、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成された第２配線層ＷＬ２が埋め込まれる。
第３配線層ＷＬ３、第４配線層ＷＬ４用の層間絶縁膜は、第２配線ＷＬ２に対する層間絶縁膜と同様、窒化シリコン層１３１、１４１、酸化シリコン層１３２、１４２、有機絶縁層１３３、１４３、酸化シリコン層１３４、１４４の積層で形成される。
第３配線層ＷＬ３、第４配線層ＷＬ４のダマシン配線の構造は、第２配線層と同様である。バリアメタル層Ｂｎ、銅配線層Ｗｎ、補助バリアメタル層Ｂｎｘ、補助銅配線層Ｗｎｘで配線パターンが形成される。
第５配線層ＷＬ５〜第７配線層ＷＬ７は、第２配線層ＷＬ２〜第４配線層ＷＬ４とは異なる構成を有する。第５配線層ＷＬ５の層間絶縁膜は、窒化シリコン層１５１、酸化シリコン層１５２、窒化シリコン層１５３、酸化シリコン層１５４の積層で形成されている。配線パターンの構成は、第２〜第４配線ＷＬ４と同様である。
第６配線層、第７配線層に対する層間絶縁膜も、第５配線層ＷＬ５同様窒化シリコン層１６１、１７１、酸化シリコン層１６２、１７２、窒化シリコン層１６３、１７３、酸化シリコン層１６４、１７４で形成されている。配線パターンの構成は、第５配線ＷＬ５と同様である。
上層配線は、配線間ピッチが広くなり、配線密度が緩やかになる。このため、配線間の浮遊容量を低減するため、低誘電率絶縁層を用いる必要性が低くなる。そこで、第５〜第７配線層では、有機絶縁層を用いず、層間絶縁層の信頼性を高めている。
最上層の第８配線層ＷＬ８は、独自の構成を有する。窒化シリコン層１８１、酸化シリコン層１８２で下部絶縁層が形成され、バリアメタル層Ｂ８１、タングステン層Ｖ８でビア部が形成される。
ビア部の上に、ＴｉＮ層Ｂ８２、アルミニウム層Ｗ８、ＴｉＮ層Ｂ８３でパッド兼用の配線層が形成されている。なお、アルミニウムの代りにＣｕを用いることもできる。最上層の配線を覆って、酸化シリコン層１８３、窒化シリコン層１９０が形成されている。
ＦＩＧ．７の構成においては、第１配線層ＷＬ１〜第７配線層ＷＬ７の全てにおいて配線パターン中に補助バリアメタル層を埋め込み、ボイドの発生を抑制している。層間絶縁膜の構成は、下部配線層と最上層を除く上部配線層でその構成が異なっている。
ＦＩＧ．８は、多層配線構造を有する半導体集積回路装置の他の構成例を示す。半導体基板内に形成するＭＯＳトランジスタ構造及びソース／ドレインの引出し導電性プラグの構成は、ＦＩＧ．７と同様である。
ＰＳＧ層１１２の上に、ＳｉＣ層１１６、有機絶縁層１１７、ＳｉＣ層１１８の積層が形成され、バリアメタル層Ｂ１、銅配線層Ｗ１で第１配線層ＷＬ１が形成されている。補助バリアメタル層は用いられていない。
第２配線層ＷＬ２〜第４配線層ＷＬ４は、第１配線層ＷＬ１と同様の構成を有する。第４配線層ＷＬ４を例にとって説明すると、層間絶縁膜はＳｉＣ層１４１、有機絶縁層１４２、ＳｉＣ層１４３で形成されている。デュアルダマシン配線は、バリアメタル層Ｂ４と銅層Ｗ４で形成され、補助バリアメタル層は配置されていない。
第５配線層ＷＬ５〜第８配線層ＷＬ８はそれぞれ同様の構成を有する。第５配線層ＷＬ５を例にとって説明すると、層間絶縁膜は、ＳｉＣ層１５１、酸化炭化シリコン（ＳｉＯＣ）層１５２、ＳｉＣ層１５３、酸化炭化シリコン層１５４で形成されている。デュアルダマシン配線は、バリアメタル層Ｂおよび銅配線層Ｗで形成され、補助バリアメタル層は配置されていない。
第９配線層ＷＬ９は、ＳｉＣ層１９１、酸化シリコン層１９２、ＳｉＣ層１９３、酸化シリコン層１９４で形成された層間絶縁膜に、バリアメタル層Ｂ９、銅配線層Ｗ９、補助バリアメタル層Ｂ９ｘ、補助銅配線層Ｗ９ｘで形成されたデュアルダマシン配線が埋め込まれる。
第１０配線ＷＬ１０は、第９配線ＷＬ９と同様の構成を有する。ＳｉＣ層２０１、酸化シリコン層２０２、ＳｉＣ層２０３、酸化シリコン層２０４で形成されて層間絶縁膜にバリアメタル層Ｂ１０、銅配線層Ｗ１０、補助バリアメタル層Ｂ１０ｘ、補助銅配線層Ｗ１０ｘで形成されたデュアルダマシン配線が埋め込まれる。
最上配線層ＷＬ１１は、ＦＩＧ．７の最上配線と同様の構成を有する。ＳｉＣ層２１１、酸化シリコン層２１２が積層され、この中にＴｉＮのバリアメタル層Ｂ１１と、Ｗの配線層Ｗ１１で形成されたビア導電体が埋め込まれている。ビア導電体の上に、ＴｉＮ層Ｂ１１１、アルミニウム、又は銅を含むアルミニウム合金で形成された主配線層Ｗ１２、ＴｉＮの上部バリアメタル層Ｂ１１２で形成されたボンディングパッド兼用最上配線層が形成される。この配線層を覆って、酸化シリコン層２１３、窒化シリコン層２２０が形成される。
ＦＩＧ．８の構成においては、下層から上層に向って３段階で層間絶縁層の積層構成が変化し、実質的誘電率は下層ほど低くされている。下層配線は高密度であり、配線の付随容量を低減するためには層間絶縁層の誘電率を低減することが好ましい。
下層配線層、中層配線層には補助バリアメタル層、補助銅配線層が配置されず、上層の２層の配線層ＷＬ９、ＷＬ１０にのみ、補助バリアメタル層、補助銅配線層を配置している。上層配線層は、電源配線の占める割合が高く、大電流を供給する必要がある。このような配線において、補助バリアメタル層、補助銅配線層を用いた配線構造を用いると、ボイドの発生を有効に抑制することができ、配線の寿命を長期化するのに有効である。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の組合わせ、変更、変形が可能であることは当業者に自明であろう。
銅配線と銅配線上の絶縁性銅拡散防止層を有する種々の半導体装置に応用できる。
Claims (10)
- 半導体基板と、
前記半導体基板の上方に形成された絶縁層と、
前記絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線と、
前記第１ダマシン配線と絶縁層との上に配置された絶縁性銅拡散防止膜と、
を有する半導体装置。 - 前記第１ダマシン配線の補助バリアメタル層は、内側に第３中空部を画定し、前記第１ダマシン配線は、さらに前記第３中空部を埋める補助銅配線層を含む請求の範囲第１項記載の半導体装置。
- さらに、前記絶縁層に埋め込まれた、前記第１ダマシン配線より幅の狭い第２ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部を埋める、連続する銅配線層とを有する第２ダマシン配線を有し、前記銅拡散防止膜は、前記第１および第２ダマシン配線と前記絶縁層との上に配置されている請求の範囲第２項記載の半導体装置。
- 前記第１ダマシン配線は、下層配線との接続用ビア部と面内に延在する配線パターン部とを有するデュアルダマシン配線であり、前記補助バリアメタル層は、前記配線パターン部内にのみ配置されている請求の範囲第１項記載の半導体装置。
- 前記第１ダマシン配線は、下層配線との接続用ビア部と面内に延在する配線パターン部とを有するデュアルダマシン配線であり、前記補助バリアメタル層と補助銅配線層とは、前記配線パターン部内にのみ配置されている請求の範囲第２項記載の半導体装置。
- 前記バリアメタル層および補助バリアメタル層は、それぞれＴａ，ＴｉＮ，ＴａＮのいずれかを用いて形成されている請求の範囲第１項記載の半導体装置。
- 前記第１ダマシン配線は、面内に延在する配線パターンを有し、前記補助バリアメタル層は、配線パターンの厚さの半分より上方に配置されている請求の範囲第２項記載の半導体装置。
- 多数の半導体素子を形成した半導体基板と、
前記半導体基板上に形成された積層絶縁層と、
前記積層絶縁層中に埋め込まれた複数の下層配線層と複数の上層配線層とを含む多層配線であって、各配線層は、層内の接続を行うための配線パターンと層間の接続を行うためのビアとを有し、上層配線層の少なくとも１層は、前記積層絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、連続する銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線を含んで構成される多層配線と、
を有し、前記積層絶縁層は、各配線層の上に配置された絶縁性銅拡散防止膜を含む半導体集積回路装置。 - 前記第１ダマシン配線の補助バリアメタル層は、内側に第３中空部を画定し、前記第１ダマシン配線は、さらに前記第３中空部を埋める補助銅配線層を含む請求の範囲第８項記載の半導体集積回路装置。
- 前記下層配線の少なくとも１つは、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部を埋める、連続する銅配線層とを有する第２ダマシン配線のみで構成されている請求の範囲第８項記載の半導体集積回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/004049 WO2004088745A1 (ja) | 2003-03-28 | 2003-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004088745A1 true JPWO2004088745A1 (ja) | 2006-07-06 |
| JP4272168B2 JP4272168B2 (ja) | 2009-06-03 |
Family
ID=33105330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004570148A Expired - Fee Related JP4272168B2 (ja) | 2003-03-28 | 2003-03-28 | 半導体装置及び半導体集積回路装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7923806B2 (ja) |
| EP (1) | EP1610376B1 (ja) |
| JP (1) | JP4272168B2 (ja) |
| CN (1) | CN100341135C (ja) |
| AU (1) | AU2003220989A1 (ja) |
| WO (1) | WO2004088745A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555513B1 (ko) * | 2003-08-04 | 2006-03-03 | 삼성전자주식회사 | 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 |
| US8004087B2 (en) * | 2004-08-12 | 2011-08-23 | Nec Corporation | Semiconductor device with dual damascene wirings and method for manufacturing same |
| JP4535845B2 (ja) * | 2004-10-29 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7602068B2 (en) * | 2006-01-19 | 2009-10-13 | International Machines Corporation | Dual-damascene process to fabricate thick wire structure |
| US7569475B2 (en) * | 2006-11-15 | 2009-08-04 | International Business Machines Corporation | Interconnect structure having enhanced electromigration reliability and a method of fabricating same |
| JP5147249B2 (ja) * | 2007-01-31 | 2013-02-20 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5310721B2 (ja) | 2008-06-18 | 2013-10-09 | 富士通株式会社 | 半導体装置とその製造方法 |
| FR2979751A1 (fr) * | 2011-09-02 | 2013-03-08 | St Microelectronics Crolles 2 | Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation |
| JP5857615B2 (ja) * | 2011-10-17 | 2016-02-10 | 富士通株式会社 | 電子装置およびその製造方法 |
| US9030013B2 (en) | 2012-09-21 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures comprising flexible buffer layers |
| US9496173B2 (en) * | 2013-12-20 | 2016-11-15 | Intel Corporation | Thickened stress relief and power distribution layer |
| US10438909B2 (en) * | 2016-02-12 | 2019-10-08 | Globalfoundries Singapore Pte. Ltd. | Reliable passivation for integrated circuits |
| US10840185B2 (en) * | 2019-03-05 | 2020-11-17 | Texas Instruments Incorporated | Semiconductor device with vias having a zinc-second metal-copper composite layer |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3326698B2 (ja) | 1993-03-19 | 2002-09-24 | 富士通株式会社 | 集積回路装置の製造方法 |
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| FR2737041A1 (fr) * | 1995-07-07 | 1997-01-24 | Nec Corp | Canon a electrons pourvu d'une cathode froide a emission de champ |
| JP3323055B2 (ja) | 1996-04-03 | 2002-09-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3304754B2 (ja) * | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| US6130161A (en) | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US6069068A (en) | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| JP3647631B2 (ja) | 1997-07-31 | 2005-05-18 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6010960A (en) * | 1997-10-29 | 2000-01-04 | Advanced Micro Devices, Inc. | Method and system for providing an interconnect having reduced failure rates due to voids |
| US6291891B1 (en) | 1998-01-13 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| US6017803A (en) * | 1998-06-24 | 2000-01-25 | Chartered Semiconductor Manufacturing, Ltd. | Method to prevent dishing in chemical mechanical polishing |
| US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| US6083835A (en) * | 1998-07-24 | 2000-07-04 | Taiwan Semiconductor Manufacturing Company | Self-passivation of copper damascene |
| JP2943805B1 (ja) * | 1998-09-17 | 1999-08-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6245663B1 (en) * | 1998-09-30 | 2001-06-12 | Conexant Systems, Inc. | IC interconnect structures and methods for making same |
| JP2000183003A (ja) * | 1998-10-07 | 2000-06-30 | Toshiba Corp | 銅系金属用研磨組成物および半導体装置の製造方法 |
| JP4044236B2 (ja) | 1999-03-11 | 2008-02-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US6319825B1 (en) * | 1999-05-12 | 2001-11-20 | Dongbu Electronics Co., Ltd. | Metallization process of semiconductor device |
| US6147404A (en) * | 1999-05-24 | 2000-11-14 | Advanced Micro Devices, Inc. | Dual barrier and conductor deposition in a dual damascene process for semiconductors |
| JP2001060589A (ja) | 1999-08-20 | 2001-03-06 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
| JP2001110809A (ja) | 1999-10-04 | 2001-04-20 | Toshiba Corp | 半導体装置 |
| US6114243A (en) * | 1999-11-15 | 2000-09-05 | Chartered Semiconductor Manufacturing Ltd | Method to avoid copper contamination on the sidewall of a via or a dual damascene structure |
| JP3659112B2 (ja) | 2000-02-03 | 2005-06-15 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| JP2002064138A (ja) | 2000-08-18 | 2002-02-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002110676A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 多層配線を有する半導体装置 |
| US6358848B1 (en) * | 2000-11-30 | 2002-03-19 | Advanced Micro Devices, Inc. | Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed |
| JP2003031574A (ja) * | 2001-07-13 | 2003-01-31 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-03-28 WO PCT/JP2003/004049 patent/WO2004088745A1/ja not_active Ceased
- 2003-03-28 JP JP2004570148A patent/JP4272168B2/ja not_active Expired - Fee Related
- 2003-03-28 CN CNB038258927A patent/CN100341135C/zh not_active Expired - Fee Related
- 2003-03-28 EP EP03715631.2A patent/EP1610376B1/en not_active Expired - Lifetime
- 2003-03-28 AU AU2003220989A patent/AU2003220989A1/en not_active Abandoned
-
2005
- 2005-03-21 US US11/084,014 patent/US7923806B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100341135C (zh) | 2007-10-03 |
| EP1610376A1 (en) | 2005-12-28 |
| EP1610376A4 (en) | 2009-04-29 |
| US7923806B2 (en) | 2011-04-12 |
| CN1735964A (zh) | 2006-02-15 |
| US20050161825A1 (en) | 2005-07-28 |
| JP4272168B2 (ja) | 2009-06-03 |
| WO2004088745A1 (ja) | 2004-10-14 |
| AU2003220989A1 (en) | 2004-10-25 |
| EP1610376B1 (en) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4858895B2 (ja) | 半導体装置の製造方法 | |
| US8629058B2 (en) | Methods for via structure with improved reliability | |
| CN100397637C (zh) | 半导体器件 | |
| JP4272168B2 (ja) | 半導体装置及び半導体集積回路装置 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP2005050903A (ja) | 半導体装置およびその製造方法 | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
| JP5613272B2 (ja) | 半導体装置 | |
| JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP5104924B2 (ja) | 半導体装置 | |
| JP5310721B2 (ja) | 半導体装置とその製造方法 | |
| KR100703097B1 (ko) | 반도체 장치 | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP4211910B2 (ja) | 半導体装置の製造方法 | |
| JP2009016619A (ja) | 半導体装置及びその製造方法 | |
| JP5424551B2 (ja) | 半導体装置 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JP2002190517A (ja) | 半導体装置及びその製造方法 | |
| JP2011082235A (ja) | 半導体装置及びその製造方法 | |
| JP2009049178A (ja) | 半導体装置 | |
| KR20050009936A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JP2007005628A (ja) | 配線構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4272168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |