JP5310721B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5310721B2 JP5310721B2 JP2010517551A JP2010517551A JP5310721B2 JP 5310721 B2 JP5310721 B2 JP 5310721B2 JP 2010517551 A JP2010517551 A JP 2010517551A JP 2010517551 A JP2010517551 A JP 2010517551A JP 5310721 B2 JP5310721 B2 JP 5310721B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer insulating
- wiring trench
- trench
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、半導体装置とその製造方法に関し、特にマイグレーション抑制機能を発揮する金属を添加した配線を有する半導体装置とその製造方法に関する。
半導体装置の高集積化とチップ面積の縮小化に伴い、配線の微細化及び多層化が進められている。多層配線を有する論理回路においては、配線を伝播する信号の遅延が、論理回路の動作速度を規制する支配的な要因になりつつある。配線を伝播する信号の遅延は、配線抵抗と配線間の寄生容量との積に関係する。配線が微細化すると、配線抵抗、配線間の寄生容量は増加する傾向を持つ。信号の伝播遅延を抑制するために、配線の低抵抗化、寄生容量の低減が有効である。寄生容量の低減のためには、誘電率の低い層間絶縁膜を用いることが有効である。低誘電率の絶縁材料として、ポーラスシリカ、SiOC等の無機系低誘電率絶縁材料、ザ・ダウ・ケミカル・カンパニ製のSiLK(登録商標)等の有機系低誘電率絶縁材料が知られている。これらは、シリコン(Si)および酸素(O)を含み、SiOよりも誘電率の低い材料である。
配線抵抗を低減するために、アルミニウム(Al)に代え、抵抗率の低い銅(Cu)を配線材料として用いる技術が実用化されている。銅層はフォトリソグラフィとエッチングを用いて高精度にパターニングすることが困難である。そのため、通常、絶縁層に配線用凹部を形成し、銅層を埋め込んで、絶縁層上の不要部を化学機械研磨(CMP)によって除去するダマシン法が採用される。
また、銅は絶縁膜中に拡散する性質がある。銅が拡散した絶縁膜は、絶縁特性を劣化させる。銅の拡散を防止するため、配線用凹部にまず銅拡散抑制機能を有するTiN,Ta等の導電性バリア(バリアメタル)層をスパッタリング等で形成し、その上にメッキ用銅シード層をスパッタリング等で形成する。銅シード層上に主配線層となる銅層をメッキで形成し、不要金属層をCMPで除去する。銅配線を覆って、SiN,SiC等の絶縁性銅拡散防止膜を形成する。
アルミニウム配線において、電流によりアルミニウム原子がマイグレートするエレクトロマイグレーションが知られている。銅はアルミニウムよりエレクトロマイグレーションが生じにくいと言われている。しかし、銅配線においてもエレクトロマイグレーションは生じる。Al配線をCu配線に変更しても、バルク値から期待されるほどの大電流は流せない現象が生じている。銅配線の上面は絶縁性の銅拡散防止膜で覆われるが、当該銅拡散防止膜の銅層に対する密着性は低い。
銅配線層と絶縁性銅拡散防止膜との界面からボイドが発生していることが知られている。
バリアメタル層と銅配線層とは良好な界面を形成するが、絶縁性銅拡散防止膜と銅配線層とは良好な界面を形成できない。絶縁性銅拡散防止膜と銅配線層とは密着性が悪く、その界面における銅原子は移動し易く、界面拡散が生じやすくなっていると考えられる、絶縁性銅拡散防止膜との界面において銅原子が界面拡散を始めると、空所に隣接する銅原子が体積移動し、体積移動する銅原子が不足するとボイドが発生し、成長すると考えられている。
銅配線の信頼性を向上させるために、銅中に銀やアルミニウムなどを添加し、添加物を含むことにより原子流を抑え、それによりエレクトロマイグレーション耐性を向上させることも知られている。
このように、銅配線にマイグレーション抑制機能を有する金属原子を添加することにより、銅の粒界拡散、界面拡散は抑制され、エレクトロマイグレーション耐性は改善する。しかしながら、銅に不純物金属原子を添加すると、配線抵抗は増大する傾向を示す。例えば、Alを約2wt%添加した銅は、純銅と比較して約2〜3割も抵抗率が増加する。
配線の信頼性を向上するためには、配線にマイグレーション抑制機能を有する金属原子を添加することが望ましいが、添加物によって抵抗値が増加することは望ましくない。
本発明の目的は、抵抗値の増加を抑制しつつ、マイグレーションを抑制して信頼性を向上することのできる配線を備えた半導体装置、及びその製造方法を提供することである。
本発明の1観点によれば、
半導体基板と、
前記半導体基板上方に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の1つである第1の層間絶縁膜に形成された第1の配線用トレンチと、
前記第1の配線用トレンチの側面と底面を覆って形成され、第1の主配線用トレンチを画定する、拡散防止機能を有する第1のバリアメタル膜と、前記第1の主配線用トレンチを埋め、第1の金属元素で形成され、マイグレーション抑制機能を有する第2の金属元素が場所的に異なる濃度で添加された第1の主配線層とを含む第1のダマシン配線と、
前記第1の配線用トレンチの近傍で、前記第1の層間絶縁膜に形成され、前記第1の層間絶縁膜の面内方向で、前記第1の配線用トレンチの幅より大きい寸法を有する不純物添加用リセスと、
前記不純物添加用リセスの側面と底面を覆って形成され、添加領域用リセスを画定する、前記第1のバリアメタル膜と同一材料の添加領域用バリアメタル膜と、前記添加領域用リセスを埋め、前記第1の主配線層より前記第2の金属元素の添加濃度が高い添加用金属領域と、を含む添加用ダマシン構造と、
を有し、
前記添加用ダマシン構造は回路的機能を有さず、前記第1の主配線層中の第2の金属元素の添加濃度は前記添加用金属領域からの距離に伴って減少する、
半導体装置
が提供される。
半導体基板と、
前記半導体基板上方に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の1つである第1の層間絶縁膜に形成された第1の配線用トレンチと、
前記第1の配線用トレンチの側面と底面を覆って形成され、第1の主配線用トレンチを画定する、拡散防止機能を有する第1のバリアメタル膜と、前記第1の主配線用トレンチを埋め、第1の金属元素で形成され、マイグレーション抑制機能を有する第2の金属元素が場所的に異なる濃度で添加された第1の主配線層とを含む第1のダマシン配線と、
前記第1の配線用トレンチの近傍で、前記第1の層間絶縁膜に形成され、前記第1の層間絶縁膜の面内方向で、前記第1の配線用トレンチの幅より大きい寸法を有する不純物添加用リセスと、
前記不純物添加用リセスの側面と底面を覆って形成され、添加領域用リセスを画定する、前記第1のバリアメタル膜と同一材料の添加領域用バリアメタル膜と、前記添加領域用リセスを埋め、前記第1の主配線層より前記第2の金属元素の添加濃度が高い添加用金属領域と、を含む添加用ダマシン構造と、
を有し、
前記添加用ダマシン構造は回路的機能を有さず、前記第1の主配線層中の第2の金属元素の添加濃度は前記添加用金属領域からの距離に伴って減少する、
半導体装置
が提供される。
本発明の他の観点によれば、
半導体基板に複数の半導体素子を形成し、
前記複数の半導体素子を覆って、前記半導体基板上方に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜に、第1の配線用トレンチを形成し、
前記第1の配線用トレンチの形成と同時に、前記第1の層間絶縁膜に、前記第1の配線用トレンチの幅より大きい面内方向寸法を有する不純物添加用リセスを形成し、
前記第1の配線用トレンチの内面を覆って、拡散防止機能を有する第1のバリアメタル膜を形成し、前記第1の配線用トレンチの内に第1の主配線用トレンチを画定し、
前記第1のバリアメタル膜を形成し、第1の主配線用トレンチを画定する際、前記不純物添加用リセスの側面と底面を覆って添加領域用バリアメタル膜を形成し、添加領域用リセスを画定し、
前記第1の主配線用トレンチに埋め込んで、第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層を形成する際、前記第1の主配線用トレンチを埋め込み、前記添加領域用リセスは完全には埋め込まずに上方に凹みを残す、前記第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層にマイグレーション抑制機能を有する第2の金属元素を局所的に添加し、
前記第1の主配線層に前記第2の金属元素を局所的に添加する際、前記第1の主配線層の上に前記第2の金属元素を含む添加用金属層を形成し、平坦部上の前記添加用金属層を化学機械研磨で除去し、熱処理によって、残った前記添加用金属層から前記第1の主配線層に前記第2の金属元素を拡散させ、
前記第1の層間絶縁膜上の不要の金属層を化学機械研磨で除去し、前記第1の配線用トレンチに埋め込まれた第1のダマシン配線、前記不純物添加用リセスに埋め込まれた添加用ダマシン構造を残し、
前記第1のダマシン配線、前記添加用ダマシン構造を覆って、前記第1の層間絶縁膜上に絶縁性拡散防止膜を形成する、
半導体装置の製造方法
が提供される。
半導体基板に複数の半導体素子を形成し、
前記複数の半導体素子を覆って、前記半導体基板上方に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜に、第1の配線用トレンチを形成し、
前記第1の配線用トレンチの形成と同時に、前記第1の層間絶縁膜に、前記第1の配線用トレンチの幅より大きい面内方向寸法を有する不純物添加用リセスを形成し、
前記第1の配線用トレンチの内面を覆って、拡散防止機能を有する第1のバリアメタル膜を形成し、前記第1の配線用トレンチの内に第1の主配線用トレンチを画定し、
前記第1のバリアメタル膜を形成し、第1の主配線用トレンチを画定する際、前記不純物添加用リセスの側面と底面を覆って添加領域用バリアメタル膜を形成し、添加領域用リセスを画定し、
前記第1の主配線用トレンチに埋め込んで、第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層を形成する際、前記第1の主配線用トレンチを埋め込み、前記添加領域用リセスは完全には埋め込まずに上方に凹みを残す、前記第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層にマイグレーション抑制機能を有する第2の金属元素を局所的に添加し、
前記第1の主配線層に前記第2の金属元素を局所的に添加する際、前記第1の主配線層の上に前記第2の金属元素を含む添加用金属層を形成し、平坦部上の前記添加用金属層を化学機械研磨で除去し、熱処理によって、残った前記添加用金属層から前記第1の主配線層に前記第2の金属元素を拡散させ、
前記第1の層間絶縁膜上の不要の金属層を化学機械研磨で除去し、前記第1の配線用トレンチに埋め込まれた第1のダマシン配線、前記不純物添加用リセスに埋め込まれた添加用ダマシン構造を残し、
前記第1のダマシン配線、前記添加用ダマシン構造を覆って、前記第1の層間絶縁膜上に絶縁性拡散防止膜を形成する、
半導体装置の製造方法
が提供される。
配線に、マイグレーション抑制機能を有する金属原子を局所的に添加することにより、抵抗値の増加を抑制しつつ、ボイドの発生を効率的に抑制することが可能となる。
10 下部構造、
11 層間絶縁膜、
13 バリアメタル膜、
14 銅シード層、
15 銅メッキ膜(銅層)、
16 Al添加銅層、
17 (Al添加のない)銅ダマシン配線、
18 (Alを添加した)銅ダマシン配線、
19 (Al添加に用いた)ダマシン構造。
11 層間絶縁膜、
13 バリアメタル膜、
14 銅シード層、
15 銅メッキ膜(銅層)、
16 Al添加銅層、
17 (Al添加のない)銅ダマシン配線、
18 (Alを添加した)銅ダマシン配線、
19 (Al添加に用いた)ダマシン構造。
21 絶縁性銅拡散防止膜、
半導体装置の高集積化、微細化に伴い、配線幅は減少し、配線内の電流密度は増加する傾向にある。45nmルールの半導体装置において、銅配線中のマイグレーションは無視できない状況になっている。更に微細化した半導体装置においては、銅配線中のマイグレーションがより大きな課題となろう。銅配線に、Al,Ag等のマイグレーション抑制機能を有する金属原子を添加することでマイグレーションを抑制することが可能である。しかし、マイグレーション抑制機能を有する金属原子の添加により10%オーダも抵抗値が増加することは避けたい。
発明者及びその同僚らのこれまでの研究により、銅配線中のボイドの発生は、配線全領域で同等ではなく、ビア導電体近傍に集中することが判っている。銅配線中、特に絶縁性銅拡散防止膜との界面領域では、銅原子の体積移動が生じうるが、銅原子はバリアメタル膜を透過することは困難であると考えられる。すると、ビア導電体のバリアメタル膜を透過した後の電子流が下流側の銅原子の体積移動を引き起こすと、バリアメタルを透過して銅原子が補充されることはないであろうから、ビア導電体下流側近傍にボイドが発生することが考えられる。
発明者は、配線中ボイドの発生しやすい部分に優先的にマイグレーション抑制機能を有する金属原子を添加することを考えた。例えば、異なるレベル(高さ)の配線間の接続部であるビア導電体の、電子流に関する下流側にマイグレーション抑制機能を有する金属原子を添加する。ボイドの発生しやすい部分でボイドの発生を抑制でき、添加部分が配線の一部分に限られることで抵抗値の増加は抑制されるであろうと期待される。
以下、図面を参照して、本発明の実施例を説明する。
図2A−2Cは、半導体装置の下層構造の製造工程を示す半導体基板の断面図である。これらは公知の技術である。
図2Aに示すように、シリコン基板101にシャロートレンチアイソレーション(STI)による素子分離領域102を形成し、素子分離領域102に囲まれた活性領域を画定する。素子分離領域は、例えば素子分離用トレンチに高密度プラズマ化学気相堆積(HDP−CVD)で酸化シリコン膜を堆積し、アニールして緻密化した絶縁領域で形成する。活性領域に、選択的にp型不純物、n型不純物をイオン注入し、活性化してp型ウェルPW,n型ウェルNWを形成する。p型ウェルPWがnチャネルMOSトランジスタ(NMOS)領域を構成し,n型ウェルNWがpチャネルMOSトランジスタ(PMOS)領域を構成する。
活性領域表面を熱酸化して例えば厚さ1.5nm〜10nm程度の酸化シリコン膜を成長し、必要に応じて酸化シリコン膜中に窒素を導入し、ゲート絶縁膜103を形成する。ゲート絶縁膜103上に、アモルファスシリコンまたはポリシリコンのシリコン膜をCVDで堆積し、フォトレジストマスクを利用したエッチングでシリコン膜をパターニングし、ゲート電極パターンGn,Gpを形成する。NMOS領域、PMOS領域をフォトレジストパターンで選択し、NMOS領域にn型不純物を浅くイオン注入し、n型エクステンション領域EXnを形成し、PMOS領域にp型不純物を浅くイオン注入しp型エクステンション領域EXpを形成する。ゲート電極にも不純物は注入される。
図2Bに示すように、酸化シリコン膜などの絶縁膜をCVDで堆積し、リアクティブイオンエッチング(RIE)等の異方性エッチングを行い、ゲート電極Gn,Gp側壁上にのみサイドウォールスペーサSWとして残す。NMOS領域、PMOS領域をフォトレジストパターンで選択し、NMOS領域にn型不純物を高濃度に、深くイオン注入し、低抵抗n型ソース/ドレイン領域S/Dnを形成し、PMOS領域にp型不純物を高濃度に、深くイオン注入し低抵抗p型ソース/ドレイン領域S/Dpを形成する。ゲート電極にも不純物は注入される。
図2Cに示すように、ゲート電極を覆って、SiN,SiC等のエッチストッパ層ES1,ホスホシリケートグラス(PSG)等の酸化シリコン系絶縁膜の下層層間絶縁膜IL1をCVDで堆積し、化学機械研磨(CMP)を行って表面を平坦化する。必要に応じて、下層層間絶縁膜IL1の上にSiC,SiNなどのエッチストッパ層ES2を積層することもできる。エッチストッパ層ES1、ES2も下層層間絶縁膜IL1の一部とみなすこともできる。コンタクトホール形状の開口を有するフォトレジストマスクを用いて、エッチストッパ層ES2,下層層間絶縁膜IL1をエッチングし、エッチストッパ層ES1でエッチングを停止させる。露出したエッチストッパ層ES1をエッチして、シリコン表面を露出するコンタクトホールを形成する。フォトレジストマスクは除去する。以下、エッチストッパ層ES1,ES2を含めて、下層層間絶縁膜IL1と呼ぶ。下層層間絶縁膜IL1を貫通するコンタクトホール内面上にTiN等のバリアメタル膜105を形成し、その上にW膜106をCVDでブランケット成長する。下層層間絶縁膜IL1上の不要な金属膜はCMPで除去する。このようにして導電性プラグPLを下層層間絶縁膜IL1に埋め込む。
図2Dに示すように、下層層間絶縁膜IL1上に層間絶縁膜IL2を形成し、銅の第1メタル配線M1を埋め込む。この工程を図1A−1Hを参照してより詳細に説明する。
図1Aに示すように、下層構造10の上に、例えば、エッチストッパ層ESとして厚さ10nmのSiC層をCVDで堆積し、次にSiOCの層間絶縁膜11をCVDで厚さ約300nm堆積する。下層構造10は、図2Cに示す、半導体素子、導電性プラグを含む構造である。
図1Bの平面図で示すように、層間絶縁膜11に、例えば幅90nmの配線用トレンチTR1,TR2および400nm平方の矩形不純物添加用リセスRCを配置する。配線用トレンチTR1は、図中に下端を有し、上方に延在する。配線用トレンチTR2は、図中に端部を有さず,下方より上方に延在する。不純物添加用リセスRCは、配線用トレンチTR1の下端領域に近く、例えば距離90nmを介して配線用トレンチTR1の側辺と平行辺を持つように、形成する。配線用トレンチTR2は、不純物添加用リセスRCから十分離して、例えば不純物添加用リセスRCと配線用トレンチTR1との間の距離の4倍以上離して、配置する。
図1Cに示すように、層間絶縁膜11を貫通して、深さ300nmの配線用トレンチTR1,TR2及び不純物添加用リセスRCをエッチングする。これらの凹部表面を覆うように、例えば厚さ約10nmのTa層で形成されたバリアメタル膜13をスパッタリングで成膜し、さらにフィールド面上での厚さ100nmの銅のシード層14をスパッタリングで成膜する。トレンチ内では、カバレッジ差から膜厚は1/3以下になる。
図1Dに示すように、電解メッキで銅配線層15を平坦部で厚さ200nm程度成膜する。アクセラレータ、サプレッサ、レベラを含む電解メッキ液を用い、銅配線層15をボトムアップ成長させる。ボトムアップ成長は、細幅配線が広幅配線より優先的にメッキ成膜される成長である。平坦部で約100nm程度の銅層が成膜された時点で、幅90nmの配線用トレンチTR1,TR2の埋め込みは終了する。平坦部で200nm程度の銅層をメッキ成膜した時点で、不純物添加用リセスRCの埋め込みは完了しておらず、銅配線層15上面にはリセスRCを反映した凹部が形成されている。
なお、ボトムアップ成長、電解メッキ液の添加物等については特開2006−294922号、段落0016等、Journal of the
Electrochemical Society, 149(1), C74-C81 (2002)等(これらは、参照によって、ここに取り込む)を参照できる。
Electrochemical Society, 149(1), C74-C81 (2002)等(これらは、参照によって、ここに取り込む)を参照できる。
銅配線層15の上に、Alが1.0wt%添加されたAl添加銅層16を、例えば物理気相堆積(PVD)により厚さ500nm程度成膜する。Alは、銅層中に添加されるとマイグレーションを抑制する機能を有する。なお、Al添加銅層を、PVD以外の成膜法、例えばメッキ、CVDで形成することも可能である。
図1Eに示すように、Al添加銅層16の上面から、CMPを行い、平坦部、配線用トレンチ上方でAl添加銅層16が消滅し、平坦部上で銅配線層15が厚さ200nm程度残るまで研磨する。不純物添加用リセスRC上方では、凹部にAl添加銅層16が残る。このように不純物添加用リセス上方にAl添加銅層16が残った状態で、Alを拡散させる熱処理を行なう。例えば、350℃で3分のアニール(熱)処理を行なう。Al添加銅層16から銅配線層15中へのAlの拡散が速やかに進行し、不純物添加用リセスRC近傍の銅配線層15にAlが拡散する。配線用トレンチTR1内の銅配線層15中にもAlが拡散する。
Alが拡散することにより、Al添加銅層16と銅配線層15の境界は消滅してもよい。以下、両層を合わせて銅層15と呼ぶ。なお、配線用トレンチTR2は不純物添加用リセスRCから十分離されているため、実質的にAlの拡散を受けない。
図1Fに示すように、上方から銅層15のCMPを行い、層間絶縁膜11表面を露出する。配線用トレンチTR1には、Alが拡散した銅層を含むダマシン配線層18が埋め込まれる。配線用トレンチTR2には、実質的にAlが拡散していない銅層を含むダマシン配線層17が埋め込まれる。不純物添加用リセスRCには、Al濃度がダマシン配線層18の銅層より高い銅層を含むダマシン構造19が埋め込まれる。CMPの後、ダマシン配線層、ダマシン構造を覆って、層間絶縁膜11上に、SiC,SiN等の絶縁性銅拡散防止膜21をCVD等で堆積する。
図1Gはダマシン配線、ダマシン構造を形成した状態の平面図を示す。Alの拡散を受けていない銅ダマシン配線層17を左下がりのハッチングで示し、Alの拡散を受けた銅ダマシン配線層18、ダマシン構造19を右下がりのハッチングで示す。
図1Hで示すように、Alの拡散源は不純物添加用リセス内のダマシン構造19と考えることができる。拡散はほぼ全方向に進行すると考えられ、円で近似することができよう。銅ダマシン配線18中のAl濃度は、ダマシン構造19の中心からの距離に応じて減少する。ダマシン構造19から遠く離れた位置には拡散が到達しない。従って、Alはダマシン配線中局所的にのみ添加されていると言える。銅ダマシン配線18中にはAlの濃度勾配が存在する。
図2Eに示すように、第1メタル配線M1を覆って、層間絶縁膜IL2上に、エッチストッパ層ES3,絶縁膜IL3,エッチストッパ層ES4,絶縁膜IL4,絶縁ハードマスク層HMを積層する。エッチストッパ層ES3,ES4は、たとえばSiCやSiNで形成する。絶縁層IL3、IL4は例えば、無機系または有機系の低誘電率絶縁材料で形成する。ハードマスク層HMは、酸化シリコン膜と炭化シリコン(SiC)膜の積層などで形成できる。
フォトレジストマスクを用いて、ハードマスク層HM,絶縁層IL4,エッチストッパ層ES4,絶縁層IL3を貫通する擬ビア孔をエッチングする。フォトレジストマスクを除去し、擬ビア孔にレジスト同様の材料の詰め物をし、新たなフォトレジストマスクを形成し、ハードマスク層HM,絶縁層IL4を貫通する擬配線用トレンチをエッチングする。フォトレジストマスク、詰め物を除去し、擬配線用トレンチ、擬ビア孔の底面に残るエッチストッパ層を除去して、擬配線用トレンチを配線用トレンチとし、擬ビア孔をビア孔とする。配線用トレンチ及びビア孔の側面、底面上に、バリアメタル層、銅シード層をスパッタリングし、銅シード層の上に銅層をめっきする。ハードマスク層HM上の不要金属層をCMPで除去して第2メタル配線M2を形成する。
これらの工程は、通常のデュアルダマシン配線工程と同様の工程である。但し、図1Bに示したように、配線の所望位置近傍に配線用トレンチ形成工程で不純物添加用リセスを形成し、銅層メッキの後に、図1D,1Eに示した工程同様のAl添加銅層の形成、CMP,Al拡散用熱処理の工程を追加する。なお、配線形成工程は所望回数繰り返す。例えば、WO2004/088745(これは、参照によって、ここに取り込む)の図7,8およびその関連記載を参照できる。以上説明した実施例の効果を検証するため、ビアチェーンのサンプルを作成した。
図3Aは、作成したビアチェーンサンプルの構成を概略的に示す斜視図である。ビアチェーンは、幅90nmのストライプ形状の第1銅配線パターンM1と、幅90nmのストライプ状配線パターンとビア導電体VCを含む第2銅配線パターンM2で形成した。銅配線パターンM1、M2は、銅配線の側面及び底面をバリアメタルが覆う形状を有する。電子流に関して、ビア導電体VCの下流側の両側に、配線M1、M2から90nmの間隔をあけて400nm×400nmの不純物添加用リセスRC1,RC2(Alを添加した銅層が充填されている)が配置されている。銅配線パターンM1(M2)の不純物添加用リセスRC1(RC2)に挟まれた領域近傍には、不純物Alが局所的に拡散する。ビア導電体VCの底面はバリアメタル膜を備えるため、銅の原子粒が移動しようとしても、バリアメタル膜で堰き止められる。このため、ビア導電体VCの下流側で銅の原子流が生じると、ボイドの原因となる。銅の原子流を抑制するため、ビア導電体VCの下流側に不純物添加用リセスRC1,RC2を形成し、マイグレーションを抑制する機能を有する不純物であるAlを配線M1,M2に添加する。不純物はビア近傍のみに添加されるため、配線全体に不純物を添加する場合と比べ、配線抵抗の上昇は少ないことが期待される。
図3Bは、ビアチェーンサンプルの構成を示す平面図である。第1銅配線M1と第2銅配線M2がビア導電体VCで接続されている。ビアチェーンの全長さは約1mmであり、ビア間隔は5μm、20μm、86μmの3種類に設定し、それぞれのビア数を4、6、10とした。不純物添加用リセスRC1、RC2は、400nm平方の正方形形状であり、銅配線M1,M2から90nm間隔をあけている。
図3Cは、比較のために作成した不純物添加なしのビアチェーンサンプルの形状を示す平面図である。図3Bに示すビアチェーンサンプルと比較して不純物添加用リセスRC1,RC2がない構成である。
図3Bに示す不純物を添加したビアチェーンの抵抗と、図3Cに示す不純物添加なしのビアチェーンの抵抗とを比較した結果、不純物添加による配線抵抗の顕著な増加は見られなかった。
エレクトロマイグレーション耐性の試験は、温度200℃で2×106Acm-2の電流密度で行った。累積故障率が50%に達する時間T50を用いてエレクトロマイグレーション耐性を評価した。不純物添加なしの比較サンプル(図3C)と比べ、不純物を添加したビアチェーンサンプル(図3B)のエレクトロマイグレーション寿命T50は、約1.5倍に延長されていた。不純物添加によりエレクトロマイグレーション耐性が改善されたことが判る。図3Cに示す比較サンプルにおいては、ビア導電体近傍で断線が見出された。
銅のエレクトロマイグレーションは、ビア近傍に限って発生するわけではない。配線長が非常に長い場合、ビア導電体とビア導電体の中間位置においてもボイドは発生する可能性がある。
図4は、変形例によるビアチェーン構造を示す平面図である。第1銅配線M1と第2銅配線M2がビア導電体VCを介して接続されている。右側の2つの銅配線M1、M2は、非常に長い配線長を有する。このような場合、ビア導電体の近傍に不純物添加用リセスRC1、RC2を配置するのみでなく、中間位置においても不純物添加用リセスRC1X、RC1Y及びRC2X、RC2Yを配置する。配線の中間位置近傍に不純物添加用リセスを配置しても、不純物が添加されるのは配線長の一部のみであり、配線の抵抗増加は少ない。不純物添加は拡散のみに制限されない。
図5A、5Bは、他の実施例による不純物添加工程を示す半導体基板の断面図である。
図5Aに示すように、下部構造10の上に層間絶縁膜IL1を形成し、配線用トレンチを形成して第1銅配線M1を埋め込む。第1銅配線M1を埋め込んだ層間絶縁膜IL1の上にフォトレジストパターンPRを形成し、配線M1を局所的に露出する開口部を形成する。フォトレジストパターンPRをマスクとし、Al等の不純物をイオン注入する。
図5Bに示すように、不純物をイオン注入した後、フォトレジストパターンPRは除去し、銅配線M1の表面を覆って層間絶縁膜IL1上にSiC等の絶縁性銅拡散防止膜21を成膜する。絶縁性銅拡散防止膜の成膜前又は後にイオン注入した不純物を拡散する熱処理を行う。
なお、イオン注入に代え、フォーカスドイオンビーム(FIB)によって不純物を注入することも可能である。FIBを用いる場合は、フォトレジストパターンPRは省略できる。
マイグレーションを抑制できる機能を有する不純物は、Alに限られるものではない。
図6は、銅中に種々の不純物金属を導入した場合の拡散係数と銅中に0.05wt%不純物元素を導入した場合の銅膜の抵抗率の関係を示すグラフである。横軸が拡散係数を示し、縦軸が抵抗率を示す。
拡散係数が大きくて拡散が生じやすく、抵抗率の小さい材料を用いることが好ましい。図中四角で囲んだ領域に現れる元素、Zn、Ag、Cd、Sn、Al、Mn、Cr、Pd、Si、Tiのいずれか又はそれらの組合せをマイグレーションを抑制できる機能を有する不純物として用いることが好ましい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。不純物添加用リセスの形状、配線からの距離は種々変更可能である。不純物添加濃度を制御するためには、不純物添加用リセスの寸法、配線からの距離、不純物添加銅層の不純物濃度を選択することができる。不純物拡散の熱処理条件を選択することもできる。その他種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
Claims (8)
- 半導体基板と、
前記半導体基板上方に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の1つである第1の層間絶縁膜に形成された第1の配線用トレンチと、
前記第1の配線用トレンチの側面と底面を覆って形成され、第1の主配線用トレンチを画定する、拡散防止機能を有する第1のバリアメタル膜と、前記第1の主配線用トレンチを埋め、第1の金属元素で形成され、マイグレーション抑制機能を有する第2の金属元素が場所的に異なる濃度で添加された第1の主配線層とを含む第1のダマシン配線と、
前記第1の配線用トレンチの近傍で、前記第1の層間絶縁膜に形成され、前記第1の層間絶縁膜の面内方向で、前記第1の配線用トレンチの幅より大きい寸法を有する不純物添加用リセスと、
前記不純物添加用リセスの側面と底面を覆って形成され、添加領域用リセスを画定する、前記第1のバリアメタル膜と同一材料の添加領域用バリアメタル膜と、前記添加領域用リセスを埋め、前記第1の主配線層より前記第2の金属元素の添加濃度が高い添加用金属領域と、を含む添加用ダマシン構造と、
を有し、
前記添加用ダマシン構造は回路的機能を有さず、前記第1の主配線層中の第2の金属元素の添加濃度は前記添加用金属領域からの距離に伴って減少する、
半導体装置。 - 前記第1の層間絶縁膜の下側または上側に配置された第2の層間絶縁膜と、
前記第1の配線用トレンチと接続可能な配置で、前記第2の層間絶縁膜に形成された第2の配線用トレンチと、
前記第2の配線用トレンチに埋め込まれて形成された第2のダマシン配線と、
前記第1の配線用トレンチと第2の配線用トレンチを接続するビア孔と、
前記ビア孔に埋め込まれて形成されたビア導電体と、
を有し、
前記不純物添加用リセスは、電子流に関して前記ビア導電体より下流側で前記ビア導電体近傍に配置されている請求項1記載の半導体装置。 - 前記第1の層間絶縁膜に形成された第2の配線用トレンチと、
前記第2の配線用トレンチの側面と底面を覆って形成され、第2の主配線用トレンチを画定する、前記第1のバリアメタル膜と同一材料の第2のバリアメタル膜と、前記第2の主配線用トレンチを埋め、前記第1の金属元素で形成され、前記第2の金属元素の添加濃度が前記第1の主配線層の添加濃度より低い第2の主配線層と、を含む第2のダマシン配線と、
を有する請求項1または2記載の半導体装置。 - 前記第1の金属元素が銅であり、前記第2の金属元素がAg,Zn,Cd,Sn,Al,Mn,Cr,Si,Pd,Tiからなる群から選択された少なくとも1つであり、
前記第1のダマシン配線の表面を覆って形成された絶縁性銅拡散防止膜、
を有する請求項1〜3のいずれか1項記載の半導体装置。 - 半導体基板に複数の半導体素子を形成し、
前記複数の半導体素子を覆って、前記半導体基板上方に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜に、第1の配線用トレンチを形成し、
前記第1の配線用トレンチの形成と同時に、前記第1の層間絶縁膜に、前記第1の配線用トレンチの幅より大きい面内方向寸法を有する不純物添加用リセスを形成し、
前記第1の配線用トレンチの内面を覆って、拡散防止機能を有する第1のバリアメタル膜を形成し、前記第1の配線用トレンチの内に第1の主配線用トレンチを画定し、
前記第1のバリアメタル膜を形成し、第1の主配線用トレンチを画定する際、前記不純物添加用リセスの側面と底面を覆って添加領域用バリアメタル膜を形成し、添加領域用リセスを画定し、
前記第1の主配線用トレンチに埋め込んで、第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層を形成する際、前記第1の主配線用トレンチを埋め込み、前記添加領域用リセスは完全には埋め込まずに上方に凹みを残す、前記第1の金属元素から形成される第1の主配線層を形成し、
前記第1の主配線層にマイグレーション抑制機能を有する第2の金属元素を局所的に添加し、
前記第1の主配線層に前記第2の金属元素を局所的に添加する際、前記第1の主配線層の上に前記第2の金属元素を含む添加用金属層を形成し、平坦部上の前記添加用金属層を化学機械研磨で除去し、熱処理によって、残った前記添加用金属層から前記第1の主配線層に前記第2の金属元素を拡散させ、
前記第1の層間絶縁膜上の不要の金属層を化学機械研磨で除去し、前記第1の配線用トレンチに埋め込まれた第1のダマシン配線、前記不純物添加用リセスに埋め込まれた添加用ダマシン構造を残し、
前記第1のダマシン配線、前記添加用ダマシン構造を覆って、前記第1の層間絶縁膜上に絶縁性拡散防止膜を形成する、
半導体装置の製造方法。 - 前記第1の配線用トレンチと同時に第2の配線用トレンチを前記第1の層間絶縁膜に形成し、前記不純物添加用リセスを前記第1の配線用トレンチに近く、前記第2の配線用トレンチから離して形成し、前記熱処理によって前記第1のダマシン配線の第2の金属元素の添加濃度を前記第2のダマシン配線の第2の金属元素の添加濃度をより高くし、前記第1のダマシン配線、前記添加用ダマシン構造を残す際、前記第2の配線用トレンチに第2のダマシン配線を残す請求項5記載の半導体装置の製造方法。
- 前記第1の主配線層を形成した後、化学機械研磨を行って前記第1の層間絶縁膜上の不要金属を除去して第1のダマシン配線を残し、
前記第1の主配線層に前記第2の金属元素を局所的に添加する際、前記第1のダマシン配線に局所的に前記第2の金属元素をイオン注入し、
その後、前記第1のダマシン配線を覆って前記第1の層間絶縁膜上に絶縁性拡散防止膜を形成する
請求項5記載の半導体装置の製造方法。 - 前記第1の層間絶縁膜の下側または上側に第2の層間絶縁膜を形成し、前記第2の層間絶縁膜に、前記第1の配線用トレンチと接続可能な形状に、第2の配線用トレンチを形成し、
前記第2の配線用トレンチに第2のダマシン配線を埋め込み、
前記第1の配線用トレンチと前記第2の配線用トレンチを接続するビア孔を形成し、
前記ビア孔内にビア導電体を埋め込み、
前記第2の金属元素を局所的に添加する領域は、電子流に関して前記ビア導電体より下流側に配置する、
請求項5〜7のいずれか1項記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/001579 WO2009153834A1 (ja) | 2008-06-18 | 2008-06-18 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009153834A1 JPWO2009153834A1 (ja) | 2011-11-17 |
JP5310721B2 true JP5310721B2 (ja) | 2013-10-09 |
Family
ID=41433766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010517551A Expired - Fee Related JP5310721B2 (ja) | 2008-06-18 | 2008-06-18 | 半導体装置とその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8836122B2 (ja) |
JP (1) | JP5310721B2 (ja) |
CN (1) | CN102067293B (ja) |
WO (1) | WO2009153834A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IN2015DN00369A (ja) | 2012-07-17 | 2015-06-12 | Mitsui Chemicals Inc | |
CN105051872B (zh) | 2013-03-27 | 2018-06-08 | 三井化学株式会社 | 复合体的制造方法及组合物 |
US9349859B1 (en) * | 2015-01-29 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top metal pads as local interconnectors of vertical transistors |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257979A (ja) * | 2001-12-25 | 2003-09-12 | Nec Electronics Corp | 銅配線構造およびその製造方法 |
JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2006016678A1 (ja) * | 2004-08-12 | 2006-02-16 | Nec Corporation | 半導体装置及びその製造方法 |
JP2006080234A (ja) * | 2004-09-08 | 2006-03-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006165115A (ja) * | 2004-12-03 | 2006-06-22 | Toshiba Corp | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178810B2 (ja) * | 2001-12-25 | 2008-11-12 | Jsr株式会社 | 熱可塑性ノルボルネン系樹脂系光学用フィルム |
US20030118798A1 (en) * | 2001-12-25 | 2003-06-26 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
WO2004088745A1 (ja) | 2003-03-28 | 2004-10-14 | Fujitsu Limited | 半導体装置 |
JP2005038999A (ja) | 2003-07-18 | 2005-02-10 | Sony Corp | 半導体装置の製造方法 |
JP4178295B2 (ja) * | 2004-07-14 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 銅からなる配線を有する半導体装置及びその製造方法 |
US7989338B2 (en) * | 2005-06-15 | 2011-08-02 | Globalfoundries Singapore Pte. Ltd. | Grain boundary blocking for stress migration and electromigration improvement in CU interconnects |
JP5096669B2 (ja) * | 2005-07-06 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
KR101414347B1 (ko) * | 2006-07-28 | 2014-07-02 | 후지필름 가부시키가이샤 | 노르보르넨계 중합체, 필름, 편광판 및 액정 표시 장치 |
US20090075480A1 (en) * | 2007-09-18 | 2009-03-19 | Texas Instruments Incorporated | Silicon Carbide Doped Oxide Hardmask For Single and Dual Damascene Integration |
US8089695B2 (en) * | 2007-09-27 | 2012-01-03 | Seiko Epson Corporation | Line head and image forming apparatus using the same |
-
2008
- 2008-06-18 JP JP2010517551A patent/JP5310721B2/ja not_active Expired - Fee Related
- 2008-06-18 WO PCT/JP2008/001579 patent/WO2009153834A1/ja active Application Filing
- 2008-06-18 CN CN2008801299013A patent/CN102067293B/zh not_active Expired - Fee Related
-
2010
- 2010-11-19 US US12/950,554 patent/US8836122B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257979A (ja) * | 2001-12-25 | 2003-09-12 | Nec Electronics Corp | 銅配線構造およびその製造方法 |
JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2006016678A1 (ja) * | 2004-08-12 | 2006-02-16 | Nec Corporation | 半導体装置及びその製造方法 |
JP2006080234A (ja) * | 2004-09-08 | 2006-03-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006165115A (ja) * | 2004-12-03 | 2006-06-22 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110062589A1 (en) | 2011-03-17 |
JPWO2009153834A1 (ja) | 2011-11-17 |
WO2009153834A1 (ja) | 2009-12-23 |
CN102067293B (zh) | 2013-07-03 |
US8836122B2 (en) | 2014-09-16 |
CN102067293A (zh) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8420528B2 (en) | Manufacturing method of a semiconductor device having wirings | |
JP4832807B2 (ja) | 半導体装置 | |
US8216940B2 (en) | Method for manufacturing a semiconductor device | |
US9704740B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
US20130221527A1 (en) | Metallic capped interconnect structure with high electromigration resistance and low resistivity | |
KR20210000732A (ko) | 완전히 정렬된 비아의 비아 사전충진 | |
CN102498560A (zh) | 用于窄互连开口的导电结构 | |
JP2009510771A (ja) | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 | |
JP2011511469A (ja) | 高い漏れ抵抗を有する相互接続構造体 | |
US20050161825A1 (en) | Semiconductor device | |
KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007042662A (ja) | 半導体装置 | |
US7157380B2 (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
JP5310721B2 (ja) | 半導体装置とその製造方法 | |
KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
KR20120018350A (ko) | 표면 합금화에 의한 반도체 디바이스의 금속화 시스템 내의 구리 라인들의 전자이동 성능 향상 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4786680B2 (ja) | 半導体装置の製造方法 | |
JP2002280450A (ja) | 半導体装置とその製造方法 | |
KR101029107B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 | |
KR20110077497A (ko) | 반도체 소자의 금속 배선 및 그의 형성방법 | |
JP2007273823A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |