TWI769316B - 包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法 - Google Patents
包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法 Download PDFInfo
- Publication number
- TWI769316B TWI769316B TW107133427A TW107133427A TWI769316B TW I769316 B TWI769316 B TW I769316B TW 107133427 A TW107133427 A TW 107133427A TW 107133427 A TW107133427 A TW 107133427A TW I769316 B TWI769316 B TW I769316B
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- produced
- wafer
- opening
- holes
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 13
- 239000004411 aluminium Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 37
- 229910052721 tungsten Inorganic materials 0.000 description 37
- 239000010937 tungsten Substances 0.000 description 37
- 239000010410 layer Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 11
- 239000007779 soft material Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005019 vapor deposition process Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明係關於一種用於在晶圓中產生至少一個通孔之方法，其包含以下步驟：- 提供包含矽之晶圓，- 在該晶圓中產生較佳由多晶矽構成之導電區，尤其是呈導體軌道之形式，- 在該晶圓中產生孔，其方式為使得該孔流體地至少部分連接至該導電區且該孔之側壁包含矽，- 在待產生或已產生之該孔之表面之區中施加尤其自氧化矽產生的耐六氟化鎢保護層，使得待產生或已產生的該孔之開口不含有保護層，及- 較佳地藉由以CVD製程之形式的無還原劑氣相沈積製程將六氟化鎢施加至該孔及該孔之該開口之區，以用於產生該至少一個通孔。
Description
本發明係關於一種用於在晶圓中產生至少一個通孔的方法。
此外，本發明係關於一種晶片。
通孔用以與微電子結構進行電接觸，微電子結構諸如由交替地配置之導電層及非導電層組成的半導體結構或其類似者。
舉例而言，US 6 309 966 B1已揭示了用於產生通孔之方法。出於此目的，將六氟化鎢施加至具有已經產生之孔的晶圓，且接著憑藉氫或單矽烷SiH4來還原來自六氟化鎢之鎢且因此使其沈積。鎢接著沈積於孔中且沈積於晶圓之表面上。由於在晶圓表面上之沈積鎢是不期望的，故藉助於拋光來移除該鎢，結果為僅孔被填充。圖1的a)至圖1的c)示意性地展示此方法。
為了減少由晶圓中之完全填充之鎢通孔引起的應力，首先，揭示內容涉及將負載消除結構引入至晶圓材料中(參見圖1的c))。其次，揭示內容涉及運用鎢並未完全填充孔，而是基本上將鎢僅施加於孔之內表面上的薄層中(參見圖1的d))。
在一項具體實例中，本發明提供一種用於在一晶圓中產生至少一個通孔之方法，其包含以下步驟：- 提供包含矽之一晶圓，- 在該晶圓中產生較佳由多晶矽構成之一導電區，尤其是呈一導體軌道之形式，- 在該晶圓中產生一孔，其方式為使得該孔流體地至少部分連接至該導電區且該孔之側壁包含矽，- 在待產生或已產生之該孔之表面之區中施加尤其自氧化矽產生的一耐六氟化鎢保護層，使得待產生或已產生的該孔之一開口不含有一保護層，及- 藉助於較佳呈一CVD製程之形式的一無還原劑氣相沈積製程將六氟化鎢施加至該孔及該孔之該開口之區，以用於產生該至少一個通孔。
在另一具體實例中，本發明提供一種晶片，其包含藉由一如請求項1至9中任一項之方法所產生的至少一個通孔。
藉此達成之優點中的一者為：可在不使用諸如氫或矽烷之還原劑的情況下將鎢選擇性地沈積於孔中。孔之內表面之矽與六氟化鎢反應以形成揮發性氟化矽，且鎢沈積於內表面上。由於隨著反應物或擴散長度增大而使較少矽可用，故孔之內部中的具有增大之厚度的所得鎢層限制或限定該孔之內側上之鎢層厚度的進一步增大。另一優點為：此同樣使沈積於孔之較深區中的鎢之量能夠恰好與在入口處(亦即在孔之上部區中)一樣多。另一優點為：由於六氟化鎢僅與矽反應，而不與保護層反應，故可避免了迄今所需之昂貴且複雜的拋光製程。此外，一個優點為：減小了應力，而無需以複雜方式產生負載消除結構或其類似者，負載消除結構或其類似者另外會在晶圓上佔據相當大的空間。此外，由於六氟化鎢可與導體軌道之材料反應且實現可靠且電性良好的連
接，故增加了可靠度，特別是在導體軌道係自多晶矽產生的情況下。
術語「側壁」應在最廣意義上來理解，且尤其在申請專利範圍中(較佳在本說明書中)係關於孔之任何類型之內壁或外壁。特定言之，孔之側壁呈U形。
術語「通孔」應在最廣意義上來理解，且尤其在申請專利範圍中(較佳在本說明書中)係關於晶片、晶圓或其類似者之印刷電路板之不同平面之間的任何類型之電連接，尤其是豎直電連接。術語「通孔」應被理解為尤其意謂「豎直互連接取(vertical interconnect access)」或「矽通孔(Through-Silicon Via；TSV)」。
下文中描述且藉此揭示了本發明之另外特徵、優點及另外具體實例：
根據一個有利發展，用軟導電材料，尤其是諸如鋁或其類似者之軟金屬來封閉孔。其優點中之一者為：可產生並不夾帶任何液體的封閉之應力減小之通孔。因此，減少了腐蝕且增加了壽命。
根據另一有利發展，針對待產生或已產生之通孔產生側向隔離件，尤其是藉由產生填充有隔離材料的隔離溝槽。因此，可以簡單方式預先產生(例如在產生孔之前)用於通孔之電隔離件。
根據另一有利發展，在孔之開口之區中，使保護層中之開口及/或孔之開口圓化。以此方式，由於避免了尖銳邊緣且因此避免了應力，故可改善為了封閉孔而進行之例如鋁之軟材料的沈積。
根據另一有利發展，無保護層區被形成以使得其大於孔之開口。以此方式，直接在待產生之通孔周圍的矽被曝露或保持自由，使得在無還原劑CVD製程期間，六氟化鎢亦可與表面上之矽反應，且因此同樣地沈積於此處。無保護層區因此包含在晶圓之表面上包含孔之開口區域及其周圍環境的區
域。
根據另一有利發展，使孔之內表面變粗糙以便擴大該孔之側壁之面積。以此方式產生孔之帶槽側壁。在無還原劑氣相沈積製程期間，具有反應物矽之較大區域因此可用於六氟化鎢，此增加了沈積可靠度且減小了稍後通孔之電阻。
根據另一有利發展，使孔在孔之開口之方向上及/或在導體軌道之方向上在橫截面中以杯形樣式形成。以此方式，可例如產生向上變窄之孔，此實現藉由軟材料之更快速封閉。以杯形樣式形成之孔或通孔(亦即向上加寬孔)使得在該孔之內部之鎢能夠較佳或較簡單的沈積。
根據另一有利發展，使軟材料至少平整一次，尤其是其中此後再次施加軟材料且使其平整。就此而言，作為實例，在例如藉由濺鍍鋁來沈積軟材料之後，所施加材料之構形可藉由背面濺鍍予以平整。為了增加層厚度，可接著再次濺鍍鋁且可再次使鋁平整，以便再次增加封閉件之厚度。
根據另一有利發展，使孔在橫截面中以圓形、矩形或六邊形形式產生。通孔之圓形具體實例使得通孔具有極小應力，而通孔之矩形具體實例會使在無還原劑氣相沈積製程期間對外來材料之不當引入最小化。結果通孔之總體靈活性得以顯著增大，此係由於(作為實例)具體實例亦可用以減小電阻及/或使在無還原劑氣相沈積製程期間鎢之沈積最佳化。
根據另一有利發展，複數個通孔經配置，其彼此導電連接。結果，可總體上顯著降低複數個通孔之結構的電阻。
根據另一有利發展，複數個通孔可藉助於共同接觸區而電接觸。因此使得以簡單方式電接觸係可能的。
本發明之另外重要特徵及優點自附屬申請專利範圍、自圖式及自關於該些圖式之圖的相關聯描述係明顯的。
不言而喻，上文提及之特徵及下文待解釋之彼等特徵不僅可以分別指示之組合使用，且亦以其他組合或單獨使用，而不脫離本發明之範疇。
本發明之較佳實施及具體實例在圖式中加以說明且在以下描述中更詳細地加以解釋，其中相同參考符號係指相同或相似或功能上相同的組件部分或元件。
1:晶圓
2:導電層/導體軌道
3:矽
4:耐六氟化鎢保護層
4':隔離材料
4":隔離材料
5:開口
5':開口
6:孔
7:鎢/鎢層
8:鋁/鋁層
9:封閉件
10:接觸區
11:側壁
12:通孔
12a:矩形通孔
12b:矩形通孔
12c:矩形通孔
12d:矩形通孔
20:接觸墊
21:導電連接件
30:接觸部分
100:基板
101:間層
200:負載消除結構
此處以示意圖形式：圖1的a)至圖1的d)展示用於產生通孔之已知方法的步驟；圖2的a)至圖2的e)展示根據本發明之一項具體實例之方法的步驟；圖3的a)至圖3的c)展示根據本發明之一項具體實例之方法的步驟；圖4的a)至圖4的d)展示藉由根據本發明之具體實例之方法所產生的孔之各種具體實例；圖5展示藉由根據本發明之一項具體實例之方法所產生的通孔；圖6的a)至圖6的e)展示藉由根據本發明之一項具體實例之方法所產生的複數個通孔之各種平面圖及截面說明；以及圖7的a)、圖7的b)展示藉由根據本發明之一項具體實例之方法所產生的通孔之不同接觸部分。
圖1的a)至圖1的d)展示用於產生通孔之已知方法的步驟。
詳細言之，圖1的a)展示下部區中之導電層2，該導電層可由孔6接取。隔離材料4"、4'已在孔6之開口5之區中且亦在孔6之內部及在表面上沈積於導電層2之頂面上。在此狀況下，孔6已藉助於蝕刻製程而產生。自此繼續進
行，使晶圓1經受六氟化鎢CVD製程，結果為憑藉氫或單矽烷SiH4使鎢7沈積於孔6中及隔離材料4"之表面上。然後，根據圖1的c)，藉由拋光移除表面上之鎢，結果為僅孔6填充有鎢7。
為了最小化完全填充之孔之應力，將負載消除結構200配置於上部區中，如圖1的c)所展示，否則僅將鎢7施加於孔6之側壁11上，使得無區保持處於孔6之中心，如圖圖1的d)所展示。
圖2的a)至圖2的e)展示根據本發明之一項具體實例之方法的步驟。
在根據圖2的a)之第一步驟中，藉由工序生產晶圓1，在該工序中，將間層101施加於基板100上且繼而將導體軌道2施加於該間層上。將矽3施加於該導體軌道2上，其中為了稍後隔離通孔，將隔離溝槽蝕刻至矽3中且用作為隔離材料4'之氧化矽來填充隔離溝槽。該些蝕刻溝槽在圖2的a)中配置於稍後通孔12之左側及右側上。同樣將作為耐六氟化鎢保護層4之呈氧化矽之形式的隔離材料施加於矽之表面上。
根據圖2的b)之另一步驟涉及在晶圓1之表面處在由氧化矽構成的保護層4中產生開口5'，以用於稍後通孔12。
在根據圖2的c)之另一步驟中，藉助於該開口5'，接著例如藉助於蝕刻製程在矽3中產生具有開口5之孔6，使得產生至導體軌道2之接取。
在根據圖2的d)之另一步驟中，接著藉助於無還原劑CVD製程將六氟化鎢施加至晶圓1，該六氟化鎢與孔6之側壁11中的矽3反應。以此方式，選擇性地沈積鎢7，使得孔6並非完全被鎢7填充。換言之，孔6之側壁11具有處於某一層厚度之鎢7，其中自由空間保持在孔6之內部。在此狀況下，總體層厚度基本上取決於六氟化鎢作用於矽之時間，及經沈積鎢層之已經存在之厚度。
根據左側之圖2的e)，隨後例如藉由濺鍍施加鋁8或相似軟金
屬，其藉助於封閉件9封閉通孔12且接觸接觸區10中之鎢7。右側之圖2的e)以平面圖展示根據圖2的d)之晶圓1或通孔12的狀態。
圖3的a)至圖3的c)展示根據本發明之一項具體實例之方法的步驟。
在圖3的a)至圖3的c)中，在其上半部分中在每一狀況下，展示了在用鋁封閉孔6之前的晶圓1，且在下半部分中在每一狀況下展示了在用鋁8封閉孔6之後的晶圓1。
詳細言之，在圖3的a)上半部分中，用於相對於孔6接取的保護層4(此處呈氧化物層之形式)中之開口5'以圓化樣式而形成，以便改良鋁沈積。圖3的a)下半部分接著展示在用於孔6之封閉件9之鋁沈積之後的晶圓1之狀態。藉由保護層4之開口5'之圓化形成，相對於孔6中之鎢層7在接觸區10中沈積更多的鋁，結果為實現了鎢層7之較佳電接觸。在此狀況下，外部施加之鋁層8實質上遵循保護層4之圓化開口5'之路線。
在圖3的b)上半部分中，現在形成保護層4之開口5'使得其大於孔6之直徑。換言之，孔6之開口周圍的部分區不含有保護層，亦即，此區現在在其表面處具有矽，正如孔6之內側一樣，該矽可用作六氟化鎢之反應物。若晶圓1接著經受無還原劑六氟化鎢CVD製程，則根據上述解釋，鎢7並非僅僅沈積於內表面(即孔6之側壁11)上，而是同樣沈積於孔6之周圍環境表面上，亦即不含有保護層之區中。以此方式，可改良通孔之連接，其在圖3的b)下半部分中予以說明。接觸區10，亦即鋁8與鎢7直接連接至彼此之區比在圖3的a)中顯著更大。
圖3的c)接著基本上展示自圖3的a)及圖3的b)之具體實例之組合。在此狀況下，在孔6之周圍環境中在表面處移除保護層4之一部分，且此外，在不含有保護層之區的方向上以圓化樣式形成保護層4。圖3的c)之下半部
分接著展示改良之鋁沈積，以及同時由於接觸區10具有相對應大的面積而使通孔連接改良。
圖4的a)至圖4的d)展示藉由根據本發明之具體實例之方法所產生的孔之各種具體實例。
在圖4的a)中，孔6之內表面或側壁11變粗糙，其總體上導致孔6之較高內表面積。側壁11之槽狀具體實例擴大了矽3之有效面積，六氟化鎢可在無還原劑CVD製程中與該矽反應。
圖4的b)表示變窄孔6，使得孔6之直徑朝向孔6之開口5漸狹。換言之，孔6在導體軌道2之方向上的直徑大於孔6之開口5之直徑。藉由孔6之開口5之較小具體實例，可以較簡單方式用鋁8封閉孔6。
圖4的c)接著表示孔6之杯形具體實例。自導體軌道2前進的孔6之直徑在晶圓1之表面之方向上變得較大。以此方式，在無還原劑CVD製程期間有可能改良鎢沈積。
在圖4的d)中，接著以圓化樣式形成孔6之開口5之區，此同樣導致鎢層7在孔6之開口5之所提供接觸區10中圓化。鎢層7藉助於鋁層8之簡單接觸以此方式係可能的。
圖5展示藉由根據本發明之一項具體實例之方法所產生的通孔。
詳細言之，圖5基本上表示根據圖2的e)之晶圓1或通孔12。與圖2的e)形成對比，在圖5中，鋁之表面已經受原子或離子轟擊，此導致封閉件9之側面平整或圓化。另外，有可能再次沈積鋁8且使其再次平整，使得產生用於封閉孔6之實質上平坦鋁層8。
圖6的a)至圖6的c)展示具有通孔之不同孔幾何形狀的複數個通孔之各種平面圖，且圖6的d)及圖6的e)展示具有複數個通孔之例示性具體實例的截面說明，該些通孔係藉由根據本發明之一項具體實例之方法所產生。
詳細言之，圖6的a)展示通孔12之六邊形配置，其中每一通孔12以實質上圓柱形樣式形成。圖6的b)展示矩形通孔12a、12b、12c、12d，其沿著其縱向側平行地配置。具有實質上六邊形橫截面的複數個通孔12a、12b，...又在圖6的c)中配置。在圖6的a)至圖6的c)中之每一者中，個別通孔12a、12b，...經配置為儘可能接近地在一起，以便能夠儘可能有效地利用晶圓1之區域。
圖6的d)接著表示矩形通孔12a、12b、12c、12d之剖視圖。通孔12a、12b、12c、12d藉助於鋁層8電連接，但並不藉助於鎢層7電連接。最後所提及之個別通孔12a、12b、12c、12d之連接在圖6的e)中展示。出於此目的，在矩形通孔12a、12b、12c、12d之間移除保護層4，使得在無還原劑六氟化鎢CVD製程期間，鎢7亦可沈積於通孔12a、12b、12c、12d之間的基板之相應的頂面上，且個別通孔因此可在橫截面中以一種類型之曲折結構連接。此外，該些通孔藉由其相應的閉合件9藉助於鋁8而電連接至彼此。因此總體上達成通孔12a、12b、12c，...之整個結構之特別可靠的接觸。
圖7的a)、圖7的b)展示藉由根據本發明之一項具體實例之方法所產生的通孔之不同接觸部分。
圖7的a)展示單個圓柱形通孔12之接觸部分。出於此目的，配置通孔12之接觸部分30，其藉助於導電連接件21連接至接觸墊20。在圖7的b)中，根據圖6的b)之通孔12a、12b、12c、12d接著可藉助於共同接觸部分30、導電連接件21及相應的接觸墊20電接觸。
概述言之，至少一項具體實例具有以下優點中之至少一者：
- 不必需昂貴的拋光製程
- 可靠的且電性良好的連接
- 晶圓中之應力減小
- 封閉之通孔，其防治液體進入
- 在沈積期間鎢層厚度之高精度
- 關於通孔形狀之高度靈活性
- 高可靠度，尤其是較小腐蝕
儘管本發明已基於較佳例示性具體實例進行描述，但其不限於此而是可以多種多樣的方式進行修改。
1:晶圓
2:導電層/導體軌道
3:矽
4:耐六氟化鎢保護層
4':隔離材料
5:孔6之開口
5’:保護層4之開口
6:孔
7:鎢/鎢層
8:鋁/鋁層
9:封閉件
10:接觸區
11:側壁
12:通孔
100:基板
101:間層
Claims (12)
- 一種用於在晶圓(1)中製造至少一個通孔(12)之方法，其包含以下步驟：提供包含矽的晶圓(1)，在該晶圓(1)中產生較佳由多晶矽構成的導電區(2)，尤其是以導體軌道的形式，在該晶圓(1)中產生孔(6)，其方式為使得該孔(6)流體地至少部分連接至該導電區(2)且該孔(6)之側壁(11)包含矽，在待產生或已產生之該孔(6)之表面之區中施加尤其自氧化矽產生的耐六氟化鎢保護層(4)，使得待產生或已產生的該孔(6)之開口(5)不含有保護層，及藉助於較佳呈CVD製程之形式的無還原劑氣相沈積製程將六氟化鎢施加至該孔(6)及該孔(6)之該開口(5)之區，以用於產生該至少一個通孔(12)。
- 如請求項1所述之方法，其中用軟導電材料(8)來封閉該孔(6)，尤其是諸如鋁或其類似者之一軟金屬。
- 如請求項1或2所述之方法，其中針對待產生或已產生之該通孔(12)產生一側向隔離件，尤其是藉由產生填充有隔離材料的隔離溝槽。
- 如請求項1或2所述之方法，其中在該孔(6)之該開口(5)之該區中，使該保護層(4)中之一開口(5')及/或該孔(6)之該開口圓化。
- 如請求項1或2所述之方法，其中產生無保護層區使得其大於該孔(6)之該開口(5)。
- 如請求項1或2所述之方法，其中使該孔(6)之內表面變粗糙以便擴大該孔(6)之該些側壁(11)之面積。
- 如請求項1或2所述之方法，其中使該孔(6)在該孔(6)之該開口(5)之方向上及/或在該導體軌道(2)之方向上在橫截面中以杯形樣式形成。
- 如請求項2所述之方法，其中使該軟導電材料(8)至少平整一次，尤其是其中此後再次施加軟導電材料(8)且使其平整時。
- 如請求項1或2所述之方法，其中使該孔(6)在橫截面中以圓形、矩形或六邊形形式產生。
- 一種包含至少一個通孔(12)的晶片，其藉由如請求項1至9中任一項所述之方法所產生的。
- 如請求項10所述之晶片，其中複數個通孔(12a、12b、12c、12d)經配置，其彼此導電連接。
- 如請求項10或11所述之晶片，其中該複數個通孔(12a、12b、12c、12d)可藉助於一共同接觸區(30)電接觸。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017216937.0 | 2017-09-25 | ||
| ??102017216937.0 | 2017-09-25 | ||
| DE102017216937.0A DE102017216937A1 (de) | 2017-09-25 | 2017-09-25 | Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201923859A TW201923859A (zh) | 2019-06-16 |
| TWI769316B true TWI769316B (zh) | 2022-07-01 |
Family
ID=65638426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107133427A TWI769316B (zh) | 2017-09-25 | 2018-09-21 | 包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10643896B2 (zh) |
| CA (1) | CA3018518A1 (zh) |
| DE (1) | DE102017216937A1 (zh) |
| TW (1) | TWI769316B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115708206A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201510267A (zh) * | 2013-08-16 | 2015-03-16 | Applied Materials Inc | 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積 |
| US20170271170A1 (en) * | 2016-03-16 | 2017-09-21 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5552340A (en) * | 1995-10-27 | 1996-09-03 | Vanguard International Semiconductor Corp. | Nitridation of titanium, for use with tungsten filled contact holes |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5950099A (en) * | 1996-04-09 | 1999-09-07 | Kabushiki Kaisha Toshiba | Method of forming an interconnect |
| US5654234A (en) * | 1996-04-29 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang |
| US5801096A (en) * | 1996-06-03 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned tungsen etch back process to minimize seams in tungsten plugs |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
| US5700726A (en) * | 1996-06-21 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company Ltd | Multi-layered tungsten depositions for contact hole filling |
| US5970374A (en) * | 1996-10-18 | 1999-10-19 | Chartered Semiconductor Manufacturing Ltd. | Method for forming contacts and vias with improved barrier metal step-coverage |
| US6093645A (en) * | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| JP3599548B2 (ja) * | 1997-12-18 | 2004-12-08 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| KR100272523B1 (ko) * | 1998-01-26 | 2000-12-01 | 김영환 | 반도체소자의배선형성방법 |
| US6309966B1 (en) | 1999-09-03 | 2001-10-30 | Motorola, Inc. | Apparatus and method of a low pressure, two-step nucleation tungsten deposition |
| US6727169B1 (en) * | 1999-10-15 | 2004-04-27 | Asm International, N.V. | Method of making conformal lining layers for damascene metallization |
| US6251726B1 (en) * | 2000-01-21 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Method for making an enlarged DRAM capacitor using an additional polysilicon plug as a center pillar |
| US6245657B1 (en) * | 2000-04-03 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Self-aligned, low contact resistance, via fabrication process |
| US6534866B1 (en) * | 2000-04-13 | 2003-03-18 | Micron Technology, Inc. | Dual damascene interconnect |
| US6407002B1 (en) * | 2000-08-10 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company | Partial resist free approach in contact etch to improve W-filling |
| US20030157760A1 (en) * | 2002-02-20 | 2003-08-21 | Applied Materials, Inc. | Deposition of tungsten films for dynamic random access memory (DRAM) applications |
| US7279432B2 (en) * | 2002-04-16 | 2007-10-09 | Applied Materials, Inc. | System and method for forming an integrated barrier layer |
| US7074690B1 (en) * | 2004-03-25 | 2006-07-11 | Novellus Systems, Inc. | Selective gap-fill process |
| KR100707656B1 (ko) * | 2005-10-10 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 |
| US20070161233A1 (en) * | 2005-12-28 | 2007-07-12 | Seok Ka M | Semiconductor Device and Method of Manufacturing the Same |
| US8197701B2 (en) * | 2007-07-13 | 2012-06-12 | Advanced Diamond Technologies, Inc. | Diamond film deposition and probes |
| US7875519B2 (en) * | 2008-05-21 | 2011-01-25 | Intel Corporation | Metal gate structure and method of manufacturing same |
| US20100144140A1 (en) * | 2008-12-10 | 2010-06-10 | Novellus Systems, Inc. | Methods for depositing tungsten films having low resistivity for gapfill applications |
| JP5550843B2 (ja) * | 2009-03-19 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US10256142B2 (en) * | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US8709948B2 (en) * | 2010-03-12 | 2014-04-29 | Novellus Systems, Inc. | Tungsten barrier and seed for copper filled TSV |
| US8637411B2 (en) * | 2010-04-15 | 2014-01-28 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| JP2012151435A (ja) * | 2010-12-27 | 2012-08-09 | Elpida Memory Inc | 半導体装置の製造方法 |
| DE102011085084B4 (de) * | 2011-10-24 | 2022-01-13 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung |
| US9245797B2 (en) * | 2013-08-19 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Opening fill process and structure formed thereby |
| US20150111374A1 (en) * | 2013-10-18 | 2015-04-23 | International Business Machines Corporation | Surface treatment in a dep-etch-dep process |
| KR20150093384A (ko) * | 2014-02-07 | 2015-08-18 | 에스케이하이닉스 주식회사 | 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치 |
| JP2015177006A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9754888B2 (en) * | 2015-12-14 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
| US10541250B2 (en) * | 2015-12-29 | 2020-01-21 | Toshiba Memory Corporation | Method for manufacturing semiconductor device |
| JP6514138B2 (ja) * | 2016-03-10 | 2019-05-15 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
| JP6710089B2 (ja) * | 2016-04-04 | 2020-06-17 | 東京エレクトロン株式会社 | タングステン膜の成膜方法 |
| US10566211B2 (en) * | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| JP6883495B2 (ja) * | 2017-09-04 | 2021-06-09 | 東京エレクトロン株式会社 | エッチング方法 |
| US10886293B2 (en) * | 2017-09-07 | 2021-01-05 | Toshiba Memory Corporation | Semiconductor device and method of fabricating the same |
| US10867846B2 (en) * | 2017-11-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finFET) device structure with protection layer and method for forming the same |
| US11881520B2 (en) * | 2017-11-30 | 2024-01-23 | Intel Corporation | Fin patterning for advanced integrated circuit structure fabrication |
-
2017
- 2017-09-25 DE DE102017216937.0A patent/DE102017216937A1/de active Pending
-
2018
- 2018-09-19 US US16/135,054 patent/US10643896B2/en active Active
- 2018-09-21 TW TW107133427A patent/TWI769316B/zh active
- 2018-09-25 CA CA3018518A patent/CA3018518A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201510267A (zh) * | 2013-08-16 | 2015-03-16 | Applied Materials Inc | 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積 |
| US20170271170A1 (en) * | 2016-03-16 | 2017-09-21 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US10643896B2 (en) | 2020-05-05 |
| DE102017216937A1 (de) | 2019-03-28 |
| US20190096762A1 (en) | 2019-03-28 |
| CA3018518A1 (en) | 2019-03-25 |
| TW201923859A (zh) | 2019-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101278279B1 (ko) | 더미 비아를 제공함으로써 금속화 층의 접착력을증가시키는 기술 | |
| EP2264758B1 (en) | Interconnection structure in semiconductor device | |
| US9484254B2 (en) | Size-filtered multimetal structures | |
| US6031286A (en) | Semiconductor structures containing a micro pipe system therein | |
| US8951907B2 (en) | Semiconductor devices having through-contacts and related fabrication methods | |
| US10720359B2 (en) | Substrate and method | |
| US20220223537A1 (en) | Method for fabricating interconnection using graphene | |
| US20130221539A1 (en) | Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact | |
| TW201340282A (zh) | 矽通孔結構及其製造方法 | |
| US6858937B2 (en) | Backend metallization method and device obtained therefrom | |
| US10134631B2 (en) | Size-filtered multimetal structures | |
| TWI769316B (zh) | 包含至少一個通孔的晶片及用於在晶圓中產生至少一個通孔的方法 | |
| JP5138611B2 (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
| US11211348B2 (en) | First wafer, fabricating method thereof and wafer stack | |
| US20090176368A1 (en) | Manufacturing method for an integrated circuit structure comprising a selectively deposited oxide layer | |
| US10354918B2 (en) | Contact element structure of a semiconductor device | |
| JP2005129937A (ja) | 低ｋ集積回路相互接続構造 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20050101120A1 (en) | Method of forming local interconnect barrier layers | |
| CN110880475A (zh) | 空气隙形成方法 | |
| US9023709B2 (en) | Top corner rounding by implant-enhanced wet etching | |
| US20200043856A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI717346B (zh) | 阻擋層的去除方法和半導體結構的形成方法 |