TWI701768B - 內連線結構的製造方法 - Google Patents

內連線結構的製造方法 Download PDF

Info

Publication number
TWI701768B
TWI701768B TW108130910A TW108130910A TWI701768B TW I701768 B TWI701768 B TW I701768B TW 108130910 A TW108130910 A TW 108130910A TW 108130910 A TW108130910 A TW 108130910A TW I701768 B TWI701768 B TW I701768B
Authority
TW
Taiwan
Prior art keywords
layer
material layer
barrier
conductive material
sacrificial anode
Prior art date
Application number
TW108130910A
Other languages
English (en)
Other versions
TW202109745A (zh
Inventor
李世平
童世然
簡于翔
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW108130910A priority Critical patent/TWI701768B/zh
Priority to CN201910909759.4A priority patent/CN112447587B/zh
Application granted granted Critical
Publication of TWI701768B publication Critical patent/TWI701768B/zh
Publication of TW202109745A publication Critical patent/TW202109745A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種內連線結構的製造方法，包括以下步驟。在基底結構上形成第一介電層。在第一介電層上形成犧牲陽極層。在犧牲陽極層與第一介電層中形成開口。形成填入開口的第一導體材料層。第一導體材料層的還原電位高於犧牲陽極層的還原電位。進行化學機械研磨製程，以移除開口外部的第一導體材料層，而在開口中形成第一導體層。移除犧牲陽極層。

Description

內連線結構的製造方法
本發明是有關於一種半導體製程，且特別是有關於一種內連線結構的製造方法。
在內連線結構的製程中，常會使用化學機械研磨製程(chemical mechanical polishing，CMP)來製作內連線結構。然而，在化學機械研磨製程中，導體層容易因氧化而產生腐蝕(corrosion)。當導體層產生腐蝕時，會導致半導體元件出現電性上的問題(如，斷路)。
本發明提供一種內連線結構的製造方法，其可有效地抑制導體層產生腐蝕。
本發明提出一種內連線結構的製造方法，包括以下步驟。在基底結構上形成第一介電層。在第一介電層上形成犧牲陽極層。在犧牲陽極層與第一介電層中形成開口。形成填入開口的第一導體材料層。第一導體材料層的還原電位高於犧牲陽極層的還原電位。進行化學機械研磨製程，以移除開口外部的第一導體材料層，而在開口中形成第一導體層。移除犧牲陽極層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，第一導體層可具有突出於第一介電層的頂面的突出部。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括在形成犧牲陽極層之前，在第一介電層上形成阻障層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括在移除犧牲陽極層之後，移除阻障層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括以下步驟。在形成第一導體材料層之前，在開口中形成阻障材料層。移除開口外部的阻障材料層，而在開口中形成阻障層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括以下步驟。在第一介電層上形成第二導體材料層。第二導體材料層覆蓋第一導體層。對第二導體材料層進行圖案化，而形成第二導體層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括以下步驟。在形成第二導體材料層之前，在第一介電層上形成阻障材料層。阻障材料層覆蓋第一導體層。對阻障材料層進行圖案化，而形成阻障層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括以下步驟。在形成第二導體材料層之後，在第二導體材料層上形成阻障材料層。對阻障材料層進行圖案化，而形成阻障層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，更可包括以下步驟。在第一介電層上形成第二介電層。第二介電層覆蓋第一導體層。在第二介電層中形成第二導體層。第二導體層電連接至第一導體層。
依照本發明的一實施例所述，在上述內連線結構的製造方法中，第二導體層的形成方法例如是金屬鑲嵌法(damascene method)。
基於上述，在本發明所提出的內連線結構的製造方法中，第一導體材料層的還原電位高於犧牲陽極層的還原電位。如此一來，在對第一導體材料層進行的化學機械研磨製程中，犧牲陽極層可作為犧牲陽極，藉此可有效地抑制導體層因氧化而產生腐蝕，進而可防止因腐蝕所導致的電性問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G為本發明一實施例的內連線結構的製造流程剖面圖。
請參照圖1A，基底結構100上形成介電層102。基底結構100可包括基底(如，矽基底)，且更可包括摻雜區、電極、介電層、半導體元件、內連線組件或其組合，但本發明並不以此為限。所屬技術領域具有通常知識者可依據產品需求來調整基底結構100的組成。介電層102的材料例如是氧化矽。介電層102的形成方法例如是化學氣相沉積法。
接著，可在介電層102上形成阻障層104。阻障層104的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。在本實施例中，阻障層104的材料是以TiN為例，但本發明並不以此為限。阻障層104的形成方法例如是物理氣相沉積法或化學氣相沉積法。在其他實施例中，可不形成阻障層104。
然後，在介電層102上形成犧牲陽極層106。在本實施例中，犧牲陽極層106是以形成在阻障層104上為例，但本發明並不以此為限。犧牲陽極層106的材料例如是鋁或鋅。在本實施例中，犧牲陽極層106的材料是以鋁為例，但本發明並不以此為限。犧牲陽極層106的形成方法例如是物理氣相沉積法或化學氣相沉積法。
請參照圖1B，可在犧牲陽極層106上形成圖案化光阻層108。圖案化光阻層108可藉由微影製程形成。
接下來，可利用圖案化光阻層108作為罩幕，移除部分犧牲陽極層106、部分阻障層104與部分介電層102，而在犧牲陽極層106、阻障層104與介電層102中形成開口110。開口110可暴露出部分基底結構100。部分犧牲陽極層106、部分阻障層104與部分介電層102的移除方法例如是乾式蝕刻法。在本實施例中，雖然開口110是以上述方法形成，但本發明並不以此為限。
請參照圖1C，移除圖案化光阻層108。圖案化光阻層108的移除方法例如是乾式去光阻法(dry stripping)或濕式去光阻法(wet stripping)。
再者，可在開口110中形成阻障材料層112。阻障材料層112的材料例如是Ti、TiN、Ta、TaN或其組合。阻障材料層112的形成方法例如是物理氣相沉積法或化學氣相沉積法。
形成填入開口110的導體材料層114。導體材料層114的還原電位高於犧牲陽極層106的還原電位。導體材料層114的材料例如是鎢或銅。在本實施例中，導體材料層114是以鎢為例，但本發明並不以此為限。在導體材料層114的材料為鎢的情況下，阻障材料層112的材料可為Ti、TiN或其組合為例，但本發明並不以此為限。舉例來說，阻障材料層112可為Ti/TiN的複合層。在其他實施例中，導體材料層114的材料可為銅。此外，在導體材料層114的材料為銅的情況下，阻障材料層112的材料可為Ta、TaN或其組合。
在本實施例中，雖然列舉了一些導體材料層114的材料與犧牲陽極層106的材料，但本發明並不以此為限。只要導體材料層114的材料與犧牲陽極層106的材料可使得導體材料層114的還原電位高於犧牲陽極層106的還原電位即屬於本發明所保護的範圍。
請參照圖1D，進行化學機械研磨製程，以移除開口110外部的導體材料層114，而在開口110中形成導體層114a。導體層114a可為插塞(如，接觸窗插塞(contact plug)或介層窗插塞(via plug))或導線等內連線組件。在本實施例中，導體層114a是以插塞為例，但本發明並不以此為限。此外，可移除開口110外部的阻障材料層112，而在開口110中形成阻障層112a。舉例來說，可藉由化學機械研磨製程移除開口110外部的阻障材料層112。在進行上述化學機械研磨製程之後，可暴露出犧牲陽極層106。在一些實施例中，更可進行過研磨製程(over-polish process)，且所述過研磨製程可移除部分犧牲陽極層106。
在本實施例中，由於導體材料層114的還原電位高於犧牲陽極層106的還原電位，因此在對導體材料層114進行的化學機械研磨製程中，犧牲陽極層106可作為犧牲陽極，藉此可有效地抑制導體層114a因氧化而產生腐蝕，進而可防止因腐蝕所導致的電性問題。
另外，導體層114a可具有突出於介電層102的頂面的突出部P。在進行化學機械研磨製程之後，即使在導體層114a出現碟狀凹陷(dishing)及侵蝕(erosion)的情況，導體層114a的突出部P可降低碟狀凹陷及侵蝕所造成的負面影響。
請參照圖1E，移除犧牲陽極層106。犧牲陽極層106的移除方法例如是濕式蝕刻法。此外，在移除犧牲陽極層106之後，可保留或移除阻障層104。在本實施例中，是以保留阻障層104為例，但本發明並不以此為限。
請參照圖1F，可在介電層102上形成阻障材料層116。阻障材料層116覆蓋導體層114a。在本實施例中，阻障材料層116是以形成在阻障層104上為例，但本發明並不以此為限。阻障材料層116的材料例如是Ti、TiN、Ta、TaN或其組合。在本實施例中，阻障材料層116是以Ti/TiN的複合層為例，但本發明並不以此為限。阻障材料層116的形成方法例如是物理氣相沉積法或化學氣相沉積法。
接著，可在介電層102上形成導體材料層118。導體材料層118覆蓋導體層114a。在本實施例，導體材料層118是以形成在阻障材料層116上為例，但本發明並不以此為限。導體材料層118的材料例如是鋁。導體材料層118的形成方法例如是物理氣相沉積法或化學氣相沉積法。
然後，可在導體材料層118上形成阻障材料層120。阻障材料層120的材料例如是Ti、TiN、Ta、TaN或其組合。在本實施例中，阻障材料層120是以Ti/TiN的複合層為例，但本發明並不以此為限。阻障材料層120的形成方法例如是物理氣相沉積法或化學氣相沉積法。
請參照圖1G，可對阻障材料層120、導體材料層118與阻障材料層116進行圖案化，而形成阻障層120a、導體層118a與阻障層116a。導體層118a可為插塞(如，接觸窗插塞或介層窗插塞)或導線等內連線組件。在本實施例中，導體層118a是以導線為例，但本發明並不以此為限。阻障材料層120、導體材料層118與阻障材料層116的圖案化方法例如是組合使用微影製程與蝕刻製程。
基於上述實施例可知，在上述內連線結構的製造方法中，導體材料層114的還原電位高於犧牲陽極層106的還原電位。如此一來，在對導體材料層114進行的化學機械研磨製程中，犧牲陽極層106可作為犧牲陽極，藉此可有效地抑制導體層114a因氧化而產生腐蝕，進而可防止因腐蝕所導致的電性問題。
圖2A至圖2C為本發明另一實施例的內連線結構的製造流程剖面圖。圖2A至圖2C為接續圖1E的步驟之後的製作流程剖面圖。
請參照圖2A，在移除犧牲陽極層106之後，可移除圖1E中的阻障層104。阻障層104的移除方法例如是乾式蝕刻法。在其他實施例中，在不形成阻障層104的情況下，可省略移除阻障層104的步驟。
請參照圖2B，可在介電層102上形成介電層122。介電層122覆蓋導體層114a。介電層122的材料例如是低介電常數材料，如氧化矽。介電層122的形成方法例如是化學氣相沉積法。
請參照圖2C，在介電層122中形成導體層124。導體層124電連接至導體層114a。導體層124可為插塞(如，接觸窗插塞或介層窗插塞)或導線等內連線組件。在本實施例中，導體層124是以導線為例，但本發明並不以此為限。導體層124的材料例如是銅。導體層124的形成方法例如是金屬鑲嵌法。在一些實施例中，在形成導體層124之前，更可形成覆蓋導體層114a的阻障層(未示出)，且所述阻障層可位在導體層124與介電層122之間以及導體層124與介電層102。此外，圖2A至圖2C與圖1E中，相同的構件以相同的符號表示，並省略其說明。
綜上所述，根據上述實施例的內連線結構的製造方法，在化學機械研磨製程中，可使用犧牲陽極層作為犧牲陽極，藉此可有效地抑制導體層因氧化而產生腐蝕，進而可防止因腐蝕所導致的電性問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底結構 102、122:介電層 104:阻障層 106:犧牲陽極層 108:圖案化光阻層 110:開口 112、116、120:阻障材料層 112a、116a、120a:阻障層 114、118:導體材料層 114a、118a、124:導體層 P:突出部
圖1A至圖1G為本發明一實施例的內連線結構的製造流程剖面圖。 圖2A至圖2C為本發明另一實施例的內連線結構的製造流程剖面圖。
100:基底結構
102:介電層
104:阻障層
110:開口
112a、116a、120a:阻障層
114a、118a:導體層
P:突出部

Claims (10)

  1. 一種內連線結構的製造方法，包括： 在基底結構上形成第一介電層； 在所述第一介電層上形成犧牲陽極層； 在所述犧牲陽極層與所述第一介電層中形成開口； 形成填入所述開口的第一導體材料層，其中所述第一導體材料層的還原電位高於所述犧牲陽極層的還原電位； 進行化學機械研磨製程，以移除所述開口外部的所述第一導體材料層，而在所述開口中形成第一導體層；以及 移除所述犧牲陽極層。
  2. 如申請專利範圍第1項所述的內連線結構的製造方法，其中所述第一導體層具有突出於所述第一介電層的頂面的突出部。
  3. 如申請專利範圍第1項所述的內連線結構的製造方法，更包括： 在形成所述犧牲陽極層之前，在所述第一介電層上形成阻障層。
  4. 如申請專利範圍第3項所述的內連線結構的製造方法，更包括： 在移除所述犧牲陽極層之後，移除所述阻障層。
  5. 如申請專利範圍第1項所述的內連線結構的製造方法，更包括： 在形成所述第一導體材料層之前，在所述開口中形成阻障材料層；以及 移除所述開口外部的所述阻障材料層，而在所述開口中形成阻障層。
  6. 如申請專利範圍第1項所述的內連線結構的製造方法，更包括： 在所述第一介電層上形成第二導體材料層，其中所述第二導體材料層覆蓋所述第一導體層；以及 對所述第二導體材料層進行圖案化，而形成第二導體層。
  7. 如申請專利範圍第6項所述的內連線結構的製造方法，更包括： 在形成所述第二導體材料層之前，在所述第一介電層上形成阻障材料層，其中所述阻障材料層覆蓋所述第一導體層；以及 對所述阻障材料層進行圖案化，而形成阻障層。
  8. 如申請專利範圍第6項所述的內連線結構的製造方法，更包括： 在形成所述第二導體材料層之後，在所述第二導體材料層上形成阻障材料層；以及 對所述阻障材料層進行圖案化，而形成阻障層。
  9. 如申請專利範圍第1項所述的內連線結構的製造方法，更包括： 在所述第一介電層上形成第二介電層，其中所述第二介電層覆蓋所述第一導體層；以及 在所述第二介電層中形成第二導體層，其中所述第二導體層電連接至所述第一導體層。
  10. 如申請專利範圍第9項所述的內連線結構的製造方法，其中所述第二導體層的形成方法包括金屬鑲嵌法。
TW108130910A 2019-08-28 2019-08-28 內連線結構的製造方法 TWI701768B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130910A TWI701768B (zh) 2019-08-28 2019-08-28 內連線結構的製造方法
CN201910909759.4A CN112447587B (zh) 2019-08-28 2019-09-25 内连线结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130910A TWI701768B (zh) 2019-08-28 2019-08-28 內連線結構的製造方法

Publications (2)

Publication Number Publication Date
TWI701768B true TWI701768B (zh) 2020-08-11
TW202109745A TW202109745A (zh) 2021-03-01

Family

ID=73003146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130910A TWI701768B (zh) 2019-08-28 2019-08-28 內連線結構的製造方法

Country Status (2)

Country Link
CN (1) CN112447587B (zh)
TW (1) TWI701768B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492256B2 (en) * 1997-07-28 2002-12-10 United Microelectronics Corp. Method for forming an interconnect structure with air gap compatible with unlanded vias

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510586A (nl) * 1975-09-09 1977-03-11 Philips Nv Werkwijze voor het vervaardigen van een la- dingsoverdrachtinrichting en ladingsoverdracht- inrichting vervaardigd met behulp van de werk- wijze.
TW508681B (en) * 2001-05-11 2002-11-01 Macronix Int Co Ltd Cleaning method of semiconductor manufacture process for preventing metal corrosion
TW480666B (en) * 2001-05-11 2002-03-21 United Microelectronics Corp Method to prevent corrosion of metal interconnect
CN1194391C (zh) * 2001-06-13 2005-03-23 旺宏电子股份有限公司 防止金属腐蚀的半导体工艺的清洗方法
JP2004319655A (ja) * 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology
CN100407402C (zh) * 2005-08-18 2008-07-30 联华电子股份有限公司 内连线的制造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
TWI366247B (en) * 2008-07-23 2012-06-11 Hejian Tech Suzhou Co Ltd Interconnection structure and fabricating method thereof
CN101661897B (zh) * 2008-08-27 2012-01-11 和舰科技(苏州)有限公司 内连线结构及其制造方法
KR101603737B1 (ko) * 2010-05-11 2016-03-16 삼성전자주식회사 기상 세정을 이용한 금속 잔류물 제거 방법, 도전막 패턴의 형성 방법, 반도체 소자의 제조 방법 및 관련 설비
US9412709B2 (en) * 2013-05-21 2016-08-09 Freescale Semiconductor, Inc. Semiconductor structure with sacrificial anode and passivation layer and method for forming
CN104425210B (zh) * 2013-08-20 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104934411A (zh) * 2014-03-17 2015-09-23 旺宏电子股份有限公司 金属内连线结构及其制造方法
US20160336269A1 (en) * 2015-05-12 2016-11-17 United Microelectronics Corp. Semiconductor structure and process thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492256B2 (en) * 1997-07-28 2002-12-10 United Microelectronics Corp. Method for forming an interconnect structure with air gap compatible with unlanded vias

Also Published As

Publication number Publication date
CN112447587B (zh) 2023-09-26
TW202109745A (zh) 2021-03-01
CN112447587A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
US9484257B2 (en) Semiconductor devices and methods of manufacture thereof
CN105097663B (zh) 具有气隙结构的半导体器件及其制造方法
US10062645B2 (en) Interconnect structure for semiconductor devices
TW201434079A (zh) 積體電路及製造於金屬接觸和互連件之間具有覆蓋層之積體電路之方法
CN107452714B (zh) 形成低电阻率贵金属互连的装置及方法
JP2005340808A (ja) 半導体装置のバリア構造
US6376361B1 (en) Method to remove excess metal in the formation of damascene and dual interconnects
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
TW201729267A (zh) 半導體結構的形成方法
TWI701768B (zh) 內連線結構的製造方法
US20170148735A1 (en) Interconnect Structure for Semiconductor Devices
JP2009200256A (ja) 半導体装置の製造方法
TWI717173B (zh) 記憶體裝置及其製造方法
US7960835B2 (en) Fabrication of metal film stacks having improved bottom critical dimension
KR20090068932A (ko) Ｍｉｍ 구조 커패시터 제조방법
US20170170016A1 (en) Multiple patterning method for substrate
TWI517340B (zh) 金屬內連線結構及其製造方法
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
TWI605560B (zh) 金屬內連線結構及其製造方法
KR100971325B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
TW202029367A (zh) 半導體裝置的製造方法
KR20050001531A (ko) 반도체 소자의 금속 배선 형성 방법
KR20060071979A (ko) 반도체 소자의 제조방법