CN104425210B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104425210B
CN104425210B CN201310365795.1A CN201310365795A CN104425210B CN 104425210 B CN104425210 B CN 104425210B CN 201310365795 A CN201310365795 A CN 201310365795A CN 104425210 B CN104425210 B CN 104425210B
Authority
CN
China
Prior art keywords
layer
semiconductor structure
forming method
benzotriazole
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310365795.1A
Other languages
English (en)
Other versions
CN104425210A (zh
Inventor
胡春周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310365795.1A priority Critical patent/CN104425210B/zh
Priority to US14/324,403 priority patent/US9305833B2/en
Publication of CN104425210A publication Critical patent/CN104425210A/zh
Application granted granted Critical
Publication of CN104425210B publication Critical patent/CN104425210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供基底，所述基底内形成有导电层，所述基底表面形成有介质层；在所述介质层内形成具有暴露所述部分导电层的开口；采用钝化溶液对开口底部的导电层表面进行钝化，形成钝化层；采用清洗溶液，对开口内壁进行清洗，去除开口内壁表面的聚合物。所述半导体结构的形成方法可以避免导电层受到腐蚀，提高后续进程的金属互连结构的互连性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低可以降低互连线的电阻电容（RC）延迟，改善电迁移，提高器件稳定性。现在广泛采用的铜互连的制作方法是大马士革工艺的镶嵌技术。
在低K介质层中通过刻蚀工艺形成沟槽或通孔，然后再用铜等互连材料填充所述沟槽或通孔。不同层的低k介质层的通孔内的金属互相接触，实现互连。
在刻蚀低K介质层后，往往要对形成的通孔或沟槽表面进行清洗，以去除刻蚀过程中的残留物。但是现有技术采用的清洗方法，往往会造成通孔下方的金属互连材料的损失，使后续形成的互连结构的连接性能受到影响。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，避免造成通孔下方的金属互连材料的损失，从而提高互连结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有导电层，所述基底表面形成有介质层；在所述介质层内形成具有暴露所述部分导电层的开口；采用钝化溶液对开口底部的导电层表面进行钝化，形成钝化层；采用清洗溶液，对开口内壁进行清洗，去除开口内壁表面的聚合物，所述清洗溶液不与钝化层反应。
可选的，所述导电层的材料为Cu。
可选的，所述钝化溶液为1,2,3-苯并三氮唑的水溶液、1,2,3-苯并三氮唑的衍生物的水溶液或者1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的衍生物的水溶液，并且，1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑的浓度为10ppm～1000ppm，1,2,3-苯并三氮唑的衍生物的水溶液中1,2,3-苯并三氮唑的衍生物的浓度为10ppm～1000ppm，1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑与1,2,3-苯并三氮唑的衍生物的总浓度为10ppm～1000ppm。
可选的，所述1,2,3-苯并三氮唑的衍生物至少包括4-甲基-苯并三氮唑、5-甲基-苯并三氮唑、5-氯-苯并三氮唑或5-硝基-苯并三氮唑中的一种。
可选的，所述清洗溶液包括第一溶液，所述第一溶液为取代胺和杂环化合物的混合溶液。
可选的，所述清洗溶液中还包括第二溶液，所述第二溶液具有氧化性。
可选的，所述第二溶液为H2O2溶液。
可选的，所述H2O2溶液的浓度为20%～40%。
可选的，所述第二溶液与第一溶液的体积比为1：1～1：10。
可选的，还包括：采用退火工艺去除所述钝化层。
可选的，所述退火工艺在N2、H2中的一种或两种气体氛围中进行，退火温度为200℃～400℃，退火时间为30min～1h。
可选的，所述介质层的材料为低K介质材料。
可选的，所述低K介质材料包括碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物中的一种或几种。
可选的，所述介质层表面具有硬掩膜层。
可选的，所述硬掩膜层的材料为TiN。
可选的，还包括在所述开口内形成与导电层连接并填充满开口的金属层。
可选的，所述金属层的材料为Cu。
可选的，还包括在形成所述金属层之前，在所述开口内壁表面形成扩散阻挡层。
可选的，所述扩散阻挡层的材料为TiN或TaN。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在去除所述开口内壁表面的聚合物之前，采用钝化溶液在导电层表面形成钝化层，然后再采用清洗溶液去除所述开口内壁表面的聚合物，由于所述清洗溶液不能与钝化层产生反应，所以所述钝化层在清洗过程中能够保护导电层的表面不受清洗溶液的腐蚀，避免清洗过程中，导电层的金属材料受到损失，影响后续在开口内沉积形成的金属层与导电层之间的连接性能，避免发生断路等现象，从而可以提高后续形成的互连结构的连接性能。
进一步的，本发明的技术方案中，在采用清洗溶液去除开口内壁的聚合物之后，可以采用退火工艺去除所述导电层表面的钝化层，工艺步骤简单，容易实现，并且所述退火工艺还可以同时去除清洗步骤中残留的水分，从而节约干燥步骤。
附图说明
图1至图3以及图5至图7是本发明的实施例的半导体结构的形成过程的结构示意图；
图4是本发明的实施例的钝化层材料的分子结构示意图。
具体实施方式
如背景技术中所述，现有技术在形成互连结构过程中，采用的清洗方法，往往会造成通孔下方的金属互连材料的损失，使后续在通孔内形成的金属层与下方的金属互连材料之间的连接性能受到影响。
在对介质层进行刻蚀，形成通孔和沟槽之后，所述通孔和沟槽内壁表面，以及介质层、掩膜层表面会有残留的聚合物，这些聚合物包括：光刻胶材料、抗反射材料以及刻蚀过程中刻蚀气体与介质反应形成的聚合物等。现有技术中，采用清洗溶液去除所述聚合物，但是在去除所述聚合物的过程中，清洗溶液对通孔底部的金属材料会产生腐蚀作用，造成通孔下层的金属材料的损失，导致所述下层金属连接材料的表面形成凹陷或者缺陷，进而后续在通孔内填充上层金属材料时，所述上层金属材料与下层金属材料之间的结合不紧密，可能会导致断路等问题，从而影响互连结构的连接性能，进而影响整个芯片的性能。
本发明的实施例，在采用清洗溶液去除聚合物之前，首先在通孔下方的金属层材料表面形成钝化层，保护所述金属材料，从而在清洗过程中，可以避免金属材料的损失。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供基底100，所述基底100内形成有导电层101，所述导电层101表面形成有介质层200。
所述基底100可以是半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。所述基底100还可以是形成在衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构（图中未示出）。
本实施例中，所述基底100为介质层，所述基底100内形成有导电层101，所述导电层101可以是基底100内形成的金属互连线，也可以是贯穿所述基底100的金属插塞结构。所述导电层101的材料为铜。
所述介质层200的材料为低K介质材料，包括碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物中的一种或几种。后续在所述介质层200内形成开口，在所述开口内填充金属材料，连接基底100内的导电层101，形成互连结构。本实施例中，所述介质层200的材料为碳氧化硅。
在本发明的其他实施例中，所述介质层200还包括位于基底100和低K介质材料之间的刻蚀阻挡层。所述刻蚀阻挡层的材料为SiN、SiCN或SiONCH，所述刻蚀阻挡层的厚度为所述刻蚀阻挡层可以保护基底100内的半导体器件或互连结构不受后续工艺的影响，同时在后续刻蚀所述低K介质材料形成开口的过程中作为刻蚀停止层，并且可以防止后续在所述介质层200内形成的互连结构的金属向下层扩散。
请参考图2，在所述介质层200内形成具有暴露所述部分导电层101的开口201。
具体的，本实施例中，形成所述开口201的方法包括：在所述介质层200表面形成硬掩膜层202，利用旋涂法在所述硬掩膜层202上形成光刻胶层（图中未示出），通过显影曝光之后图形化。利用图形化光刻胶层作为掩膜，刻蚀硬掩膜层202，将刻蚀图形转移到硬掩膜层202上，然后以所述硬掩膜层202为掩膜，刻蚀介质层200至基底100内的导电层101表面形成开口201。本实施例中，所述硬掩膜层202的材料为TiN。
本发明的其他实施例中，也可以不形成所述硬掩膜层，直接采用光刻胶层作为刻蚀掩膜。
本发明的其他实施例中，所述开口还可以采用双镶嵌工艺形成，在所述介质层内先形成通孔，然后形成填充满所述通孔和覆盖介质层表面的底部抗反射材料层，再在所述底部抗反射材料层表面形成掩膜层，以所述掩膜层为掩膜去除通孔内底部抗反射材料层，并刻蚀所述介质层，形成位于通孔上方的沟槽，所述通孔及其上方的沟槽作为开口。
刻蚀所述介质层200形成开口201的工艺为干法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2、C2F6中的一种或几种。所述刻蚀气体在刻蚀过程中会在刻蚀表面形成聚合物，降低刻蚀的横向速率，从而提高刻蚀形成的开口201的侧壁垂直度。
在形成所述开口之后，在所述开口201内壁表面以及硬掩膜层202表面会残留有部分聚合物，所述聚合物中包括残留的光刻胶材料、抗反射材料以及刻蚀过程中，刻蚀气体与介质层200表面反应形成的聚合物等。
本实施例中，位于硬掩膜层202表面的残留聚合物中，含有大量Ti；位于开口201侧壁表面的残留聚合物中含有大量的Si和C；在开口201底部的导电层101表面的残留聚合物中，含有大量的Cu。
所述残留聚合物会影响开口201内壁的平整度，从而影响后续在开口201内填充形成的金属层的填充质量，并且所述残留聚合物还会影响金属材料的导电性，造成芯片产率下降等问题，所以需要在后续工艺中采用清洗步骤，去除所述残留聚合物。
请参考图3，采用钝化溶液对开口底部的导电层101表面进行钝化，形成钝化层102。
所述钝化溶液为1,2,3-苯并三氮唑的水溶液、1,2,3-苯并三氮唑的衍生物的水溶液或者1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的水溶液，并且，1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑的浓度为10ppm～1000ppm，1,2,3-苯并三氮唑的衍生物的水溶液中1,2,3-苯并三氮唑的衍生物的浓度为10ppm～1000ppm，1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的总浓度为10ppm～1000ppm。其中，所述1,2,3-苯并三氮唑的衍生物至少包括4-甲基-苯并三氮唑、5-甲基-苯并三氮唑、5-氯-苯并三氮唑或5-硝基-苯并三氮唑中的一种。
将所述基底浸入钝化溶液中30s～120s，所述浸入时间可以确保所述钝化溶液与导电层101表面充分反应，在导电层101表面形成钝化层102，所述钝化层102的厚度小于10nm，所述厚度既能充分保护导电层，还易于去除。
所述钝化溶液能够与导电层101的材料发生络合反应，在导电层101表面形成金属络合物，作为导电层101表面的钝化层，所述钝化层不能与后续清洗过程中采用的清洗溶液发生反应，可以保护所述导电层101在后续清洗聚合物的过程中不受损伤。
本实施例中，所述钝化溶液为1,2,3-苯并三氮唑的水溶液，其中1,2,3-苯并三氮唑的浓度为10ppm～1000ppm，例如20ppm、100ppm、500ppm或700ppm。本实施例中，所述导电层101的材料为Cu，与钝化溶液中的1,2,3-苯并三氮唑发生络合反应，形成Cu的复合物，所述Cu的复合物在导电层101表面形成致密的钝化层102，所述Cu的复合物可以是Cu-苯并三氮唑，所述Cu-苯并三氮唑的分子结构可以是如图4所示的分子结构。所述钝化层102可以在后续的清洗过程中保护所述导电层101。
请参考图5，采用清洗溶液，对开口201内壁进行清洗，去除开口201内壁表面的聚合物。
所述清洗溶液为取代胺和杂环化合物的混合溶液。本实施例中所述清洗溶液为EKC575（EKC Technology公司生产的型号为EKC575的清洗溶液）或EKC580（EKC Technology公司生产的型号为EKC580的清洗溶液）。所述EKC575或EKC580溶液能够去除开口内壁残留的含有大量的Si和C的聚合物。
由于在上述在硬掩膜层202表面具有含Ti的聚合物，以及位于开口201底部的含Cu的聚合物，仅采用所述EKC575或EKC580溶液很难将所述含有金属的残留聚合物去除，所以，还可以在所述EKC575或EKC580溶液中加入氧化性溶液以提高所述清洗溶液去除含Ti聚合物、含Cu聚合物的能力。本实施例中，在所述EKC575或EKC580溶液中加入了H2O2溶液，所述H2O2溶液的浓度为20%～40%，例如所述H2O2溶液的浓度为30%。所述H2O2溶液与EKC575或EKC580溶液的体积比为1:1～1:10。并且所述EKC575或EKC580与H2O2溶液的混合溶液对硬掩膜层202还具有腐蚀作用，可以降低硬掩膜层202的厚度，并且增大硬掩膜层202内图形尺寸，可以提高后续在开口201内填充金属材料的填充窗口，降低填充金属材料的难度，避免在开口201内形成的金属层内产生空洞而影响互连效果。
由于所述导电层101表面具有钝化层102，在采用上述溶液进行清洗的过程中，所述钝化层102与清洗溶液不发生反应，可以保护所述导电层101使所述导电层101的金属材料不受腐蚀。
在本发明的其他实施例中，还可以采用其他合适的清洗溶液去除所述残留的聚合物。
请参考图6，采用退火工艺去除所述钝化层102（请参考图5）。
所述退火工艺为低温退火工艺，所述退火工艺在N2、H2中的一种或两种气体氛围中进行，退火温度为200℃～400℃，退火时间为30min～1h。
所述钝化层102在低温退火处理过程中，会发生分解，形成Cu和挥发性气体，从而将所述钝化层102（请参考图5）去除，避免影响后续开口内的金属材料与导电层101之间的连接性能。工艺步骤简单，容易实现。
并且，在采用退火工艺去除钝化层102的同时，也可以对清洗过程中残留的水分进行干燥，从而后续不需要再额外进行干燥步骤。
请参考图7，在所述开口201内形成与导电层101连接并填充满开口的金属层203。
所述金属层203的材料为铜，所述金属层203与导电层101连接，实现层间的互连。
形成所述金属层203的方法包括：采用化学气相沉积或溅射工艺，形成填充满所述开口201和硬掩膜层202表面的金属材料层，以所述介质层200为停止层，采用化学机械研磨工艺对所述金属材料层进行平坦化，形成金属层203，所述金属层203的表面与介质层200的表面齐平。
在本发明的其他实施例中，在形成所述金属层203之前，在所述开口内壁表面形成扩散阻挡层，所述扩散阻挡层的材料可以是TiN、TaN等材料，阻挡金属层203内的金属向介质层200内扩散，影响介质层200的隔离效果。
由于在采用清洗溶液去除开口内壁表面的聚合物的过程中，导电层101没有收到腐蚀，所以所述导电层101的表面较为平整，从而后续形成的金属层203与导电层101的表面结合较为紧密，缺陷减少，可以避免金属层203和导电层101之间出现断路等现象，提高金属互连结构的性能。
本实施例中，在去除所述开口内壁表面的聚合物之前，采用钝化溶液在导电层表面形成钝化层，然后再采用清洗溶液去除所述开口内壁表面的聚合物，由于所述清洗溶液不能与钝化层产生反应，所以所述钝化层在清洗过程中能够保护导电层的表面不受清洗溶液的腐蚀，避免清洗过程中导电层的金属材料受到损失，从而防止后续在开口内沉积形成的金属层与导电层之间产生断路等不量现象，从而可以提高形成的互连结构的连接性能。
并且，本实施例中，在采用清洗溶液去除开口内壁的聚合物之后，采用退火工艺去除所述导电层表面的钝化层，工艺步骤简单，容易实现，并且所述退火工艺还可以同时去除清洗步骤中残留的水分，从而节约干燥步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有导电层，所述基底表面形成有介质层；
在所述介质层内形成具有暴露部分导电层的开口，在形成所述开口之后，所述开口的内壁表面残留有刻蚀介质层的过程中产生的聚合物；
在形成开口后去除开口内壁的所述聚合物之前，采用钝化溶液对开口底部的导电层表面进行钝化，形成钝化层；
在形成钝化层后，采用清洗溶液，对开口内壁进行清洗，去除开口内壁表面的所述聚合物，所述清洗溶液不与钝化层反应。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述导电层的材料为Cu。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述钝化溶液为1,2,3-苯并三氮唑的水溶液、1,2,3-苯并三氮唑的衍生物的水溶液或者1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的水溶液，并且，所述1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑的浓度为10ppm～1000ppm，所述1,2,3-苯并三氮唑的衍生物的水溶液中1,2,3-苯并三氮唑的衍生物的浓度为10ppm～1000ppm，所述1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的水溶液中1,2,3-苯并三氮唑的衍生物与1,2,3-苯并三氮唑的总浓度为10ppm～1000ppm。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述1,2,3-苯并三氮唑的衍生物至少包括4-甲基-苯并三氮唑、5-甲基-苯并三氮唑、5-氯-苯并三氮唑或5-硝基-苯并三氮唑中的一种。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述清洗溶液包括第一溶液，所述第一溶液为取代胺和杂环化合物的混合溶液。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述清洗溶液中还包括第二溶液，所述第二溶液具有氧化性。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第二溶液为H2O2溶液。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述H2O2溶液的浓度为20％～40％。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第二溶液与第一溶液的体积比为1：1～1：10。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：采用退火工艺去除所述钝化层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述退火工艺在N2、H2中的一种或两种气体氛围中进行，退火温度为200℃～400℃，退火时间为30min～1h。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为低K介质材料。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述低K介质材料包括碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物中的一种或几种。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层表面具有硬掩膜层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料为TiN。
16.根据权利要求10所述的半导体结构的形成方法，其特征在于，还包括在所述开口内形成与导电层连接并填充满开口的金属层。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述金属层的材料为Cu。
18.根据权利要求16所述的半导体结构的形成方法，其特征在于，还包括在形成所述金属层之前，在所述开口内壁表面形成扩散阻挡层。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述扩散阻挡层的材料为TiN或TaN。
CN201310365795.1A 2013-08-20 2013-08-20 半导体结构的形成方法 Active CN104425210B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310365795.1A CN104425210B (zh) 2013-08-20 2013-08-20 半导体结构的形成方法
US14/324,403 US9305833B2 (en) 2013-08-20 2014-07-07 Semiconductor structures and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310365795.1A CN104425210B (zh) 2013-08-20 2013-08-20 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN104425210A CN104425210A (zh) 2015-03-18
CN104425210B true CN104425210B (zh) 2018-10-16

Family

ID=52479633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310365795.1A Active CN104425210B (zh) 2013-08-20 2013-08-20 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9305833B2 (zh)
CN (1) CN104425210B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150104938A1 (en) * 2013-10-16 2015-04-16 United Microelectronics Corporation Method for forming damascene opening and applications thereof
CN106558533B (zh) * 2015-09-30 2020-03-10 中芯国际集成电路制造(上海)有限公司 导电插塞结构的形成方法
CN108408683B (zh) * 2017-02-09 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
CN110148583B (zh) * 2019-05-14 2021-06-18 上海华虹宏力半导体制造有限公司 形成金属互连结构的方法
TWI701768B (zh) * 2019-08-28 2020-08-11 力晶積成電子製造股份有限公司 內連線結構的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122484B2 (en) * 2004-04-28 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Process for removing organic materials during formation of a metal interconnect
US7241707B2 (en) * 2005-02-17 2007-07-10 Intel Corporation Layered films formed by controlled phase segregation
KR100755670B1 (ko) * 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法

Also Published As

Publication number Publication date
CN104425210A (zh) 2015-03-18
US20150054156A1 (en) 2015-02-26
US9305833B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN104425210B (zh) 半导体结构的形成方法
TWI667340B (zh) 可抑制鈷之損壞的半導體元件之清洗液及利用該清洗液的半導體元件之清洗方法
US20200066633A1 (en) Semiconductor Devices Employing a Barrier Layer
JP5835534B1 (ja) 半導体素子の洗浄用液体組成物、および半導体素子の洗浄方法
TWI816635B (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
CN102082114B (zh) 双大马士革结构的形成方法
CN104823267B (zh) 半导体元件用清洗液及使用它的清洗方法
CN107078043B (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
US20160260667A1 (en) Semiconductor Devices Including Conductive Features with Capping Layers and Methods of Forming the Same
TWI705132B (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
CN102299097B (zh) 一种金属连线刻蚀方法
TWI467697B (zh) 內連線結構的製造方法
JP4086567B2 (ja) 半導体装置の製造方法
US11081350B2 (en) Semiconductor device and method of manufacture
CN104037117A (zh) 一种半导体器件及其制作方法
CN104112699B (zh) 在半导体结构中消除凸点效应的方法
Song et al. Removal of the metallorganic polymer residues formed at via holes
CN106611743A (zh) 一种空气隙/铜互连结构的制造方法
JP2004296620A (ja) 半導体装置の製造方法
TWI432570B (zh) 清洗液以及使用此清洗液的半導體製程
CN105543008A (zh) 一种用于低k介电材料的清洗处理的清洗液组合物
JP2004349502A (ja) 半導体装置の製造方法
CN115332050A (zh) 后端工艺中刻蚀后的清洗方法
CN105448811A (zh) 双铝工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant