CN110148583B - 形成金属互连结构的方法 - Google Patents

形成金属互连结构的方法 Download PDF

Info

Publication number
CN110148583B
CN110148583B CN201910399066.5A CN201910399066A CN110148583B CN 110148583 B CN110148583 B CN 110148583B CN 201910399066 A CN201910399066 A CN 201910399066A CN 110148583 B CN110148583 B CN 110148583B
Authority
CN
China
Prior art keywords
layer
metal interconnection
dielectric layer
plug
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910399066.5A
Other languages
English (en)
Other versions
CN110148583A (zh
Inventor
邹永金
何炳奎
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910399066.5A priority Critical patent/CN110148583B/zh
Publication of CN110148583A publication Critical patent/CN110148583A/zh
Application granted granted Critical
Publication of CN110148583B publication Critical patent/CN110148583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种形成金属互连结构的方法，包括：首先提供一衬底，所述衬底上形成有栅极结构、第一介质层及第一插塞，然后形成一金属互连线及硬掩膜层，接着刻蚀硬掩膜层及部分厚度的第一介质层以形成沟槽，并对所述沟槽及所述金属互连线表面至少执行两次湿法清洗工艺，接着沉积第二介质层，从而在所述沟槽内的第二介质层中形成空气隙，最后在所述第二介质层中形成第二插塞，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。在形成第二介质层前，对所述沟槽及所述金属互连线表面执行多次湿法清洗工艺，以清除高聚物杂质，使得金属互连线和后续形成的第二介质层之间的应力更加平衡，从而避免了所述第二插塞受挤压而突出、断裂的风险。

Description

形成金属互连结构的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种形成金属互连结构的方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得集成电路内部多采用两层及两层以上的多层金属互连线的设计。不同层的金属互连线通过插塞实现电性连接，若插塞存在突出甚至断裂缺陷的话，则会导致不同层的金属互连线不能实现有效的电性连接，从而使得半导体器件的产品良率大大降低。
另外，在半导体结构的生产制造过程中，在金属互连线上沉积介质层时，在金属互连线中的相邻的导线间的介质层中会形成空气隙。之所以需要形成空气隙，是因为相邻的导线之间存在一寄生电容，寄生电容会产生干扰电流，从而产生电磁干扰，尤其是在高频情况下对半导体器件的整体性能容易造成很大的影响。位于相邻的导线之间的介质层中的空气隙可以降低甚至消除寄生电容，空气隙的形貌越完整，就越能降低金属互连线间的寄生电容，从而降低电路的电磁干扰，起到优化半导体器件的电性能的作用。
但研究发现，现有的半导体器件中的插塞存在受挤压突出甚至出现断裂的情况，从而导致半导体器件的电性能受到影响。此外，半导体器件中的插塞有突出缺陷的同时，半导体器件中的空气隙的形貌也存在不完整的缺陷。
发明内容
本发明的目的在于提供一种形成金属互连结构的方法，以解决插塞受挤压突出的问题。
为解决上述技术问题，本发明提供一种形成金属互连结构的方法，包括：
提供一衬底，所述衬底上形成有栅极结构、覆盖所述栅极结构的第一介质层及位于所述第一介质层中的第一插塞；
在所述第一介质层表面形成一金属互连线，所述金属互连线与所述第一插塞电性连接；
形成一硬掩膜层，所述硬掩膜层覆盖所述金属互连线及所述衬底；
干法刻蚀所述硬掩膜层及部分厚度的所述第一介质层以形成沟槽；
至少执行两次湿法清洗工艺；
形成第二介质层，所述第二介质层填充所述沟槽且覆盖所述金属互连线，其中，位于所述沟槽内的所述第二介质层中形成空气隙；以及，
形成第二插塞，所述第二插塞位于所述第二介质层中且与所述金属互连线电性连接，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。
可选的，在所述形成金属互连结构的方法中，形成所述金属互连线的步骤包括：
形成一导电层，所述导电层覆盖所述第一介质层和所述第一插塞；
刻蚀所述导电层以形成与所述第一插塞电性连接的所述金属互连线。
可选的，在所述形成金属互连结构的方法中，采用等离子体刻蚀工艺刻蚀所述导电层、所述硬掩膜层及部分厚度的所述第一介质层。
可选的，在所述形成金属互连结构的方法中，利用Cl2及BCl3刻蚀所述硬掩膜层及部分厚度的所述第一介质层；所述硬掩膜层的厚度介于
Figure BDA0002059137680000021
之间。
可选的，在所述形成金属互连结构的方法中，利用Cl2、BCl3及N2刻蚀所述导电层；所述导电层的厚度介于
Figure BDA0002059137680000022
之间。
可选的，在所述形成金属互连结构的方法中，利用碱性有机溶剂执行至少两次所述湿法清洗工艺。
可选的，在所述形成金属互连结构的方法中，每次所述湿法清洗工艺的时长均介于1190s～1210s之间。
可选的，在所述形成金属互连结构的方法中，所述第一介质层的厚度介于
Figure BDA0002059137680000023
之间；所述沟槽的高度介于
Figure BDA0002059137680000024
之间。
可选的，在所述形成金属互连结构的方法中，所述沟槽的深宽比大于或者等于2.5。
可选的，在所述形成金属互连结构的方法中，所述第一插塞及第二插塞的材质均为钨；所述硬掩膜层的材质为氧化硅、氮化硅或者氮氧化硅。
可选的，在所述形成金属互连结构的方法中，所述第一介质层包括依次形成的氮化硅层、硼掺杂氧化硅层及氧化硅层。
发明人研究发现，导致现有的空气隙不完整的原因在于，在形成金属互连线及沟槽的过程中，容易产生高聚物杂质。
基此，本发明提供一种形成金属互连结构的方法，包括：刻蚀硬掩膜层及部分厚度的第一介质层形成沟槽后，对所述沟槽及所述金属互连线表面至少执行两次湿法清洗工艺，然后沉积第二介质层，从而在所述沟槽内的第二介质层中形成空气隙，最后在所述第二介质层中形成第二插塞，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。在形成第二介质层前，对所述沟槽及所述金属互连线表面执行多次湿法清洗工艺，以清除高聚物杂质，使得金属互连线和后续形成的第二介质层之间的应力更加平衡，从而避免了所述第二插塞受挤压而突出的风险，提高了产品的质量和良率。进一步的，执行多次湿法清洗工艺清除了高聚物杂质，可以避免高聚物杂质对后续在所述沟槽中形成第二介质层时形成的空气隙的形貌产生影响，保证了空气隙形貌的完整性，降低甚至消除了寄生电容的危害。
附图说明
图1是本发明实施例的形成金属互连结构的方法流程图；
图2-图8是本发明实施例的形成金属互连结构的方法中的各步骤中的半导体结构示意图；
其中，附图标记说明：
100-衬底，101-浅沟道隔离槽，110-栅极结构，120-第一介质层，121-氮化硅层，122-硼掺杂氧化硅层，123-氧化硅层，130-第一插塞，140-导电层，141-金属互连线，150-硬掩膜层，160-第二介质层，161-空气隙，170-第二插塞，200-沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的形成金属互连结构的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
在现有半导体器件制造工艺中，在刻蚀硬掩膜层及第一介质层之后、在金属互连线上形成第二介质层之前，金属互连线间的沟槽内以及金属互连线表面会存在仍残留一些高聚物杂质的情况，导致沉积第二介质层时，残余的高聚物杂质也加剧了第二介质层和金属互连线之间的应力不平衡，从而导致第二介质层中的第二插塞受挤压而突出；第二介质层中形成的空气隙受到残余的高聚物杂质的挤压而出现空气隙被部分堵塞的情况，从而导致半导体器件中的第二介质层中形成的空气隙的形貌不完整。
基于上述问题，本发明提供一种形成金属互连结构的方法，参考图1，图1是本发明实施例的形成金属互连结构的方法流程图，形成空气隙的步骤包括：
S10：提供一衬底，所述衬底上形成有栅极结构、覆盖所述栅极结构的第一介质层及位于所述第一介质层中的第一插塞；
S20：在所述第一介质层表面形成一金属互连线，所述金属互连线与所述第一插塞电性连接；
S30：形成一硬掩膜层，所述硬掩膜层覆盖所述金属互连线及所述衬底；
S40：干法刻蚀所述硬掩膜层及部分厚度的所述第一介质层以形成沟槽；
S50：至少执行两次湿法清洗工艺；
S60：形成第二介质层，所述第二介质层填充所述沟槽且覆盖所述金属互连线，其中，位于所述沟槽内的所述第二介质层中形成空气隙；以及，
S70：形成第二插塞，所述第二插塞位于所述第二介质层中且与所述金属互连线电性连接，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。
参考图2-图8，图2-图8是本发明实施例的形成金属互连结构的方法中的各步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有栅极结构110、覆盖所述栅极结构110的第一介质层120及位于所述第一介质层120中的第一插塞130。具体的，所述第一介质层120包括依次堆叠设置的氮化硅层121、硼掺杂氧化硅层122及氧化硅层123。所述第一介质层120的厚度介于
Figure BDA0002059137680000051
之间，所述第一介质层120不仅起到保护所述栅极结构110的作用(将所述栅极结构110与后续需要形成的导电层隔离开来)，而且起到作为所述衬底100的掩膜的作用，防止后续刻蚀所述第一介质层120时所述衬底100被误蚀刻。在本实施例中，利用等离子体增强化学气相沉积工艺沉积所述第一介质层120。其中，所述氮化硅层121及所述硼掺杂氧化硅层122的厚度之和一般介于
Figure BDA0002059137680000052
所述氧化硅层123的厚度一般介于
Figure BDA0002059137680000053
所述氧化硅层123主要用于后续形成较深的沟槽，并在沟槽中沉积第二介质层时在第二介质层中得到理想的空气隙。
此外，所述衬底100可以选择硅衬底、硅锗衬底、锗衬底其中的一种，所述衬底100表面还可以形成若干外延层以提高半导体器件的电学性能；所述衬底中形成有浅沟道隔离槽101，所述浅沟道隔离槽101用于衬底中不同源区的横向隔离；所述栅极结构110可以包括堆叠设置的栅第一介质层和栅电极以及包围所述栅电极的侧墙，所述栅电极的材料例如为多晶硅、金属或多晶硅和金属的化合物，所述栅第一介质层的材料例如为氧化硅或高K介质材料。
进一步的，在所述氧化硅层123上旋涂第一光刻胶层，对所述第一光刻胶层进行光刻以得到图形化的第一光刻胶层；以图形化的第一光刻胶层为掩膜干法刻蚀所述氧化硅层123、所述硼掺杂氧化硅层122及所述氮化硅层121并露出所述衬底100表面以形成通孔结构；往所述通孔结构中填充金属以得到第一插塞130。其中，所述第一插塞130的材质优选为钨，即所述通孔结构中填充的金属为钨。所述第一插塞130用于实现后续形成的金属互连线与所述衬底100中的源区或者漏区的电性连接。
接着，如图3所示，形成一导电层140，所述导电层140覆盖所述第一介质层120及所述第一插塞130，在本实施例中，所述导电层120的厚度介于
Figure BDA0002059137680000054
之间，通过溅射工艺形成所述导电层140。所述导电层140通常为金属材质，所述导电层140的材质可以选择铝、铜或者钨。在本实施例中，所述导电层140选择金属铝，由金属铝制成的导电层电阻率低，可以有效降低后续形成的集成电路的电阻，同时也更容易被刻蚀以形成后续的金属互连线。
进一步的，如图4所示，所述导电层140上旋涂第二光刻胶层，对所述第二光刻胶层进行光刻以得到图形化的第二光刻胶层，此时，图形化的第二光刻胶层在所述导电层140定义出金属互连线141的形状及位置，以图形化的第二光刻胶层为掩膜利用干法刻蚀工艺刻蚀导电层140，并通入Cl2、BCl3及N2参与刻蚀，得到与所述第一插塞130电性连接的金属互连线141。
然后，如图5所示，形成硬掩膜层150，所述硬掩膜层150覆盖所述金属互连线141及所述衬底100，所述硬掩膜层150填充了所述衬底100表面的所述金属互连线141的导线间的空隙。在本实施例中，通过化学气相沉积形成所述硬掩膜层150，所述硬掩膜层150的材质可以包括氧化硅、氮化硅或氮氧化硅，所述硬掩膜层150可以起到掩膜作用以在后续刻蚀所述第一介质层120以得到沟槽时，保护所述金属互连线141被误刻蚀。
进一步的，如图6所示，在所述硬掩膜层150定义出沟槽的具体位置并利用干法刻蚀工艺刻蚀所述硬掩膜层150及部分厚度的所述第一介质层120以形成沟槽200，并通入Cl2及BCl3参与刻蚀。在刻蚀所述硬掩膜层150及部分厚度的所述第一介质层120(其中，仅刻蚀所述第一介质层120中的部分厚度的所述氧化硅层123)的过程中，所述硬掩膜层150作为所述金属互连线141的掩膜，保护所述金属互连线141不会被误刻蚀，所述沟槽200位于所述金属互连线141中的导线间以及所述第一介质层120中。在本实施例中，采用等离子体刻蚀工艺刻蚀所述硬掩膜层150及部分厚度的所述第一介质层120，本申请不限定刻蚀所述硬掩膜层150及所述第一介质层120的刻蚀工艺，刻蚀工艺可以为本领域技术人员公知的其他工艺。其中，所述沟槽200的高度介于
Figure BDA0002059137680000061
之间，且所述沟槽200的深宽比大于2.5。深宽比较大的所述沟槽200可以确保后续在所述沟槽200中填充第二介质层时，在所述沟槽200中的所述第二介质层中能够形成体积相对较大的空气隙，从而降低甚至消除所述金属互连线141间的寄生电容，有效改善半导体器件的RC延迟，优化半导体器件的整体性能，提高了产品良率。
进一步的，对所述沟槽200表面及金属互连线141表面至少执行两次湿法清洗工艺以去除刻蚀所述硬掩膜层150及部分厚度的所述第一介质层120残余的高聚物杂质，在本实施例中，利用碱性有机溶剂重复清洗所述沟槽200表面及所述金属互连线141表面至少两次，且每次所述湿法清洗工艺的时长均介于1190s～1210s之间。对所述沟槽200及所述金属互连线141表面进行多次湿法清洗，可以有效清除高聚物杂质，使得所述金属互连线141和后续沉积的所述第二介质层间的应力平衡，避免了后续形成的第二插塞受挤压而突出的风险，从而优化了半导体器的电性能。
接着，如图7所示，沉积第二介质层160，所述第二介质层160填充所述沟槽200且覆盖所述金属互连线141，其中，位于所述沟槽200内的所述第二介质层160中形成空气隙161。具体的，所述第二介质层160可以采用化学气相沉积(CVD)工艺来形成，在本实施例中，选择等离子体增强化学气相沉积(PECVD)工艺沉积所述第二介质层160，所述第二介质层160的材质一般选择掺杂氟的氧化硅，掺杂氟的氧化硅的第二介质层的介电常数K较低，因为寄生电容C与介电常数K成正比关系，所以第二介质层160的介电常数低有利于降低所述金属互连线141中的寄生电容，从而优化了该半导体器件的电性能。因沉积工艺的特性，不可避免地，在深宽比较大的所述沟槽200中填充所述第二介质层160时，所述沟槽200内的所述第二介质层160中产生空气隙161。若之前刻蚀所述硬掩膜层150及所述第一介质层120形成的高聚物杂质有残余，形成所述空气隙161时会受到影响，导致所述空气隙161的最终形貌存在缺陷，通常表现为所述空气隙161的顶部被堵塞，所以在沉积所述第二介质层160前，对所述沟槽200及所述硬掩膜层150表面重复执行多次湿法清洗工艺，可以有效去除刻蚀所述硬掩膜层150及所述第一介质层120后残留的高聚物杂质，不仅平衡了所述第二介质层160与所述金属互连线141之间的应力，也改善了所述空气隙161的形貌缺陷，保证了空气隙形貌的完整性，降低甚至消除了寄生电容的危害，提高了产品良率。
最后，如图8所示，对所述第二介质层160表面进行化学机械研磨，使得所述第二介质层160表面尽可能地平整，接着刻蚀所述第二介质层160以形成第二插塞170，所述第二插塞170位于所述第二介质层160中且与所述金属互连线141电性连接，其中，所述第一插塞130、所述金属互连线141及所述第二插塞170构成金属互连结构，所述第二插塞170的材质可以选择金属钨。在刻蚀硬掩膜层及第一介质层之后、沉积所述第二介质层160前，对所述沟槽200及所述硬掩膜层150表面重复执行多次湿法清洗工艺，有效清除所述沟槽200中及所述金属互连线141表面的高聚物杂质，使得所述第二介质层160和所述金属互连线141之间的应力更加平衡，从而避免了所述第二插塞170受挤压而突出甚至断裂的风险。
综上所述，本发明提供一种形成金属互连结构的方法，包括：在刻蚀硬掩膜层及部分厚度的第一介质层形成沟槽后，对所述沟槽及所述金属互连线表面至少执行两次湿法清洗工艺，然后沉积第二介质层，从而在所述沟槽内的第二介质层中形成空气隙，最后在所述第二介质层中形成第二插塞。在沉积第二介质层前，对所述沟槽及所述金属互连线表面执行多次湿法清洗工艺，可以有效清除高聚物杂质，使得后来沉积的所述第二介质层和金属互连线之间的应力更加平衡，从而避免了所述第二插塞受挤压而突出、断裂的风险。进一步的，执行多次湿法清洗工艺，有效去除了所述沟槽中的高聚物杂质，可以避免高聚物杂质对后续在所述沟槽中沉积第二介质层时形成的空气隙的形貌产生影响，保证了空气隙形貌的完整性，降低甚至消除了寄生电容的危害，提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种形成金属互连结构的方法，其特征在于，包括：
提供一衬底，所述衬底上形成有栅极结构、覆盖所述栅极结构的第一介质层及位于所述第一介质层中的第一插塞；
在所述第一介质层表面形成一金属互连线，所述金属互连线与所述第一插塞电性连接；
形成一硬掩膜层，所述硬掩膜层覆盖所述金属互连线及所述衬底；
干法刻蚀所述硬掩膜层及部分厚度的所述第一介质层以形成沟槽，且所述沟槽的深宽比大于或者等于2.5；
至少执行两次湿法清洗工艺；
形成第二介质层，所述第二介质层填充所述沟槽且覆盖所述金属互连线，其中，位于所述沟槽内的所述第二介质层中形成空气隙；以及，
形成第二插塞，所述第二插塞位于所述第二介质层中且与所述金属互连线电性连接，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。
2.根据权利要求1所述的形成金属互连结构的方法，其特征在于，形成所述金属互连线的步骤包括：
形成一导电层，所述导电层覆盖所述第一介质层和所述第一插塞；
刻蚀所述导电层以形成与所述第一插塞电性连接的所述金属互连线。
3.根据权利要求2所述的形成金属互连结构的方法，其特征在于，采用等离子体刻蚀工艺刻蚀所述导电层、所述硬掩膜层及部分厚度的所述第一介质层。
4.根据权利要求3所述的形成金属互连结构的方法，其特征在于，利用Cl2及BCl3刻蚀所述硬掩膜层及部分厚度的所述第一介质层；所述硬掩膜层的厚度介于
Figure FDA0003025046450000011
之间。
5.根据权利要求3所述的形成金属互连结构的方法，其特征在于，利用Cl2、BCl3及N2刻蚀所述导电层；所述导电层的厚度介于
Figure FDA0003025046450000012
之间。
6.根据权利要求1所述的形成金属互连结构的方法，其特征在于，利用碱性有机溶剂执行至少两次所述湿法清洗工艺。
7.根据权利要求6所述的形成金属互连结构的方法，其特征在于，每次所述湿法清洗工艺的时长均介于1190s～1210s之间。
8.根据权利要求1所述的形成金属互连结构的方法，其特征在于，所述第一介质层的厚度介于
Figure FDA0003025046450000021
之间；所述沟槽的高度介于
Figure FDA0003025046450000022
之间。
9.根据权利要求1至8中任一项所述的形成金属互连结构的方法，其特征在于，所述第一插塞及第二插塞的材质均为钨；所述硬掩膜层的材质为氧化硅、氮化硅或者氮氧化硅。
10.根据权利要求1所述的形成金属互连结构的方法，其特征在于，所述第一介质层包括依次形成的氮化硅层、硼掺杂氧化硅层及氧化硅层。
CN201910399066.5A 2019-05-14 2019-05-14 形成金属互连结构的方法 Active CN110148583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910399066.5A CN110148583B (zh) 2019-05-14 2019-05-14 形成金属互连结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910399066.5A CN110148583B (zh) 2019-05-14 2019-05-14 形成金属互连结构的方法

Publications (2)

Publication Number Publication Date
CN110148583A CN110148583A (zh) 2019-08-20
CN110148583B true CN110148583B (zh) 2021-06-18

Family

ID=67595393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910399066.5A Active CN110148583B (zh) 2019-05-14 2019-05-14 形成金属互连结构的方法

Country Status (1)

Country Link
CN (1) CN110148583B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
EP1804293A1 (en) * 2005-12-30 2007-07-04 STMicroelectronics S.r.l. Process for manufacturing a non volatile memory electronic device
JP2009302116A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 半導体装置およびその製造方法
KR20130072664A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
CN103077921B (zh) * 2012-12-19 2017-08-08 上海华虹宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
CN104425210B (zh) * 2013-08-20 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103871964B (zh) * 2014-03-11 2016-11-02 上海华虹宏力半导体制造有限公司 互连线结构及其形成方法
US9960052B2 (en) * 2014-04-02 2018-05-01 Applied Materials, Inc. Methods for etching a metal layer to form an interconnection structure for semiconductor applications
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
KR102168172B1 (ko) * 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법
US9269668B2 (en) * 2014-07-17 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect having air gaps and polymer wrapped conductive lines
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
CN106033741B (zh) * 2015-03-20 2020-09-15 联华电子股份有限公司 金属内连线结构及其制作方法
KR20160120891A (ko) * 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치
US9887128B2 (en) * 2015-12-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for interconnection
US10211146B2 (en) * 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10157778B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR102658192B1 (ko) * 2016-07-27 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN106548977B (zh) * 2016-10-26 2020-06-09 上海集成电路研发中心有限公司 一种空气隙结构的制造方法
CN108305827A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种去除刻蚀工序残留聚合物的方法
CN108807339B (zh) * 2018-06-04 2020-04-10 上海华虹宏力半导体制造有限公司 金属连线间形成空气隙的方法和金属连线结构

Also Published As

Publication number Publication date
CN110148583A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
US7803713B2 (en) Method for fabricating air gap for semiconductor device
US8871638B2 (en) Semiconductor device and method for fabricating the same
GB2483414A (en) Semiconductor device and method for producing the same
US7476613B2 (en) Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (SAC) process
US8927407B2 (en) Method of forming self-aligned contacts for a semiconductor device
US20120112339A1 (en) Semiconductor device
KR101087880B1 (ko) 반도체 소자의 제조방법
US9837305B1 (en) Forming deep airgaps without flop over
CN110148583B (zh) 形成金属互连结构的方法
US8791017B2 (en) Methods of forming conductive structures using a spacer erosion technique
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
KR20070066258A (ko) 반도체소자의 커패시터 및 그 제조방법
CN101471243A (zh) Mim结构的电容器的制造方法
KR100668843B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
US7550389B1 (en) Dual damascene method of forming a metal line of semiconductor device
US11984347B2 (en) Semiconductor structure and method for forming same
KR100588665B1 (ko) 반도체 소자의 장벽금속층 형성 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
US20060145232A1 (en) Method for manufacturing semiconductor device including MIM capacitor
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100843869B1 (ko) 반도체 소자의 제조 방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
CN112838048A (zh) 互连结构以及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant