JP2004349502A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004349502A JP2004349502A JP2003145280A JP2003145280A JP2004349502A JP 2004349502 A JP2004349502 A JP 2004349502A JP 2003145280 A JP2003145280 A JP 2003145280A JP 2003145280 A JP2003145280 A JP 2003145280A JP 2004349502 A JP2004349502 A JP 2004349502A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer insulating
- insulating film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】低誘電率膜としてフッ素を含むシリコン酸化膜を用いた半導体装置を歩留まりよく製造する製造方法を提供する。
【解決手段】フッ素を含有する第１の層間絶縁膜１１に形成された溝にバリアメタル層１２を設け、さらに溝を銅で埋めて配線１３を形成する。その上にフッ素を含有する第２の層間絶縁膜１４を形成し、配線１３の一部の上にはヴィアホール１５を形成する。このように、配線１３とフッ素を含有する第２の層間絶縁膜１４とが露出している状態であっても、乾燥ガスで置換した雰囲気中で保管することにより、配線の腐食を抑制できる。
【選択図】 図１
【解決手段】フッ素を含有する第１の層間絶縁膜１１に形成された溝にバリアメタル層１２を設け、さらに溝を銅で埋めて配線１３を形成する。その上にフッ素を含有する第２の層間絶縁膜１４を形成し、配線１３の一部の上にはヴィアホール１５を形成する。このように、配線１３とフッ素を含有する第２の層間絶縁膜１４とが露出している状態であっても、乾燥ガスで置換した雰囲気中で保管することにより、配線の腐食を抑制できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、特にフッ素を含有する酸化シリコンを層間絶縁膜として使用している半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化にともない、配線幅の微細化や配線断面積の減少が進行し、配線遅延の増大や、発熱量、配線電流密度が増大するために配線寿命の低下が懸念されている。
【０００３】
配線遅延は、配線抵抗値と配線間の誘電率との積として表現できるので、配線遅延を増大させないようにするため、配線抵抗値と配線間の誘電率との双方を小さくすることが検討されている。
【０００４】
配線抵抗値を低減するために、従来用いられていた配線材料であるアルミニウムの代わりに比抵抗値の低い銅が使われるようになっている。また配線抵抗値が低くなると、発熱量が減少し、許容配線電流密度も高くなるので、配線寿命を増大するためにも銅配線が使われるようになっている。
【０００５】
銅配線は、上述のような利点を有するが、耐食性や耐酸化性が劣るという短所を有している。このため、半導体基板上に銅配線を形成した後に洗浄する工程において、洗浄液にベンゾトリアゾール（以下、ＢＴＡという）を含有させることで銅配線の腐食を抑制することが行われている（例えば、特許文献１参照。）。
【０００６】
一方、配線間の誘電率を低減するためには、配線間の層間絶縁膜に低誘電率膜を使用することが不可欠になっている。このような低誘電率の層間絶縁膜として、四弗化シリコンガス（ＳｉＦ４）とシランガス（ＳｉＨ４）と酸素（Ｏ２）ガスを用いて、プラズマＣＶＤ法によって成膜して形成されるフッ素を含有する酸化シリコン（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ、以下、ＦＳＧという）からなる膜が使われるようになってきている。
【０００７】
上述した半導体回路の高集積化に伴なう配線遅延の問題に対処するために、上記の２つの技術の組み合わせ、即ち、低誘電率膜を配線間絶縁膜として用い、配線には銅配線が使用されるようになっている。なお、このような配線遅延の問題は、半導体回路の集積度合いで言うと、配線幅が０．２５μｍ未満になると顕著に現れるので、配線幅が０．２５μｍ未満の半導体装置にはＦＳＧと銅配線とを組み合わせて用いるようになってきている。
【０００８】
ここで、ＦＳＧを用いて多層の銅配線を形成する方法を説明する。
【０００９】
まず、半導体基板上にＦＳＧからなる絶縁膜を堆積し、この絶縁膜に配線用の溝を形成する。その上に銅の拡散を防止するバリアメタルを堆積させ、ついで銅をこの基板上に厚く堆積させて配線溝部を銅で埋め込む。さらに、この半導体基板表面に化学的機械的研磨（ケミカルメカニカルポリッシング、以下、ＣＭＰという）処理を施して、溝以外の部分の銅を除去して、第一層目の銅配線が形成される。
【００１０】
続いてさらに上層の配線を形成するために、この半導体基板上にシリコン窒化膜を形成し、その上にＦＳＧからなる絶縁膜を堆積して、この絶縁膜に上記銅配線との電気的接続をとるためにヴィアホールを形成する。それから、ヴィアホール内にバリアメタルを堆積させて、さらにこの基板上に銅を厚く堆積させてヴィアホール内を銅で埋め込む。基板上に堆積した余分な銅をＣＭＰによって除去して一層分の銅配線が完成する。以上の工程を繰り返すと多層銅配線が形成される。
【００１１】
【特許文献１】
特開平５−３１５３３１号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記工程で形成された多層銅配線を有する半導体装置において、配線が電気的に接続していないオープン不良が発生し、歩留まりが低下する場合があることが判明した。
【００１３】
このような現象は、ＦＳＧと銅配線とを組み合わせた半導体装置を生産工程において生産して初めて顕著に現れてきた現象であり、他の物質の組合せの場合は、ほとんど現れていない。また、このような現象がいつも生じるわけではなく、原因はよくわかっていない。
【００１４】
本発明はこのような事情に鑑みてなされたものであり、その目的とするところは、低誘電率膜としてフッ素を含むシリコン酸化膜を用いた半導体装置を歩留まりよく製造する製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の表面に溝を形成する工程と、前記溝を第１の金属によって埋めて配線を形成する工程と、前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換して保管する工程と、前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程とを含む。
【００１６】
本発明の第２の半導体装置の製造方法は、半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の表面に溝を形成する工程と、前記溝を第１の金属によって埋めて配線を形成する工程と、前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を排気して保管する工程と、前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程と、を含む。
【００１７】
前記保管する工程は、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換する工程と、前記乾燥ガスを真空ポンプによって排気する工程と、を含むことが好ましい。
【００１８】
前記乾燥ガスは、空気、窒素ガス、アルゴンガスの中から選ばれた１種類以上のガスであることが好ましい。
【００１９】
前記保管する工程の雰囲気は、湿度が１％ＲＨ以下であることが好ましい。
【００２０】
ある好適な実施形態において、前記保管する工程では、遮光容器内で保管する。
【００２１】
前記配線を形成する工程は、前記溝にバリアメタル層を形成する工程と、前記バリアメタル層が形成された前記溝内および当該溝以外の前記第１の層間絶縁膜上に前記第１の金属の層を形成する工程と、化学的機械的研磨法によって、形成された前記第１の金属の層のうち前記溝内に存する当該第１の金属以外を除去する工程とを含むことが好ましい。
【００２２】
前記第１の金属は、銅であることが好ましい。
【００２３】
前記第１および第２の層間絶縁膜中のフッ素の含有量は、０．１質量％以上であることが好ましい。
【００２４】
本発明の第３の半導体装置の製造方法は、半導体基板上にフッ素を含有する酸化シリコンからなる層間絶縁膜と金属配線とを有する半導体装置の製造方法であって、前記層間絶縁膜の少なくとも一部と、前記金属配線の少なくとも一部とが雰囲気中に露出した状態で前記半導体基板を保管する工程を含み、前記保管する工程では、前記半導体基板の周囲の雰囲気が実質的に乾燥状態である。
【００２５】
前記保管する工程での前記乾燥状態は、湿度が１％ＲＨ以下であることが好ましい。
【００２６】
【発明の実施の形態】
本発明の実施形態について説明する前に、ＦＳＧを層間絶縁膜として用いた場合に生じるオープン不良について検討した結果を説明する。
【００２７】
このオープン不良に関して種々調査をしたところ、配線形成工程におけるヴィアホール形成後の基板に、図１３に示すような異物が発生しているものがあることを発見した。図４に、この異物が存するヴィアホール４１近傍の模式的な断面構造を示す。ヴィアホール４１底の銅配線部４２から異物４３が大きく盛り上がっており、ヴィアホール４１をふさいでしまっている。分析の結果、この異物４３は銅の酸化物であることが判明した。また、ＦＳＧ層間絶縁膜４４の下方部で侵食によるスリット４５が発見された。このスリット４５は、シリコン窒化膜の部分にあたる。
【００２８】
このような状態になったヴィアホール４１では、次工程であるメッキ埋め込み工程で不具合を生じ、完全にヴィアホール４１を銅で埋め込むことが不可能になる。また、スリット４５が形成されると、この部分にバリアメタル層が形成されないため、銅もこの部分には堆積しない。従って、このような銅の酸化物（異物）４３およびスリット４５のために、下層の配線と上層の配線とは、電気的に接続されなくなる。
【００２９】
このような現象はこれまで報告がされておらず、本願発明者らが初めて見出したものであるが、ＦＳＧと銅配線とを組み合わせた半導体装置を、生産工程において生産して初めて顕著に現れてきた現象である。
【００３０】
この現象がどのようにして生じるかについてさらに調査を行ったところ、ＦＳＧと銅配線とが同時に露出した状態で保管された後、この現象が発生していることが判明した。製造途中の半導体基板の搬送は、一般的には大気中で搬送ケースに入れられて、工程間を搬送されている。そして生産計画上、次工程での処理がすぐに行えない場合には、搬送ケース内に大気下で保管（放置）される。図１に示すように、ＦＳＧからなる第１の層間絶縁膜１１の溝にバリアメタル層１２および銅の配線１３を形成し、その上にＦＳＧからなる第２の層間絶縁膜１４を設けて、銅配線１２の一部の上にはヴィアホール１５を形成して、銅の部分を露出させた状態の半導体基板を、次工程を行うまで搬送ケース内で長時間保管しておいたところ、この半導体基板のヴィアホール１５の底に露出している銅配線１３の上に銅の酸化物４３が発生していることが見つけられたのである。
【００３１】
上記の事実をもとに検討を続けた結果、図３に示すようにこの現象は、湿度、放置時間および層間絶縁膜１１，１４がフッ素を含有しているか否かに関係があることがわかった。ここで、放置時間というのは、ヴィアホール１５を形成してからそのまま放置しておいた時間である。また、ＴＥＯＳというのはテトラエトキシシランのことであり、フッ素を含まない絶縁材料である。なお、図３は、各条件下、１０００個のヴィアホールを顕微鏡観察して得られた結果を示している。
【００３２】
図３より判るように、層間絶縁膜にＦＳＧを用いたものは、湿度５０％ＲＨの環境下においては、１６時間放置では腐食（銅の酸化物４３）の発生はみられないが、３週間放置すると１５％のヴィアで腐食がみられた。さらに湿度１００％ＲＨの環境下では、３週間放置で４０％のヴィアで腐食がみられた。しかし、層間絶縁膜にフッ素を含まない材料であるＴＥＯＳを用いると、湿度５０％ＲＨの環境下で３週間放置しても腐食はみられなかった。
【００３３】
この結果は、層間絶縁膜にフッ素が含まれていないときは、高湿度下で長時間放置しても銅配線の腐食は生じないが、ＦＳＧを層間絶縁膜として用いた場合には、湿度が高いほど、および放置時間が長いほど銅配線が腐食するということを示唆している。
【００３４】
さらに、大気中でのヴィアホール形成後の放置時間がエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する配線の信頼性におよぼす影響も調べた。
【００３５】
エレクトロマイグレーションというのは、金属配線に大電流が流れた場合に、金属原子が電子との衝突により電子の流れ方向に運動量を得て質量輸送を起こし、配線抵抗の増大や断線、配線間短絡を起こす現象である。金属原子は、空孔が集中し拡散が容易な結晶粒界に沿って移動する。顕微鏡では見つけにくい微小な腐食が銅配線１２上に生じていた場合、ヴィアホール１５を金属で埋めても微小な空孔がその金属中に存在することになるが、このような場合には、エレクトロマイグレーションが起きやすいと考えられる。
【００３６】
また、ストレスマイグレーションというのは、集積回路内の金属配線が、それを取りまく層間絶縁膜や表面保護膜との熱膨張係数との相違により発生する引っ張り応力を受け、その緩和過程で配線内の原子移動が起こり、抵抗が増大したり、断線故障が起こる現象のことである。ストレスマイグレーションもエレクトロマイグレーションと同様に微小な腐食に起因するボイドが金属中に存在すると起こりやすいと考えられる。
【００３７】
図５は、ヴィアホール形成後の大気中の放置時間を横軸に取り、その放置後にヴィアホールを金属で埋めて上層配線を形成した基板の上下配線間に大電流を流してその基板が壊れるまでの時間を縦軸に取った、エレクトロマイグレーションに対する信頼性を示すグラフである。図６は、ヴィアホール形成後の大気中の放置時間を横軸に取り、その放置後にヴィアホールを金属で埋めて上層配線を形成した基板を高温で一定時間保管してそれから作ったチップの中の不良チップの個数を横軸に取った、ストレスマイグレーションに対する信頼性を示すグラフである。これらの図に示されているように、ＥＭおよびＳＭに対する耐性（信頼性）は、大気中に２０時間放置以降で劣化傾向があることが判明した。このように、フッ素を含む層間絶縁膜と銅金属配線が同時に表面に露出した状態で、通常取り扱われている大気下で搬送および保管をすると、オープン不良による歩留りの低下が生じたり、埋め込めきれなかったヴィア内部における微小な空孔がエレクトロマイグレーションやストレスマイグレーションにより拡大していくことがはっきりした。
【００３８】
もう一つ重要な事実としては、ＦＳＧからなる層間絶縁膜に溝を形成して、その溝を銅で埋め込み、ＣＭＰ処理をして基板表面上にＦＳＧと銅配線の双方が露出した状態になっている基板では、この状態のまま大気下で長時間保管しておいても銅配線の腐食がほとんど生じないことが挙げられる。このことは、一見上記のヴィアホールにおける銅配線の腐食の事実と矛盾するように思われる。しかしながら、調査の結果、ＣＭＰ処理後の基板表面には、ＢＴＡの皮膜が形成されていて、それにより腐食が抑制されており、ＦＳＧと銅配線との双方が大気中に露出しているとは言えないことがわかった。
【００３９】
以上のことより、本願発明者らは、以下の３つの過程により図４に示した腐食が発生すると推定した。
【００４０】
１）露出したＦＳＧから、水を介して又はそのままフッ素が遊離し、そのフッ素がヴィア底部の表面に露出した銅配線と反応して、銅のフッ化物（ＣｕＦ）を形成する。
【００４１】
２）ＣｕＦは潮解性があることがしられているので、雰囲気中の水分を吸収する。
【００４２】
３）銅配線は、ＣｕＦが吸収した水分の影響で酸化して銅酸化物（ＣｕＯＸ）を形成し、同時にＦＳＧから遊離したフッ素とＣｕＦから分解されたフッ素が水分中に溶け、フッ素酸（ＨＦ）を発生させることでヴィアホール底部の窒化膜を侵食する。
【００４３】
雰囲気が乾燥していれば、１）においてフッ素が遊離しないことも考えられ、また１）において水無しでフッ素が遊離したとしても、水分がなければ２）、３）の過程が進行しないため、銅の腐食は起こらないと考えられる。なお、１）において、ＦＳＧからそのままフッ素が遊離することは考えにくいので、水を介するなんらかの反応が起きてフッ素が遊離する可能性が高いと考えている。
【００４４】
このような実験結果と、メカニズムの推定とからさらに検討を加えて、本願発明に至った。
【００４５】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４６】
（実施形態１）
実施形態１に係る半導体装置の製造工程を図７及び図８を参照して説明をする。
【００４７】
図７（ａ）に示すように、半導体基板１上にＦＳＧからなる第１の層間絶縁膜１１をＣＶＤ法で堆積させた。なお、このときのＦＳＧのフッ素の含有量は、１〜２質量％であった。
【００４８】
次に、フォトリソグラフィーおよびドライエッチングによって、図７（ｂ）に示すように第１の層間絶縁膜１１の表面に溝２を形成した。
【００４９】
その次に、形成した溝２の表面および第１の層間絶縁膜１１の上面に、ＰＶＤ法を用いて、バリアメタル材としてタンタル窒化物を堆積させてバリアメタル層１２を形成した。それから、ＰＶＤ法とメッキ法とを用いて第１の金属である銅を、溝２内と第１の層間絶縁膜１１の上面上のタンタル窒化物との上に堆積させた。この工程により、溝２は銅によって埋められた。そして、余分な銅とタンタル窒化物とをＣＭＰ法（化学的機械的研磨法）で研磨して除去し、図７（ｃ）に示すように、銅からなる配線１３を形成した。なお、このときには配線１３上にＢＴＡの膜が載っている状態である。
【００５０】
さらに、第１の層間絶縁膜１１および配線１３の上に、図８（ａ）に示すように、ＦＳＧからなる第２の層間絶縁膜１４を堆積させた。この場合、前処理によりＢＴＡは除去されている。なお、このときのＦＳＧのフッ素の含有量は、１〜２質量％であった。
【００５１】
つぎに、図８（ｂ）に示すように、フォトリソグラフィーおよびドライエッチングによって、配線１３の所定の位置の上に存する第２の層間絶縁膜１４を除去して、ヴィアホール１５を形成した。ヴィアホール１５とは、多層基板において、異なる層の配線同士を接続するため、層間絶縁膜に設けられた孔のことである。下層側の配線は、ヴィアホール１５の底に露出している。なお、所定の位置は、この配線１３パターンと上層に形成される配線パターンとによって決定される。
【００５２】
このヴィアホール１５を形成した後、図８（ｂ）に示す形状を有する半導体基板を、図１０に示す密閉容器であるＮ２保管ＢＯＸ２１に入れて、このＢＯＸ２１内の雰囲気を窒素ガスにより置換した。ここでは、複数の基板２２をまとめてＢＯＸ２１内に入れている。なお、ここで用いる窒素ガスは、水分量が１ｐｐｍ以下の乾燥ガスである。置換は、Ｎ２保管ＢＯＸ２１に設けられた窒素供給ライン２３と排気ライン２４とを用い、排気ライン２４を開放しておいて、窒素供給ライン２３から窒素ガスを３０分間流入させた後に排気ライン２４と窒素供給ライン２３とを閉じる方法により行った。窒素ガスの流量は、一分間あたりＮ２保管ＢＯＸ２１の容量の２倍の量で置換を行った。置換後のＮ２保管ＢＯＸ２１内の湿度は、０．５％ＲＨ以下であった。
【００５３】
このように乾燥雰囲気下で図８（ｂ）の状態の製造途中の半導体基板を保管した。保管時間は、生産計画により決められるが、通常は数日間である。
【００５４】
この保管の後、ヴィアホール１５内と第２の層間絶縁膜１４の上に、ＰＶＤ法を用いてタンタル窒化物を堆積させてバリアメタル層１２を形成した。さらにＰＶＤ法とメッキ法とを用いて、第２の金属である銅を、ヴィアホール１５内と第２の層間絶縁膜１４の上面上のタンタル窒化物との上に堆積させた。そして、余分な銅とタンタル窒化物とをＣＭＰ法で研磨して除去し、図８（ｃ）に示すように、プラグ１６を形成した。
【００５５】
こうして、層間の導通配線を備えた半導体基板の一層目が形成される。さらに、図７及び図８に示された工程を繰り返せば、その繰り返しの数だけ配線層が積み重ねられて多層基板ができあがる。
【００５６】
次に、このように作製した半導体基板の配線の評価を行った。なお、上記の保管工程を通常の大気下で行い、残りの工程は実施形態と同じ工程で行ったものを比較形態として同時に評価した。評価方法は、２層基板を用いて、一つの基板上の複数のヴィア（上記のプラグ１６にあたる）を上層と下層の配線で繋いで、上層配線と下層配線の間に電流を流し、その抵抗を測定するヴィアチェーン抵抗測定である。
【００５７】
ヴィアホール１５を形成してから、通常の大気下で（ａ）１６時間、および（ｂ）３週間保管したあとに後工程を行ったもの（比較形態）と、本実施形態の窒素ガス下で（ｃ）３週間保管したあとに後工程を行ったもののヴィアチェーン抵抗を測定した結果を図２に示す。図２では、横軸はウェハ番号を示しており、縦軸が正常なヴィアが占める割合を示すヴィアチェーン歩留まりを示しており、（ａ）、（ｂ）、（ｃ）ともにそれぞれ６枚のウエハで評価し、それぞれ評価したヴィアの数は約５００万個である。ＰＡＳＳと示されているものは、正常な抵抗を示したものであり、ＯＰＥＮと示されているものは、ヴィアの導通がなかったもの、即ちＯＰＥＮ不良のものである。
【００５８】
図２より、大気下で３週間保管した（ｂ）は、大気下保管１６時間の（ａ）に比べ歩留りが半減していることがわかる。そして窒素を容器内に充填して３週間保管した（ｃ）の条件では、大気下で１６時間保管した（ａ）の条件でのヴィアチェーン歩留りと同等に高い歩留りを示している。つまり、本実施形態の半導体装置は、乾燥した窒素をＮ２保管ＢＯＸ２１内に充填することで、長時間保管した場合でもヴィアチェーン歩留りの悪化を大きく抑制できた。（ｂ）のヴィアチェーン歩留まりが低いのは、大気下３週間保管の間に、図４に示す銅の酸化物４３が形成されて、これがヴィアの導通を妨げるからだと考えられる。（ａ）および（ｃ）のものは、銅の酸化物４３が形成されないので、ヴィアチェーン歩留まりが悪化しないと考えられる。
【００５９】
同じように、本実施形態に係る半導体装置と比較形態に係る半導体装置の抵抗値分布を測定した。その結果を図９に示す。比較形態の大気中放置時間は、１時間（白抜き三角）と７日間（白抜き丸）であり、本実施形態の窒素下保管時間は７日間（黒丸）である。この図から、本実施形態の半導体装置と、比較形態の１時間放置の半導体装置とは、抵抗値のバラツキが同程度に少なく、それらに比べて比較形態の７日間放置のものは抵抗値のバラツキが大きいことが判る。この結果は、銅配線１２の腐食によりヴィア抵抗値が大きくなるからと考えられる。つまり、比較形態の７日間放置のものは、銅酸化物が存するヴィアと存しないヴィアとで抵抗値が変わってきているからバラツキが出るのである。
【００６０】
さらに、抵抗値分布を測定したサンプルと同じものを用いて、エレクトロマイグレーション（ＥＭ）を評価した結果を図１１に、ストレスマイグレーション（ＳＭ）を評価した結果を図１２に示す。本実施形態の半導体装置と、比較形態の１時間放置の半導体装置とは、ＥＭ耐性、ＳＭ耐性ともに同程度優れており、それらに比べて比較形態の７日間放置のものは、ＥＭ耐性、ＳＭ耐性ともに劣っていることが判る。
【００６１】
これまで説明したように本実施形態では、ヴィアホール形成後の銅配線とＦＳＧとの双方が露出している半導体基板を乾燥窒素雰囲気下で保管しているので、露出している銅配線が腐食されることがなく、ヴィアによる配線間の接続が確実になされる。従って、接続不良による歩留まりの悪化は生じない。また、ヴィア抵抗のバラツキも少なく、ＥＭ耐性、ＳＭ耐性も高い半導体装置が得られる。
【００６２】
本実施形態では、配線１３を形成する第１の金属とプラグ１６を形成する第２の金属とが同じ銅であるが、異なる金属、例えばプラグ１６にタングステンなどを用いても構わない。また、第１の層間絶縁膜１１を構成するＦＳＧと第２の層間絶縁膜１４を構成するＦＳＧとは、同じ組成のものでも異なる組成のものでもどちらでも構わない。
【００６３】
（実施形態２）
実施形態２は、図８（ｂ）に示す状態の半導体基板を保管する工程のみが実施形態１と異なっていて、他の工程は実施形態１とおなじであるので、保管工程のみを説明する。
【００６４】
本実施形態では、ヴィアホール１５を形成して、その底には銅配線１３の一 部が露出した状態の半導体基板を、図１０に示すＮ２保管ＢＯＸ２１に入れた。そして、実施形態１では窒素ガスを用いて置換したが、本実施形態では、乾燥空気（水分量１ｐｐｍ以下）を用いて、ＢＯＸ２１内を置換した。さらに、真空ポンプを用いて、ＢＯＸ２１内の空気を排気して、より雰囲気中の水分量を少なくして保管を行った。この保管以後は、実施形態１と同様にしてプラグ１６を形成した。
【００６５】
本実施形態に係る半導体装置も実施形態１と同様に、保管工程において雰囲気中の湿度を１％ＲＨ以下に保っているので、露出している銅配線が、やはり露出しているＦＳＧに起因して腐食されることがなく、ヴィアによる配線間の接続が確実になされて、実施形態１と同じ効果が得られる。なお、保管工程において、真空ポンプで排気した後に、再度乾燥空気をＢＯＸ２１内に入れて保管を行ってもよい。この場合は、ＢＯＸ２１の耐圧（耐真空）がやや低くても構わない。
【００６６】
（他の実施形態）
実施形態１において、窒素ガスの代わりに乾燥空気やアルゴンガスを用いても同様の効果が得られる。また、実施形態２において、乾燥空気の代わりに窒素ガスやアルゴンガスを用いても同様な効果が得られる。
【００６７】
ＢＯＸ２１の雰囲気は、湿度が１％ＲＨ以下であることが好ましい。湿度が３％ＲＨ程度の場合、数日間の保管には腐食抑制効果があるが、１週間以上の保管では、銅配線の腐食が発生する。
【００６８】
層間絶縁膜として用いるＦＳＧのフッ素含有量は、低誘電率膜としての機能を発揮するためには０．１質量％以上であることが好ましい。製造のし易さの点から、１０質量％がフッ素含有量の上限である。
【００６９】
本発明は、配線幅が小さくなるほど有効であり、配線幅が０．１８μｍ以下の場合は、大気中保管に比べてヴィアの導通不良が大きく減り、ＳＭ耐性やＥＭ耐性も大きく向上するので、好ましい。
【００７０】
ＢＯＸ２１は遮光板で覆われた遮光装置とすると、光起電力によるＦＳＧからのフッ素の離脱反応および金属配線の腐食反応を抑制できるので、好ましい。
【００７１】
また、このような腐食作用はアルミニウムを材料として用いられる配線においても同様に起こるので、銅配線だけではなく、銅合金配線やアルミ配線、アルミ合金配線などに本発明を適用してもよい。
【００７２】
【発明の効果】
本発明では、金属配線とフッ素を含有した酸化シリコンからなる層間絶縁膜とが露出状態でも、保管している容器内を乾燥ガスで置換する、あるいは雰囲気を排気しているので、金属配線の腐食作用の進行を抑制し、金属配線の歩留りや信頼性を劣化させない効果がある。
【図面の簡単な説明】
【図１】半導体基板上にヴィアホールまで形成された銅配線パターンの模式断面図である。
【図２】実施形態１と比較形態に係る半導体基板のヴィアチェーン歩留を示すグラフである。
【図３】層間絶縁膜種および放置時間および放置している環境の湿度とヴィアホール内で発生する腐食数の割合の関係を説明するグラフである。
【図４】異物が発生したヴィアホールの断面模式図である。
【図５】大気中で半導体基板を放置した時間に対する許容電流密度の関係（エレクトロンマイグレーション耐性）を説明するグラフである。
【図６】大気中で半導体基板を放置した時間に対するストレスマイグレーションによる不良チップ数の関係を説明するグラフである。
【図７】実施形態１に係る半導体装置の製造工程の一部を示す図である。
【図８】実施形態１に係る半導体装置の製造工程の他の一部を示す図である。
【図９】実施形態１と比較形態に係る半導体基板のヴィア抵抗値の分布を示す図である。
【図１０】半導体基板を乾燥状態で保管する容器を示す模式図である。
【図１１】実施形態１と比較形態に係る半導体基板のエレクトロマイグレーション耐性を示す図である。
【図１２】実施形態１と比較形態に係る半導体基板のストレスマイグレーション耐性を示す図である。
【図１３】配線の腐食により異物が発生したヴィアの写真代用図面である
【符号の説明】
１１ 第１の層間絶縁膜
１２ バリアメタル層
１３ 配線（第１の金属）
１４ 第２の層間絶縁膜
１５ ヴィアホール
１６ プラグ（第２の金属）
４１ ヴィアホール
４２ 配線
４３ 異物（銅の腐食物）
４４ 第２の層間絶縁膜
４５ 第２の層間絶縁膜が侵食されて形成されたスリット
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、特にフッ素を含有する酸化シリコンを層間絶縁膜として使用している半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化にともない、配線幅の微細化や配線断面積の減少が進行し、配線遅延の増大や、発熱量、配線電流密度が増大するために配線寿命の低下が懸念されている。
【０００３】
配線遅延は、配線抵抗値と配線間の誘電率との積として表現できるので、配線遅延を増大させないようにするため、配線抵抗値と配線間の誘電率との双方を小さくすることが検討されている。
【０００４】
配線抵抗値を低減するために、従来用いられていた配線材料であるアルミニウムの代わりに比抵抗値の低い銅が使われるようになっている。また配線抵抗値が低くなると、発熱量が減少し、許容配線電流密度も高くなるので、配線寿命を増大するためにも銅配線が使われるようになっている。
【０００５】
銅配線は、上述のような利点を有するが、耐食性や耐酸化性が劣るという短所を有している。このため、半導体基板上に銅配線を形成した後に洗浄する工程において、洗浄液にベンゾトリアゾール（以下、ＢＴＡという）を含有させることで銅配線の腐食を抑制することが行われている（例えば、特許文献１参照。）。
【０００６】
一方、配線間の誘電率を低減するためには、配線間の層間絶縁膜に低誘電率膜を使用することが不可欠になっている。このような低誘電率の層間絶縁膜として、四弗化シリコンガス（ＳｉＦ４）とシランガス（ＳｉＨ４）と酸素（Ｏ２）ガスを用いて、プラズマＣＶＤ法によって成膜して形成されるフッ素を含有する酸化シリコン（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ、以下、ＦＳＧという）からなる膜が使われるようになってきている。
【０００７】
上述した半導体回路の高集積化に伴なう配線遅延の問題に対処するために、上記の２つの技術の組み合わせ、即ち、低誘電率膜を配線間絶縁膜として用い、配線には銅配線が使用されるようになっている。なお、このような配線遅延の問題は、半導体回路の集積度合いで言うと、配線幅が０．２５μｍ未満になると顕著に現れるので、配線幅が０．２５μｍ未満の半導体装置にはＦＳＧと銅配線とを組み合わせて用いるようになってきている。
【０００８】
ここで、ＦＳＧを用いて多層の銅配線を形成する方法を説明する。
【０００９】
まず、半導体基板上にＦＳＧからなる絶縁膜を堆積し、この絶縁膜に配線用の溝を形成する。その上に銅の拡散を防止するバリアメタルを堆積させ、ついで銅をこの基板上に厚く堆積させて配線溝部を銅で埋め込む。さらに、この半導体基板表面に化学的機械的研磨（ケミカルメカニカルポリッシング、以下、ＣＭＰという）処理を施して、溝以外の部分の銅を除去して、第一層目の銅配線が形成される。
【００１０】
続いてさらに上層の配線を形成するために、この半導体基板上にシリコン窒化膜を形成し、その上にＦＳＧからなる絶縁膜を堆積して、この絶縁膜に上記銅配線との電気的接続をとるためにヴィアホールを形成する。それから、ヴィアホール内にバリアメタルを堆積させて、さらにこの基板上に銅を厚く堆積させてヴィアホール内を銅で埋め込む。基板上に堆積した余分な銅をＣＭＰによって除去して一層分の銅配線が完成する。以上の工程を繰り返すと多層銅配線が形成される。
【００１１】
【特許文献１】
特開平５−３１５３３１号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記工程で形成された多層銅配線を有する半導体装置において、配線が電気的に接続していないオープン不良が発生し、歩留まりが低下する場合があることが判明した。
【００１３】
このような現象は、ＦＳＧと銅配線とを組み合わせた半導体装置を生産工程において生産して初めて顕著に現れてきた現象であり、他の物質の組合せの場合は、ほとんど現れていない。また、このような現象がいつも生じるわけではなく、原因はよくわかっていない。
【００１４】
本発明はこのような事情に鑑みてなされたものであり、その目的とするところは、低誘電率膜としてフッ素を含むシリコン酸化膜を用いた半導体装置を歩留まりよく製造する製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の表面に溝を形成する工程と、前記溝を第１の金属によって埋めて配線を形成する工程と、前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換して保管する工程と、前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程とを含む。
【００１６】
本発明の第２の半導体装置の製造方法は、半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の表面に溝を形成する工程と、前記溝を第１の金属によって埋めて配線を形成する工程と、前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を排気して保管する工程と、前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程と、を含む。
【００１７】
前記保管する工程は、前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換する工程と、前記乾燥ガスを真空ポンプによって排気する工程と、を含むことが好ましい。
【００１８】
前記乾燥ガスは、空気、窒素ガス、アルゴンガスの中から選ばれた１種類以上のガスであることが好ましい。
【００１９】
前記保管する工程の雰囲気は、湿度が１％ＲＨ以下であることが好ましい。
【００２０】
ある好適な実施形態において、前記保管する工程では、遮光容器内で保管する。
【００２１】
前記配線を形成する工程は、前記溝にバリアメタル層を形成する工程と、前記バリアメタル層が形成された前記溝内および当該溝以外の前記第１の層間絶縁膜上に前記第１の金属の層を形成する工程と、化学的機械的研磨法によって、形成された前記第１の金属の層のうち前記溝内に存する当該第１の金属以外を除去する工程とを含むことが好ましい。
【００２２】
前記第１の金属は、銅であることが好ましい。
【００２３】
前記第１および第２の層間絶縁膜中のフッ素の含有量は、０．１質量％以上であることが好ましい。
【００２４】
本発明の第３の半導体装置の製造方法は、半導体基板上にフッ素を含有する酸化シリコンからなる層間絶縁膜と金属配線とを有する半導体装置の製造方法であって、前記層間絶縁膜の少なくとも一部と、前記金属配線の少なくとも一部とが雰囲気中に露出した状態で前記半導体基板を保管する工程を含み、前記保管する工程では、前記半導体基板の周囲の雰囲気が実質的に乾燥状態である。
【００２５】
前記保管する工程での前記乾燥状態は、湿度が１％ＲＨ以下であることが好ましい。
【００２６】
【発明の実施の形態】
本発明の実施形態について説明する前に、ＦＳＧを層間絶縁膜として用いた場合に生じるオープン不良について検討した結果を説明する。
【００２７】
このオープン不良に関して種々調査をしたところ、配線形成工程におけるヴィアホール形成後の基板に、図１３に示すような異物が発生しているものがあることを発見した。図４に、この異物が存するヴィアホール４１近傍の模式的な断面構造を示す。ヴィアホール４１底の銅配線部４２から異物４３が大きく盛り上がっており、ヴィアホール４１をふさいでしまっている。分析の結果、この異物４３は銅の酸化物であることが判明した。また、ＦＳＧ層間絶縁膜４４の下方部で侵食によるスリット４５が発見された。このスリット４５は、シリコン窒化膜の部分にあたる。
【００２８】
このような状態になったヴィアホール４１では、次工程であるメッキ埋め込み工程で不具合を生じ、完全にヴィアホール４１を銅で埋め込むことが不可能になる。また、スリット４５が形成されると、この部分にバリアメタル層が形成されないため、銅もこの部分には堆積しない。従って、このような銅の酸化物（異物）４３およびスリット４５のために、下層の配線と上層の配線とは、電気的に接続されなくなる。
【００２９】
このような現象はこれまで報告がされておらず、本願発明者らが初めて見出したものであるが、ＦＳＧと銅配線とを組み合わせた半導体装置を、生産工程において生産して初めて顕著に現れてきた現象である。
【００３０】
この現象がどのようにして生じるかについてさらに調査を行ったところ、ＦＳＧと銅配線とが同時に露出した状態で保管された後、この現象が発生していることが判明した。製造途中の半導体基板の搬送は、一般的には大気中で搬送ケースに入れられて、工程間を搬送されている。そして生産計画上、次工程での処理がすぐに行えない場合には、搬送ケース内に大気下で保管（放置）される。図１に示すように、ＦＳＧからなる第１の層間絶縁膜１１の溝にバリアメタル層１２および銅の配線１３を形成し、その上にＦＳＧからなる第２の層間絶縁膜１４を設けて、銅配線１２の一部の上にはヴィアホール１５を形成して、銅の部分を露出させた状態の半導体基板を、次工程を行うまで搬送ケース内で長時間保管しておいたところ、この半導体基板のヴィアホール１５の底に露出している銅配線１３の上に銅の酸化物４３が発生していることが見つけられたのである。
【００３１】
上記の事実をもとに検討を続けた結果、図３に示すようにこの現象は、湿度、放置時間および層間絶縁膜１１，１４がフッ素を含有しているか否かに関係があることがわかった。ここで、放置時間というのは、ヴィアホール１５を形成してからそのまま放置しておいた時間である。また、ＴＥＯＳというのはテトラエトキシシランのことであり、フッ素を含まない絶縁材料である。なお、図３は、各条件下、１０００個のヴィアホールを顕微鏡観察して得られた結果を示している。
【００３２】
図３より判るように、層間絶縁膜にＦＳＧを用いたものは、湿度５０％ＲＨの環境下においては、１６時間放置では腐食（銅の酸化物４３）の発生はみられないが、３週間放置すると１５％のヴィアで腐食がみられた。さらに湿度１００％ＲＨの環境下では、３週間放置で４０％のヴィアで腐食がみられた。しかし、層間絶縁膜にフッ素を含まない材料であるＴＥＯＳを用いると、湿度５０％ＲＨの環境下で３週間放置しても腐食はみられなかった。
【００３３】
この結果は、層間絶縁膜にフッ素が含まれていないときは、高湿度下で長時間放置しても銅配線の腐食は生じないが、ＦＳＧを層間絶縁膜として用いた場合には、湿度が高いほど、および放置時間が長いほど銅配線が腐食するということを示唆している。
【００３４】
さらに、大気中でのヴィアホール形成後の放置時間がエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する配線の信頼性におよぼす影響も調べた。
【００３５】
エレクトロマイグレーションというのは、金属配線に大電流が流れた場合に、金属原子が電子との衝突により電子の流れ方向に運動量を得て質量輸送を起こし、配線抵抗の増大や断線、配線間短絡を起こす現象である。金属原子は、空孔が集中し拡散が容易な結晶粒界に沿って移動する。顕微鏡では見つけにくい微小な腐食が銅配線１２上に生じていた場合、ヴィアホール１５を金属で埋めても微小な空孔がその金属中に存在することになるが、このような場合には、エレクトロマイグレーションが起きやすいと考えられる。
【００３６】
また、ストレスマイグレーションというのは、集積回路内の金属配線が、それを取りまく層間絶縁膜や表面保護膜との熱膨張係数との相違により発生する引っ張り応力を受け、その緩和過程で配線内の原子移動が起こり、抵抗が増大したり、断線故障が起こる現象のことである。ストレスマイグレーションもエレクトロマイグレーションと同様に微小な腐食に起因するボイドが金属中に存在すると起こりやすいと考えられる。
【００３７】
図５は、ヴィアホール形成後の大気中の放置時間を横軸に取り、その放置後にヴィアホールを金属で埋めて上層配線を形成した基板の上下配線間に大電流を流してその基板が壊れるまでの時間を縦軸に取った、エレクトロマイグレーションに対する信頼性を示すグラフである。図６は、ヴィアホール形成後の大気中の放置時間を横軸に取り、その放置後にヴィアホールを金属で埋めて上層配線を形成した基板を高温で一定時間保管してそれから作ったチップの中の不良チップの個数を横軸に取った、ストレスマイグレーションに対する信頼性を示すグラフである。これらの図に示されているように、ＥＭおよびＳＭに対する耐性（信頼性）は、大気中に２０時間放置以降で劣化傾向があることが判明した。このように、フッ素を含む層間絶縁膜と銅金属配線が同時に表面に露出した状態で、通常取り扱われている大気下で搬送および保管をすると、オープン不良による歩留りの低下が生じたり、埋め込めきれなかったヴィア内部における微小な空孔がエレクトロマイグレーションやストレスマイグレーションにより拡大していくことがはっきりした。
【００３８】
もう一つ重要な事実としては、ＦＳＧからなる層間絶縁膜に溝を形成して、その溝を銅で埋め込み、ＣＭＰ処理をして基板表面上にＦＳＧと銅配線の双方が露出した状態になっている基板では、この状態のまま大気下で長時間保管しておいても銅配線の腐食がほとんど生じないことが挙げられる。このことは、一見上記のヴィアホールにおける銅配線の腐食の事実と矛盾するように思われる。しかしながら、調査の結果、ＣＭＰ処理後の基板表面には、ＢＴＡの皮膜が形成されていて、それにより腐食が抑制されており、ＦＳＧと銅配線との双方が大気中に露出しているとは言えないことがわかった。
【００３９】
以上のことより、本願発明者らは、以下の３つの過程により図４に示した腐食が発生すると推定した。
【００４０】
１）露出したＦＳＧから、水を介して又はそのままフッ素が遊離し、そのフッ素がヴィア底部の表面に露出した銅配線と反応して、銅のフッ化物（ＣｕＦ）を形成する。
【００４１】
２）ＣｕＦは潮解性があることがしられているので、雰囲気中の水分を吸収する。
【００４２】
３）銅配線は、ＣｕＦが吸収した水分の影響で酸化して銅酸化物（ＣｕＯＸ）を形成し、同時にＦＳＧから遊離したフッ素とＣｕＦから分解されたフッ素が水分中に溶け、フッ素酸（ＨＦ）を発生させることでヴィアホール底部の窒化膜を侵食する。
【００４３】
雰囲気が乾燥していれば、１）においてフッ素が遊離しないことも考えられ、また１）において水無しでフッ素が遊離したとしても、水分がなければ２）、３）の過程が進行しないため、銅の腐食は起こらないと考えられる。なお、１）において、ＦＳＧからそのままフッ素が遊離することは考えにくいので、水を介するなんらかの反応が起きてフッ素が遊離する可能性が高いと考えている。
【００４４】
このような実験結果と、メカニズムの推定とからさらに検討を加えて、本願発明に至った。
【００４５】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４６】
（実施形態１）
実施形態１に係る半導体装置の製造工程を図７及び図８を参照して説明をする。
【００４７】
図７（ａ）に示すように、半導体基板１上にＦＳＧからなる第１の層間絶縁膜１１をＣＶＤ法で堆積させた。なお、このときのＦＳＧのフッ素の含有量は、１〜２質量％であった。
【００４８】
次に、フォトリソグラフィーおよびドライエッチングによって、図７（ｂ）に示すように第１の層間絶縁膜１１の表面に溝２を形成した。
【００４９】
その次に、形成した溝２の表面および第１の層間絶縁膜１１の上面に、ＰＶＤ法を用いて、バリアメタル材としてタンタル窒化物を堆積させてバリアメタル層１２を形成した。それから、ＰＶＤ法とメッキ法とを用いて第１の金属である銅を、溝２内と第１の層間絶縁膜１１の上面上のタンタル窒化物との上に堆積させた。この工程により、溝２は銅によって埋められた。そして、余分な銅とタンタル窒化物とをＣＭＰ法（化学的機械的研磨法）で研磨して除去し、図７（ｃ）に示すように、銅からなる配線１３を形成した。なお、このときには配線１３上にＢＴＡの膜が載っている状態である。
【００５０】
さらに、第１の層間絶縁膜１１および配線１３の上に、図８（ａ）に示すように、ＦＳＧからなる第２の層間絶縁膜１４を堆積させた。この場合、前処理によりＢＴＡは除去されている。なお、このときのＦＳＧのフッ素の含有量は、１〜２質量％であった。
【００５１】
つぎに、図８（ｂ）に示すように、フォトリソグラフィーおよびドライエッチングによって、配線１３の所定の位置の上に存する第２の層間絶縁膜１４を除去して、ヴィアホール１５を形成した。ヴィアホール１５とは、多層基板において、異なる層の配線同士を接続するため、層間絶縁膜に設けられた孔のことである。下層側の配線は、ヴィアホール１５の底に露出している。なお、所定の位置は、この配線１３パターンと上層に形成される配線パターンとによって決定される。
【００５２】
このヴィアホール１５を形成した後、図８（ｂ）に示す形状を有する半導体基板を、図１０に示す密閉容器であるＮ２保管ＢＯＸ２１に入れて、このＢＯＸ２１内の雰囲気を窒素ガスにより置換した。ここでは、複数の基板２２をまとめてＢＯＸ２１内に入れている。なお、ここで用いる窒素ガスは、水分量が１ｐｐｍ以下の乾燥ガスである。置換は、Ｎ２保管ＢＯＸ２１に設けられた窒素供給ライン２３と排気ライン２４とを用い、排気ライン２４を開放しておいて、窒素供給ライン２３から窒素ガスを３０分間流入させた後に排気ライン２４と窒素供給ライン２３とを閉じる方法により行った。窒素ガスの流量は、一分間あたりＮ２保管ＢＯＸ２１の容量の２倍の量で置換を行った。置換後のＮ２保管ＢＯＸ２１内の湿度は、０．５％ＲＨ以下であった。
【００５３】
このように乾燥雰囲気下で図８（ｂ）の状態の製造途中の半導体基板を保管した。保管時間は、生産計画により決められるが、通常は数日間である。
【００５４】
この保管の後、ヴィアホール１５内と第２の層間絶縁膜１４の上に、ＰＶＤ法を用いてタンタル窒化物を堆積させてバリアメタル層１２を形成した。さらにＰＶＤ法とメッキ法とを用いて、第２の金属である銅を、ヴィアホール１５内と第２の層間絶縁膜１４の上面上のタンタル窒化物との上に堆積させた。そして、余分な銅とタンタル窒化物とをＣＭＰ法で研磨して除去し、図８（ｃ）に示すように、プラグ１６を形成した。
【００５５】
こうして、層間の導通配線を備えた半導体基板の一層目が形成される。さらに、図７及び図８に示された工程を繰り返せば、その繰り返しの数だけ配線層が積み重ねられて多層基板ができあがる。
【００５６】
次に、このように作製した半導体基板の配線の評価を行った。なお、上記の保管工程を通常の大気下で行い、残りの工程は実施形態と同じ工程で行ったものを比較形態として同時に評価した。評価方法は、２層基板を用いて、一つの基板上の複数のヴィア（上記のプラグ１６にあたる）を上層と下層の配線で繋いで、上層配線と下層配線の間に電流を流し、その抵抗を測定するヴィアチェーン抵抗測定である。
【００５７】
ヴィアホール１５を形成してから、通常の大気下で（ａ）１６時間、および（ｂ）３週間保管したあとに後工程を行ったもの（比較形態）と、本実施形態の窒素ガス下で（ｃ）３週間保管したあとに後工程を行ったもののヴィアチェーン抵抗を測定した結果を図２に示す。図２では、横軸はウェハ番号を示しており、縦軸が正常なヴィアが占める割合を示すヴィアチェーン歩留まりを示しており、（ａ）、（ｂ）、（ｃ）ともにそれぞれ６枚のウエハで評価し、それぞれ評価したヴィアの数は約５００万個である。ＰＡＳＳと示されているものは、正常な抵抗を示したものであり、ＯＰＥＮと示されているものは、ヴィアの導通がなかったもの、即ちＯＰＥＮ不良のものである。
【００５８】
図２より、大気下で３週間保管した（ｂ）は、大気下保管１６時間の（ａ）に比べ歩留りが半減していることがわかる。そして窒素を容器内に充填して３週間保管した（ｃ）の条件では、大気下で１６時間保管した（ａ）の条件でのヴィアチェーン歩留りと同等に高い歩留りを示している。つまり、本実施形態の半導体装置は、乾燥した窒素をＮ２保管ＢＯＸ２１内に充填することで、長時間保管した場合でもヴィアチェーン歩留りの悪化を大きく抑制できた。（ｂ）のヴィアチェーン歩留まりが低いのは、大気下３週間保管の間に、図４に示す銅の酸化物４３が形成されて、これがヴィアの導通を妨げるからだと考えられる。（ａ）および（ｃ）のものは、銅の酸化物４３が形成されないので、ヴィアチェーン歩留まりが悪化しないと考えられる。
【００５９】
同じように、本実施形態に係る半導体装置と比較形態に係る半導体装置の抵抗値分布を測定した。その結果を図９に示す。比較形態の大気中放置時間は、１時間（白抜き三角）と７日間（白抜き丸）であり、本実施形態の窒素下保管時間は７日間（黒丸）である。この図から、本実施形態の半導体装置と、比較形態の１時間放置の半導体装置とは、抵抗値のバラツキが同程度に少なく、それらに比べて比較形態の７日間放置のものは抵抗値のバラツキが大きいことが判る。この結果は、銅配線１２の腐食によりヴィア抵抗値が大きくなるからと考えられる。つまり、比較形態の７日間放置のものは、銅酸化物が存するヴィアと存しないヴィアとで抵抗値が変わってきているからバラツキが出るのである。
【００６０】
さらに、抵抗値分布を測定したサンプルと同じものを用いて、エレクトロマイグレーション（ＥＭ）を評価した結果を図１１に、ストレスマイグレーション（ＳＭ）を評価した結果を図１２に示す。本実施形態の半導体装置と、比較形態の１時間放置の半導体装置とは、ＥＭ耐性、ＳＭ耐性ともに同程度優れており、それらに比べて比較形態の７日間放置のものは、ＥＭ耐性、ＳＭ耐性ともに劣っていることが判る。
【００６１】
これまで説明したように本実施形態では、ヴィアホール形成後の銅配線とＦＳＧとの双方が露出している半導体基板を乾燥窒素雰囲気下で保管しているので、露出している銅配線が腐食されることがなく、ヴィアによる配線間の接続が確実になされる。従って、接続不良による歩留まりの悪化は生じない。また、ヴィア抵抗のバラツキも少なく、ＥＭ耐性、ＳＭ耐性も高い半導体装置が得られる。
【００６２】
本実施形態では、配線１３を形成する第１の金属とプラグ１６を形成する第２の金属とが同じ銅であるが、異なる金属、例えばプラグ１６にタングステンなどを用いても構わない。また、第１の層間絶縁膜１１を構成するＦＳＧと第２の層間絶縁膜１４を構成するＦＳＧとは、同じ組成のものでも異なる組成のものでもどちらでも構わない。
【００６３】
（実施形態２）
実施形態２は、図８（ｂ）に示す状態の半導体基板を保管する工程のみが実施形態１と異なっていて、他の工程は実施形態１とおなじであるので、保管工程のみを説明する。
【００６４】
本実施形態では、ヴィアホール１５を形成して、その底には銅配線１３の一 部が露出した状態の半導体基板を、図１０に示すＮ２保管ＢＯＸ２１に入れた。そして、実施形態１では窒素ガスを用いて置換したが、本実施形態では、乾燥空気（水分量１ｐｐｍ以下）を用いて、ＢＯＸ２１内を置換した。さらに、真空ポンプを用いて、ＢＯＸ２１内の空気を排気して、より雰囲気中の水分量を少なくして保管を行った。この保管以後は、実施形態１と同様にしてプラグ１６を形成した。
【００６５】
本実施形態に係る半導体装置も実施形態１と同様に、保管工程において雰囲気中の湿度を１％ＲＨ以下に保っているので、露出している銅配線が、やはり露出しているＦＳＧに起因して腐食されることがなく、ヴィアによる配線間の接続が確実になされて、実施形態１と同じ効果が得られる。なお、保管工程において、真空ポンプで排気した後に、再度乾燥空気をＢＯＸ２１内に入れて保管を行ってもよい。この場合は、ＢＯＸ２１の耐圧（耐真空）がやや低くても構わない。
【００６６】
（他の実施形態）
実施形態１において、窒素ガスの代わりに乾燥空気やアルゴンガスを用いても同様の効果が得られる。また、実施形態２において、乾燥空気の代わりに窒素ガスやアルゴンガスを用いても同様な効果が得られる。
【００６７】
ＢＯＸ２１の雰囲気は、湿度が１％ＲＨ以下であることが好ましい。湿度が３％ＲＨ程度の場合、数日間の保管には腐食抑制効果があるが、１週間以上の保管では、銅配線の腐食が発生する。
【００６８】
層間絶縁膜として用いるＦＳＧのフッ素含有量は、低誘電率膜としての機能を発揮するためには０．１質量％以上であることが好ましい。製造のし易さの点から、１０質量％がフッ素含有量の上限である。
【００６９】
本発明は、配線幅が小さくなるほど有効であり、配線幅が０．１８μｍ以下の場合は、大気中保管に比べてヴィアの導通不良が大きく減り、ＳＭ耐性やＥＭ耐性も大きく向上するので、好ましい。
【００７０】
ＢＯＸ２１は遮光板で覆われた遮光装置とすると、光起電力によるＦＳＧからのフッ素の離脱反応および金属配線の腐食反応を抑制できるので、好ましい。
【００７１】
また、このような腐食作用はアルミニウムを材料として用いられる配線においても同様に起こるので、銅配線だけではなく、銅合金配線やアルミ配線、アルミ合金配線などに本発明を適用してもよい。
【００７２】
【発明の効果】
本発明では、金属配線とフッ素を含有した酸化シリコンからなる層間絶縁膜とが露出状態でも、保管している容器内を乾燥ガスで置換する、あるいは雰囲気を排気しているので、金属配線の腐食作用の進行を抑制し、金属配線の歩留りや信頼性を劣化させない効果がある。
【図面の簡単な説明】
【図１】半導体基板上にヴィアホールまで形成された銅配線パターンの模式断面図である。
【図２】実施形態１と比較形態に係る半導体基板のヴィアチェーン歩留を示すグラフである。
【図３】層間絶縁膜種および放置時間および放置している環境の湿度とヴィアホール内で発生する腐食数の割合の関係を説明するグラフである。
【図４】異物が発生したヴィアホールの断面模式図である。
【図５】大気中で半導体基板を放置した時間に対する許容電流密度の関係（エレクトロンマイグレーション耐性）を説明するグラフである。
【図６】大気中で半導体基板を放置した時間に対するストレスマイグレーションによる不良チップ数の関係を説明するグラフである。
【図７】実施形態１に係る半導体装置の製造工程の一部を示す図である。
【図８】実施形態１に係る半導体装置の製造工程の他の一部を示す図である。
【図９】実施形態１と比較形態に係る半導体基板のヴィア抵抗値の分布を示す図である。
【図１０】半導体基板を乾燥状態で保管する容器を示す模式図である。
【図１１】実施形態１と比較形態に係る半導体基板のエレクトロマイグレーション耐性を示す図である。
【図１２】実施形態１と比較形態に係る半導体基板のストレスマイグレーション耐性を示す図である。
【図１３】配線の腐食により異物が発生したヴィアの写真代用図面である
【符号の説明】
１１ 第１の層間絶縁膜
１２ バリアメタル層
１３ 配線（第１の金属）
１４ 第２の層間絶縁膜
１５ ヴィアホール
１６ プラグ（第２の金属）
４１ ヴィアホール
４２ 配線
４３ 異物（銅の腐食物）
４４ 第２の層間絶縁膜
４５ 第２の層間絶縁膜が侵食されて形成されたスリット
Claims (10)
- 半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の表面に溝を形成する工程と、
前記溝を第１の金属によって埋めて配線を形成する工程と、
前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、
前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、
前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換して保管する工程と、
前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程と、
を含む、半導体装置の製造方法。 - 半導体基板上に、フッ素を含有する酸化シリコンからなる第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の表面に溝を形成する工程と、
前記溝を第１の金属によって埋めて配線を形成する工程と、
前記第１の層間絶縁膜および前記配線の上にフッ素を含有する酸化シリコンからなる第２の層間絶縁膜を形成する工程と、
前記配線の一部の上に存する前記第２の層間絶縁膜を除去してヴィアホールを形成する工程と、
前記ヴィアホールを形成する工程終了後に周囲の雰囲気を排気して保管する工程と、
前記保管する工程の後に、前記ヴィアホールを第２の金属によって埋める工程と、
を含む、半導体装置の製造方法。 - 前記保管する工程は、
前記ヴィアホールを形成する工程終了後に周囲の雰囲気を乾燥ガスによって置換する工程と、
前記乾燥ガスを真空ポンプによって排気する工程と、
を含む、請求項２に記載の半導体装置の製造方法。 - 前記乾燥ガスは、空気、窒素ガス、アルゴンガスの中から選ばれた１種類以上のガスである、請求項１又は３に記載の半導体装置の製造方法。
- 前記保管する工程の雰囲気は、湿度が１％ＲＨ以下である、請求項１から４までのいずれか一つに記載の半導体装置の製造方法。
- 前記保管する工程では、遮光容器内で保管する、請求項１から５までのいずれか一つに記載の半導体装置の製造方法。
- 前記配線を形成する工程は、
前記溝にバリアメタル層を形成する工程と、
前記バリアメタル層が形成された前記溝内および当該溝以外の前記第１の層間絶縁膜上に前記第１の金属の層を形成する工程と、
化学的機械的研磨法によって、形成された前記第１の金属の層のうち前記溝内に存する当該第１の金属以外を除去する工程と、
を含む、請求項１から６までのいずれか一つに記載の半導体装置の製造方法。 - 前記第１の金属は、銅である、請求項１から７までのいずれか一つに記載の半導体装置の製造方法。
- 前記第１および第２の層間絶縁膜中のフッ素の含有量は、０．１質量％以上である、請求項１から８までのいずれか一つに記載の半導体装置の製造方法。
- 半導体基板上にフッ素を含有する酸化シリコンからなる層間絶縁膜と金属配線とを有する半導体装置の製造方法であって、
前記層間絶縁膜の少なくとも一部と、前記金属配線の少なくとも一部とが雰囲気中に露出した状態で前記半導体基板を保管する工程を含み、
前記保管する工程では、前記半導体基板の周囲の雰囲気が実質的に乾燥状態である、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145280A JP2004349502A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145280A JP2004349502A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004349502A true JP2004349502A (ja) | 2004-12-09 |
Family
ID=33532504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003145280A Pending JP2004349502A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004349502A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182341A (ja) * | 2009-05-07 | 2009-08-13 | Sumitomo Electric Ind Ltd | ＧａＮ基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法 |
| US8227826B2 (en) | 2006-06-14 | 2012-07-24 | Sumitomo Electric Industries, Ltd. | Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture |
| US8772787B2 (en) | 2006-06-14 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Prepared and stored GaN substrate |
-
2003
- 2003-05-22 JP JP2003145280A patent/JP2004349502A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227826B2 (en) | 2006-06-14 | 2012-07-24 | Sumitomo Electric Industries, Ltd. | Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture |
| US8772787B2 (en) | 2006-06-14 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Prepared and stored GaN substrate |
| JP2009182341A (ja) * | 2009-05-07 | 2009-08-13 | Sumitomo Electric Ind Ltd | ＧａＮ基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5078259B2 (ja) | １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続 | |
| US7259091B2 (en) | Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
| JP4832807B2 (ja) | 半導体装置 | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| US20160276280A1 (en) | Ultrathin multilayer metal alloy liner for nano cu interconnects | |
| JP4647184B2 (ja) | 半導体装置の製造方法 | |
| JP4940950B2 (ja) | 半導体装置の製造方法 | |
| JP2004040022A (ja) | 半導体装置およびその製造方法 | |
| CN101632042A (zh) | 洗涤用组合物、半导体元件的制造方法 | |
| US20160260667A1 (en) | Semiconductor Devices Including Conductive Features with Capping Layers and Methods of Forming the Same | |
| US20140216342A1 (en) | Processing system for combined metal deposition and reflow anneal for forming interconnect structures | |
| CN104425210B (zh) | 半导体结构的形成方法 | |
| US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
| US20060175705A1 (en) | Semiconductor device and method for fabricating the same | |
| US7820536B2 (en) | Method for removing a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
| You et al. | Selective Barrier for Cu Interconnect Extension in 3nm Node and Beyond | |
| JP2010225682A (ja) | 半導体装置およびその製造方法 | |
| JP5930416B2 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
| JP2004235415A (ja) | 半導体装置の製造方法 | |
| US8390135B2 (en) | Semiconductor device | |
| US7268073B2 (en) | Post-polish treatment for inhibiting copper corrosion | |
| JP2004349502A (ja) | 半導体装置の製造方法 | |
| JP4086567B2 (ja) | 半導体装置の製造方法 | |
| US6878617B2 (en) | Method of forming copper wire on semiconductor device | |
| Sakata et al. | Reliability Improvement By Adopting Ti‐barrier Metal For Porous Low‐k ILD Structure |