CN104037117A - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN104037117A
CN104037117A CN201310068026.5A CN201310068026A CN104037117A CN 104037117 A CN104037117 A CN 104037117A CN 201310068026 A CN201310068026 A CN 201310068026A CN 104037117 A CN104037117 A CN 104037117A
Authority
CN
China
Prior art keywords
low
hard mask
dielectric
layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310068026.5A
Other languages
English (en)
Other versions
CN104037117B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310068026.5A priority Critical patent/CN104037117B/zh
Publication of CN104037117A publication Critical patent/CN104037117A/zh
Application granted granted Critical
Publication of CN104037117B publication Critical patent/CN104037117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法，所述方法包括：在半导体衬底上依次形成低k介电层和第一低k介电硬掩膜层；在所述第一低k介电硬掩膜层上形成金属硬掩膜层；图案化所述金属硬掩膜层和所述第一低k介电硬掩膜层以形成开口；执行紫外光固化处理，以扩大所述第一低k介电硬掩膜层的开口尺寸；刻蚀处理所述低k介电层以形成沟槽结构；移除所述金属掩膜层；在所述沟槽结构中沉积形成铜金属层。根据本发明的制造工艺可以有效避免在顶部沉积的铜晶种层影响采用电化学电镀方法对沟槽结构进行的铜填充。

Description

一种半导体器件及其制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种铜间隙填充的方法。
背景技术
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。金属铝是芯片中电路互连的主要材料，然而相对于元件的微型化和集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻及电容所产生的寄生效应，造成了严重的传输延迟（RCDelay），在90纳米及更先进的技术中成为电路中信号传输速度受限的主要因素。
在降低互连线的RC延迟、改善电迁移等方面，由于金属铜具有低电阻系数，高熔点和优良的电迁移耐力，因此，铜互连（Cu-base interconnects）已被广泛地应用于前沿的集成电路制造工艺中。但是，金属铜的应用又给工艺集成带来了新的挑战。
现有技术中公开了一种铜间隙填充（gap-fill）的方法，如图1所示。如图1A，在提供的半导体衬底（未示出）上形成刻蚀停止层100，其材料可以是含碳的氮化硅（NDC），在刻蚀停止层100上形成低k介电层101，在低k介电层101上形成低k介电硬掩膜（HM low k）层102，在低k介电硬掩膜层102上形成氧化物硬掩膜层103，其材料可以是正硅酸乙酯（TEOS），在氧化物硬掩膜层103上形成金属硬掩膜层104，其材料可以是TiN，屏蔽氧化层（Screen oxide）105，在屏蔽氧化层105上形成具有图案的光刻胶（PR）106。
如图1B中所示，根据图案化的光刻胶106，刻蚀金属硬掩膜层104和屏蔽氧化层（Screen oxide）105形成开口结构107，暴露出氧化物硬掩膜层103，然后去除光刻胶106和屏蔽氧化层105。
如图1C所示，通过开口结构107刻蚀氧化物硬掩膜层103、低k介电硬掩膜层102、低k介电层101和刻蚀停止层100，形成沟槽结构108，其中刻蚀方法采用干法刻蚀，刻蚀后经湿法清洗工艺去除沟槽结构108表面的残留物。
如图1D所示，为使填充的铜金属与沟槽结构108侧壁粘附性良好，并防止铜金属向介电层内扩散，在填充金属前先沉积一层扩散阻挡层109，接着在扩散阻挡层上形成铜晶种层（Cu seed layer），利用电化学电镀（ECP）的方法在沟槽结构108内填充金属铜，以形成铜层110。
然而，在沟槽结构开口顶部沉积的铜晶种层将影响采用ECP方法对沟槽结构的填充。由于氧化物硬掩膜层103的突出，会造成沟槽结构的开口变小，在采用ECP方法填充沟槽结构时，铜从沟槽的顶部和侧壁入口沉积，会先在已沉积了铜晶种层的互连结构开口的顶部上沉积形成铜层，缩小了互连结构开口的尺寸，从而在铜互连结构中形成空洞（Void），进而影响互连结构中部或底部的铜填充甚至关闭至互连结构深处的通路，尤其在小尺寸的互连结构或具有高深比的互连结构中，使铜沉积没有充分和均匀的填充到互连结构中，从而降低铜互连结构的电连接特性和机械特性，从而降低铜互连的寿命和良品率。
因此，目前急需一种铜间隙填充制作半导体器件的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括下列步骤，在半导体衬底上依次形成低k介电层和第一低k介电硬掩膜层；在所述第一低k介电硬掩膜层上形成金属硬掩膜层；图案化所述金属硬掩膜层和所述第一低k介电硬掩膜层以形成开口；执行紫外光固化处理，以扩大所述第一低k介电硬掩膜层的开口尺寸；刻蚀处理所述低k介电层以形成沟槽结构；移除所述金属硬掩膜层；在所述沟槽结构中沉积形成铜金属层。
优选地，所述第一低k介电硬掩膜层材料为没有经过紫外线处理的低k介电材料。
优选地，所述低k介电材料包含致孔剂。
优选地，所述低k介电层和所述第一低k介电硬掩膜层之间还形成有第二低k介电硬掩膜层。
优选地，所述第二低k介电硬掩膜层材料为黑钻石。
优选地，所述图案化步骤包括，在所述金属硬掩膜层上形成图案化的光刻胶，刻蚀所述金属硬掩膜层和所述第一低k介电硬掩膜层，然后去除所述图案化的光刻胶。
优选地，在进行所述紫外光固化步骤的同时施加含有氧气或者臭氧的等离子体气体。
优选地，在所述紫外光固化步骤之后还包括湿法清洗的步骤。
优选地，采用电化学电镀的方法沉积所述铜金属层。
优选地，在沉积所述铜金属层之前还包括在所述沟槽结构内沉积扩散阻挡层和铜晶种层的步骤。
优选地，在所述半导体衬底和所述低k介电层之间还形成有刻蚀停止层。
优选地，所述刻蚀停止层材料为含碳的氮化硅。
本发明还提出了一种半导体器件结构，包括：半导体衬底；在所述半导体衬底上形成的低k介电层和第一低k介电硬掩膜层，在所述低k介电层和所述第一低k介电硬掩膜层中形成的沟槽结构；在所述沟槽结构中沉积形成的铜金属层。
优选地，所述第一低k介电硬掩膜层包含致孔剂。
优选地，所述低k介电层和所述第一低k介电硬掩膜层之间还形成有第二低k介电硬掩膜层。
优选地，所述第二低k介电硬掩膜层材料为黑钻石
优选地，所述铜金属层与所述沟槽结构之间还形成有扩散阻挡层和铜晶种层。
优选地，在所述半导体衬底和所述低k介电层之间还形成有刻蚀停止层。
优选地，所述刻蚀停止层材料为含碳的氮化硅。
综上所示，根据本发明的制造工艺可以有效避免在顶部沉积的铜晶种层影响使用ECP方法对沟槽结构进行的铜填充。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-图1D为目前常见的制作铜间隙填充的各步骤所获得的器件的剖视图；
图2A-图2G为根据本发明一个实施方式制作铜间隙填充的各步骤所获得的器件的剖视图；
图3为根据本发明一个实施方式制作铜间隙填充的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何采用改进的铜间隙填充方法解决铜晶种层对ECP工艺的影响，以及其所引起的间隙填充不均匀和填充后的互连结构具有缺陷的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了克服传统的铜间隙填充时造成的问题，本发明提出了一种改进的铜间隙填充的方法。参照图2A至图2G，示出根据本发明一个方面的实施例的各个步骤的剖视图。
如图2A所示，提供半导体衬底（未示出），在半导体衬底上沉积形成刻蚀停止层200，其材料为NDC，制备的方法可选用化学气相沉积（CVD）。作为一个实例，在进行化学气相沉积时，功率为200～400W，加热使腔体内的温度至300～400℃，腔体内的压力为2～5Torr，采用的三甲基硅烷（3MS）或者四甲基硅烷（4MS）的气体流量为100～200立方厘米/分钟（sccm），He的气体流量为350～450立方厘米/分钟（sccm），NH3气体流量为300～500立方厘米/分钟（sccm），沉积时间持续3s。然后，在刻蚀停止层200上沉积形成低k介电层201，其介电常数k小于2，通常采用甩胶技术或化学气相沉积技术制备。接着，在低k介电层201上沉积形成低k介电硬掩膜层202和低k介电硬掩膜层203，其中，低k介电硬掩膜层203为没经过紫外线处理的低k介电材料，并且该低k介电材料包含有致孔剂，致孔剂可以是任何合适产生孔的材料，致孔剂材料可以是碳氢化合物、含有抗蚀剂的丙烯酸盐（丙烯酸脂）族的聚合物、氟化的聚合物等。优选的分解温度在350℃以上的、优选400℃左右的材料。可以在熔炉中或者通过其他工艺对其实施固化，例如紫外线固化、快速热固化、闪光灯固化、激光固化等。优选的，采用加热和紫外照射工艺将薄膜中的致孔剂分解产生孔或者将致孔剂转化成薄膜的一部分。在进行加热工艺之前，含有致孔剂的薄膜是稠密的并没有孔。低k介电硬掩膜层202材料为BD(BlackDiamond，黑钻石)。然后在低k介电硬掩膜层203上形成金属硬掩膜层204，采用物理气相沉积（PVD）。作为一个实例，在进行物理气相沉积工艺时，加热使腔体内的温度至250～400℃之间，进行30～80s的反应，使生成的金属硬掩膜层204的厚度小于5nm。金属硬掩膜层204材料优选氮化钛（TiN）材料。在金属硬掩膜层204上形成屏蔽氧化层205和图案化的光刻胶206。
如图2B所示，通过图案化的光刻胶206刻蚀屏蔽氧化层205、金属硬掩膜层204和低k介电硬掩膜层203。可以采用干法刻蚀，例如等离子体刻蚀，刻蚀气体包括氯化硼、氯气，和一些添加气体如氮气、氩气。所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)，如300mTorr。刻蚀上述薄膜堆形成开口结构207暴露出低k介电硬掩膜层202。刻蚀后，去除具有图案的屏蔽氧化层205，并使用灰化工艺除去光刻胶206。
如图2C所示，对低k介电硬掩膜层203进行加热和紫外线照射工艺处理，得到开口结构208。优选地，在真空反应室中进行紫外光固化工艺，保证真空反应室的压强为5毫托(mTorr)～19毫托(mTorr)，采用紫外光强度为20～300mW/cm2，照射温度范围为350～480℃，照射时间为4到7分钟，同时施加一定的反应气体，反应气体的流量通常为100～100,000立方厘米分钟(sccm)，所述反应气体可以是含有O2或者O3的等离子气体。紫外光固化工艺分解了低k介电硬掩膜层203中的致孔剂，使暴露的低k介电硬掩膜层203的边缘发生凹陷，在低k介电硬掩膜层203中形成凹陷结构208’有助于扩大低k介电硬掩膜层的开口尺寸，经紫外光固化工艺处理得到的具有凹陷结构208’的低k介电硬掩膜层203相比没有经过紫外光固化处理的低k介电硬掩膜层203的开口尺寸具有2%～7%放大，同时使组织结构更致密，降低其介电常数。
如图2D所示，紫外光固化处理之后进行湿法清洗工艺，得到开口结构209。执行湿法清洗工艺，使已发生凹陷的低k介电硬掩膜层203的边缘更进一步地凹陷，在低k介电硬掩膜层203中形成凹陷结构209’，从而进一步扩大低k介电硬掩膜层203的开口尺寸，经湿法清洗后得到的具有凹陷结构209’的低k介电硬掩膜层203相比具有凹陷结构208’的低k介电硬掩膜层203的开口尺寸具有5%～15%放大，同时湿法清洗去除经紫外光固化处理之后残留在开口结构209表面的残余物。在此，清洗工艺可以使用稀释氢氟酸（DHF）来执行，优选使用DHF执行25～35s。
如图2E所示，根据开口结构209依次刻蚀低k介电硬掩膜层202、低k介电层201和刻蚀停止层200，形成沟槽结构210。其中，刻蚀方法可以采用干法刻蚀，例如等离子体刻蚀，刻蚀气体包括氯化硼、氯气，和一些添加气体如氮气、氩气。所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫托(mTorr)，如15mTorr。
如图2F所示，在刻蚀形成沟槽结构210之后，进行一干法蚀刻或湿法清洗工艺以移除金属硬掩膜层204，得到沟槽结构211。这里优选使用湿法清洗的工艺，因为，含有氧化剂（如，双氧水）的DHF溶液可以溶解移除金属硬掩膜TiN层204。最终形成的沟槽结构211顶部的开口相对于现有技术制备的沟槽结构顶部开口变大，提高了采用ECP方法进行铜填充的能力。
如图2G所示，在沟槽结构211上沉积形成扩散阻挡层212，制备的方法可选用物理气相沉积（PVD），阻挡层可于介于-40℃～400℃的温度与约介于0.1毫托(mTorr)～100毫托(mTorr)的压力下形成。扩散阻挡层通常为金属或金属化合物层的材质，例如：钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，扩散阻挡层亦可能包括多个膜层。优选在扩散阻挡层上先形成一层钴（Co）增强层（enhancementlayer）（未示出）然后再形成铜晶种层（未示出）。钴增强层能够提高铜互连的电迁移耐力，同时可以有效地加强在较小几何沟槽/结构中的铜填充能力。制备钴层的方法可选用化学气相沉积（CVD），层厚度约为1.5nm。铜晶种层的制备方法可以选用物理气相沉积（PVD）。在铜晶种层上使用电化学电镀的方法对沟槽结构211进行填充形成铜层213，通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺，其中优选的铜电镀化学添加剂和电流波形可以完成对0.07um～0.1um的间隙填充。
图3是根据本发明一个实施方式制作铜间隙填充的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，在半导体衬底上依次形成刻蚀停止层200、低k介电层201、低k介电硬掩膜层202、低k介电硬掩膜层203、金属硬掩膜层204、屏蔽氧化层205和图案化的光刻胶206。在步骤302中，根据图案化的光刻胶206刻蚀屏蔽氧化层205、金属硬掩膜层204和低k介电硬掩膜层203，形成开口结构207，暴露出低k介电硬掩膜层202，去除图案化光刻胶206和屏蔽氧化层205，得到开口结构208。在步骤303中，使用紫外光固化工艺处理硬掩膜层203，然后进行湿法清洗工艺，得到开口结构209。在步骤304中，根据开口结构209依次刻蚀低k介电硬掩膜层202、低k介电层201和刻蚀停止层200，刻蚀后进行湿法清洗移除金属硬掩膜层204，形成沟槽结构211。在步骤305中，在沟槽结构211上沉积形成扩散阻挡层212和晶种层。在步骤306中，沟槽结构211中沉积形成铜金属层213。
综上所示，本发明提出了一种改进的铜间隙填充的方法，根据本发明工艺形成的铜互连结构具有良好的电学性能和较长的使用寿命，解决了现有技术中存在的顶部沉积的铜晶种层影响使用ECP方法进行铜间隙填充的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (19)

1.一种半导体器件的制作方法，包括：
在半导体衬底上依次形成低k介电层和第一低k介电硬掩膜层；
在所述第一低k介电硬掩膜层上形成金属硬掩膜层；
图案化所述金属硬掩膜层和所述第一低k介电硬掩膜层以形成开口；
执行紫外光固化处理，以扩大所述第一低k介电硬掩膜层的开口尺寸；
刻蚀处理所述低k介电层以形成沟槽结构；
移除所述金属硬掩膜层；
在所述沟槽结构中沉积形成铜金属层。
2.如权利要求1所述的方法，其特征在于，所述第一低k介电硬掩膜层材料为没有经过紫外线处理的低k介电材料。
3.如权利要求2所述的方法，其特征在于，所述低k介电材料包含致孔剂。
4.如权利要求1所述的方法，其特征在于，所述低k介电层和所述第一低k介电硬掩膜层之间还形成有第二低k介电硬掩膜层。
5.如权利要求4所述的方法，其特征在于，所述第二低k介电硬掩膜层材料为黑钻石。
6.如权利要求1所述的方法，其特征在于，所述图案化步骤包括，在所述金属硬掩膜层上形成图案化的光刻胶，刻蚀所述金属硬掩膜层和所述第一低k介电硬掩膜层，然后去除所述图案化的光刻胶。
7.如权利要求1所述的方法，其特征在于，在进行所述紫外光固化步骤的同时施加含有氧气或者臭氧的等离子体气体。
8.如权利要求1所述的方法，其特征在于，在所述紫外光固化步骤之后还包括湿法清洗的步骤。
9.如权利要求1所述的方法，其特征在于，采用电化学电镀的方法沉积所述铜金属层。
10.如权利要求9所述的方法，其特征在于，在沉积所述铜金属层之前还包括在所述沟槽结构内沉积扩散阻挡层和铜晶种层的步骤。
11.如权利要求1所述的方法，其特征在于，在所述半导体衬底和所述低k介电层之间还形成有刻蚀停止层。
12.如权利要求11所述的方法，其特征在于，所述刻蚀停止层材料为含碳的氮化硅。
13.一种半导体器件结构，包括：
半导体衬底；
在所述半导体衬底上形成的低k介电层和第一低k介电硬掩膜层，在所述低k介电层和所述第一低k介电硬掩膜层中形成的沟槽结构；
在所述沟槽结构中沉积形成的铜金属层。
14.如权利要求13所述的结构，其特征在于，所述第一低k介电硬掩膜层包含致孔剂。
15.如权利要求13所述的结构，其特征在于，所述低k介电层和所述第一低k介电硬掩膜层之间还形成有第二低k介电硬掩膜层。
16.如权利要求15所述的结构，其特征在于，所述第二低k介电硬掩膜层材料为黑钻石。
17.如权利要求13所述的结构，其特征在于，所述铜金属层与所述沟槽结构之间还形成有扩散阻挡层和铜晶种层。
18.如权利要求13所述的结构，其特征在于，在所述半导体衬底和所述低k介电层之间还形成有刻蚀停止层。
19.如权利要求18所述的结构，其特征在于，所述刻蚀停止层材料为含碳的氮化硅。
CN201310068026.5A 2013-03-04 2013-03-04 一种半导体器件及其制作方法 Active CN104037117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310068026.5A CN104037117B (zh) 2013-03-04 2013-03-04 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310068026.5A CN104037117B (zh) 2013-03-04 2013-03-04 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN104037117A true CN104037117A (zh) 2014-09-10
CN104037117B CN104037117B (zh) 2017-05-10

Family

ID=51467838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068026.5A Active CN104037117B (zh) 2013-03-04 2013-03-04 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104037117B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527805A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种金属栅极结构及其形成方法
CN111133568A (zh) * 2017-09-22 2020-05-08 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527805A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种金属栅极结构及其形成方法
CN111133568A (zh) * 2017-09-22 2020-05-08 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法
CN111133568B (zh) * 2017-09-22 2024-04-09 朗姆研究公司 用于防止蚀刻重分布层的重分布层制造的系统和方法

Also Published As

Publication number Publication date
CN104037117B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US9385085B2 (en) Interconnects with fully clad lines
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
TWI611545B (zh) 互連線結構與其製造方法
JP2002353308A (ja) 半導体装置及びその製造方法
KR20220004790A (ko) 선택적 금속 비아 충전을 위한 프로세스 통합 접근법
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
CN104037117A (zh) 一种半导体器件及其制作方法
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
JP2001313338A (ja) 半導体装置の製造方法
CN106711082A (zh) 半导体器件的制造方法
CN104979275A (zh) 接触插塞的形成方法
CN104051322B (zh) 一种制作半导体器件的方法
CN104835778B (zh) 一种半导体器件的制作方法
CN104241193B (zh) 一种制作半导体器件的方法
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
US20230369097A1 (en) Method for fabricating semiconductor device with multi-carbon-concentration dielectrics
US20230369209A1 (en) Semiconductor device with multi-carbon-concentration dielectrics
US8153518B2 (en) Method for fabricating metal interconnection of semiconductor device
CN105742183A (zh) 半导体结构的形成方法
TW495908B (en) Forming method of dual damascene pattern for preventing photoresist residual from causing via hole to become blind hole
CN105575881B (zh) 一种半导体器件的制作方法
CN105742230B (zh) 半导体结构的形成方法
TW202345329A (zh) 具有多重碳濃度介電層的半導體元件
JP2000200833A (ja) 半導体装置の製造方法
KR20090072333A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant