CN107527805A - 一种金属栅极结构及其形成方法 - Google Patents

一种金属栅极结构及其形成方法 Download PDF

Info

Publication number
CN107527805A
CN107527805A CN201710772186.6A CN201710772186A CN107527805A CN 107527805 A CN107527805 A CN 107527805A CN 201710772186 A CN201710772186 A CN 201710772186A CN 107527805 A CN107527805 A CN 107527805A
Authority
CN
China
Prior art keywords
layer
filled
metal
diffusion layer
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710772186.6A
Other languages
English (en)
Other versions
CN107527805B (zh
Inventor
左明光
彭浩
万先进
吴关平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710772186.6A priority Critical patent/CN107527805B/zh
Publication of CN107527805A publication Critical patent/CN107527805A/zh
Application granted granted Critical
Publication of CN107527805B publication Critical patent/CN107527805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例公开了一种金属栅极形成方法,该方法包括提供衬底,衬底上设置有栅极待填充区域,沿栅极待填充区域表面依次形成阻挡层和扩散层,向栅极待填充区域内填充金属介质,形成电极层。其中,扩散层的金属原子能够扩散到电极层中。本申请提供的金属栅极形成方法,通过在阻挡层与电极层之间形成扩散层,扩散层的原子能够扩散到电极层中,与电极层中的空位结合,占据电极层中的空位,与周围的原子形成新的键合,降低因电迁移导致的质量亏损,避免金属栅极中因电迁移导致的空位聚集形成的空洞,提高器件稳定性,延长器件寿命。本申请实施例还公开了一种金属栅极结构。

Description

一种金属栅极结构及其形成方法
技术领域
本申请涉及半导体领域,特别是涉及一种金属栅极结构及其形成方法。
背景技术
随着信息技术的发展,对半导体器件的运算速度以及集成度的要求逐步 提高,半导体器件特征尺寸逐步变小。栅极作为器件的一部分,其材料极大 地影响了器件的性能。传统的多晶硅栅极工艺由于存在“多晶硅耗尽”效应, 影响器件导通,所以引入了金属栅极。
金属栅极中,部分金属材料例如钨的电阻率较高,使得RC延迟较大,响 应速度较慢,而且高电阻导致的发热进一步影响了器件性能。RC延迟可以理 解为集成电路中,尺寸缩小到亚微米级别时,由于寄生效应引起的时间延迟, 该延迟一般与金属的电阻系数和金属间介质结构电容相关。为了解决响应速 度慢和发热的问题,可以采用低电阻率的金属材料作为栅极。这种方式尽管 解决了响应速度慢的问题,但是往往在填充过程中会产生空洞,有空洞的位 置会因为金属截面变小,而引起较高的接触电阻和电流密度,并由此导致发 热,严重影响器件运行的稳定性,并造成器件的损坏。
以铜或铝为例,由于其抗电迁移特性相对较弱,在填充深宽比较高的沟 槽时,容易在填充区域产生空洞。
发明内容
为了解决上述技术问题,本申请提供了一种金属栅极形成方法,及金属 栅极结构,改善了金属栅极空洞现象,提高了金属栅极器件的稳定性和可靠 性。
本申请实施例公开了如下技术方案:
第一方面,本申请实施例公开了一种金属栅极形成方法,该方法包括:
提供衬底,衬底上设置有栅极待填充区域;
沿所述栅极待填充区域表面依次形成阻挡层和扩散层;
向待填充区域内填充金属介质,形成电极层;
其中,扩散层的金属原子能够扩散到电极层内。
可选的,金属介质可以包括铜。
可选的,扩散层可以由钴、镍以及铂中的至少一种材料组成。
可选的,扩散层可以通过化合物,以化学气相沉积法形成的。
可选的,向待填充区域内填充金属介质包括:
在待填充区域内,沿扩散层表面形成种子层;
通过电镀方式,向所述待填充区域内填充金属介质。
可选的,阻挡层可以包括由钽或氮化钽材料组成的单层或多层复合结构。
可选的,待填充区域可以包括氧化硅/氮化硅层堆叠结构中的氮化硅层被 去除后形成的镂空层。
第二方面,本申请实施例提供了一种金属栅极结构,包括:
衬底;衬底上设置有栅极待填充区域;
位于待填充区域之上的阻挡层;
位于阻挡层之上的扩散层;
位于扩散层上的电极层;
其中,扩散层的金属原子能够扩散到电极层内。
可选的,该金属栅极结构中的电极层可以包括种子层和位于种子层之上 的金属介质。
可选的,该金属栅极结构可以应用于3D NAND存储器件中。
由上述技术方案可以看出,本申请实施例提供的金属栅极形成方法,通 过提供衬底,衬底上设置有栅极待填充区域,沿栅极待填充区域表面依次形 成阻挡层和扩散层,向待填充区域内填充金属介质,形成电极层,其中,扩 散层的原子能够扩散到电极层中。由于扩散层的原子能够扩散到电极层中, 因此,金属栅极中的电极层发生电迁移时,扩散层的原子可以扩散至电极层, 与电极层中因电迁移产生的空位结合,扩散层的原子取代电极层原子,与周 围的电极层原子形成新的键合,降低了电迁移引起的质量亏损,进而改善了 填充金属工艺过程中产生的空洞,提升了器件的稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面 描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲, 在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为传统的金属铜栅极工艺中空洞形成的原理图;
图2为本申请实施例提供的一种金属栅极形成方法的流程图;
图3A至图3D为本申请实施例提供的一种金属栅极形成方法各工序形成 的结构的剖面示意图;
图4为本申请另一实施例提供的一种金属铜栅极形成方法的流程图;
图5A至图5H为本申请另一实施例提供的一种金属铜栅极形成方法各工 序形成的结构的剖面示意图;
图6为本申请实施例提供的增加扩散层的金属栅极的空洞改善效果验证 图。
具体实施方式
在半导体领域,金属材料形成的栅极常常存在电迁移现象。电迁移(Electromigration)可以理解为在电流作用下,金属栅极中的金属原子受 到运动的电子作用引起的物质输运现象。电迁移一般先表现为电阻值的线性 增加,到一定程度后,可以引起金属膜局部亏损而出现空洞,最终导致突变 失效,严重影响集成电路的寿命。
在无电流应力情况下,金属栅极中由于晶格的热运动,少数金属原子的 能量可能超过晶格束缚能,形成为自由原子,可以在金属栅极中自由扩散, 可以称之为自扩散。这种自扩散运动是随机的,可以引起随机的金属原子间 的重新排列,在热力学上仍处于平衡状态。
在应力作用下,金属栅极中有电流通过,金属原子受到库伦力的作用, 库伦力的方向与电场方向相同。作为载流子的电子在电场中高速运动,形成 电子流,其运动方向与电场方向相反。当电子撞击金属原子时,可以理解为 在金属原子上形成一个力的作用,可以称之为电子风力。电子流与金属原子 的动量交换,可以使得金属原子出现宏观位移。
具体的,由于电子风力一般大于库伦力,例如铝金属互连线中,电子风 力比库伦力约大十倍。在应力作用下,金属原子可以沿电子运动的方向输运, 而在原子移动轨迹上产生原子空位,使得栅极的有效截面积减少,电流密度 进一步增加,加剧了原子迁移。原子迁移到一定程度时,空位聚集,质量亏 损,在宏观上体现为空洞或空隙。
下面结合铜工艺说明电迁移失效原理。如图1所示,为填充金属铜栅极 的工艺流程图。传统的金属铜工艺,首先在沟道内依次淀积阻挡层、种子层, 如图1A所示,为形成种子层后的局部结构。阻挡层通常为氮化钽TaN,一方 面用于阻挡铜的高活性,另一方面改善接触面。为了降低接触电阻,还可以 在沉积TaN之前先沉积一层金属钽Ta。种子层的作用在于氮化钽导电性较差, 不利于直接电镀铜,因此先淀积薄层铜种子层,以便于电镀铜。
由于TaN或Ta均为物理气相沉积法淀积的,在待填充区域深宽比较高的 情况下,台阶覆盖率较低。尤其是深宽比超过5:1时,填充能力较差。更重 要的是,由于金属铜自身的抗电迁移能力相对较弱,在电镀铜的过程中,高 电流密度作用下,可以产生铜原子的迁移,进而在迁移位置形成空位,引起 铜栅极上的铜原子亏损。当铜原子迁移形成的空位达到一定程度时,可以在 宏观上表现为空洞或空隙,如图1B所示。空洞可以不断生长,最终可以导致 铜栅极开路,如图1C所示,极大了影响了铜栅极器件的性能。
可见,填充金属过程中产生的空洞主要是填充材料的金属原子在电流作 用下产生电迁移形成的。结合电迁移的原理,可知电迁移受温度、电流密度、 金属原子的激活能影响电迁移的过程。
在块状金属中,电流密度较低,一般在104A/cm2的量级,因此电迁移现象 往往在接近材料熔点的高温时才发生。在半导体制造领域,金属往往以薄膜 的形态存在,厚度在微纳级别,金属栅极的截面积很小,电流密度较高,可 达104A/cm2,因此金属薄膜在较低的温度下也可以发生电迁移。在这种情况下, 通过调整温度改善电迁移导致的空洞的改进空间有限,而且调整工艺温度幅 度过大往往会带来其他不利的影响。
由于对响应时间的要求,电阻率往往不宜过高,因此通过电阻率调整电 流密度的改进空间有限。
当确定金属栅极材料后,金属原子的激活能即已确定,一般也难以通过 调整金属原子的激活能的方式,改善电迁移引起的空洞。
填充金属产生空洞主要是由金属原子迁移引起的,如果在金属原子迁移 的过程中,有新的金属原子填充原有金属原子迁移产生的空位,则可有效改 善金属栅极的抗电迁移能力和填充性能,提高器件的电气性能。本申请通过 在填充金属前,引入扩散层,扩散层的金属原子在填充金属中的扩散能力较 强。金属栅极中通过电流时,扩散层的金属原子可以与填充金属中的金属原 子迁移后形成的空位结合,降低了填充金属的晶格中质量亏损,避免了在填 充金属中产生空隙,改善了填充金属工艺产生的空洞,从而改善了器件的性能,提高了器件的寿命和稳定性。
下面结合附图,对本申请的实施例进行描述。
图2所示为本申请实施例提供的一种金属栅极形成方法的流程图,图3A- 图3D为该形成方法一系列工序对应的局部结构示意图。该方法包括如下步骤:
S201:提供衬底(图中未示出),衬底上设置有栅极待填充区域301。
衬底在半导体领域,可以理解为一种用于在其上形成晶体管或其他半导 体器件的基底。衬底一方面起机械支撑作用,通过物理或化学的方式在衬底 上形成薄膜,然后通过光刻、原子注入等工艺形成半导体器件。另一方面, 衬底具有改善薄膜特性的作用,薄膜是在衬底上形成的,衬底材料性质和衬 底表面形状对薄膜特性影响较大,由于薄膜厚度通常在纳米与微米之间,因 而对衬底表面平整度要求较高。薄膜和衬底的结合也会对薄膜特性产生影响, 如果二者晶格不匹配,在薄膜形成初期阶段会形成一个较长的过渡区域。
衬底可以是仅晶圆形成的衬底,也可以已经形成图案的衬底。具体的, 衬底可以是硅衬底、含硅衬底、III-V族覆硅衬底(例如,GaN-on Silicon, 氮化镓覆硅)、石墨烯覆硅衬底(graphene-on-silicone),还可以是硅覆绝 缘衬底(silicone-on-insulator),本申请对衬底的材料不做限定。
衬底上的待填充区域可以理解为需要填充的沟槽,在填充相应的材料后, 可以形成半导体器件的栅极。
待填充区域的结构是多种多样的,可以是二维存储器或芯片中的开口向 上的沟槽结构,也可以是应用于三维非易失性存储器件中,氧化硅/氮化硅堆 叠结构中的氮化硅层被去除后形成的镂空层。待填充区域一般可以为一种类 似U型的结构,在二维器件中,U型结构往往开口向上;在三维器件中,由于 存储单元的堆叠,U型结构往往开口在侧边。
作为一个示例,衬底可以是硅晶圆形成的衬底,待填充区域可以是对硅 晶圆衬底表面进行氧化,形成二氧化硅层,对该二氧化硅层蚀刻形成的U型 凹槽结构。其中,二氧化硅层常用作介电层。
图3A所示为设置有待填充区域的衬底的一种结构的示意图。该结构可以 通过在衬底平面上进行蚀刻得到。需要说明的是,图3A所示的结构仅为本申 请衬底结构的一个示例,并不能作为对本申请实施例的一个限定,在本申请 其他实施方式中,设置有待填充区域的衬底的结构还可以是其他的样式。
S202:沿待填充区域301表面形成阻挡层302。
在半导体器件中,通常以Si或SiO2作为衬底材料,在衬底上形成金属 膜的时候,为了避免高活性的金属扩散到Si或SiO2中,可以在二者之间形 成阻挡层,用于阻挡高活性的金属的扩散。此外,也可以用于阻挡氢等高活 性且小分子的成分通过。
阻挡层一般可以为TaN或TiN等材料中的至少一种形成,为了降低接触 电阻,在沉积TaN或TiN之前,还可以形成一层较薄的钽(Ta)金属层或钛 (Ti)金属层,厚度约为几百埃。
阻挡层可以通过物理气相沉积法形成。例如,以溅镀的方式形成阻挡层。 具体的,可以在真空反应腔或反应室中,充入惰性气体,以氩气Ar作为一个 示例,在金属靶材和衬底上施加高压直流电,由于辉光放电产生的电子,激 发Ar产生等原子体,具有较高动能的等原子体轰击靶材表面,使金属粒子以 气相的形态溅射而出,沉积在衬底表面形成薄膜。在轰击靶材时,通入氮气 N2,可以形成氮化物。还可以通过与生成氮化物相同的方式,通入CO2、O2 等气体,形成碳化物、氧化物等。
待填充区域表面除了内壁和底部,还可以包括台阶上表面。如图3B所示, 为沉积阻挡层之后的衬底结构剖面示意图。需要说明的是,附图中的结构仅 为本申请实施例的一种实现方式,在本申请其他实施例中也可以是其他的实 现方式,本申请对此不做限定。
S203:沿阻挡层302表面形成扩散层303。
扩散层为本申请中新增加的一层,具有特定的作用,主要用于改善金属 栅极因电迁移产生的空洞。金属栅极中形成的空洞,从微观上理解,可以视 为金属栅极的金属原子产生电迁移,金属原子迁移后形成的空位聚集,达到 一定程度即形成宏观上的空洞或者空隙。本申请中新增加的扩散层可以用于 改善空位聚集形成的空洞或空隙。
扩散层可以由金属组成,扩散层的金属原子可以扩散到其他层中。具体 到本申请,扩散层的金属原子可以扩散到位于扩散层之上的电极层中。
下面从微观角度对扩散层中金属原子迁移进行剖析。
在金属晶体结构中,构成金属晶体的微粒包括金属阳离子和自由电子(也 称价电子)。大量金属原子聚集在一起形成晶体时,大部分或全部原子会贡献 出自己的价电子。这些价电子为全体原子共有,而非原子键或共价键中的电 子仅为某个或某两个原子专有或共有。共有价电子在金属阳离子之间自由运 动,形成“电子气”。金属阳离子与电子气之间强烈的静电吸引力,使金属 原子相互结合形成金属键。
根据金属晶体中原子堆积的方式,可以将金属晶体分为立方面心堆积、 六方堆积和立方体心堆集。经过研究发现,立方面心堆集的金属和合金的扩 散机制为空位扩散。立方体心堆集和六方密堆集的金属、原子晶体、氧化物 也常以空位机制扩散。除了空位扩散机制,还有间隙扩散机制、交换扩散机 制以及环形扩散机制。由于本申请主要是对金属薄膜的形成工艺进行改进, 因此,下面重点对金属晶体中主要的扩散方式空位扩散进行描述。
从热力学的角度,任何晶体中,总有一些结点没有原子,可以将没有原 子的结点理解为空位。空位扩散机制可以理解为依靠空位的移动进行扩散的 一种机制。
具体的,与空位相邻的原子,由于热振动而可能脱离原来位置到空位中 去,原有的原子所处的位置即形成了空位。这种过程不断进行,就发生了扩 散。
扩散层的金属原子可以视为溶质,位于扩散层之上的电极层可以视为溶 剂。当溶质的原子溶入金属溶剂的晶格形成保持溶剂类型的合金相,这种合 金相可以称之为固溶体。根据溶质原子在固溶体中的位置可以分为置换型固 溶体和间隙型固溶体,置换型固溶体可以理解为溶质原子进入晶体中正常格 点位置所产生的固溶体,间隙型固溶体可以理解为溶质原子进入溶剂晶格中 的间隙位置所形成的固溶体。在本申请中,由于扩散层的作用为改善金属栅 极中金属原子迁移所产生的空洞,该空洞从微观上讲,可以理解为金属介质 中的金属原子电迁移产生的空位聚集,因此当金属栅极中的金属原子发生电 迁移,形成空位时,扩散层的金属原子可以通过空位机制扩散到金属介质的 空位中,与周围的金属介质原子形成新的键合,这种新的键合形成的晶体可 以视为置换型固溶体。由于溶质原子在晶格结构中部分取代了原金属介质中 的原子,降低了金属介质的原子迁移造成的质量亏损,避免了空位聚集引起 的空洞。
图3C所示为在阻挡层表面形成扩散层的一种衬底结构的剖面示意图。需 要说明的是,图3C所示为本申请实施例的一个示例,在本申请其他实施例中 也可以是其他的结构,图3C不应当理解为对本申请金属栅极形成方法的一个 限定。
S204:向待填充区域301内填充金属介质,形成电极层304。其中,扩散 层303的金属原子能够扩散到电极层304内。
金属介质用于形成金属栅极,控制器件源漏极导通与断开。当前,常用 作金属栅极的材料包括钨、铜、铝等,其他具有良好导电性的材料理论上也 可以用于形成金属栅极,但考虑材料制备成本以及其他特性例如抗电迁移特 性,在实际应用中暂时未得到广泛的应用。随着科学技术的发展,其他金属 材料也可以广泛应用于栅极,本申请实施例中填充的金属介质包括但不限于 上述金属材料。
下面结合扩散层在金属介质中的扩散,来说明改善金属栅极空洞的原理。
填充金属介质形成的电极层中,当电极层有电流通过时,电子受到电场 力的作用,向与电场方向相反的反向运动,形成电子流。电子流与金属原子 碰撞,产生动量交换。可以理解为高速运动的电子流碰撞,相当于给金属原 子施加了一个向与电场反向相反的作用力,即电子风力。电子风力一般大于 金属原子在电场中的库伦力,因此金属原子可以沿电子运动方向形成迁移。 金属原子产生迁移的位置,可以产生空位,并产生质量亏损。迁移到一定程 度,空位可以聚集从而形成空隙或空洞。
在本申请中,由于扩散层的金属原子扩散在金属介质中扩散能力较强, 当金属介质中的金属原子迁移时,扩散层的金属原子可以扩散到迁移后形成 的空位中,扩散层的金属原子、金属介质中的金属原子与电子气形成新的键 合,形成新的晶体。由于扩散层的金属原子填补了原金属原子的空位,降低 了产生电迁移的区域的质量亏损,空洞是由于空位聚集到一定程度上形成的, 由于电迁移产生的空位部分或全部被扩散层的金属原子占据,空位无法聚集, 因而在宏观上也就无法形成空洞。通过扩散层,使得金属填充的性能得以提 升,避免了空洞引起的断路或发热,提高了金属栅极的稳定性。
需要说明的是,扩散层的原子占据金属介质中的原子迁移产生的空位, 或者说形成置换固溶体一般是有条件的。符合特定条件的金属之间更容易产 生固溶体,尤其是置换型固溶体。
固溶体除了根据溶质原子在固溶体中的位置进行划分,还可以根据溶质 原子在溶剂中的溶解度划分为无限性固溶体和有限型固溶体。间隙型固溶体 的生成一般可以使晶格常数增大,当增加到一定程度时,固溶体不稳定,可 以离解为两种或两种以上的不同结晶相。因此,间隙性固溶体一般不可能是 连续固溶体,换句话说,连续固溶体一般为置换型固溶体。
形成连续固溶体主要受两个因素的影响,一个是原子尺寸,一个是晶体 结构类型。当溶剂和溶质原子直径相差不大,一般在15%以内时,易于形成连 续固溶体。原子直径相差越大,溶解度越小,越难形成固溶体,甚至不能形 成固溶体。此外,溶质和溶剂晶体结构类型相同利于形成连续型固溶体。以 铜镍二元合金作为一个示例,镍原子可以在铜晶格的任意位置替代铜原子。
电负性差值可以表征两种元素的化学亲和力强弱。电负性差值小,表示 化学亲和力弱,容易形成固溶体;电负性差值大表示化学亲和力强,容易形 成化合物。一般而言,电负性差值越小,固溶度越大。
原子电价也在一定程度上影响固溶度。形成固溶体时,原子间可以等价 置换也可以不等价置换。为了保持电中性,不等价置换不易形成连续固溶体。 电价相同有利于形成连续固溶体。
图3D所示为在待填充区域内填充金属介质,形成金属栅极后的剖面结构 示意图。需要说明的是,图3D所示为本申请实施例的一个示例,在本申请其 他实施例中也可以是其他的结构,图3D不应当理解为对本申请金属栅极形成 方法的一个限定。
本申请实施例提供的金属栅极形成方法,通过在阻挡层表面生成扩散层, 使得填充金属介质中因电迁移产生的空位,可以在扩散层原子扩散到金属栅 极中时,与扩散层原子产生新的键合,降低了电迁移引起的质量亏损,进而 改善了填充金属工艺过程中产生的空洞,提升了器件的稳定性。
为了本申请提供的金属栅极形成方法更容易理解,下面以金属Co形成扩 散层,填充金属铜形成电极层,以形成金属栅极,作为一个示例进行描述。
图4所示为本申请实施例提供的金属铜栅极的形成方法的流程图,图5A- 图5H为该形成方法一系列工序形成的结构对应的剖面示意图。该方法包括如 下步骤:
S401:提供衬底,衬底上设置有栅极待填充区域501。
该步骤参见S201,这里不再赘述。
图5A所示为本申请实施例中设置有栅极待填充区域的衬底的结构剖面示 意图,图5A仅为本申请的一个示例,不应当理解为对本申请金属栅极形成方 法的限定。
S402:沿待填充区域501表面,形成一层钽薄膜502。
钽(Ta)薄膜502可以用于降低接触电阻,一般厚度在几百埃左右。接 触电阻可以理解为两个接触面之间的电阻。接触电阻阻值越高,则接触电阻 上的压降越大,接触点释放的热量越多。释放的热量可以引起温度的升高, 当温度升高到一定极限,接触点就会损坏。
Ta薄膜502可以通过溅镀工艺形成。具体的,可以在反应腔或反应室内, 通入惰性气体,在射频偏压作用下,惰性气体电离,形成等原子体。等原子 体轰击Ta靶材,可以是Ta原子溅射而出,沉积在衬底表面。
图5B所示为本申请实施例中形成Ta薄膜后的衬底的结构剖面示意图, 图5B仅为本申请的一个示例,不应当理解为对本申请金属栅极形成方法的限 定。
S403:在Ta薄膜502表面,形成一层氮化钽(TaN)薄膜503。
TaN薄膜503可以用于阻挡高活性的金属扩散。TaN薄膜可以通过与Ta 薄膜类似的方法生成。在反应腔体中,惰性气体如Ar产生电离,形成等原子 体,轰击Ta靶材时,可以是Ta原子溅射而出,此时通入氮气N2,与Ta原子 发生化学反应,形成TaN薄膜。TaN薄膜淀积厚度一般在500-1000埃左右, 过薄或过厚均会产生不利影响。
图5C所示为本申请实施例中在Ta薄膜表面形成TaN薄膜后的衬底的结 构剖面示意图,图5C仅为本申请的一个示例,不应当理解为对本申请金属栅 极形成方法的限定。
S404:在TaN薄膜503表面,形成一层钴(Co)薄膜504。
Co薄膜作用在于,作为扩散层,Co原子或Co原子扩散,与在Co薄膜之 上的Cu晶体中的空位结合,形成新的键合。
通过化学气相沉积法CVD,可以有效改善台阶覆盖率。台阶覆盖率表征表 面反应对气相反应的优势程度,台阶覆盖率越好,越容易在表面发应,形成 的薄膜一般也更均匀。一般而言,同一种工艺往低压高温方向走,台阶覆盖 率会变好,因此,相对于溅镀等PVD工艺,CVD Co工艺可以改善台阶覆盖率, 提高后续的金属介质铜的填充能力,进一步减小填充过程中产生的空洞。
Co薄膜形成方式并不限于CVD,还可以采用其他的方式,例如原子层沉 积ALD。
可以通过含Co化合物进行分解或还原反应形成金属Co。作为一个示例, 可以通过如下反应方程式形成Co薄膜,反应方程式如下:
CoCl x+H2→Co+HCl (1)
在本申请实施例中是采用钴的氯化物,通过氢气还原形成金属Co。在本 申请其他实施例中,也可以采用其他不含氟的化合物形成,例如可以采用Co 的硫化物等,本申请对此不做限定。
图5D所示为本申请实施例中在TaN薄膜表面形成Co薄膜后的衬底的结 构剖面示意图,图5D仅为本申请的一个示例,不应当理解为对本申请金属栅 极形成方法的限定。
S405:在Co薄膜504表面,形成一层铜种子层505。
铜工艺一个缺点就是难以刻蚀,难以像铝工艺一样先沉积,再刻蚀图形。 常见的做法是先刻蚀出线路图形,再用PVD电镀出铜线路。但是电镀时需要 导电,因此必须在阻挡层表面覆盖一层铜种子层seed用以导电。
铜种子层可以采用PVD工艺形成。具体的,可以采用溅镀的方式,通过 等原子体轰击铜靶材,使铜原子溅射而出,在Co表面形成铜种子层。
需要说明的是,由于Co也具有导电性,可以作为电镀金属铜的种子层, 因此铜种子层也可以不生成。此外,由于铜难以刻蚀的特性,铜线路是通过 电镀形成的,如果填充金属不是铜,或者不采用电镀铜工艺,也可以不形成 种子层。种子层的形成方式也不限于溅镀,在本申请其他实施例中,还可以 采用其他的实现方式。
图5E所示为本申请实施例中在Co薄膜表面形成铜种子层后的衬底的结 构剖面示意图,图5E仅为本申请的一个示例,不应当理解为对本申请金属栅 极形成方法的限定。
S406:通过电镀方式,在待填充区域内填充铜,以形成铜电极层506。
当电源加在铜(阳极)和硅片(阴极)之间时,阳极的铜发生反应转化 成铜原子和电子,同时阴极也发生反应,阴极附近种子层表面的铜原子与电 子结合形成镀在种子层表面的铜,最终形成线路。
图5F所示为本申请实施例中在待填充区域内电镀铜后的金属栅极的结构 剖面示意图,图5F仅为本申请的一个示例,不应当理解为对本申请金属栅极 形成方法的限定。
S407:对铜电极层506进行退火。
退火可以恢复晶体结构,消除缺陷,同时激活施主和受主中的杂质,为 了避免杂质原子在退火过程中扩散增加,一般采用快速退火,例如毫秒级退 火。退火温度一般在650℃以上。
图5G所示为本申请实施例中退火后的金属栅极的结构剖面示意图,图5G 仅为本申请的一个示例,不应当理解为对本申请金属栅极形成方法的限定。
S408:对退火后的铜电极层506进行化学机械研磨。
当填充的金属铜的高度高于填充的台阶面时,还可以通过化学机械研磨 CMP的方式,使表面平坦化。
作为本申请的一可选实施例,在填充金属铜,形成铜栅极506之后还可 以在其上形成一层钝化层507,不仅可以防止铜栅极划伤,防止腐蚀和原子玷 污,还可提高抗电迁移以及浪涌能力。钝化层提高抗电迁移能力的原因在于, 其表面覆盖的钝化层时,低金属原子从体内向表面运动的概率,抑制了表面 扩散,也降低了晶体内部肖特基空位浓度。
钝化层可以为选择性无电镀金属层,例如CoWP、Pd、Cu3Sn等材料。该钝 化层一般不覆盖层间介质,厚度一般要求足够薄,100-200埃,从而保证在不 需要额外进行平坦化的情况下,减少铜原子的输运,延长电迁移寿命。
图5H所示为本申请实施例中CMP后的金属栅极的结构剖面示意图,图5H 仅为本申请的一个示例,不应当理解为对本申请金属栅极形成方法的限定。
本申请实施例通过在待填充金属铜之前,在阻挡层表面通过CVD工艺形 成一层Co薄膜,一方面提升台阶覆盖率,提升铜的填充能力,另一方面,通 过Co原子扩散至金属铜的晶格中,与铜晶格中的铜原子迁移产生的空位结合, 形成新的键合,进一步提升填充能力,改善铜栅极工艺产生的空洞,避免了 因空洞产生的断路,提升了器件的稳定性。
在本申请实施例中,S402和S403所形成的Ta薄膜和TaN薄膜可以视为 阻挡层的一种实现方式,用于阻挡高活性原子或分子渗透到衬底中,其中Ta 薄膜还具有降低接触电阻的作用。在本申请实施例其他实现方式中,也可以 采用其他的材料或工艺形成阻挡层,例如形成氮化钛(TiN)薄膜。有关此过 程的具体实现,可以根据需求任意设置,本申请对此不做限定。
在本申请实施例中,S404在TaN薄膜表面形成Co薄膜,仅仅是本申请实 施例公开的“沿阻挡层表面形成扩散层”的一种实现方式,在本申请实施例 其他实现方式中,当填充的金属介质为铜时,扩散层可以是钴、镍、以及铂 中的至少一种材料组成。形成扩散层可以通过化合物,以化学气相沉积法形 成。该形成方式不限于金属钴薄膜,可以通过类似的方法形成金属镍薄膜或 金属铂薄膜。形成方式也不限于化学气相沉积法,还可以通过原子层沉积形 成扩散层。本申请对扩散层的材料以及形成方式不做限定,可以根据需求选 择相对应的材料以及形成方式。
在本申请实施例中,S405-S406在Co薄膜表面形成一层铜种子层,并通 过电镀方式,在待填充区域内填充铜,以形成铜电极层,仅仅为本申请实施 例公开的“向待填充区域内填充金属介质,以形成电极层”的一种实现方式。 电极层的材料不限于金属铜,其他的金属材料也可以通过类似的方式进行填 充。换句话说,向待填充区域内填充金属介质,以形成电极层可以为在扩散 层表面形成种子层,通过电镀方式,向待填充区域填充金属介质,以形成电 极层。
为了确认本申请的改善效果,本申请的发明人还进行了验证实验。验证 金属栅极的空洞是否得到改善,可以通过加速寿命实验,测量改善前后的器 件的寿命,改善后的器件寿命明显长于改善前时,可以佐证金属栅极空洞得 到改善。器件在发生电迁移的过程中,不同阶段的电阻一般是变化的,可以 侦测电阻的变化,确定器件的电迁移寿命。由于电迁移早期阶段,金属薄膜 的电阻变化量不是很显著,精确测量比较困难。为此,引入了新的参量噪声, 来衡量电迁移寿命。电迁移低频噪声信号可以比电阻更准确地反应电迁移状况,对温度的反应比电阻更加敏感。
本申请的验证实验是通过侦测噪声信号,通过噪声信号预测电迁移寿命。
log TTF=Z1+Z2log(v2) (2)
其中,TTF为样品失效时间,(v2)为与电迁移相关的1/f2噪声电压的均 方值,Z1和Z2为常数,1/fr噪声与温度以及激活能密切相关。
本申请设置了对照组和实验组两个组别,每组至少30个样本,实验条件 如下:
对照组:在形成TaN阻挡层后直接填充金属介质Cu,形成铜栅极。
实验组:在形成TaN阻挡层后,在表面形成扩散层Co薄膜,然后填充金 属介质Cu,形成铜栅极。
分别采集两组的噪声信号,根据公式,计算两组中每个样品的寿命,即样 品失效时间。使用统计学工具,对两组数据分别进行可靠性分析。例如通过Minitable(一种统计分析软件)软件,进行可靠性生存的拟合,通过韦伯分 布预测对照组和实验组在置信区间为95%时的寿命值,该寿命值可以理解为对 照组和实验组两种制程的能力。本申请发明人进行实验,提供数据如图6所 示。
通过图6的数据可知,实验组的寿命值相对于对照组,有显著改善。因此, 在阻挡层表面形成扩散层,然后向待填充区域填充金属介质,对于金属栅极 的抗电迁移能力有明显改善,提升了金属栅极器件的抗电迁移寿命。
根据以上金属栅极形成方法,本申请实施例还提供了一种金属栅极结构, 该金属栅极结构可以应用于三维非易失性存储器,也可以应用二维存储器件, 或其他具有栅极结构的器件。
图3D所示的剖面结构示意图为形成的金属栅极结构的结构示意图。如图 3D所示,该最终形成的金属栅极结构包括:
衬底,其上设置有栅极待填充区域301;
位于待填充区域表面的阻挡层302;
位于阻挡层之上的扩散层303;
位于阻挡层303之上的电极层304;
其中,扩散层303作为溶质,能够扩散到电极层304中。
在图3D所示的金属栅极结构中,在阻挡层与填充金属介质之间形成扩散 层,扩散层的金属原子可以扩散到金属介质中,当金属介质发生电迁移时, 会产生空位,扩散层的金属原子可以通过空位扩散机制,与金属介质中空位 结合,形成新的键合,降低了因电迁移产生的质量亏损,避免了宏观上的空 洞产生,提高了器件的稳定性。
作为本申请的又一可选实施例,本申请实施例还提供了另一种金属栅极 结构,该金属栅极结构可以应用于三维非易失性存储器,也可以应用二维存 储器件,或其他具有栅极结构的器件。
图5H所示的剖面结构示意图为形成的金属栅极结构的结构示意图。如图 5H所示,该最终形成的金属栅极结构包括:
衬底,其上设置有栅极待填充区域501;
位于待填充区域501表面的金属Ta薄膜502;
位于金属Ta薄膜502之上的TaN薄膜503;
位于TaN薄膜503之上的Co薄膜504;
位于Co薄膜504之上的铜电极层506;
其中,铜电极层506为经过退火与机械化学平坦化的铜电极层,Co薄膜 中Co原子作为铜电极层506的溶质,能够扩散到铜电极层506中。
作为一种可选的实施方式,铜电极层506可以由铜种子层505与其上的 铜介质形成。
在图5H所示的金属栅极结构中,Co薄膜作为扩散层,其中的Co原子通过 空位扩散机制,扩散到铜栅极中,占据铜栅极中因电迁移产生的空位,降低 因电迁移产生的质量亏损,避免空位聚集,从而避免空洞的形成,提升器件 的稳定性。
需要说明的是502和503仅为阻挡层的一种实现方式,504仅为扩散层的 一种实现方式,506仅为电极层的一种实现方式,在本申请其他实施例中,也 可以是其他的实现方式,上述实现方式也不限于金属铜,本申请对此不做限 定。
通过本申请提供的金属栅极结构的形成方法,在形成金属栅极结构时, 通过调整工艺方法,使得在填充金属介质之前,形成一层扩散层,用于在金 属介质产生电迁移时,扩散层的金属原子可以扩散到金属介质中,占据金属 介质因电迁移产生的空位,避免空位聚集,降低质量亏损,从未避免空洞产 生,提升器件稳定性。此外,可以采用CVD工艺淀积扩散层,从而提高台阶 覆盖率,可以进一步提升金属介质的填充能力,以避免填充过程中产生空洞。
以上所述,仅为本申请的一种具体实施方式,但本申请的保护范围并不 局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可 轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请 的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种金属栅极的形成方法,其特征在于,所述方法包括:
提供衬底,所述衬底设置有栅极待填充区域;
沿所述栅极待填充区域表面依次形成阻挡层和扩散层;
向所述待填充区域内填充金属介质,形成电极层;
其中,所述扩散层的金属原子能够扩散到电极层内。
2.根据权利要求1所述的方法,其特征在于,所述金属介质包括铜。
3.根据权利要求2所述的方法,其特征在于,所述扩散层由钴、镍以及铂中的至少一种材料组成。
4.根据权利要求1所述的方法,其特征在于,所述扩散层是通过化合物,以化学气相沉积法形成的。
5.根据权利要求1-4任意一项所述的方法,其特征在于,所述向待填充区域内填充金属介质包括:
在所述待填充区域内,沿所述扩散层表面形成种子层;
通过电镀方式,向所述待填充区域内填充金属介质。
6.根据权利要求1-4任意一项所述的方法,其特征在于,所述阻挡层包括由钽或氮化钽材料组成的单层或多层复合结构。
7.根据权利要求1-4任意一项所述的方法,其特征在于,所述方法应用于3D NAND存储器件,所述待填充区域包括氧化硅/氮化硅层堆叠结构中的氮化硅层被去除后形成的镂空层。
8.一种金属栅极结构,其特征在于,所述金属栅极包括:
衬底;所述衬底上设置有栅极待填充区域;
位于所述待填充区域之上的阻挡层;
位于所述阻挡层之上的扩散层;
位于所述扩散层上的电极层;
所述扩散层的金属原子能够扩散到电极层内。
9.根据权利要求8所述的结构,其特征在于,所述电极层包括:
种子层和位于种子层之上的金属介质。
10.根据权利要求8或9所述的结构,其特征在于,所述金属栅极结构应用于3D NAND存储器件中。
CN201710772186.6A 2017-08-31 2017-08-31 一种金属栅极结构及其形成方法 Active CN107527805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710772186.6A CN107527805B (zh) 2017-08-31 2017-08-31 一种金属栅极结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710772186.6A CN107527805B (zh) 2017-08-31 2017-08-31 一种金属栅极结构及其形成方法

Publications (2)

Publication Number Publication Date
CN107527805A true CN107527805A (zh) 2017-12-29
CN107527805B CN107527805B (zh) 2018-11-06

Family

ID=60683019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772186.6A Active CN107527805B (zh) 2017-08-31 2017-08-31 一种金属栅极结构及其形成方法

Country Status (1)

Country Link
CN (1) CN107527805B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083231A1 (zh) * 2020-10-23 2022-04-28 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130299914A1 (en) * 2012-05-14 2013-11-14 Ju-youn Kim Semiconductor device and method for manufacturing the device
CN103794486A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作金属栅极的方法
CN104037117A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130299914A1 (en) * 2012-05-14 2013-11-14 Ju-youn Kim Semiconductor device and method for manufacturing the device
CN103794486A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作金属栅极的方法
CN104037117A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083231A1 (zh) * 2020-10-23 2022-04-28 长鑫存储技术有限公司 半导体结构及其制作方法
CN114497199A (zh) * 2020-10-23 2022-05-13 长鑫存储技术有限公司 半导体结构及其制作方法
CN114497199B (zh) * 2020-10-23 2024-05-17 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN107527805B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
TW482826B (en) Ultra thin, single phase, diffusion barrier for metal conductors
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
CN100409437C (zh) 多级互连结构及在IC晶片上形成Cu互连的方法
US20060202345A1 (en) Barrier layers for conductive features
US10763431B2 (en) Film stress control for memory device stack
KR20090093985A (ko) 전기도금에 의한 콘택 로듐 구조물의 제조 및 전기도금 조성물
US11282788B2 (en) Interconnect and memory structures formed in the BEOL
US11069611B2 (en) Liner-free and partial liner-free contact/via structures
US11133462B2 (en) Bottom electrode structure and method of forming the same
US11195751B2 (en) Bilayer barrier for interconnect and memory structures formed in the BEOL
US7164203B1 (en) Methods and procedures for engineering of composite conductive by atomic layer deposition
US6881669B2 (en) Process for making electronic devices having a monolayer diffusion barrier
Yang et al. Physical, electrical, and reliability characterization of Ru for Cu interconnects
CN107527805B (zh) 一种金属栅极结构及其形成方法
US20110147936A1 (en) Semiconductor device and damascene structure
CN100530565C (zh) 半导体器件及其制造方法
US20210249053A1 (en) Landing pad in interconnect and memory stacks: structure and formation of the same
Wang et al. Barrier capabilities of selective chemical vapor deposited W films and WSiN/WSi x/W stacked layers against Cu diffusion
CN107564807B (zh) 一种金属栅极结构及其形成方法
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
KR19980025120A (ko) 반도체 장치 전기접속 형성방법
김철 Design and Electrical Reliability of Co Alloy Self-Forming Barrier for Advanced Interconnects
Hu et al. ELECTROMIGRATION IN TWO-LEVEL Cu INTERCONNECTIONS WITH A LOW DIELECTRIC CONSTANT INTER-LEVEL INSULATOR
Mizuno et al. Crystallinity control of the electroplated copper thin film interconnections for advanced electronic devices
US9224692B2 (en) Semiconductor device having a nanotube layer and method for forming

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant