CN104112699B - 在半导体结构中消除凸点效应的方法 - Google Patents

在半导体结构中消除凸点效应的方法 Download PDF

Info

Publication number
CN104112699B
CN104112699B CN201310136250.3A CN201310136250A CN104112699B CN 104112699 B CN104112699 B CN 104112699B CN 201310136250 A CN201310136250 A CN 201310136250A CN 104112699 B CN104112699 B CN 104112699B
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor structure
low
dielectric
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310136250.3A
Other languages
English (en)
Other versions
CN104112699A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310136250.3A priority Critical patent/CN104112699B/zh
Publication of CN104112699A publication Critical patent/CN104112699A/zh
Application granted granted Critical
Publication of CN104112699B publication Critical patent/CN104112699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种在半导体结构中消除凸点效应的方法，该方法通过分别利用双氧水和He等离子体清洗经过化学机械研磨平坦化处理过的基片表面，以除去残留的有机物和金属微粒，然后依次在清洗过的基片表面形成金属粘附层和超低k介电层，通过UV固化处理后形成多孔超低k介电层。利用扫描电镜测试最终形成的半导体结构，证明了本发明的方法消除了传统工艺中表面容易出现的凸点效应，提高了半导体器件的良率。

Description

在半导体结构中消除凸点效应的方法
技术领域
本发明涉及一种半导体制造工艺领域，特别是涉及一种在半导体结构中消除凸点效应的方法。
背景技术
在集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线之间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，随着半导体工业进入深亚微米时代，尤其当特征尺寸越来越小时，互连延迟已经超过门延迟成为提高工作速度的最大障碍。铜电镀、化学机械研磨工艺以及大马士革工艺技术的日益成熟，解决了降低导线电阻方面的问题，然而，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。因此，与大马士革工艺兼容的新型低k材料的研究与应用成为半导体工业面临的一个巨大的挑战。除了低k介电常数以外，低k材料还必须满足很多严格的要求才能成功运用在集成电路中，这些要求包括良好地热稳定性、机械强度大、热导率高、水汽吸收小、易于图形化以及与CMP工艺兼容等。近年来人们进行了广泛的研究来开发满足上述要求的低k材料，已取得了突破性进展。
然而，在目前传统集成电路互连工艺中（如图1a～1d），一般通过电镀工艺在低k介电材料层10中镶嵌导电金属11，然后利用化学机械研磨工艺（CMP）工艺将所述低k介电材料层10及导电金属11做平坦化处理，经过单一的湿法清洗后，依次在所述低k介电材料层10及导电金属11表面制备金属粘附层12和超低k介电材料层13；在一定温度下对所述超低k介电材料层13进行紫外线固化处理形成多孔超低k介电材料层13′；最后依次在所述多孔超低k介电材料层13′表面依次形成第三介电层14和硬掩膜层15，该第三介电层14为致密低k介电材料保护层，以保护下方的多孔超低k介电材料层13′不受损害；然而所形成的半导体结构表面经过扫描电镜扫描后发现其表面具有凸点16效应（如图2所示），这是因为在对所述低k介电材料层10及导电金属11做平坦化处理后的表面存在残留的有机物及金属颗粒，导致最终形成的半导体结构表面不平整，而这些不平整可能引起后面制程中容易造成缺陷和短路，从而引起器件的良率的下降。
鉴于此，如何提出一种工艺简单而又能在半导体结构制备过程中消除凸点效应的方法成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种在半导体结构中消除凸点效应的方法，用于解决现有技术中由于半导体结构表面残留物清除不彻底引起的凸点效应问题。
为实现上述目的及其他相关目的，本发明提供一种在半导体结构中消除凸点效应的方法。所述方法至少包括：
1）提供一经过化学机械研磨平坦化处理过的基片，该基片具有镶嵌导电金属互连结构的第一介电层；
2）分别利用双氧水和等离子体工艺清洗所述基片表面，以去除平坦化处理工艺后的残留颗粒；
3）在所述清洗过的基片表面依次形成金属粘附层、第二介电层、第三介电层以及硬掩膜层。
可选地，所述第一介电层和硬掩膜层的材质为四乙氧基硅烷基体氧化物；所述金属粘附层的材质为含碳的氮化硅；所述第二介电层的材质为超低k介电材料；所述第三介电层的材质为致密低k介电材料。
可选地，所述步骤3）之后还包括对所述超低k介电层进行UV固化处理，以形成多孔的超低k介电层。
可选地，所述导电金属的材质为金属钨或铜；所述导电金属互连结构为通孔或沟槽。
可选地，所述双氧水的浓度为0.1%～30wt%。
可选地，所述He等离子体的流量为300～4000sccm，等离体反应腔的功率为100～1000w,腔内压强为1～7torr。
如上所述，本发明的一种在半导体结构中消除凸点效应的方法，具有以下有益效果：
本发明通过分别利用双氧水和He等离子体清洗经过化学机械研磨平坦化处理过的基片表面，以除去残留的有机物和金属微粒，从而消除了后续工艺制作的半导体结构表面出现的凸点效应，提高了半导体器件的良率。
附图说明
图1a～1d显示为现有技术中的半导体结构制作工艺流程图。
图2显示为利用现在有技术中制作方法制备的半导体结构表面的扫描电镜图。
图3a～3g显示为本发明中的在半导体结构中消除凸点效应的工艺流程图。
图4显示为利用本发明中的工艺方法制备的半导体结构表面的扫描电镜图。
元件标号说明
1 基片
10 第一介电层
11 导电金属
12 金属粘附层
13 超低k介电材料层
13′ 多孔超低k介电材料层
14 第三介电层
15 硬掩膜层
16 凸点
S1-S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3a至图3g以及图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种在半导体结构中消除凸点效应的方法，该方法包括以下步骤：
在步骤S1中，如图3a所示，提供一基片1，该基片1具有镶嵌导电金属11互连结构的第一介电层10。形成该基片1的工艺为常规的半导体工艺，只做简单概述：首先在所述第一介电层10上进行光刻，该第一介电层10为低k介电材料，本实施例中所述第一介电层10的材质暂选为四乙氧基硅烷基体氧化物PETEOS，在其它实施例中亦可为其它低k介电材料；然后对所述第一介电层10进行干法刻蚀，在所述第一介电层10上刻蚀出用于互连结构的通孔或沟槽（未示出），本实施例中暂以通孔为例进行说明；接着利用电镀工艺在所述通孔中及第一介电层10上形成导电金属11，所述导电金属层11的材质可以为铜或钨等，但并不限于此；最后利用化学机械研磨工艺（CMP）平坦化所述导电金属层11，直至除去所述通孔或沟槽之外的导电金属11，形成所述基片1结构。
在步骤S2中，如图3b至图3c利用两步清洗工艺以除去步骤S1中CMP平坦化处理工艺后的残留颗粒100。具体步骤如下：
首先，用浓度为0.1%～30wt%的双氧水（H2O2）清洗步骤S1形成基片1。由于在CMP工艺后，会在基片上残留有第一介电层的有机物颗粒以及导电金属颗粒，利用双氧水具有强氧化性的特点将有机会颗粒分解为二氧化碳和水，同时附着的部分金属颗粒也会被除去。
其次，利用高能等离子体轰击所述基片1表面以进一步除去所述基片1表面的残留颗粒100，本实例中用He等离子体，但并不限于此，在其它实施例中亦可用其它中性等离子体。一般采用等离子体清洗机进行清洗，在进行清洗时，所述He等离子体的流量为300～4000sccm，等离体反应腔的功率为100～1000w,腔内压强为1～7torr.
需要说明的是，该步骤中的两步清洗的顺序没有先后之分，特此声明。
在步骤S3中，如图3d至图3g所示，在所述清洗过的基片1上形成金属粘附层12，本实施例中所述金属粘附层12的材质暂选为含碳的氮化硅（NDC）；通过旋涂工艺在所述金属粘附层12表面形成第二介电层13，该第二介电层13的材质为超低k介电材料，然后对所述第二介电层13进行紫外线（UV）固化处理，以形成多孔的超低k介电层13′。接着在所述多孔超低k介电层13′表面一次形成第三介电层14和硬掩膜层15。所述第三介电层14的材质为致密低k介电材料，用于保护下方的多孔超低k介电层13′不受到其它工艺的损伤；最后利用化学气相沉积（CVD）工艺在该第三层介电层14上沉积硬掩膜层15，该硬掩膜层15的材质为SiO2、Al2O3、Si3O4、TiN或四乙氧基硅烷基体氧化物TEOS中的一种或其它适宜的硬掩膜材料制成，本实施例中暂选为四乙氧基硅烷基体氧化物HMTEOS。所述硬掩膜层15在后续工艺中在CMP和光刻过程中既可充当刻蚀终止层，又可充当构图的复制层。
至此，完成了本发明的半导体结构的制备。如图4所示，利用扫面电镜对制作的半导体结构表面就行检测可知，消除了传统工艺中出现的凸点效应，进而达到了本发明的目的。
综上所述，本发明的一种在半导体结构中消除凸点效应的方法，通过分别利用双氧水和He等离子体清洗经过化学机械研磨平坦化处理过的基片表面，以除去残留的有机物和金属微粒，从而消除了后续工艺制作的半导体结构表面出现凸点效应，提高了半导体器件的良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种在半导体结构中消除凸点效应的方法，其特征在于，所述方法至少包括：
1)提供一经过化学机械研磨平坦化处理过的基片，该基片具有镶嵌导电金属互连结构的第一介电层；
2)分别利用双氧水和中性He等离子体工艺清洗所述基片表面，以去除平坦化处理工艺后的残留颗粒，其中，所述双氧水浓度为0.1％～30wt％，所述He等离子体的流量为300～4000sccm，等离体反应腔的功率为100～1000w，腔内压强为1～7torr；
3)在所述清洗过的基片表面依次形成金属粘附层、第二介电层、第三介电层以及硬掩膜层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述第一介电层和硬掩膜层的材质为四乙氧基硅烷基体氧化物；所述金属粘附层的材质为含碳的氮化硅；所述第二介电层的材质为超低k介电材料；所述第三介电层的材质为致密低k介电材料。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于：所述步骤3)之后还包括对所述超低k介电层进行UV固化处理，以形成多孔的超低k介电层。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述导电金属的材质为金属钨或铜。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述导电金属互连结构为通孔或沟槽。
CN201310136250.3A 2013-04-18 2013-04-18 在半导体结构中消除凸点效应的方法 Active CN104112699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310136250.3A CN104112699B (zh) 2013-04-18 2013-04-18 在半导体结构中消除凸点效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310136250.3A CN104112699B (zh) 2013-04-18 2013-04-18 在半导体结构中消除凸点效应的方法

Publications (2)

Publication Number Publication Date
CN104112699A CN104112699A (zh) 2014-10-22
CN104112699B true CN104112699B (zh) 2017-08-25

Family

ID=51709440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310136250.3A Active CN104112699B (zh) 2013-04-18 2013-04-18 在半导体结构中消除凸点效应的方法

Country Status (1)

Country Link
CN (1) CN104112699B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035769A (zh) * 2021-02-25 2021-06-25 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486049B2 (en) * 2001-04-30 2002-11-26 Motorola, Inc. Method of fabricating semiconductor devices with contact studs formed without major polishing defects
KR100876758B1 (ko) * 2006-12-26 2009-01-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20100010775A (ko) * 2008-07-23 2010-02-02 주식회사 하이닉스반도체 반도체 소자의 구리배선 제조방법
CN102044474B (zh) * 2009-10-13 2015-04-29 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法

Also Published As

Publication number Publication date
CN104112699A (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
CN100501937C (zh) 在半导体制造工艺中形成低k电介质的方法
CN101606234B (zh) 蚀刻方法及存储介质
TW201602338A (zh) 半導體元件之洗滌液及洗滌方法
CN107078043B (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
KR101333442B1 (ko) 포스트-ｃｍｐ 웨이퍼를 세정하기 위한 열적 방법
TW201916124A (zh) 半導體裝置的形成方法
CN105097650B (zh) 接触插塞的形成方法
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
CN104425210B (zh) 半导体结构的形成方法
US20130277853A1 (en) Semiconductor Devices, Methods of Manufacture Thereof, and Methods of Forming Conductive Features
CN103839876B (zh) 半导体器件的制造方法及装置
CN104112699B (zh) 在半导体结构中消除凸点效应的方法
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
CN104465506B (zh) 铜互连中空气隙的形成方法
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
CN104733373A (zh) 一种半导体器件的制造方法
CN103779267B (zh) 一种半导体结构的形成方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104505344A (zh) 形成多孔超低介电材料的方法
CN111834197A (zh) 半导体结构及其制备方法
CN105742183B (zh) 半导体结构的形成方法
TW582063B (en) Manufacturing method of damascene structure
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
CN105448652B (zh) 接触槽的清洁工艺和接触层的形成方法
Thompson et al. Etch process development for FLARE/sup TM/for dual damascene architecture using a N/sub 2//O/sub 2/plasma

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant