CN104733373A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104733373A
CN104733373A CN201310706301.1A CN201310706301A CN104733373A CN 104733373 A CN104733373 A CN 104733373A CN 201310706301 A CN201310706301 A CN 201310706301A CN 104733373 A CN104733373 A CN 104733373A
Authority
CN
China
Prior art keywords
layer
copper metal
hard mask
dielectric layer
porous low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310706301.1A
Other languages
English (en)
Other versions
CN104733373B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310706301.1A priority Critical patent/CN104733373B/zh
Publication of CN104733373A publication Critical patent/CN104733373A/zh
Application granted granted Critical
Publication of CN104733373B publication Critical patent/CN104733373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成；在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；在铜金属互连结构中填充铜金属互连层。根据本发明，可以有效缩减后续实施的湿法清洗的腐蚀液分别对硬掩膜叠层结构和多孔低k介电层的蚀刻速率的差异，避免在二者的界面处出现底切缺陷。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成铜金属互连结构之前在多孔低k介电层上形成硬掩膜叠层结构的方法。
背景技术
在半导体器件的后段制程（BEOL）中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层。
为了提高双大马士革工艺的实施精度，在形成用于填充铜金属互连层的铜金属互连结构之前，需要在多孔低k介电层上形成硬掩膜叠层结构。现有的硬掩膜叠层结构如图1A所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101、多孔低k介电层102和硬掩膜叠层结构，所述硬掩膜叠层结构由自下而上层叠的缓冲层103和硬掩膜层104构成，其中，缓冲层103由自下而上层叠的Black Diamond（具有低介电常数的碳化硅，简称BD）层103a和TEOS（正硅酸乙酯）层103b构成，在后续研磨填充的铜互连金属时可以避免机械应力对多孔低k介电层102的多孔化结构造成损伤，硬掩膜层104由自下而上层叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。
随着半导体器件特征尺寸的不断减小，为了降低填充铜金属互连层时的填充窗口的深宽比，如图1B所示，形成在多孔低k介电层102上的硬掩膜叠层结构不包含BD层103a。接下来，如图1C所示，通过干法蚀刻在图1B示出的多孔低k介电层102中形成与所述前端器件连通的铜金属互连结构105，其由通孔105a和沟槽105b构成。然后，实施湿法清洗，以去除前述蚀刻产生的残留物和杂质。
由于所述湿法清洗的腐蚀液（例如浓度为1:300的稀释的氢氟酸）对TEOS层103b的蚀刻速率小于对多孔低k介电层102的蚀刻速率，因此，在图1C中的位置106（即TEOS层103b和多孔低k介电层102之间的界面处）出现底切缺陷107（如图1D所示），最终导致硬掩膜叠层结构103与多孔低k介电层102之间的剥离，影响后续在铜金属互连结构105的侧壁和底部沉积形成层叠的铜金属扩散阻挡层和铜金属种子层。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成；在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；在所述铜金属互连结构中填充铜金属互连层。
进一步，所述缓冲层由自下而上层叠的三层材料构成，所述三层材料中的下层材料是通过源气体为SiH4和CO2的沉积工艺形成的，用于避免后续实施的沉积对所述多孔低k介电层的损伤；中间层材料是通过源气体为SiH4和N2O的沉积工艺形成的，用于修复沉积所述下层材料时对所述多孔低k介电层的损伤；上层材料是通过源气体为SiH4和O2的沉积工艺形成的，用于构成所述缓冲层的主体，缩减后续实施的湿法清洗的腐蚀液分别对所述缓冲层和所述多孔低k介电层的蚀刻速率的差异。
进一步，形成所述三层材料所实施的沉积的工艺参数包括：功率100-5000W，压力0.1-10Torr，SiH4的流量10-10000sccm，CO2的流量10-10000sccm，N2O的流量10-10000sccm，O2的流量10-10000sccm。
进一步，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成，
进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
进一步，所述氧化物硬掩膜层的构成材料包括SiO2或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
进一步，形成所述铜金属互连结构包括：在所述硬掩膜层中形成用作所述铜金属互连结构中的沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述铜金属互连结构中的通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连结构。
进一步，在所述蚀刻结束之后，还包括去除通过所述铜金属互连结构露出的蚀刻停止层以及通过湿法清洗实施蚀刻后处理的步骤。
进一步，实施所述填充之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
进一步，实施所述填充之后，还包括执行化学机械研磨直至露出所述硬掩膜层的步骤
根据本发明，在所述多孔低k介电层上形成的硬掩膜叠层结构由自下而上层叠的缓冲层和硬掩膜层构成，其中，所述缓冲层由自下而上层叠的三层材料构成，可以有效缩减后续实施的湿法清洗的腐蚀液分别对所述硬掩膜叠层结构和所述多孔低k介电层的蚀刻速率的差异，避免在二者的界面处出现底切缺陷。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为在多孔低k介电层上形成现有的硬掩膜叠层结构之后的器件的示意性剖面图；
图1B为在多孔低k介电层上形成相对图1A示出的硬掩膜叠层结构具有更小厚度的硬掩膜叠层结构之后的器件的示意性剖面图；
图1C为在图1B示出的多孔低k介电层中形成铜金属互连结构之后的器件的示意性剖面图；
图1D为图1C示出的位置产生的缺陷的示意性放大图；
图2A-图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成铜金属互连结构之前在多孔低k介电层上形成硬掩膜叠层结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2F和图3来描述根据本发明示例性实施例的方法在多孔低k介电层上形成硬掩膜叠层结构的主要步骤。
参照图2A-图2F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，采用化学气相沉积工艺在半导体衬底200上依次形成蚀刻停止层201、多孔低k介电层202和硬掩膜叠层结构。
在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。
蚀刻停止层201的材料优选SiCN、SiC、SiN或BN，其作为后续蚀刻多孔低k介电层202以形成上层铜金属互连结构的蚀刻停止层的同时，可以防止下层铜金属互连线中的铜扩散到上层的介电质层（例如多孔低k介电层202）中。
多孔低k介电层202的形成包括以下步骤：在蚀刻停止层201上沉积低k介电层，其构成材料可以选自本领域常见的具有低k值（介电常数小于4.0）的材料，包括但不限于k值为2.6-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.8的HOSPTM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLKTM（Dow Chemical公司制造的一种低介电常数材料）等等；采用紫外辐照或者加热等方法使低k介电层多孔化，以形成多孔低k介电层202，由于需要实施多孔化过程，因此，在沉积低k介电层的过程中，需要添加造孔剂前体，例如C10H16(ATRP)。
硬掩膜叠层结构由自下而上层叠的缓冲层203和硬掩膜层204构成。缓冲层203由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成。在本实施例中，缓冲层203优选由自下而上层叠的三层材料构成，其中，下层材料203a是通过源气体为SiH4和CO2的沉积工艺形成的，用于避免后续实施的工艺（包括沉积工艺）对多孔低k介电层202的损伤；中间层材料203b是通过源气体为SiH4和N2O的沉积工艺形成的，用于修复沉积下层材料时对多孔低k介电层202的损伤；上层材料203c是通过源气体为SiH4和O2的沉积工艺形成的，用于构成缓冲层203的主体，并缩减后续实施的湿法清洗的腐蚀液分别对缓冲层203和多孔低k介电层202的蚀刻速率的差异，避免出现如图1D所示的底切缺陷。上述沉积的工艺参数包括：功率100-5000W，压力0.1-10Torr，SiH4的流量10-10000sccm，CO2的流量10-10000sccm，N2O的流量10-10000sccm，O2的流量10-10000sccm。硬掩膜层204包括自下而上层叠的金属硬掩膜层204a和氧化物硬掩膜层204b，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度，保证于硬掩膜层204中所需形成的全部沟槽图形的深度和侧壁轮廓的一致性，即先将具有不同特征尺寸的沟槽图案形成在氧化物硬掩膜层204b中，再以氧化物硬掩膜层204b为掩膜蚀刻金属硬掩膜层204a于硬掩膜层204中制作所需形成的沟槽图形。金属硬掩膜层204a的构成材料包括TiN、BN、AlN或者其任意的组合，优选TiN；氧化物硬掩膜层204b的构成材料包括SiO2、SiON等，且要求其相对于金属硬掩膜层204a的构成材料具有较好的蚀刻选择比。
接着，如图2B所示，在硬掩膜层204中形成第一开口205，以露出下方的缓冲层203。所述第一开口205用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。
根据所需形成的图形的情况，需两次或多次实施所述沟槽图案的构图过程，每次实施均包括以下步骤：在氧化物硬掩膜层204b上依次形成ODL层（有机介质层）、BARC层（底部抗反射涂层）和PR层（光刻胶层）；对PR层进行光刻、显影处理，以在PR层中形成沟槽图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层和氧化物硬掩膜层204b，在氧化物硬掩膜层204b中形成沟槽图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。最后，以在其中形成全部所需沟槽图案的氧化物硬掩膜层204b为掩膜，蚀刻金属硬掩膜层204a，完成第一开口205的制作。
接着，如图2C所示，在缓冲层203和多孔低k介电层202中形成第二开口206，所述第二开口206用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。
根据所需形成的图形的情况，需两次或多次实施所述通孔图案的构图过程，每次实施均包括以下步骤：在半导体衬底200上依次形成ODL层、BARC层和PR层，覆盖第一开口205；对PR层进行光刻、显影处理，以在PR层中形成通孔图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层、缓冲层203和部分多孔低k介电层202，在缓冲层203和多孔低k介电层202中形成通孔图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。
接着，如图2D所示，以硬掩膜层204为掩膜，采用一体化蚀刻的方法同步蚀刻缓冲层203和多孔低k介电层202，以在多孔低k介电层202中形成铜金属互连结构207，即同步形成铜金属互连结构207中的沟槽和通孔。所述一体化蚀刻于露出蚀刻停止层201时终止。
接着，如图2E所示，去除通过铜金属互连结构207露出的蚀刻停止层201，以使铜金属互连结构207与形成于半导体衬底200上的前端器件连通。在本实施例中，采用干法蚀刻工艺实施所述蚀刻停止层201的去除。然后，在铜金属互连结构207中填充铜金属互连层之前，执行一蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。实施所述蚀刻后处理可以采用常规的湿法清洗工艺。
接着，如图2F所示，在铜金属互连结构207中形成铜金属互连层208。形成铜金属互连层208可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如电镀工艺及随后实施的化学机械研磨工艺。实施化学机械研磨的目的在于使铜金属互连层208的表面与硬掩膜层204的表面平齐。
形成铜金属互连层208之前，需在铜金属互连结构207的底部和侧壁上依次形成铜金属扩散阻挡层209和铜金属种子层210，铜金属扩散阻挡层209可以防止铜金属互连层208中的铜向多孔低k介电层202中的扩散，铜金属种子层210可以增强铜金属互连层208与铜金属扩散阻挡层209之间的附着性。形成铜金属扩散阻挡层209和铜金属种子层210可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺形成铜金属扩散阻挡层209，采用溅射工艺或者化学气相沉积工艺形成铜金属种子层210。铜金属扩散阻挡层209的材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，在多孔低k介电层202上形成的硬掩膜叠层结构由自下而上层叠的缓冲层203和硬掩膜层204构成，其中，缓冲层203由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成，可以有效缩减后续实施的湿法清洗的腐蚀液分别对硬掩膜叠层结构和多孔低k介电层202的蚀刻速率的差异，避免在二者的界面处出现底切缺陷。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成；
在步骤302中，在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；
在步骤303中，在铜金属互连结构中填充铜金属互连层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，包括： 
提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成； 
在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构； 
在所述铜金属互连结构中填充铜金属互连层。 
2.根据权利要求1所述的方法，其特征在于，所述缓冲层由自下而上层叠的三层材料构成，所述三层材料中的下层材料是通过源气体为SiH4和CO2的沉积工艺形成的，用于避免后续实施的沉积对所述多孔低k介电层的损伤；中间层材料是通过源气体为SiH4和N2O的沉积工艺形成的，用于修复沉积所述下层材料时对所述多孔低k介电层的损伤；上层材料是通过源气体为SiH4和O2的沉积工艺形成的，用于构成所述缓冲层的主体，缩减后续实施的湿法清洗的腐蚀液分别对所述缓冲层和所述多孔低k介电层的蚀刻速率的差异。 
3.根据权利要求2所述的方法，其特征在于，形成所述三层材料所实施的沉积的工艺参数包括：功率100-5000W，压力0.1-10Torr，SiH4的流量10-10000sccm，CO2的流量10-10000sccm，N2O的流量10-10000sccm，O2的流量10-10000sccm。 
4.根据权利要求1所述的方法，其特征在于，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成。 
5.根据权利要求4所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。 
6.根据权利要求4所述的方法，其特征在于，所述氧化物硬掩膜层的构成材料包括SiO2或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。 
7.根据权利要求1所述的方法，其特征在于，形成所述铜金属互连结构包括：在所述硬掩膜层中形成用作所述铜金属互连结构中的沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多 孔低k介电层中形成用作所述铜金属互连结构中的通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连结构。 
8.根据权利要求7所述的方法，其特征在于，在所述蚀刻结束之后，还包括去除通过所述铜金属互连结构露出的蚀刻停止层以及通过湿法清洗实施蚀刻后处理的步骤。 
9.根据权利要求1所述的方法，其特征在于，实施所述填充之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。 
10.根据权利要求1所述的方法，其特征在于，实施所述填充之后，还包括执行化学机械研磨直至露出所述硬掩膜层的步骤。 
CN201310706301.1A 2013-12-19 2013-12-19 一种半导体器件的制造方法 Active CN104733373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310706301.1A CN104733373B (zh) 2013-12-19 2013-12-19 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310706301.1A CN104733373B (zh) 2013-12-19 2013-12-19 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104733373A true CN104733373A (zh) 2015-06-24
CN104733373B CN104733373B (zh) 2018-05-04

Family

ID=53457154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310706301.1A Active CN104733373B (zh) 2013-12-19 2013-12-19 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104733373B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878650A (zh) * 2017-05-10 2018-11-23 元太科技工业股份有限公司 有机薄膜晶体管
CN111341659A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体结构的蚀刻停止层
CN115084030A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286793A1 (en) * 2005-06-15 2006-12-21 Chin-Hsiang Lin Stacked structure for forming damascene structure, method of fabricating the stacked structure, and damascene process
US20070123035A1 (en) * 2005-11-29 2007-05-31 Fujitsu Limited Method of manufacturing semiconductor device
CN102347206A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的方法
CN103137435A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 介电抗反射涂层的形成方法及光刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286793A1 (en) * 2005-06-15 2006-12-21 Chin-Hsiang Lin Stacked structure for forming damascene structure, method of fabricating the stacked structure, and damascene process
US20070123035A1 (en) * 2005-11-29 2007-05-31 Fujitsu Limited Method of manufacturing semiconductor device
CN102347206A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的方法
CN103137435A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 介电抗反射涂层的形成方法及光刻方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878650A (zh) * 2017-05-10 2018-11-23 元太科技工业股份有限公司 有机薄膜晶体管
CN108878650B (zh) * 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管
CN111341659A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体结构的蚀刻停止层
CN111341659B (zh) * 2018-12-19 2023-03-24 夏泰鑫半导体(青岛)有限公司 半导体结构的蚀刻停止层
CN115084030A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件

Also Published As

Publication number Publication date
CN104733373B (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN104347476B (zh) 一种半导体器件及其制造方法
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
US9865473B1 (en) Methods of forming semiconductor devices using semi-bidirectional patterning and islands
CN116130412A (zh) 刻蚀顶层金属层时避免电弧放电的方法
CN102364670A (zh) 金属铜大马士革互联结构的制造方法
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
CN103943551B (zh) 一种半导体器件的制造方法
CN104733373A (zh) 一种半导体器件的制造方法
JP4443465B2 (ja) 半導体素子の金属配線形成方法
CN104241114B (zh) 一种半导体器件的制造方法
US20130161798A1 (en) Graded density layer for formation of interconnect structures
CN104851835B (zh) 金属互连结构及其形成方法
CN104051324A (zh) 金属互连结构的形成方法
CN104681483A (zh) 一种半导体器件的制造方法
CN106898575A (zh) 一种半导体器件及其制造方法、电子装置
KR20110111868A (ko) 배선 구조물의 형성 방법
CN102034733A (zh) 互连结构及其形成方法
CN104658967A (zh) 一种半导体器件及其制造方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104183538A (zh) 一种半导体器件的制造方法
CN104752317B (zh) 一种半导体器件的制造方法
CN104733372A (zh) 一种半导体器件的制造方法
JP2005005697A (ja) 半導体装置の製造方法
CN104282656B (zh) 一种半导体器件及其制造方法
TW201606931A (zh) 空氣間隙輔助之蝕刻自我對準雙鑲嵌

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant