JP4443465B2 - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法 Download PDF

Info

Publication number
JP4443465B2
JP4443465B2 JP2005150606A JP2005150606A JP4443465B2 JP 4443465 B2 JP4443465 B2 JP 4443465B2 JP 2005150606 A JP2005150606 A JP 2005150606A JP 2005150606 A JP2005150606 A JP 2005150606A JP 4443465 B2 JP4443465 B2 JP 4443465B2
Authority
JP
Japan
Prior art keywords
metal wiring
insulating film
etching
interlayer insulating
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005150606A
Other languages
English (en)
Other versions
JP2006032912A (ja
Inventor
在 重 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006032912A publication Critical patent/JP2006032912A/ja
Application granted granted Critical
Publication of JP4443465B2 publication Critical patent/JP4443465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体素子の金属配線形成方法に係り、特に、金属配線間の間隔を広くして相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法に関するものである。
従来では、ダマシン(damascene)工程によって層間絶縁膜をエッチングして金属配線、例えばビットラインを形成する。ところが、ビットライン形成工程の際にフォトマスク(photomask)装備の限界によって層間絶縁膜の間隔を所望するだけ広くすることができなかった。これにより、隣接したビットライン間の間隔が十分確保できなくて相互干渉が発生し、半導体素子の誤動作の原因にもなる。最近は、これを防止するために、層間絶縁膜のエッチング後に酸化膜スペーサを形成して層間絶縁膜の間隔を広めていたが、蒸着工程及び全面エッチング工程が追加されてコストアップ及びＴＡＴ(TurnAround Time)の増加をもたらす。
したがって、本発明は、かかる問題点を解決するために創案されたもので、その目的は、既存の金属配線パターンマスクを用いてダマシン工程を実施しながら層間絶縁膜の幅を最大限確保し、金属配線間の間隔を広めて相互干渉を防止することにより、半導体素子の誤動作を防止することが可能な半導体素子の金属配線形成方法を提供することにある。
上記課題を解決するために、本発明は、（ａ）絶縁膜が形成された半導体基板が提供される段階と、（ｂ）金属配線パターンマスクを利用して、４０゜ないし７０゜のエッチング角度で、ＣｘＦｙガスとＣＨ２Ｆ２ガスが混合した混合ガスを利用し、前記絶縁膜の上部角部位にラウンディングが形成されるように一部をパターニングする段階と、（ｃ）前記金属配線パターンマスクを利用して、６０゜ないし８０゜のエッチング角度で、ＣｘＦｙガスとＣＨ２Ｆ２ガス及びＯ２ガスを利用し、前記金属配線パターンマスクより幅の小さい溝を形成するように前記絶縁膜を完全にパターニングする段階と、（ｄ）前記溝が埋め込められるように金属層を蒸着する段階と、（ｅ）前記ラウンディング部位が除去されるように前記金属層を含む全体構造上部を平坦化して金属配線を形成する段階と、を含む半導体素子の金属配線形成方法である。
本発明によれば、金属配線を形成するためのエッチング工程の際にポリマーを生成させ、絶縁膜の上部コーナー部位にラウンディングを形成した後、残り部分（すなわち、側壁部位）はほぼ垂直にエッチングし、金属配線パターンマスクの大きさと関係なくパターニングされた絶縁膜の幅を最大限減少させることにより、隣接した金属配線間の間隔を最大限広めることができる。これにより、隣接した金属配線間の相互干渉を防止することができる。
また、本発明によれば、別途の金属配線パターンマスクを製作する必要なく、既存のパターンマスクをそのまま使用することにより、コストダウン及び製造時間を短縮させることができる。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。図面上において、各層の厚さまたは大きさは説明の便宜及びお明確性のために誇張されることもあり、同一の符号は同一の要素を示す。
図１〜図６は本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。以下で、開示される「上」または「上部」は、該当層の上または上部であり、あるいは所定の層が介在された上または上部である。
図１を参照すると、まず、前処理洗浄工程によって洗浄された半導体基板１０を提供する。前記前処理洗浄工程は、ＤＨＦ(Diluted HF)で洗浄した後、ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）で実施し、或いはＢＯＥ(BufferOxide Etchant)で洗浄した後ＳＣ−１で順次実施することができる。
その後、半導体基板１０上には、所定の半導体構造物層（図示せず）を形成する。ここで、半導体構造物層はトランジスタ(transistor)、メモリセル(memory cell)、キャパシタ(capacitor)、接合層、導電層、絶縁層及び配線の少なくとも一つを含むことができる。
その次、半導体構造物層には絶縁膜１１（以下「第１層間絶縁膜」という）を蒸着する。ここで、第１層間絶縁膜１１はＳｉＯ２系列の酸化物からなり、あるいはＣ、Ｆ、Ｂ、Ｐ及びＩｎなどの不純物を含んだ酸化物からなる。言い換えれば、ＢＰＳＧ(Boron Phosphorus Silicate Glass)、ＰＳＧ(Phophorus Silicate Glass)、ＵＳＧ(Un-dopedSilicate Glass)、ＦＳＧ(Fluorinated Silicate Glass)またはＳｉＯ２膜であり、或いはＳｉＯ２に水素、フッ素または炭素などが結合した酸化膜である。また、絶縁膜１１は、前記物質が単一膜で形成されるか、或いは少なくとも２層以上積層された複合構造で形成される。
その後、第１層間絶縁膜１１は平坦化工程によって平坦化できるが、この際、前記平坦化工程はＣＭＰ(Chemical Mechanical Polishing)法で行うことが好ましい。
次に、第１層間絶縁膜１１上に絶縁膜１２（以下「第２層間絶縁膜」という）を蒸着する。ここで、第２層間絶縁膜１２は、第１層間絶縁膜１１と同一の物質で形成でき、その他にＳＯＧ(Spin On Glass)膜、ＰＥＴＥＯＳ(Plasma Enhanced Tetra Ethyle Ortho Silicate)膜またはＨＤＰ(HighDensity Plasma)酸化膜で形成できる。
その後、第２層間絶縁膜１２はＣＭＰ法の平坦化工程によって平坦化できる。
次いで、第２層間絶縁膜１２上にエッチング停止層(etch stop layer)１３を蒸着する。ここで、エッチング停止層１３は、酸化膜とエッチング選択比の高い窒化膜または酸化窒化膜で形成できる。例えば、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、ＷＮ、ＷＢＮ及びＳｉＯＮのいずれか一つで形成できる。これらはＰＶＤ(PhysicalVapor Chemical Vapor Deposition)、ＣＶＤ(Chemical Vapor Deposition)またはＡＬＤ(AtomicLayer Deposition)法で蒸着できる。また、エッチング停止層１３は２００Å〜７００Åの厚さにする。
その後、エッチング停止層１３上に絶縁膜１４（以下「第３層間絶縁膜」という）を蒸着する。ここで、第３層間絶縁膜１４は第１または第２層間絶縁膜１１、１２と同一の物質で形成できる。
次に、第３層間絶縁膜１４はＣＭＰ法の平坦化工程によって平坦化できる。
図２を参照すると、第３層間絶縁膜１４上にフォトレジスト（図示せず）を塗布した後、フォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン１５を形成する。ここで、フォトレジストパターン１５は、金属配線（例えば、ビットライン）を定義するためのパターンマスクであって、一般的なパターンマスクと同一である。
その後、フォトレジストパターン１５を用いたエッチング工程を行って第３層間絶縁膜1４をパターニングする。これにより、エッチング停止層１３の上部面が露出される。この際、前記エッチング工程は、エッチング角度をお互い異なるようにするために、第１及び第２段階からなる。第１段階は、多量のカーボン系列のポリマーを発生させるために、エッチング角度が４０°〜７０°となるように行う。これにより、図示した符号「１６」のように、ポリマーによってラウンディング(rounding)が形成される。第２段階は、エッチング角度が６０°〜８０°となるように行う。そして、前記エッチング工程の際、第３層間絶縁膜１４とエッチング停止層１３間のエッチング選択比が少なくとも１５：１となるようにして、第３層間絶縁膜１４のエッチングに対する５０％オーバーエッチングの際にもエッチング停止層１３が完全に除去されないように行うことが好ましい。また、前記第１段階では、エッチングターゲットを５００Å〜１０００Å程度の厚さにする。
一方、前記エッチング角度は、第３層間絶縁膜１４の上部表面を基準とする角度であって、上部表面のエッチング角度は０°となり、上部表面に垂直な場合、そのときのエッチング角度は９０°となる。
前述したように、前記エッチング工程の際にポリマーを発生させてエッチング角度を制御するが、前記ポリマーの量はエッチングガスとして用いられるＣｘＦｙ（ここで、ｘ、ｙは０または自然数）ガスとＣＨ２Ｆ２ガスの混合比に応じて制御される。言い換えれば、ＣｘＦｙガスとＣＨ２Ｆ２ガスのプラズマ形成の際にＣ−Ｈ−Ｆ系列のポリマーが発生するが、このポリマーの量は、ＣＨ２Ｆ２ガスの比が増加するほど多くなる。ポリマーの量が多くなるほど、エッチング角度は小さくなる。
これにより、前記第１及び第２段階では、ＣｘＦｙガスとＣＨ２Ｆ２ガスを用いて行うが、第２段階ではポリマーの生成を抑制させるためにＯ２ガスを加えて行う。
このように、一般に使用されるフォトレジストパターン１５を用いてもエッチング工程によってポリマーを形成させることにより、金属配線（図５及び図６の「１８」参照）が蒸着される溝（図３の「１７」参照）の幅を最大限減少させることができる。しかも、このような溝１７の幅は、エッチング工程の際にエッチングガスの混合比によって制御可能である。ここで、溝１７はコンタクトホール(contact hole)、ビアホール(via hole)またはトレンチ(trench)のいずれか一つである。例えば、デュアルダマシンまたはシングルダマシン工程で行う場合、溝１７はトレンチになる。
図３を参照すると、エッチング工程を行ってエッチング停止層１３を除去する。この際、第２層間絶縁膜１２が部分エッチングできる。これにより、溝１７が形成される。一方、エッチング停止層１３をエッチングするためのエッチング工程の他に、別途のエッチング工程を行って第２層間絶縁膜１２をエッチングすることができるが、この場合、エッチングターゲットは３００Å〜７００Åの厚さにする。
その後、ストリップ(strip)工程を行ってフォトレジストパターン１５を除去する。
図４を参照すると、溝１７が埋め込まれるように全体構造上部に金属層１８を蒸着する。ここで、金属層１８はＷ、Ａｌ、Ｔｉ及びＣｕのいずれか一つの物質で形成することができる。このような金属層１８の蒸着方法としては、ＰＶＤ、ＣＶＤ、ＡＬＤ法などが適用できる。
図５を参照すると、ＣＭＰ工程を行って、金属層１８を含む全体構造上部を平坦化する。この際、ＣＭＰ工程は、図２においてエッチング工程の際に形成されたラウンディング部位が除去されるように行う（図示した「Ａ」の厚さだけ）。このＣＭＰ工程によって、第２層間絶縁膜１４の上部は３００Å〜６００Å程度の厚さだけ除去される。これにより、溝１７の埋め込まれた金属配線が形成される。ここで、金属配線は、半導体メモリ素子（例えば、ＤＲＡＭ、ＦＬＡＳＨ、ＳＲＡＭ、ＤＤＲＡＭなど）のビットライン、ワードラインまたはソースラインとして機能することができる。
以下では、前述した本発明の好適な実施例に係る半導体素子の金属配線形成方法によって形成された金属配線間の間隔と、一般的な半導体素子の金属配線形成方法によって形成された金属配線間の間隔を比較例によって比較する。
図６は本発明の好適な実施例に係る半導体素子の金属配線形成方法によって形成された金属配線を示す断面図、図７は一般的な半導体素子の金属配線形成方法（すなわち、金属配線の形成される第３層間絶縁膜部位を垂直にパターニングする方法）をによって形成された金属配線を示す断面図である。図７に示した参照番号「１１０」は半導体基板であり、「１１１」は第１層間絶縁膜、「１１２」は第２層間絶縁膜、「１１３」はエッチング停止層、「１１４」は第３層間絶縁膜、「１１８」は金属配線である。
図６及び図７を参照すると、図６に示すように、本発明の好適な実施例に係る金属配線形成方法によって形成された金属配線間の間隔（Ｗ２＋Ｗ１＋Ｗ１）が、図７に示されているように、一般的な方法で形成された金属配線間の間隔Ｗ２より広いことが分かる。
前述した本発明の技術的思想は、好適な実施例で具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに注意すべきである。また、本発明は、当該技術分野で通常の知識を有する者であれば、本発明の技術的思想の範囲内で様々な実施が可能であることを理解するであろう。
本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。 一般的な半導体素子の金属配線形成方法によって形成された半導体素子の金属配線を示した断面図である。
符号の説明
１０ 半導体基板
１１ 第１層間絶縁膜
１２ 第２層間絶縁膜
１３ エッチング停止層
１４ 第３層間絶縁膜
１５ フォトレジストパターン
１７ 溝
１８ 金属層

Claims (1)

  1. （ａ）絶縁膜が形成された半導体基板が提供される段階と、
    （ｂ）金属配線パターンマスクを利用して、４０゜ないし７０゜のエッチング角度で、ＣｘＦｙガスとＣＨ２Ｆ２ガスが混合した混合ガスを利用し、前記絶縁膜の上部角部位にラウンディングが形成されるように一部をパターニングする段階と、
    （ｃ）前記金属配線パターンマスクを利用して、６０゜ないし８０゜のエッチング角度で、ＣｘＦｙガスとＣＨ２Ｆ２ガス及びＯ２ガスを利用し、前記金属配線パターンマスクより幅の小さい溝を形成するように前記絶縁膜を完全にパターニングする段階と、
    （ｄ）前記溝が埋め込められるように金属層を蒸着する段階と、
    （ｅ）前記ラウンディング部位が除去されるように前記金属層を含む全体構造上部を平坦化して金属配線を形成する段階と、を含む半導体素子の金属配線形成方法。
JP2005150606A 2004-07-12 2005-05-24 半導体素子の金属配線形成方法 Expired - Fee Related JP4443465B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054062A KR100607323B1 (ko) 2004-07-12 2004-07-12 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
JP2006032912A JP2006032912A (ja) 2006-02-02
JP4443465B2 true JP4443465B2 (ja) 2010-03-31

Family

ID=35541923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150606A Expired - Fee Related JP4443465B2 (ja) 2004-07-12 2005-05-24 半導体素子の金属配線形成方法

Country Status (3)

Country Link
US (1) US7101786B2 (ja)
JP (1) JP4443465B2 (ja)
KR (1) KR100607323B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
DE102010002454A1 (de) * 2010-02-26 2011-09-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
US10090167B2 (en) * 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
TWI680496B (zh) * 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
TWI713961B (zh) 2018-01-15 2020-12-21 美商應用材料股份有限公司 針對碳化鎢膜改善附著及缺陷之技術
CN110649134B (zh) * 2018-06-26 2021-04-09 北京北方华创微电子装备有限公司 图形化衬底的制作方法、图形化衬底和发光二极管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024317B2 (ja) * 1991-10-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
US6143648A (en) * 1997-02-18 2000-11-07 Motorola, Inc. Method for forming an integrated circuit
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
KR100611390B1 (ko) 2000-06-30 2006-08-11 주식회사 하이닉스반도체 반도체소자의 전하저장전극 형성방법
US6407002B1 (en) * 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling
US6511902B1 (en) * 2002-03-26 2003-01-28 Macronix International Co., Ltd. Fabrication method for forming rounded corner of contact window and via by two-step light etching technique
KR100914450B1 (ko) 2002-12-28 2009-08-28 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
US20060009024A1 (en) 2006-01-12
US7101786B2 (en) 2006-09-05
KR100607323B1 (ko) 2006-08-01
JP2006032912A (ja) 2006-02-02
KR20060005176A (ko) 2006-01-17

Similar Documents

Publication Publication Date Title
US7892982B2 (en) Method for forming fine patterns of a semiconductor device using a double patterning process
US7745338B2 (en) Method of forming fine pitch hardmask patterns and method of forming fine patterns of semiconductor device using the same
US20080044990A1 (en) Method for Fabricating A Semiconductor Device Comprising Surface Cleaning
JP5294182B2 (ja) 半導体素子のキャパシタストレージノードの形成方法
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2010161305A (ja) 半導体装置及びその製造方法
JP2007235133A (ja) 半導体素子の製造方法
JP4443465B2 (ja) 半導体素子の金属配線形成方法
JP5488603B2 (ja) 半導体装置の製造方法
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
TW200522203A (en) Method for fabricating semiconductor device
JP4860189B2 (ja) 半導体メモリ素子の金属配線形成方法
CN1661799B (zh) 半导体器件
US6800522B2 (en) Method for fabricating semiconductor device with storage node contact structure
KR100685677B1 (ko) 반도체 소자 제조 방법
JP4638139B2 (ja) 半導体素子の金属配線形成方法
JP2006148052A (ja) 半導体素子の格納電極形成方法
US7842603B2 (en) Method for fabricating semiconductor memory device
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
TWI744059B (zh) 半導體裝置的形成方法
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
JP2009253246A (ja) 半導体装置および半導体装置の製造方法
US7557039B2 (en) Method for fabricating contact hole of semiconductor device
KR20060076010A (ko) 반도체 소자의 제조방법
CN104752317A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees