CN104733372A

CN104733372A - 一种半导体器件的制造方法

Info

Publication number: CN104733372A
Application number: CN201310703905.0A
Authority: CN
Inventors: 周鸣
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2015-06-24
Anticipated expiration: 2033-12-19
Also published as: CN104733372B

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在铜金属互连沟槽和通孔中填充铜金属互连层。根据本发明，在多孔低k介电层中形成铜金属互连层之后，通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构的过程中，可以避免在多孔低k介电层和铜金属互连层的顶部产生残留物。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在多孔低k介电层中形成铜金属互连层之后通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构时避免产生残留物的方法。

背景技术

在半导体器件的后段制程（BEOL）中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层。

为了提高双大马士革工艺的实施精度，在形成用于填充铜金属互连层的铜金属互连结构之前，需要在多孔低k介电层上形成硬掩膜叠层结构。现有的硬掩膜叠层结构如图1A所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101、多孔低k介电层102和硬掩膜叠层结构，所述硬掩膜叠层结构由自下而上层叠的缓冲层103和硬掩膜层104构成，其中，缓冲层103由自下而上层叠的Black Diamond（具有低介电常数的碳化硅，简称BD）层103a和TEOS（正硅酸乙酯）层103b构成，在后续研磨填充的铜互连金属时可以避免机械应力对多孔低k介电层102的多孔化结构造成损伤，硬掩膜层104由自下而上层叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。

如图1B所示，在多孔低k介电层102中形成铜金属互连层105（铜金属互连层105和多孔低k介电层102之间形成有层叠的铜金属扩散阻挡层106和铜金属种子层107）之后，通过化学机械研磨露出多孔低k介电层102。在此过程中，由于金属硬掩膜层104a的构成材料通常为TiN，通过上述研磨去除硬掩膜叠层结构之后，在多孔低k介电层102和铜金属互连层105的顶部会有TiN的残余，进而影响后续上层铜金属互连层的形成。随着半导体器件特征尺寸的不断缩减，实施化学机械研磨的工艺窗口也随之减小，进而造成所述TiN的残余。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔中填充铜金属互连层。

进一步，所述硬掩膜层由自下而上层叠的三层不同材料层构成，所述三层材料层包括自下而上层叠的氮化硅硬掩膜层、金属硬掩膜层和氧化物硬掩膜层。

进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。

进一步，所述氧化物硬掩膜层的构成材料包括SiO₂或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。

进一步，形成所述铜金属互连沟槽和通孔的步骤包括：在所述硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔；对露出的所述氮化硅硬掩膜层实施回蚀刻处理，以扩大所述铜金属互连沟槽的上部开口部分，便于所述铜金属互连层填充的实施。

进一步，在所述同步蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。

进一步，所述回蚀刻的工艺参数为：腐蚀液为磷酸或硫酸，磷酸和硫酸的浓度均为1％-60％重量百分比，温度为10-90℃。

进一步，实施所述填充之前，还包括在所述铜金属互连沟槽和通孔的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。

进一步，实施所述填充之后，还包括执行化学机械研磨去除所述硬掩膜叠层结构的步骤。

根据本发明，在所述多孔低k介电层中形成所述铜金属互连层之后，通过化学机械研磨去除形成在所述多孔低k介电层上的硬掩膜叠层结构的过程中，可以避免在所述多孔低k介电层和铜金属互连层的顶部产生残留物。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为在多孔低k介电层上形成现有的硬掩膜叠层结构之后的器件的示意性剖面图；

图1B为在多孔低k介电层中形成铜金属互连层后通过化学机械研磨去除图1A中示出的硬掩膜叠层结构之后的器件的示意性剖面图；

图2A-图2D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在多孔低k介电层中形成铜金属互连层之后通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构时避免产生残留物的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图2A-图2D和图3来描述根据本发明示例性实施例的方法在多孔低k介电层中形成铜金属互连层之后通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构时避免产生残留物的方法的主要步骤。

参照图2A-图2D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，在半导体衬底200上依次沉积形成蚀刻停止层201、多孔低k介电层202和硬掩膜叠层结构。所述沉积优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。

蚀刻停止层201的材料优选SiCN、SiC、SiN或BN，其作为后续蚀刻多孔低k介电层202以形成上层铜金属互连结构的蚀刻停止层的同时，可以防止下层铜金属互连线中的铜扩散到上层的介电质层（例如多孔低k介电层202）中。

多孔低k介电层202的形成包括以下步骤：在蚀刻停止层201上沉积低k介电层，其构成材料可以选自本领域常见的具有低k值（介电常数小于4.0）的材料，包括但不限于k值为2.6-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.8的HOSP^TM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLK^TM（Dow Chemical公司制造的一种低介电常数材料）等等；采用紫外辐照或者加热等方法使低k介电层多孔化，以形成多孔低k介电层202，由于需要实施多孔化过程，因此，在沉积低k介电层的过程中，需要添加造孔剂前体，例如C₁₀H₁₆(ATRP)。

硬掩膜叠层结构由自下而上层叠的缓冲层203和硬掩膜层204构成，其中，缓冲层203由自下而上层叠的BD层203a和TEOS层203b构成，在后续研磨填充的铜金属互连层时可以避免机械应力对多孔低k介电层202的多孔化结构造成损伤；硬掩膜层204由两层以上的不同材料层层叠构成，其中，最下层的材料层为氮化硅层，在本实施例中，硬掩膜层204优选由自下而上层叠的三层不同材料层构成，所述三层材料层包括自下而上层叠的氮化硅硬掩膜层204a、金属硬掩膜层204b和氧化物硬掩膜层204c，这种三层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度，同时，可以降低金属硬掩膜层204b的厚度，在半导体器件特征尺寸不断缩减进而造成后续实施化学机械研磨去除硬掩膜叠层结构的工艺窗口随之减小的情况下，避免造成金属硬掩膜层204b（尤其是其构成材料为TiN时）的残余。金属硬掩膜层204b的构成材料包括TiN、BN、AlN或者其任意的组合，优选TiN；氧化物硬掩膜层204c的构成材料包括SiO₂、SiON等，且要求其相对于金属硬掩膜层204b的构成材料具有较好的蚀刻选择比。

接着，如图2B所示，在多孔低k介电层202中形成铜金属互连结构205。

形成铜金属互连结构205的工艺可以采用双大马士革工艺，例如一体化蚀刻（All-in-one Etch）工艺，其包括以下工艺步骤：

首先，在硬掩膜层204中形成用作铜金属互连结构205中的沟槽205a的图案的第一开口，以露出下方的缓冲层203。所述第一开口可以包括多个具有不同特征尺寸的图形，根据所需形成的图形的情况，需两次或多次实施沟槽205a的图案的构图过程，每次实施均包括以下步骤：在氧化物硬掩膜层204c上依次形成ODL层（有机介质层）、BARC层（底部抗反射涂层）和PR层（光刻胶层）；对PR层进行光刻、显影处理，以在PR层中形成沟槽205a的图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层和氧化物硬掩膜层204c，在氧化物硬掩膜层204c中形成沟槽205a的图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。最后，以在其中形成全部所需沟槽205a的图案的氧化物硬掩膜层204c为掩膜，依次蚀刻金属硬掩膜层204b和氮化硅硬掩膜层204a，完成所述第一开口的制作。

接下来，在缓冲层203和多孔低k介电层202中形成用作铜金属互连结构205中的通孔205b的图案的第二开口，其也可以包括多个具有不同特征尺寸的图形。根据所需形成的图形的情况，需两次或多次实施通孔205b的图案的构图过程，每次实施均包括以下步骤：在半导体衬底200上依次形成ODL层、BARC层和PR层，覆盖所述第一开口；对PR层进行光刻、显影处理，以在PR层中形成通孔205b的图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层、缓冲层203和部分多孔低k介电层202，在缓冲层203和多孔低k介电层202中形成通孔205b的图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。

接下来，以硬掩膜层204为掩膜，采用一体化蚀刻的方法同步蚀刻缓冲层203和多孔低k介电层202，以在多孔低k介电层202中形成铜金属互连结构205，即同步形成铜金属互连结构205中的沟槽205a和通孔205b。所述一体化蚀刻于露出蚀刻停止层201时终止。

形成铜金属互连结构205之后，对露出的氮化硅硬掩膜层204a实施回蚀刻处理，以扩大铜金属互连结构205位于硬掩膜叠层结构中的上部开口部分，便于后续在铜金属互连结构205中填充铜金属互连层的实施。所述回蚀刻的工艺参数为：腐蚀液为磷酸或硫酸，磷酸和硫酸的浓度均为1％-60％（重量百分比），温度为10-90℃。

接着，如图2C所示，去除通过铜金属互连结构205露出的蚀刻停止层201，以使铜金属互连结构205与形成于半导体衬底200上的前端器件连通。

在本实施例中，采用干法蚀刻工艺实施所述蚀刻停止层201的去除。然后，在铜金属互连结构205中填充铜金属互连层之前，执行一蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。实施所述蚀刻后处理可以采用常规的湿法清洗工艺。

接着，如图2D所示，在铜金属互连结构205中形成铜金属互连层206。形成铜金属互连层206可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如电镀工艺及随后实施的化学机械研磨工艺。实施化学机械研磨的目的在于去除形成在多孔低k介电层202上的硬掩膜叠层结构。

形成铜金属互连层206之前，需在铜金属互连结构205的底部和侧壁上依次形成铜金属扩散阻挡层207和铜金属种子层208，铜金属扩散阻挡层207可以防止铜金属互连层206中的铜向多孔低k介电层202中的扩散，铜金属种子层208可以增强铜金属互连层206与铜金属扩散阻挡层207之间的附着性。形成铜金属扩散阻挡层207和铜金属种子层208可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺形成铜金属扩散阻挡层207，采用溅射工艺或者化学气相沉积工艺形成铜金属种子层208。铜金属扩散阻挡层207的材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，在多孔低k介电层202中形成铜金属互连层206之后，通过化学机械研磨去除形成在多孔低k介电层202上的硬掩膜叠层结构的过程中，可以避免在多孔低k介电层202和铜金属互连层206的顶部产生残留物。

参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；

在步骤302中，在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；

在步骤303中，在铜金属互连沟槽和通孔中填充铜金属互连层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；

在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；

在所述铜金属互连沟槽和通孔中填充铜金属互连层。

2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层由自下而上层叠的三层不同材料层构成，所述三层材料层包括自下而上层叠的氮化硅硬掩膜层、金属硬掩膜层和氧化物硬掩膜层。

3.根据权利要求2所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。

4.根据权利要求2所述的方法，其特征在于，所述氧化物硬掩膜层的构成材料包括SiO₂或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。

5.根据权利要求2所述的方法，其特征在于，形成所述铜金属互连沟槽和通孔的步骤包括：在所述硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔；对露出的所述氮化硅硬掩膜层实施回蚀刻处理，以扩大所述铜金属互连沟槽的上部开口部分，便于所述铜金属互连层填充的实施。

6.根据权利要求5所述的方法，其特征在于，在所述同步蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。

7.根据权利要求5所述的方法，其特征在于，所述回蚀刻的工艺参数为：腐蚀液为磷酸或硫酸，磷酸和硫酸的浓度均为1％-60％重量百分比，温度为10-90℃。

8.根据权利要求1所述的方法，其特征在于，实施所述填充之前，还包括在所述铜金属互连沟槽和通孔的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。

9.根据权利要求1所述的方法，其特征在于，实施所述填充之后，还包括执行化学机械研磨去除所述硬掩膜叠层结构的步骤。