CN104347487A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104347487A
CN104347487A CN201310340764.0A CN201310340764A CN104347487A CN 104347487 A CN104347487 A CN 104347487A CN 201310340764 A CN201310340764 A CN 201310340764A CN 104347487 A CN104347487 A CN 104347487A
Authority
CN
China
Prior art keywords
layer
hard mask
copper metal
mask layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310340764.0A
Other languages
English (en)
Inventor
赵简
曹轶宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310340764.0A priority Critical patent/CN104347487A/zh
Publication of CN104347487A publication Critical patent/CN104347487A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和金属硬掩膜层；对所述金属硬掩膜层实施热处理，以增强所述金属硬掩膜层的抗侵蚀性；在金属硬掩膜层中形成第一开口，以露出缓冲层；在缓冲层和低k介电层中形成第二开口；在低k介电层中形成铜金属互连结构；在铜金属互连结构中形成铜金属层。根据本发明，在形成金属硬掩膜层之后，对半导体衬底实施热处理，可以增强金属硬掩膜层的抗侵蚀性，防止其构成材料与蚀刻金属硬掩膜层时产生的聚合物结合而成湿法清洗工艺难以去除的物质，避免后续形成的铜金属互连结构的开路。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种改进双大马士革工艺的方法。
背景技术
在半导体器件的后段制程（BEOL）中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层，图1A-图1E示出了一种双大马士革工艺过程。
首先，如图1A所示，提供半导体衬底100，采用化学气相沉积工艺在半导体衬底100上依次形成蚀刻停止层101、低k介电层102、缓冲层103和硬掩膜层104。
在半导体衬底100上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。通常采用超低k介电材料构成低k介电层102，所述超低k介电材料是指介电常数（k值）小于2的介电材料。缓冲层103由自下而上依次堆叠的OMCTS（八甲基环化四硅氧烷）层103a和TEOS（正硅酸乙酯）层103b构成，TEOS层103b的作用是在后续研磨填充的铜互连金属时避免机械应力对超低k介电材料的多孔化结构造成损伤，OMCTS层103a的作用是作为超低k介电材料和TEOS之间的过渡材料层以增加二者之间的附着力。硬掩膜层104由自下而上依次堆叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。
接着，如图1B所示，在硬掩膜层104中形成第一开口105，以露出下方的缓冲层103。第一开口105用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。
接着，如图1C所示，在缓冲层103和低k介电层102中形成第二开口106，所述第二开口106用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。
接着，如图1D所示，以硬掩膜层104为掩膜，执行一体化刻蚀（All-in-one Etch）工艺蚀刻缓冲层103和低k介电层102（即同步蚀刻缓冲层103和低k介电层102），以在低k介电层102中形成铜金属互连结构107。
由于第一开口105的特征尺寸很小，且形成第一开口105所采用的蚀刻工艺会在金属硬掩膜层104a的侧壁上留下聚合物，其将侵蚀金属硬掩膜层104a而形成后续实施的湿法清洗工艺难以去除的物质，例如，当金属硬掩膜层104a的材料为TiN时，所述聚合物中的氟（F）与TiN中的Ti结合而成湿法清洗工艺难以去除的物质TixFy，进而造成第一开口105的图形精度的降低，影响后续第二开口106的形成，最终导致形成的铜金属互连结构107的部分开路。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和金属硬掩膜层；对所述金属硬掩膜层实施热处理，以增强所述金属硬掩膜层的抗侵蚀性。
进一步，所述热处理的方式包括除气或者炉管退火。
进一步，所述除气的实施时间为1-5min，温度为200-400℃。
进一步，所述炉管退火的实施时间为10-60min，温度为200-400℃。
进一步，在所述热处理之后，还包括以下步骤：在所述金属硬掩膜层中形成第一开口，以露出缓冲层；在所述缓冲层和所述低k介电层中形成第二开口；在所述低k介电层中形成铜金属互连结构；在所述铜金属互连结构中形成铜金属层。
进一步，所述第一开口用作所述铜金属互连结构中的沟槽的图案，所述第二开口用作所述铜金属互连结构中的通孔的图案。
进一步，以所述金属硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述低k介电层，以在所述低k介电层中形成所述铜金属互连结构。
进一步，在所述蚀刻结束之后，还包括去除通过所述铜金属互连结构露出的蚀刻停止层以及实施蚀刻后处理的步骤。
进一步，形成所述铜金属层之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
进一步，所述缓冲层由自下而上层叠的八甲基环化四硅氧烷层和正硅酸乙酯层构成。
进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
进一步，在形成所述第一开口之前，还包括在所述金属硬掩膜层上形成氧化物硬掩膜层的步骤。
进一步，所述氧化物硬掩膜层的构成材料包括SiO2或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
根据本发明，在形成金属硬掩膜层之后，对半导体衬底实施热处理，可以增强金属硬掩膜层的抗侵蚀性，防止其构成材料与蚀刻金属硬掩膜层时产生的聚合物结合而成湿法清洗工艺难以去除的物质，避免后续形成的铜金属互连结构的开路。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为根据现有的示范性双大马士革工艺依次实施的步骤所分别获得的器件的示意性剖面图；
图2A-图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法改进双大马士革工艺的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改进双大马士革工艺的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2F和图3来描述根据本发明示例性实施例的方法改进双大马士革工艺的详细步骤。
参照图2A-图2F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，采用化学气相沉积工艺在半导体衬底200上依次形成蚀刻停止层201、低k介电层202、缓冲层203和硬掩膜层204。
在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。
蚀刻停止层201的材料优选SiCN、SiC、SiN或BN，其作为后续蚀刻低k介电层202以形成上层铜金属互连结构的蚀刻停止层的同时，可以防止下层铜金属互连线中的铜扩散到上层的介电质层（例如低k介电层202）中。
低k介电层202的构成材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(HydrogenSilsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(MethylSilsesquioxane，简称MSQ)、k值为2.8的HOSPTM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLKTM（Dow Chemical公司制造的一种低介电常数材料）等等。通常采用超低k介电材料构成低k介电层202，所述超低k介电材料是指介电常数（k值）小于2的介电材料。
缓冲层203包括自下而上依次堆叠的OMCTS层203a和TEOS层203b，TEOS层203b的作用是在后续研磨填充的铜互连金属时避免机械应力对超低k介电材料的多孔化结构造成损伤，OMCTS层203a的作用是作为超低k介电材料和TEOS之间的过渡材料层以增加二者之间的附着力。
硬掩膜层204包括自下而上依次堆叠的金属硬掩膜层204a和氧化物硬掩膜层204b，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度，保证于硬掩膜层204中所需形成的全部沟槽图形的深度和侧壁轮廓的一致性，即先将具有不同特征尺寸的沟槽图案形成在氧化物硬掩膜层204b中，再以氧化物硬掩膜层204b为掩膜蚀刻金属硬掩膜层204a于硬掩膜层204中制作所需形成的沟槽图形。金属硬掩膜层204a的构成材料包括TiN、BN、AlN或者其任意的组合，优选TiN；氧化物硬掩膜层204b的构成材料包括SiO2、SiON等，且要求其相对于金属硬掩膜层204a的构成材料具有较好的蚀刻选择比。
在本实施例中，采用化学气相沉积工艺形成金属硬掩膜层204a之后，对半导体衬底200实施热处理，所述热处理的方式包括除气或者炉管退火，其中，除气的实施时间为1-5min，炉管退火的实施时间为10-60min，除气和炉管退火的温度均为200-400℃，除气适用于对单片晶圆的处理，炉管退火适用于对成批晶圆的处理。通过所述热处理，可以增强金属硬掩膜层204a的抗侵蚀性，例如，当金属硬掩膜层204a的材料为TiN时，所述热处理使TiN的晶粒尺寸变大且除去TiN表面吸附的水汽，进而显著降低TiN中的Ti与后续形成第一开口205时实施的蚀刻所产生的聚合物中的氟（F）结合而成湿法清洗工艺难以去除的物质TixFy的概率。
接着，如图2B所示，在硬掩膜层204中形成第一开口205，以露出下方的缓冲层203。第一开口205用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。
根据所需形成的图形的情况，需两次或多次实施所述沟槽图案的构图过程，每次实施均包括以下步骤：在氧化物硬掩膜层204b上依次形成ODL层（有机介质层）、BARC层（底部抗反射涂层）和PR层（光刻胶层）；对PR层进行光刻、显影处理，以在PR层中形成沟槽图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层和氧化物硬掩膜层204b，在氧化物硬掩膜层204b中形成沟槽图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层。最后，以在其中形成全部所需沟槽图案的氧化物硬掩膜层204b为掩膜，蚀刻金属硬掩膜层204a，完成第一开口205的制作。
接着，如图2C所示，在缓冲层203和低k介电层202中形成第二开口206，所述第二开口206用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。
根据所需形成的图形的情况，需两次或多次实施所述通孔图案的构图过程，每次实施均包括以下步骤：在半导体衬底200上依次形成ODL层、HMDS层、BARC层和PR层，覆盖第一开口205；对PR层进行光刻、显影处理，以在PR层中形成通孔图案；以图案化的PR层为掩膜，依次蚀刻BARC层、HMDS层、ODL层、缓冲层203和部分低k介电层202，在缓冲层203和低k介电层202中形成通孔图案；采用灰化等工艺去除图案化的PR层、BARC层、HMDS层和ODL层。
需要说明的是，在形成第二开口206以及第一开口205之后，需分别执行湿法清洗过程，以去除蚀刻过程所产生的残留物和杂质。所述湿法清洗的清洗液包括DHF（稀释的氢氟酸）或者碱性溶剂。
接着，如图2D所示，以硬掩膜层204为掩膜，执行一体化刻蚀工艺同步蚀刻缓冲层203和低k介电层202，以在低k介电层202中形成铜金属互连结构207，即同步形成铜金属互连结构207中的沟槽和通孔。所述一体化蚀刻于露出蚀刻停止层201时终止。
接着，如图2E所示，去除通过铜金属互连结构207露出的蚀刻停止层201，以使铜金属互连结构207与形成于半导体衬底200上的前端器件连通。在本实施例中，采用干法蚀刻工艺实施所述蚀刻停止层201的去除。然后，在铜金属互连结构207中填充铜金属之前，执行蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。
接着，如图2F所示，在铜金属互连结构207中形成铜金属层208。形成铜金属层208可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如电镀工艺及随后实施的化学机械研磨工艺。实施化学机械研磨的目的在于使铜金属层208的表面与硬掩膜层204的表面平齐。
形成铜金属层208之前，需在铜金属互连结构207的底部和侧壁上依次形成铜金属扩散阻挡层209和铜金属种子层210，铜金属扩散阻挡层209可以防止铜金属层208中的铜向低k介电层202中的扩散，铜金属种子层210可以增强铜金属层208与铜金属扩散阻挡层209之间的附着性。形成铜金属扩散阻挡层209和铜金属种子层210可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺形成铜金属扩散阻挡层209，采用溅射工艺或者化学气相沉积工艺形成铜金属种子层210。铜金属扩散阻挡层209的材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合或者Ti和TiN的组合。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，在形成金属硬掩膜层204a之后，对半导体衬底200实施热处理，可以增强金属硬掩膜层204a的抗侵蚀性，防止其构成材料与蚀刻金属硬掩膜层204a所产生的聚合物结合而成湿法清洗工艺难以去除的物质，避免后续形成的铜金属互连结构207的开路。
参照图3，其中示出了根据本发明示例性实施例的方法改进双大马士革工艺的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和金属硬掩膜层；
在步骤302中，对金属硬掩膜层实施热处理，以增强金属硬掩膜层的抗侵蚀性；
在步骤303中，在金属硬掩膜层中形成第一开口，以露出缓冲层；
在步骤304中，在缓冲层和低k介电层中形成第二开口；
在步骤305中，在低k介电层中形成铜金属互连结构；
在步骤306中，在铜金属互连结构中形成铜金属层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和金属硬掩膜层；
对所述金属硬掩膜层实施热处理，以增强所述金属硬掩膜层的抗侵蚀性。
2.根据权利要求1所述的方法，其特征在于，所述热处理的方式包括除气或者炉管退火。
3.根据权利要求2所述的方法，其特征在于，所述除气的实施时间为1-5min，温度为200-400℃。
4.根据权利要求2所述的方法，其特征在于，所述炉管退火的实施时间为10-60min，温度为200-400℃。
5.根据权利要求1所述的方法，其特征在于，在所述热处理之后，还包括以下步骤：在所述金属硬掩膜层中形成第一开口，以露出缓冲层；在所述缓冲层和所述低k介电层中形成第二开口；在所述低k介电层中形成铜金属互连结构；在所述铜金属互连结构中形成铜金属层。
6.根据权利要求5所述的方法，其特征在于，所述第一开口用作所述铜金属互连结构中的沟槽的图案，所述第二开口用作所述铜金属互连结构中的通孔的图案。
7.根据权利要求5所述的方法，其特征在于，以所述金属硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述低k介电层，以在所述低k介电层中形成所述铜金属互连结构。
8.根据权利要求7所述的方法，其特征在于，在所述蚀刻结束之后，还包括去除通过所述铜金属互连结构露出的蚀刻停止层以及实施蚀刻后处理的步骤。
9.根据权利要求5所述的方法，其特征在于，形成所述铜金属层之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
10.根据权利要求1所述的方法，其特征在于，所述缓冲层由自下而上层叠的八甲基环化四硅氧烷层和正硅酸乙酯层构成。
11.根据权利要求1所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
12.根据权利要求5所述的方法，其特征在于，在形成所述第一开口之前，还包括在所述金属硬掩膜层上形成氧化物硬掩膜层的步骤。
13.根据权利要求12所述的方法，其特征在于，所述氧化物硬掩膜层的构成材料包括SiO2或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
CN201310340764.0A 2013-08-06 2013-08-06 一种半导体器件的制造方法 Pending CN104347487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310340764.0A CN104347487A (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310340764.0A CN104347487A (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN104347487A true CN104347487A (zh) 2015-02-11

Family

ID=52502817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310340764.0A Pending CN104347487A (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104347487A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653680A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN114758953A (zh) * 2022-06-13 2022-07-15 合肥晶合集成电路股份有限公司 金属刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
CN1752282A (zh) * 2004-09-21 2006-03-29 上海华虹Nec电子有限公司 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
KR20110016739A (ko) * 2009-08-12 2011-02-18 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 그의 제조방법
CN102709232A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 一种用于铜互连的金属硬掩膜层的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
CN1752282A (zh) * 2004-09-21 2006-03-29 上海华虹Nec电子有限公司 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
KR20110016739A (ko) * 2009-08-12 2011-02-18 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 그의 제조방법
CN102709232A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 一种用于铜互连的金属硬掩膜层的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653680A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN114758953A (zh) * 2022-06-13 2022-07-15 合肥晶合集成电路股份有限公司 金属刻蚀方法

Similar Documents

Publication Publication Date Title
US7365021B2 (en) Methods of fabricating a semiconductor device using an organic compound and fluoride-based buffered solution
US10347578B2 (en) Semiconductor structure and fabrication method thereof
US10177038B1 (en) Prevention of contact bottom void in semiconductor fabrication
CN104347476A (zh) 一种半导体器件及其制造方法
TWI250579B (en) Method for fabricating semiconductor device
US9865473B1 (en) Methods of forming semiconductor devices using semi-bidirectional patterning and islands
CN104183536B (zh) 一种制作半导体器件的方法
CN103943551B (zh) 一种半导体器件的制造方法
CN103489822A (zh) 一种半导体器件的制造方法
JP4677068B2 (ja) 導電性金属素子間のアイソレーション方法
CN104241114A (zh) 一种半导体器件的制造方法
CN104347487A (zh) 一种半导体器件的制造方法
CN102148216B (zh) 用于互连工艺的半导体结构及其制造方法
CN104733373A (zh) 一种半导体器件的制造方法
CN106898575A (zh) 一种半导体器件及其制造方法、电子装置
CN102024790B (zh) 半导体器件、其制造方法以及包含其的集成电路和电子设备
CN104183538A (zh) 一种半导体器件的制造方法
CN104658967A (zh) 一种半导体器件及其制造方法
CN104979269A (zh) 一种半导体器件的制作方法
CN104183539A (zh) 一种半导体器件的制造方法
CN103531531B (zh) 一种用于制造半导体器件的方法
CN104681483A (zh) 一种半导体器件的制造方法
CN102044471B (zh) 互连结构及其形成方法
CN104752317B (zh) 一种半导体器件的制造方法
CN104282656B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211