CN116130412A - 刻蚀顶层金属层时避免电弧放电的方法 - Google Patents

刻蚀顶层金属层时避免电弧放电的方法 Download PDF

Info

Publication number
CN116130412A
CN116130412A CN202310071287.6A CN202310071287A CN116130412A CN 116130412 A CN116130412 A CN 116130412A CN 202310071287 A CN202310071287 A CN 202310071287A CN 116130412 A CN116130412 A CN 116130412A
Authority
CN
China
Prior art keywords
layer
metal
etching
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310071287.6A
Other languages
English (en)
Inventor
董俊
张其学
宋振伟
王雷
赵正元
张守龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310071287.6A priority Critical patent/CN116130412A/zh
Publication of CN116130412A publication Critical patent/CN116130412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种刻蚀顶层金属层时避免电弧放电的方法，包括：步骤S1，提供一衬底，在衬底上依次形成介质层和光刻胶层；步骤S2，对光刻胶层进行光刻形成顶层通孔图案时，晶圆上形成切角的区域不进行曝光；步骤S3，刻蚀介质层，在介质层中形成顶层通孔；步骤S4，在顶层通孔中填充金属后，在衬底上形成顶层金属层。在步骤S2中，不对晶圆上形成切角的区域上的光刻胶层曝光，在步骤S3中，位于该区域的介质层中不形成顶层通孔，刻蚀顶层金属层以形成衬垫层时，带电的刻蚀气体不会与晶圆内部电荷发生接触，从而避免发生电弧放电。

Description

刻蚀顶层金属层时避免电弧放电的方法
技术领域
本申请涉及半导体技术领域，具体涉及一种刻蚀顶层金属层时避免电弧放电的方法。
背景技术
半导体晶圆上的集成电路主要通过顶层金属层与外部电路连接，即通过衬垫层实现器件与后段封装工艺的连接，目前常见的衬垫为铝衬垫。
在半导体器件的制造过程中，电弧放电(Arcing)是一种不期望出现的现象。晶圆上形成的顶层金属层通常为铝膜层，刻蚀铝膜层形成铝衬垫时若带电刻蚀气体接触晶圆引出的电荷常出现电弧放电，导致器件被电弧击穿，进而造成器件损坏。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种刻蚀顶层金属层时避免电弧放电的方法，用于解决现有技术中刻蚀顶层金属层形成衬垫时发生电弧放电造成器件损坏的问题。
为实现上述目的及其它相关目的，本申请提供一种刻蚀顶层金属层时避免电弧放电的方法，包括：
步骤S1，提供一衬底，在衬底上依次形成介质层和光刻胶层；
步骤S2，对光刻胶层进行光刻形成顶层通孔图案时，晶圆上形成切角的区域不进行曝光；
步骤S3，刻蚀介质层，在介质层中形成顶层通孔；
步骤S4，在顶层通孔中填充金属后，在衬底上形成顶层金属层。
优选的，晶圆上形成切角的区域上的介质层中不形成顶层通孔。
优选的，在步骤S3中，以具有顶层通孔图案的光刻胶层为掩模，刻蚀介质层，在介质层中形成顶层通孔。
优选的，通过刻蚀在介质层中形成顶层通孔后，利用灰化工艺去除具有顶层通孔图案的光刻胶层。
优选的，采用化学气相沉积工艺或原子层沉积工艺在顶层通孔中填充金属。
优选的，该金属为钨。
优选的，所述沉积工艺实施完毕，执行化学机械研磨工艺，去除顶层通孔外的金属。
优选的，顶层金属层为铝膜层。
优选的，采用物理气相沉积工艺、化学气相沉积工艺或者金属溅射沉积工艺形成铝膜层。
优选的，形成顶层金属层之后，还包括刻蚀顶层金属层以形成衬垫层的步骤。
如上所述，本申请提供的刻蚀顶层金属层时避免电弧放电的方法，具有以下有益效果：在步骤S2中，不对晶圆上形成切角的区域上的光刻胶层曝光，在步骤S3中，位于该区域的介质层中不形成顶层通孔，刻蚀顶层金属层以形成衬垫层时，带电的刻蚀气体不会与晶圆内部电荷发生接触，从而避免发生电弧放电。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1显示为本申请实施例提供的刻蚀顶层金属层时避免电弧放电的方法的流程图；
图2显示为本申请实施例中对晶圆实施曝光以形成顶层通孔图案的示意图；
图3显示为图2中未曝光的位置形成顶层金属层后的剖面结构示意图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其它优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在半导体后段工艺中，可根据不同需要在半导体衬底上设置多层金属互连结构，每层金属互连结构包括金属互连线和绝缘层，在绝缘层内形成沟槽和通孔，然后在所述沟槽和通孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。然后，在上述结构的基础上沉积顶层金属层(通常为铝膜层)，通过光刻和刻蚀形成衬垫，顶层互连结构与衬垫键合，为后续的封装制程作准备。
在顶层互连结构和衬垫之间通常形成顶层通孔，顶层通孔中填充的钨实现顶层互连结构和衬垫之间的连通。形成金属互连结构和顶层通孔需要多次实施等离子体刻蚀，等离子体的持续作用使得晶圆内部积累了大量的电荷。对顶层金属层上的光刻胶层进行曝光后，刻蚀曝光区域的光刻胶层时，有些曝光区域的光刻胶层较薄，先被刻蚀掉后，带电的刻蚀气体通过暴露的铝和顶层通孔中钨的电荷接触发生晶圆放电，从而将衬底表面的膜层(例如介质层)击穿，甚至会导致衬底击穿，因此造成器件损坏。
为了解决这一问题，本申请提供一种刻蚀顶层金属层时避免电弧放电的方法。
请参阅图1，其示出了本申请实施例提供的刻蚀顶层金属层时避免电弧放电的方法的流程图。
如图1所示，该刻蚀顶层金属层时避免电弧放电的方法包括如下步骤：
步骤S1，提供一衬底，在衬底上依次形成介质层和光刻胶层；
步骤S2，对光刻胶层进行光刻形成顶层通孔图案时，晶圆上形成切角的区域不进行曝光；
步骤S3，刻蚀介质层，在介质层中形成顶层通孔；
步骤S4，在顶层通孔中填充金属后，在衬底上形成顶层金属层。
在步骤S1中，可选的，衬底为硅衬底、锗衬底或者绝缘体上硅衬底等；或者衬底的材料还可以包括其它的材料，例如砷化镓等III-V族化合物。本领域的技术人员可以根据衬底上形成的器件结构类型选择衬底的构成材料，因此衬底的类型不应限制本发明的保护范围。
衬底上形成有多个隔离部件，隔离部件将衬底分成多个区域。隔离部件可由诸如二氧化硅(SiO2)等任何绝缘材料、或具有高介电常数的“高K”介电质所组成，该高介电常数举例而言，可高于3.9。在一些情况中，隔离部件可由氧化物物质所组成。适用于组成隔离部件的材料举例而言，可包括二氧化硅(SiO2)、氧化铪(HfO2)、矾土(Al2O3)、氧化钇(Y2O3)、氧化钽(Ta2O5)、二氧化钛(TiO2)、氧化镨(Pr2O3)、氧化锆(ZrO2)、氧化铒(ErOx)、以及其它目前已知或以后才开发的具有类似特性的材料。
示例性的，通过浅沟槽隔离工艺(STI，Shallow Trench Isolation)形成隔离部件，浅沟槽隔离工艺包括但不限于浅沟槽刻蚀、氧化物填充和氧化物平坦化。
其中浅沟槽刻蚀包括但不限于隔离氧化层、氮化物沉淀、采用掩膜版进行浅槽隔离以及进行STI浅槽刻蚀。其中STI氧化物填充包括但不限于沟槽衬垫氧化硅、沟槽CVD(化学气相沉积)氧化物填充或PVD(物理气相沉积)氧化物填充。其中硅片表面的平坦化可以通过多种方法实现。可以通过使用SOG(spin-on-glass)填充间隙实现硅片的平坦化，SOG可以由80％的溶剂与20％的二氧化硅构成，淀积之后烘焙SOG，蒸发掉溶剂，将二氧化硅留在间隙当中，也可以进行全部表面的反刻，以减少整个硅片的厚度。亦可以通过CMP工艺(也称为化学机械抛光工艺)有效地进行平坦化处理，包括但不限于对沟槽氧化物进行抛光(可以采用化学机械抛光)以及氮化物去除。
衬底的不同区域形成有各种半导体器件，例如MOS管、二极管等。
衬底上形成有层间介质层，可选的，层间介质层的材料例如但不限于：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅玻璃(BPSG)、倍半硅氧烷，包括硅(Si)、碳(C)、氧(O)及/或氢(H)原子的碳(C)掺杂氧化物(即有机硅酸盐)、热固性聚亚芳基醚，或其他低介电常数(＜3.9)的材料。
层间介质层的层数可以具有任何数量，每层层间介质层中均形成有通孔与导线，各导线及通孔包括任何传统的结构。层间介质层中的通孔与导线可使用任何已知或将来开发的技术而形成，例如介电质沉积、图案化、蚀刻、难熔金属衬垫沉积、导体沉积、平坦化、覆盖层沉积等。
在本实施例中，介质层也被视为顶层介质层。可选的，介质层的材料例如但不限于：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅玻璃(BPSG)、倍半硅氧烷，包括硅(Si)、碳(C)、氧(O)及/或氢(H)原子的碳(C)掺杂氧化物(即有机硅酸盐)、热固性聚亚芳基醚，或其他低介电常数(＜3.9)的材料。
示例性的，采用化学气相沉积工艺形成介质层。
示例性的，采用涂布工艺形成光刻胶层。
在步骤S2中，对光刻胶层进行光刻形成顶层通孔图案时，如图2所示，晶圆上形成切角的区域200(黑色粗体方形区域)不进行曝光。
切割硅棒获得晶圆时，会在晶圆的如图2所示的位置(通常为110晶向或100晶向的边缘位置)形成切角，该切角的作用之一是在后续工艺中作为对准标记。
在步骤S3中，以具有顶层通孔图案的光刻胶层为掩模，刻蚀介质层，在介质层中形成顶层通孔。示例性的，刻蚀气体包括三氟甲烷(CHF3)、氯气(Cl2)、氧气(O2)和甲烷(CH4)。
通过刻蚀在介质层中形成顶层通孔后，利用灰化工艺去除具有顶层通孔图案的光刻胶层。
在步骤S4中，示例性的，采用化学气相沉积工艺或原子层沉积工艺在顶层通孔中填充金属。该金属通常为钨。
上述沉积工艺实施完毕，执行化学机械研磨工艺，去除顶层通孔外的金属。
接着，通过沉积工艺在衬底上形成顶层金属层，覆盖介质层和顶层通孔内填充的金属。
该顶层金属层通常为铝膜层。示例性的，采用物理气相沉积工艺、化学气相沉积工艺或者金属溅射沉积工艺形成铝膜层。
形成铝膜层之前，先通过沉积工艺在衬底上形成一粘合层。示例性的，粘合层的材料为氮化钛(TiN)、钛(Ti)、氮化钽(TaN)和钽(Ta)中的任意一种或者几种的混合物。
形成顶层金属层之后，刻蚀顶层金属层以形成衬垫层。
以顶层金属层为铝膜层为例，先通过涂布工艺在铝膜层上形成另一光刻胶层；然后，采用光刻机的光刻工艺依次刻蚀曝光对应区域的另一光刻胶层、铝膜层和粘合层。示例性的，刻蚀所采用的气体包括氯气(Cl2)、三氯化硼(BCl3)、氮气(N2)和氦气(He)。刻蚀终止后，通过灰化工艺去除另一光刻胶层。
在步骤2中，不对晶圆上形成切角的区域上的光刻胶层曝光。因此，在步骤S3中，位于该区域的介质层中不形成顶层通孔。在顶层金属层上形成另一光刻胶层后，晶圆上形成切角的区域的剖面结构如图3所示，衬底300上依次形成有介质层301、粘合层302、顶层金属层303和另一光刻胶层305。
晶圆上形成切角的区域的另一光刻胶层305的厚度比晶圆其它区域的另一光刻胶层305的厚度要薄，由于该区域未形成顶层通孔，因此，不需要在该区域形成衬垫层，避免现有技术在该区域形成衬垫层时，该区域的光刻胶层先被刻蚀掉导致带电的刻蚀气体通过暴露的顶层金属层与顶层通孔中填充的金属引出的晶圆电荷接触发生电弧放电。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种刻蚀顶层金属层时避免电弧放电的方法，其特征在于，所述方法包括：
步骤S1，提供一衬底，在所述衬底上依次形成介质层和光刻胶层；
步骤S2，对所述光刻胶层进行光刻形成顶层通孔图案时，晶圆上形成切角的区域不进行曝光；
步骤S3，刻蚀所述介质层，在所述介质层中形成所述顶层通孔；
步骤S4，在所述顶层通孔中填充金属后，在所述衬底上形成顶层金属层。
2.根据权利要求1所述的方法，其特征在于，所述晶圆上形成切角的区域上的介质层中不形成所述顶层通孔。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，以具有所述顶层通孔图案的光刻胶层为掩模，刻蚀所述介质层，在所述介质层中形成所述顶层通孔。
4.根据权利要求3所述的方法，其特征在于，通过刻蚀在所述介质层中形成所述顶层通孔后，利用灰化工艺去除所述具有顶层通孔图案的光刻胶层。
5.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺或原子层沉积工艺在所述顶层通孔中填充金属。
6.根据权利要求5所述的方法，其特征在于，所述金属为钨。
7.根据权利要求5所述的方法，其特征在于，所述沉积工艺实施完毕，执行化学机械研磨工艺，去除所述顶层通孔外的金属。
8.根据权利要求1所述的方法，其特征在于，所述顶层金属层为铝膜层。
9.根据权利要求8所述的方法，其特征在于，采用物理气相沉积工艺、化学气相沉积工艺或者金属溅射沉积工艺形成所述铝膜层。
10.根据权利要求1所述的方法，其特征在于，形成所述顶层金属层之后，还包括刻蚀所述顶层金属层以形成衬垫层的步骤。
CN202310071287.6A 2023-01-31 2023-01-31 刻蚀顶层金属层时避免电弧放电的方法 Pending CN116130412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310071287.6A CN116130412A (zh) 2023-01-31 2023-01-31 刻蚀顶层金属层时避免电弧放电的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310071287.6A CN116130412A (zh) 2023-01-31 2023-01-31 刻蚀顶层金属层时避免电弧放电的方法

Publications (1)

Publication Number Publication Date
CN116130412A true CN116130412A (zh) 2023-05-16

Family

ID=86307804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310071287.6A Pending CN116130412A (zh) 2023-01-31 2023-01-31 刻蚀顶层金属层时避免电弧放电的方法

Country Status (1)

Country Link
CN (1) CN116130412A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238767A (zh) * 2023-11-13 2023-12-15 粤芯半导体技术股份有限公司 晶圆刻蚀方法、半导体器件制备方法以及半导体器件
CN117293083A (zh) * 2023-11-27 2023-12-26 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238767A (zh) * 2023-11-13 2023-12-15 粤芯半导体技术股份有限公司 晶圆刻蚀方法、半导体器件制备方法以及半导体器件
CN117293083A (zh) * 2023-11-27 2023-12-26 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构
CN117293083B (zh) * 2023-11-27 2024-02-06 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构

Similar Documents

Publication Publication Date Title
US7326650B2 (en) Method of etching dual damascene structure
US10304774B2 (en) Semiconductor structure having tapered damascene aperture and method of the same
KR100588373B1 (ko) 반도체 소자의 형성 방법
CN116130412A (zh) 刻蚀顶层金属层时避免电弧放电的方法
US10504780B2 (en) Contact plug without seam hole and methods of forming the same
JP2009528690A (ja) 誘電材料における金属配線
KR19980086535A (ko) 집적 회로 구조체의 구리 오염 방지 방법
TW200845347A (en) Chip carrier substrate including capacitor and method for fabrication thereof
US11101175B2 (en) Tall trenches for via chamferless and self forming barrier
TW201813038A (zh) 內犧牲間隔件的互連
US8293638B2 (en) Method of fabricating damascene structures
US20060115981A1 (en) Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
CN102034733A (zh) 互连结构及其形成方法
US11211254B2 (en) Process for integrated circuit fabrication using a buffer layer as a stop for chemical mechanical polishing of a coupled dielectric oxide layer
US20230011792A1 (en) Self-Aligned Interconnect Structure And Method Of Forming The Same
CN104733373A (zh) 一种半导体器件的制造方法
KR20040101008A (ko) 반도체 장치의 제조 방법
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
CN102044471B (zh) 互连结构及其形成方法
CN104681483A (zh) 一种半导体器件的制造方法
CN115631995A (zh) 一种刻蚀金属铝的新方法
CN115954256A (zh) 释放等离子体刻蚀过程产生的晶圆充电电荷的方法
US11810816B2 (en) Chemical mechanical polishing topography reset and control on interconnect metal lines
CN116230623A (zh) 改善铜互连技术的经时介电层击穿性能的方法
US6709975B2 (en) Method of forming inter-metal dielectric

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination