CN108878650A - 有机薄膜晶体管 - Google Patents
有机薄膜晶体管 Download PDFInfo
- Publication number
- CN108878650A CN108878650A CN201710324191.0A CN201710324191A CN108878650A CN 108878650 A CN108878650 A CN 108878650A CN 201710324191 A CN201710324191 A CN 201710324191A CN 108878650 A CN108878650 A CN 108878650A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- organic thin
- thin film
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/88—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
Abstract
本发明公开了一种有机薄膜晶体管,包含基板、源极/漏极层、第一缓冲层、半导体层、栅极绝缘层与栅极。源极/漏极层位于基板上。源极/漏极层具有源极区与漏极区。第一缓冲层位于源极区与漏极区之间,且第一缓冲层覆盖至少部分的源极区与至少部分的漏极区。半导体层位于源极/漏极层与第一缓冲层上。第一缓冲层位于半导体层、源极区、漏极区与基板之间。栅极绝缘层覆盖源极/漏极层与半导体层。栅极位于栅极绝缘层上,且栅极绝缘层的一部分位于栅极与半导体层之间。第一缓冲层可用来填补源极区与漏极区之间的空间,避免半导体层形成在源极区与漏极区的楔形底切结构上,使半导体层具有均匀的厚度,能提升有机薄膜晶体管的电性稳定性。
Description
技术领域
本发明是有关于一种有机薄膜晶体管。
背景技术
一般而言,有机薄膜晶体管的源极/漏极层的材质为金、银或其他能与自组装单分子膜(Self-assembly monolayer;SAM)反应的金属,其中自组装单分子膜为有机薄膜晶体管的半导体层。
在制作有机薄膜晶体管时,会先图案化源极/漏极层以形成相隔间距的源极区与漏极区,接着涂布半导体层在靠近间距的源极区与漏极区上与源极区与漏极区之间的间距中。然而,受限于源极/漏极层的材质,在图案化源极/漏极层后,会在源极区与漏极区靠近间距的位置产生楔形底切(taper undercut)结构。如此一来,在间距中的半导体层其靠近楔形底切结构的位置会具有较大的厚度,而较大厚度的半导体层会影响分子排列。也就是说,半导体层不均匀的厚度将会对有机薄膜晶体管的电性稳定性造成不利的影响。
发明内容
本发明的一目的在于提供一种有机薄膜晶体管,其可避免半导体层形成在源极区与汲极漏极区的楔形底切结构上,使半导体层具有均匀的厚度,能提升有机薄膜晶体管的电性稳定性。
根据本发明一实施方式,一种有机薄膜晶体管包含基板、源极/漏极层、第一缓冲层、半导体层、栅极绝缘层与栅极。源极/漏极层位于基板上。源极/漏极层具有源极区与漏极区。第一缓冲层位于源极区与漏极区之间,且第一缓冲层覆盖至少部分的源极区与至少部分的漏极区。半导体层位于源极/漏极层与第一缓冲层上。第一缓冲层位于半导体层、源极区、漏极区与基板之间。栅极绝缘层覆盖源极/漏极层与半导体层。栅极位于栅极绝缘层上,且栅极绝缘层的一部分位于栅极与半导体层之间。
在本发明一实施方式中,上述有机薄膜晶体管还包含保护层。保护层沿半导体层设置。半导体层位于保护层与源极/漏极层之间,及保护层与第一缓冲层之间。
在本发明一实施方式中,上述有机薄膜晶体管还包含光阻层。光阻层位于保护层上,且位于栅极绝缘层与保护层之间。
在本发明一实施方式中,上述有机薄膜晶体管还包含阻障层。阻障层位于基板上。第一缓冲层位于半导体层、源极区、漏极区与阻障层之间。
在本发明一实施方式中,上述有机薄膜晶体管还包含第二缓冲层。第二缓冲层位于阻障层上。第一缓缓冲层位于半导体层、源极区、漏极区与第二缓冲层之间。
在本发明一实施方式中,上述源极区具有相对的第一表面与第二表面,且具有邻接第一表面与第二表面的侧壁,第一表面朝向基板,且侧壁与第一表面夹钝角。
在本发明一实施方式中,上述第一缓冲层具有中央部与延伸部,中央部位于源极区与漏极区之间,延伸部位于源极区的第二表面上。
在本发明一实施方式中,上述至少部分的源极区位于延伸部与中央部之间。
在本发明一实施方式中,上述第一缓冲层接触源极区的侧壁。
在本发明一实施方式中,上述漏极区具有相对的第一表面与第二表面,且具有邻接第一表面与第二表面的侧壁,第一表面朝向基板,且侧壁与第一表面夹钝角。
在本发明上述实施方式中,由于第一缓冲层位于源极区与漏极区之间且覆盖至少部分的源极区与至少部分的漏极区,因此半导体层可位于源极/漏极层与第一缓冲层上。这样的设计,第一缓冲层可用来填补源极区与漏极区之间的空间,避免半导体层形成在源极区与漏极区的楔形底切(taper undercut)结构上而产生较大的厚度。如此一来,半导体层可具有均匀的厚度,不会影响分子排列,能提升有机薄膜晶体管的电性稳定性。
附图说明
图1绘示根据本发明一实施方式的有机薄膜晶体管的剖面图。
图2绘示根据本发明一实施方式的有机薄膜晶体管的剖面图。
图3绘示根据本发明一实施方式的有机薄膜晶体管的剖面图。
图4绘示根据本发明一实施方式的有机薄膜晶体管的剖面图。
图5绘示根据本发明一实施方式的有机薄膜晶体管的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1绘示根据本发明一实施方式的有机薄膜晶体管100的剖面图。如图所示,有机薄膜晶体管100包含基板110、源极/漏极层120、第一缓冲层130、半导体层140、栅极绝缘层150与栅极160。其中,源极/漏极层120位于基板110的表面上。源极/漏极层120具有源极区122与漏极区124,且源极区122与漏极区124相隔一间距。第一缓冲层130填补了此间距,也就是位于源极区122与漏极区124之间。此外,第一缓冲层130还延伸到源极区122与漏极区124上,以覆盖至少部分的源极区122与至少部分的漏极区124。上述第一缓冲层130的材料可以是高分子聚合物。
半导体层140位于源极/漏极层120与第一缓冲层130上,使得第一缓冲层130位于半导体层140、源极区122、漏极区124与基板110之间。也就是说,第一缓冲层130由半导体层140、源极区122、漏极区124与基板110围绕。栅极绝缘层150覆盖源极/漏极层120与半导体层140。栅极160位于栅极绝缘层150上,且栅极绝缘层150的一部分位于栅极160与半导体层140之间。
在本实施方式中,源极/漏极层120的材质可以为银或金。在图案化源极/漏极层120时(例如蚀刻工艺),会在源极区122与漏极区124产生楔形底切(taper undercut)结构,而产生钝角θ1、θ2。此外,栅极绝缘层150的材质可以包含有机材料,成为有机栅极绝缘体(Organic Gate Insulator;OGI)。
半导体层140可采旋转涂布(Spin coating)或狭缝涂布(Slit coating)的方式形成,但并不用以限制本发明。由于第一缓冲层130位于源极区122与漏极区124之间且覆盖至少部分的源极区122与至少部分的漏极区124,因此半导体层140可位于源极/漏极层120与第一缓冲层130上。这样的设计,第一缓冲层130可用来填补源极区122与漏极区124之间的空间,避免因半导体层140形成在源极区122与漏极区124的楔形底切结构区,而产生较大的厚度,导致半导体层140整体的厚度不均匀,进而对电性稳定性造成影响。通过第一缓冲层130位于半导体层140的下方,使半导体层140形成时,可具有均匀的厚度,以提升有机薄膜晶体管100的电性稳定性。
在本实施方式中,源极区122具有相对的第一表面125a与第二表面125b,且具有邻接第一表面125a与第二表面125b的侧壁126。漏极区124具有相对的第一表面127a与第二表面127b,且具有邻接第一表面127a与第二表面127b的侧壁128。源极区122的第一表面125a与漏极区124的第一表面127a均朝向基板110,源极区122的第二表面125b与漏极区124的第二表面127b均背对基板110。源极区122的侧壁126与第一表面125a夹钝角θ1,且漏极区124的侧壁128与第一表面127a夹钝角θ2。
此外,第一缓冲层130具有中央部132与延伸部134、136,中央部132位于源极区122与漏极区124之间。延伸部134位于源极区122的第二表面125b上,且延伸部136位于漏极区124的第二表面127b上。此外,第一缓冲层130接触源极区122的侧壁126与第二表面125b,且第一缓冲层130接触漏极区124的侧壁128与第二表面127b。如此一来,至少部分的源极区122位于延伸部134与中央部132之间,且至少部分的漏极区124位于延伸部136与中央部132之间。这样的设计,可确保靠近侧壁126、128(楔形底切结构)的半导体层140可由第一缓冲层130隔开与支撑,避免半导体层140落入源极区122与漏极区124之间的空间中,而导致半导体层140的厚度不均匀。
应了解到,已叙述过的元件连接关系、材料与功效将不再重复赘述,合先叙明。在以下叙述中,将说明其他型式的有机薄膜晶体管。
图2绘示根据本发明一实施方式的有机薄膜晶体管100a的剖面图。有机薄膜晶体管100a包含基板110、源极/漏极层120、第一缓冲层130、半导体层140、栅极绝缘层150与栅极160。与图1实施方式不同的地方在于:有机薄膜晶体管100a还包含保护层170、光阻层180与阻障层190。其中,保护层170沿半导体层140的表面设置,半导体层140位于保护层170与源极/漏极层120之间,且半导体层140也位于保护层170与第一缓冲层130之间。
此外,光阻层180位于保护层170上,且位于栅极绝缘层150与保护层170之间。阻障层190位于基板110上且沿基板110的表面设置,因此有机薄膜晶体管100a的第一缓冲层130是位于半导体层140、源极区122、漏极区124与阻障层190之间。也就是说,第一缓冲层130由半导体层140、源极区122、漏极区124与阻障层190围绕。
在本实施方式中,保护层170的材质可以包含有机材料,成为有机保护层(OrganicProtective Layer;OPL)。光阻层180的材质可以包含有机材料,成为有机光阻(OrganicPhotoresist;OPR)层。阻障层190的材质可以包含硅的氮化物(SiNx)或硅的氧化物(SiOx),但并不用以限制本发明。
图3绘示根据本发明一实施方式的有机薄膜晶体管100b的剖面图。有机薄膜晶体管100b包含基板110、源极/漏极层120、第一缓冲层130、半导体层140、栅极绝缘层150与栅极160、保护层170、光阻层180与阻障层190。与图2实施方式不同的地方在于:有机薄膜晶体管100b还包含钝化层210与像素电极220。钝化层210覆盖栅极160与栅极绝缘层150,而像素电极220位于钝化层210上。在本实施方式中,钝化层210的材质可以包含有机材料,成为有机钝化(Organic Passivation;OPV)层。
图4绘示根据本发明一实施方式的有机薄膜晶体管100c的剖面图。有机薄膜晶体管100c包含基板110、源极/漏极层120、第一缓冲层130、半导体层140、栅极绝缘层150、栅极160、保护层170、光阻层180与阻障层190。与图2实施方式不同的地方在于:有机薄膜晶体管100c还包含第二缓冲层230。第二缓冲层230位于阻障层190上,使得第一缓冲层130位于半导体层140、源极区122、漏极区124与第二缓冲层230之间。也就是说,第一缓冲层130由半导体层140、源极区122、漏极区124与第二缓冲层230围绕。
图5绘示根据本发明一实施方式的有机薄膜晶体管100d的剖面图。有机薄膜晶体管100d包含基板110、源极/漏极层120、第一缓冲层130、半导体层140、栅极绝缘层150、栅极160、保护层170、光阻层180、阻障层190与第二缓冲层230。与图4实施方式不同的地方在于:有机薄膜晶体管100d还包含钝化层210与像素电极220。钝化层210覆盖栅极160与栅极绝缘层150,而像素电极220位于钝化层210上。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何所属领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种有机薄膜晶体管,其特征在于,包含:
基板;
源极/漏极层,位于所述基板上,所述源极/漏极层具有源极区与漏极区;
第一缓冲层,位于所述源极区与所述漏极区之间,且覆盖至少部分的所述源极区与至少部分的所述漏极区;
半导体层,位于所述源极/漏极层与所述第一缓冲层上,其中所述第一缓冲层位于所述半导体层、所述源极区、所述漏极区与所述基板之间;
栅极绝缘层,覆盖所述源极/漏极层与所述半导体层;以及
栅极,位于所述栅极绝缘层上,且所述栅极绝缘层的一部分位于所述栅极与所述半导体层之间。
2.如权利要求1所述的有机薄膜晶体管,其特征在于,还包含:
保护层,沿所述半导体层设置,其中所述半导体层位于所述保护层与所述源极/漏极层之间,及所述保护层与所述第一缓冲层之间。
3.如权利要求2所述的有机薄膜晶体管,其特征在于,还包含:
光阻层,位于所述保护层上,且位于所述栅极绝缘层与所述保护层之间。
4.如权利要求1所述的有机薄膜晶体管,其特征在于,还包含:
阻障层,位于所述基板上,其中所述第一缓冲层位于所述半导体层、所述源极区、所述漏极区与所述阻障层之间。
5.如权利要求4所述的有机薄膜晶体管,其特征在于,还包含:
第二缓冲层,位于所述阻障层上,其中所述第一缓缓冲层位于所述半导体层、所述源极区、所述漏极区与所述第二缓冲层之间。
6.如权利要求1所述的有机薄膜晶体管,其特征在于,所述源极区具有相对的第一表面与第二表面,且具有邻接所述第一表面与所述第二表面的侧壁,所述第一表面朝向所述基板,且所述侧壁与所述第一表面夹钝角。
7.如权利要求6所述的有机薄膜晶体管,其特征在于,所述第一缓冲层具有中央部与延伸部,所述中央部位于所述源极区与所述漏极区之间,所述延伸部位于所述源极区的所述第二表面上。
8.如权利要求7所述的有机薄膜晶体管,其特征在于,至少部分的所述源极区位于所述延伸部与所述中央部之间。
9.如权利要求6所述的有机薄膜晶体管,其特征在于,所述第一缓冲层接触所述源极区的所述侧壁。
10.如权利要求1所述的有机薄膜晶体管,其特征在于,所述漏极区具有相对的第一表面与第二表面,且具有邻接所述第一表面与所述第二表面的侧壁,所述第一表面朝向所述基板,且所述侧壁与所述第一表面夹钝角。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324191.0A CN108878650B (zh) | 2017-05-10 | 2017-05-10 | 有机薄膜晶体管 |
US15/973,518 US10763446B2 (en) | 2017-05-10 | 2018-05-07 | Organic thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324191.0A CN108878650B (zh) | 2017-05-10 | 2017-05-10 | 有机薄膜晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108878650A true CN108878650A (zh) | 2018-11-23 |
CN108878650B CN108878650B (zh) | 2021-12-03 |
Family
ID=64097436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710324191.0A Active CN108878650B (zh) | 2017-05-10 | 2017-05-10 | 有机薄膜晶体管 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10763446B2 (zh) |
CN (1) | CN108878650B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040246423A1 (en) * | 2003-03-20 | 2004-12-09 | Fujitsu Display Technologies Corporation | Liquid crystal display apparatus and manufacturing method therefor |
CN1992370A (zh) * | 2005-12-29 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 有机薄膜晶体管及其制造方法 |
US20070158648A1 (en) * | 2005-12-15 | 2007-07-12 | Suh Min-Chul | Organic thin film transistor and method of manufacturing the same |
CN101223645A (zh) * | 2005-05-18 | 2008-07-16 | 株式会社理光 | 有机薄膜晶体管和有源矩阵显示器 |
US20100117077A1 (en) * | 2008-11-07 | 2010-05-13 | Shunpei Yamazaki | Semiconductor device and manufacturing method thereof |
US20100283041A1 (en) * | 2007-09-26 | 2010-11-11 | Idemitsu Kosan Co., Ltd. | Organic thin film transistor |
CN104733373A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN106229347A (zh) * | 2016-08-24 | 2016-12-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7749716B2 (en) * | 2004-05-18 | 2010-07-06 | Vermilllion, Inc. | Methods of detecting a fragment of neurosecretory protein VGF for diagnosing alzheimer's disease |
KR100669762B1 (ko) | 2004-11-15 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
DE102006055067B4 (de) * | 2005-12-29 | 2017-04-20 | Lg Display Co., Ltd. | Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung |
US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
JPWO2008062841A1 (ja) | 2006-11-24 | 2010-03-04 | 出光興産株式会社 | 有機薄膜トランジスタ及び有機薄膜発光トランジスタ |
JP4962500B2 (ja) | 2006-12-28 | 2012-06-27 | 大日本印刷株式会社 | 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置 |
KR101390022B1 (ko) * | 2007-02-16 | 2014-04-29 | 삼성전자주식회사 | 질소를 포함하는 헤테로아로마틱계 리간드/전이금속착화합물, 이를 포함하는 버퍼층 및 상기 버퍼층을포함하는 유기박막 트랜지스터 |
US7897482B2 (en) | 2007-05-31 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20160079385A1 (en) * | 2014-09-16 | 2016-03-17 | Carolyn Rae Ellinger | Vertical tft with multilayer passivation |
CN104409635B (zh) | 2014-12-16 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
US10191345B2 (en) * | 2016-11-01 | 2019-01-29 | Innolux Corporation | Display device |
-
2017
- 2017-05-10 CN CN201710324191.0A patent/CN108878650B/zh active Active
-
2018
- 2018-05-07 US US15/973,518 patent/US10763446B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040246423A1 (en) * | 2003-03-20 | 2004-12-09 | Fujitsu Display Technologies Corporation | Liquid crystal display apparatus and manufacturing method therefor |
CN101223645A (zh) * | 2005-05-18 | 2008-07-16 | 株式会社理光 | 有机薄膜晶体管和有源矩阵显示器 |
US20070158648A1 (en) * | 2005-12-15 | 2007-07-12 | Suh Min-Chul | Organic thin film transistor and method of manufacturing the same |
CN1992370A (zh) * | 2005-12-29 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 有机薄膜晶体管及其制造方法 |
US20100283041A1 (en) * | 2007-09-26 | 2010-11-11 | Idemitsu Kosan Co., Ltd. | Organic thin film transistor |
US20100117077A1 (en) * | 2008-11-07 | 2010-05-13 | Shunpei Yamazaki | Semiconductor device and manufacturing method thereof |
CN104733373A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN106229347A (zh) * | 2016-08-24 | 2016-12-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108878650B (zh) | 2021-12-03 |
US20180331310A1 (en) | 2018-11-15 |
US10763446B2 (en) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741676B2 (en) | Semiconductor apparatus and manufacturing method using a gate contact section avoiding an upwardly stepped polysilicon gate contact | |
US10050139B2 (en) | Semiconductor device including a LDMOS transistor and method | |
US20070120265A1 (en) | Semiconductor device and its manufacturing method | |
CN104393019B (zh) | 一种显示基板及其制备方法、显示装置 | |
US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
US11355731B2 (en) | Display panel including peripheral holes exposing dams | |
US9318355B2 (en) | Power semiconductor device with a double metal contact | |
TWI640227B (zh) | 撓性顯示裝置 | |
US11088074B2 (en) | Semiconductor device and method for manufacturing same | |
US20170053992A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
US9356137B2 (en) | Power MOS device structure | |
CN106794346A (zh) | 可植入的电极组件 | |
JP2015130516A (ja) | 半導体素子 | |
CN108878650A (zh) | 有机薄膜晶体管 | |
US20130252423A1 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
US20170237028A1 (en) | Organic thin film transistor and a manufacturing method of the same | |
US20100102379A1 (en) | Lateral diffused metal oxide semiconductor device | |
CN108475637B (zh) | 半导体装置 | |
US9711640B2 (en) | Vertical conduction integrated electronic device protected against the latch-up and relating manufacturing process | |
US7301179B2 (en) | Semiconductor device having a high breakdown voltage transistor formed thereon | |
CN109755222B (zh) | 角度测量器及其制造方法、显示面板和角度测量方法 | |
JP7159949B2 (ja) | 半導体装置 | |
TWI659554B (zh) | 有機薄膜電晶體 | |
CN105390509B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
CN111029342B (zh) | 显示面板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |