KR100669762B1 - 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 - Google Patents

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Download PDF

Info

Publication number
KR100669762B1
KR100669762B1 KR1020040093000A KR20040093000A KR100669762B1 KR 100669762 B1 KR100669762 B1 KR 100669762B1 KR 1020040093000 A KR1020040093000 A KR 1020040093000A KR 20040093000 A KR20040093000 A KR 20040093000A KR 100669762 B1 KR100669762 B1 KR 100669762B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor layer
electrode
film transistor
organic semiconductor
Prior art date
Application number
KR1020040093000A
Other languages
English (en)
Other versions
KR20060047149A (ko
Inventor
서민철
구재본
안택
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093000A priority Critical patent/KR100669762B1/ko
Priority to JP2005200718A priority patent/JP4377358B2/ja
Priority to EP05110679A priority patent/EP1657761B1/en
Priority to DE602005022262T priority patent/DE602005022262D1/de
Priority to CNB2005101373448A priority patent/CN100573955C/zh
Priority to US11/280,105 priority patent/US7582894B2/en
Publication of KR20060047149A publication Critical patent/KR20060047149A/ko
Application granted granted Critical
Publication of KR100669762B1 publication Critical patent/KR100669762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 스핀 코팅법 등을 이용하여 유기 반도체층이 형성된 복수개의 유기 박막 트랜지스터들에 있어서, 각 박막 트랜지스터의 특성이 동일한 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 기판과, 상기 기판의 상부에 구비된 게이트 전극과, 상기 게이트 전극을 덮도록 구비된 게이트 절연막과, 상기 게이트 절연막의 상부에 구비된 유기 반도체층, 그리고 상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극을 구비하고, 상기 게이트 절연막에는 복수개의 돌출부들이 형성되고, 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되며, 상기 돌출부들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.

Description

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor and flat panel display device therewith}
도 1은 종래의 유기 박막 트랜지스터들을 개략적으로 도시하는 단면도.
도 2a 내지 2c는 스핀 코팅법을 이용하여 유기 반도체층을 코팅하는 종래의 과정을 개략적으로 도시하는 개념도들.
도 3a 는 스핀 코팅법을 이용하여 유기 반도체층이 코팅되었을 경우 각 위치에 따라 유기 반도체층의 특성이 달라질 수 있음을 보여주는 평면도.
도 3b 및 도 3c는 각각 도 3a의 A 부분 및 B 부분의 유기 반도체층을 개략적으로 도시하는 평면도들.
도 4a 내지 4e는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 5는 상기 실시예에 따른 유기 박막 트랜지스터의 유기 반도체층의 특성의 균일성 확보 원리를 개략적으로 보여주는 평면도.
도 6은 상기 실시예에 따른 유기 박막 트랜지스터의 게이트 전극 상에 구비된, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재들을 보여주는 사진.
도 7은 상기 실시예에 따른 유기 박막 트랜지스터의 변형예를 개략적으로 도 시하는 단면도.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
도 9a 내지 9e는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 10은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
도 11a 내지 11e는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 12는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
도 13a 내지 13e는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 14는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
도 15a 내지 15e는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 16은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
도 17a 내지 17e는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들.
도 18은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 120 : 게이트 전극
120a : 돌출부 130 : 유기 반도체층
140 : 소스 전극 150 : 드레인 전극
160 : 게이트 절연막
본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 스핀 코팅법 등을 이용하여 유기 반도체층이 형성된 복수개의 유기 박막 트랜지스터들에 있어서, 각 박막 트랜지스터의 특성이 동일한 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
실리콘으로 형성되는 반도체층을 구비하는 기존의 실리콘 박막 트랜지스터(silicon thin film transistor)의 경우, 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접촉되는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있다.
특히 액정 디스플레이 장치(LCD : liquid display device)나 전계발광 디스플레이 장치(ELD : electroluminescence display device) 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
그러나 유기 박막 트랜지스터의 경우, 복수개의 유기 박막 트랜지스터를 동시에 제조함에 있어서, 각 유기 박막 트랜지스터의 특성이 동일하지 못하다는 문제점이 있다.
도 1은 종래의 인버티드 코플래나형(inverted coplanar type) 유기 박막 트랜지스터들을 개략적으로 도시하는 단면도이고, 도 2a 내지 2c는 스핀 코팅법을 이용하여 유기 반도체층을 코팅하는 종래의 과정을 개략적으로 도시하는 개념도들이며, 도 3a 는 스핀 코팅법을 이용하여 유기 반도체층이 코팅되었을 경우 각 위치에 따라 유기 반도체층의 특성이 달라질 수 있음을 보여주는 평면도이고, 도 3b 및 도 3c는 각각 도 3a의 A 부분 및 B 부분의 유기 반도체층을 개략적으로 도시하는 평면도들이다.
도 1을 참조하면, 게이트 전극(20), 게이트 절연막(60), 소스 전극(40) 및 드레인 전극(50)을 덮도록 기판(10)의 전면에 유기 반도체층(30)이 구비되는 바, 상기 유기 반도체층(30)을 상기 기판(10)의 전면에 형성하는 방법은 도 2a 내지 도 2c에 개략적으로 도시된 바와 같은 스핀 코팅법이 주로 이용된다. 즉 도 2a에 도시된 바와 같이, 노즐(2)을 통해 기판(1)에 유기 반도체층의 재료(3a)를 떨어트리고, 도 2b에 도시된 바와 같이 상기 기판을 회전시켜 원심력을 이용하여 도 2c에 도시된 바와 같이 유기 반도체층(3)을 형성하는 것이다.
그러나 상기와 같은 스핀 코팅법을 이용할 경우, 상기 유기 반도체층(3)이 균일하게 형성되지 않는다는 문제점이 있었다. 즉, 스핀 코팅법을 이용하여 유기 반도체층(3)을 형성함에 따라, 도 3a에 도시된 바와 같이, 상기 유기 반도체층(3)은 소용돌이 모양으로 얼라인(align)되는 경향을 가지며, 그 결과 도 3a의 A 부분 및 B 부분의 유기 반도체층(3)은 도 3b 및 도 3c에 도시된 바와 같이 각각 그 얼라인 방향이 다르게 된다.
따라서 상기 A 부분 및 상기 B 부분에 각각 구비되는 유기 박막 트랜지스터들의 경우, 각 유기 박막 트랜지스터의 유기 반도체층의 얼라인 방향이 다르게 되고, 그 결과 각 유기 박막 트랜지스터의 문턱 전압(threshold voltage) 등의 특성들이 달라지게 된다. 그 결과, 상기와 같은 방법으로 제조된 유기 박막 트랜지스터들을 이용하여 평판 디스플레이 장치 등을 제조하였을 경우, 입력된 화상신호에 따라 정확하고 선명한 화상을 만들지 못하게 되는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 스핀 코팅법 등을 이용하여 유기 반도체층이 형성된 복수개의 유기 박막 트랜지스터들에 있어서, 각 박막 트랜지스터의 특성이 동일한 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판의 상부에 구비된 게이트 전극과, 상기 게이트 전극을 덮도록 구비된 게이트 절연막과, 상기 게이트 절연막의 상부에 구비된 유기 반도체층, 그리고 상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극을 구비하고, 상기 게이트 절연막에는 복수개의 돌출부들이 형성되고, 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것을 특징으로 하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 돌출부들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 전극의 상기 게이트 절연막 방향의 면 상에는 복수개의 돌출부재들이 형성되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트(photoresist) 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 게이트 전극과 일체화된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판과 상기 게이트 전극 사이에는 버퍼층이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 버퍼층의 상기 게이트 전극 방향의 면 상에는 복수개의 돌출부재들이 형성되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 버퍼층과 일체화된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 버퍼층은 감광성 물질로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판의 상기 게이트 전극 방향의 면 상에는 복수개의 돌출부재들이 형성되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 기판과 일체화된 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판의 상부에 구비된 게이트 전극과, 상기 게이트 전극을 덮도록 구비된 게이트 절연막과, 상기 게이트 절연막의 상부에 구비된 유기 반도체층, 그리고 상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극을 구비하고, 상기 게이트 절연막의 상기 게이트 전극 반대방향의 면 상에는 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 게이트 절연막과 일체화된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 절연막은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판의 상부에 구비된 유기 반도체층과, 상기 유기 반도체층의 상부에 구비되고 상기 유기 반도체층과 절연된 게이트 전극, 그리고 상기 유기 반도체층에 접하고 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극을 구비하고, 상기 기판의 상기 유기 반도체층 방향의 면 상에는 복수개의 돌출부재들이 구비되며, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 기판과 일체화된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판과 상기 유기 반도체층 사이에는 버퍼층이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층의 상부에 구비되고, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막이 더 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판의 상부에 구비된 버퍼층과, 상기 버퍼층의 상부에 구비된 유기 반도체층과, 상기 유기 반도체층의 상부에 구비되고 상기 유기 반도체층과 절연된 게이트 전극, 그리고 상기 유기 반도체층에 접하고 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극을 구비하고, 상기 버퍼층의 상기 유기 반도체층 방향의 면 상에는 복수개의 돌출부재들이 구비되며, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장된 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 돌출부재들은 상기 버퍼층과 일체화된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 버퍼층은 감광성 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 감광성 물질은 포토리지스트 또는 광배향막인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층의 상부에 구비되고, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막이 더 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 4a 내지 4e는 본 발명의 바람직한 제 1 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이고, 도 5는 상기 실시예에 따른 유기 박막 트랜지스터의 유기 반도체층의 특성의 균일성 확보 원리를 개략적으로 보여주는 평면도이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하면, 기판(110)의 상부에 게이트 전극(120)이 구비되어 있고, 상기 게이트 전극(120)을 덮도록 게이트 절연막(160)이 구비되어 있으며, 상기 게이트 절연막(160)의 상부에 유기 반도체층(130)이 구비되어 있고, 상기 유기 반도체층(130)에 접하는 소스 전극(140) 및 드레인 전극(150)이 구비되어 있다. 물론 상기 기판(110)의 상면에는 유기 반도체층(130)으로의 불순물 침투 등을 방지하기 위한 버퍼층(미도시)이 더 구비될 수도 있다. 이는 후술할 실시예들에 있어서 동일하다.
이때 상기 게이트 절연막(160)에는 복수개의 돌출부들이 형성되어 있다. 상기 돌출부들은 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장된다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 예컨대 상기 소스 전극으로부터 상기 드레인 전극 방향으로 고깔 형태로 상기 돌출부재들이 집중되는 형태를 가질 수도 있다. 이하 후술하는 실시예들에 있어서는 편의상 상기 돌출부들이 서로 평행한 중심축을 갖는 경우에 대해 설명한다.
그리고 상기 유기 반도체층(130)은, 도 4d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성된 상기 게이트 절연막(160)을 덮도록 구 비될 수도 있고, 도 4e에 도시된 바와 같이, 상기 게이트 절연막(160)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부들 사이에 구비될 수도 있다.
상기 돌출부들을 형성하는 방법은 여러 가지 방법이 있으나, 본 실시예에 따른 유기 박막 트랜지스터에 있어서는, 도 4b 및 도 4c에 도시된 바와 같이, 먼저 상기 게이트 전극(120)의 상기 게이트 절연막(160) 방향의 면 상에 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되며 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들이 구비되도록 한다. 그리고 상기와 같은 돌출부재(120a)들이 구비된 게이트 전극(120)의 상부에 게이트 절연막(160)이 형성되도록 하여, 상기 게이트 절연막(160)에, 도 4d 및 도 4e에 도시된 바와 같이, 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되며 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 한다. 상기 게이트 전극(120)의 상기 게이트 절연막(160) 방향의 면 상에 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들이 구비되도록 하는 방법은 후술한다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 유기 반도체층(130) 하부에 구비된 상기 게이트 절연막(160)에, 도 4d 및 도 4e에 도시된 바와 같이, 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되며 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막(160)의 상부에 구비되는 상기 유기 반도체층(130)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
도 5를 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 유기 반도체층의 특성의 균일성 확보 원리를 설명한다.
스핀 코팅법을 이용하여 유기물(180)을 도포할 시 원심력에 의해 상기 유기물이 도포되게 되며, 이 경우 상기 유기물이 도포되는 대상에 서로 평행한 중심축을 갖는 복수개의 돌출부(190)들이 구비되도록 함으로써 상기 유기물이 일정한 방향으로 얼라인 되도록 할 수 있다. 즉, 도 5에 도시된 바와 같이, 유기물(180)이 원심력에 의해 도포되면서, 상기 유기물이 도포되는 대상에 구비된 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부(190)들을 따라서 상기 유기물(180)이 도포되게 되고, 따라서 상기 돌출부(190)들에 의해 상기 유기물(180)이 얼라인 되는 방향이 일정하게 되는 것이다.
결국 기판 상에 유기 박막 트랜지스터의 유기 반도체층을 도포함에 있어서, 상기 유기 반도체층이 도포되는 면에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 일정한 방향으로 구비되도록 함으로써, 상기 유기 반도체층이 일정한 방향으로 얼라인되도록 할 수 있으며, 이를 통해 각 유기 박막 트랜지스터의 특성이 균일하도록 할 수 있는 것이다.
상기와 같은 구조에 있어서 상기 돌출부재(120a)들은 감광성 물질로 형성할 수 있으며, 상기 감광성 물질로는 포토리지스트 또는 광배향막을 사용할 수 있다. 상기 게이트 전극(120)의 상기 게이트 절연막(160) 방향의 면 상에 구비된, 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되고 서로 평행한 중심축 을 갖는 복수개의 돌출부재(120a)들은 다음과 같은 방법으로 형성된다.
먼저 게이트 전극(120) 상면에 포토리지스트를 도포한다. 상기 포토리지스트로는 파지티브(positive) 포토리지스트 뿐만 아니라 네거티브(negative) 포토리지스트도 사용할 수 있다. 포토리지스트를 도포한 후, 상기 포토리지스트에 레이저를 조사하는데, 이 때 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 레이저빔들을 조사한다.
일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 레이저빔들을 조사하는 것은 레이저 홀로그램법을 이용하여 행할 수 있다. 즉 서로 다른 경로의 레이저빔들을 조사하여 상기 레이저빔들의 경로차에 의한 상기 레이저빔들간의 간섭현상을 이용함으로써, 일정한 방향으로 연장되고 서로 평행하면서도 매우 조밀한 중심축을 갖는 복수개의 레이저빔들을 조사할 수 있다. 이때 상기 레이저빔들 간의 간격은 상기 레이저빔들의 경로차를 조절함으로써 조절할 수 있는데, 대략 100㎚ 내지 600㎚의 간격의 레이저빔들을 조사할 수 있다.
상기와 같이 서로 평행한 중심축을 갖는 복수개의 레이저빔들을 조사하여, 파지티브 포토리지스트의 경우에는 상기 레이저빔이 조사된 부분의 결합을 약하게 하고, 네거티브 포토리지스트의 경우에는 상기 레이저빔의 조사된 부분의 결합을 강하게 한다. 그 후, 상기 과정을 통해 상기 포토리지스트의 상대적으로 결합이 약한 부분을 용제를 사용하여 녹여내는 현상(develop)공정을 거친다.
상기와 같은 과정을 거침으로써, 상기 게이트 전극(120) 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들이 구비되도록 할 수 있다. 물론 현상 후 상기 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들의 조직을 단단하게 하기 위해 소성공정을 더 거칠 수도 있다. 도 6은 상기와 같은 방법으로 제조된, 유기 박막 트랜지스터의 게이트 전극(120) 상에 구비된 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들을 보여주는 사진이다.
상술한 바와 같이 레이저 홀로그램법으로 게이트 전극(120) 상에 구비된 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(120a)들을 형성하는 것 이외에도, 광배향막 등의 고분자막을 섬유질 등으로 한쪽 방향으로 계속 문지르는 역학적 러빙처리법 또는 광학적 러빙처리법 등을 이용하여 일정한 방향으로 연장되고 평행한 중심축을 갖는 그루브(groove)들이 형성되도록 하여 상기 돌출부재들(120a)을 형성할 수도 있다. 물론 그 이외의 다양한 방법을 이용하여 서로 평행한 중심축을 갖는 복수개의 돌출부재들을 형성할 수도 있다. 이는 후술할 실시예들에 있어서도 동일하다.
도 7은 상기 실시예에 따른 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다. 전술한 유기 박막 트랜지스터는, 도 4a에 도시된 바와 같이, 유기 반도체층(130)이 소스 전극(140) 및 드레인 전극(150)을 덮도록 구비된, 소위 인버티드 코플래나형 유기 박막 트랜지스터이나, 본 변형예는, 도 7에 도시된 바와 같이, 소스 전극(140) 및 드레인 전극(150)이 게이트 절연막(160) 상에 구비된 유기 반도체층(130)의 상부에 구비된, 소위 인버티드 스태거드형(inverted staggered type) 유기 박막 트랜지스터이다.
소스 전극(140) 및 드레인 전극(150)이 게이트 절연막(160) 상에 구비된 유 기 반도체층(130)의 상부에 구비된 인버티드 스태거드형 유기 박막 트랜지스터에 있어서도, 전술한 바와 동일하게, 상기 유기 반도체층(130) 하부에 구비된 상기 게이트 절연막(160)에, 복수개의 돌출부들이 형성되도록 한다. 이때 상기 돌출부들은 상기 소스 전극(140)에서 상기 드레인 전극(150) 방향으로 연장되고, 서로 평행한 중심축을 갖도록 함으로써, 상기 게이트 절연막(160)의 상부에 구비되는 상기 유기 반도체층(130)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
이 외에도, 게이트 전극의 상부에 유기 반도체층이 구비되는 유기 박막 트랜지스터라면, 어떠한 구조의 유기 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이다. 이는 게이트 전극의 상부에 유기 반도체층이 구비되는 유기 박막 트랜지스터에 대한 후술할 실시예들에 있어서도 동일하게 적용될 수 있다.
도 8은 본 발명의 바람직한 제 2 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 게이트 전극(220)의 상부에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다. 본 실시예에 따른 유기 박막 트랜지스터와 전술한 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 게이트 전극(220) 상에 별도의 돌출부재들이 구비 되지 않고 일체로, 즉 상기 게이트 전극(220)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기와 같이 게이트 전극(220)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되도록 하여, 상기 게이트 전극(220)의 상부에 구비되는 게이트 절연막에, 소스 전극에서 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 한다. 상기 게이트 전극(220)의 상면에, 서로 평행한 중심축을 갖는 돌출부들을 형성하는 방법은 후술한다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층 하부에 구비된 상기 게이트 절연막에, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상기 게이트 전극(220)의 상면에 형성된, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 레이저 식각법(laser ablation method)을 이용하여 간단하게 형성할 수 있다. 즉, 도 8에서 볼 때, 기판(210) 상에 게이트 전극(220)을 형성한 후에, 상기 게이트 전극(220)의 소정 부위에 소정 강도의 레이저를 조사해 해당 부위의 게이트 전극(220)만을 식각하는 것이다. 상기 돌출부들의 형성방법은 반드시 상기 레이저 식각법에 한정되는 것은 아니며, 그 외에도 상기 게이트 전극(220)의 상면에 서로 평행한 중심축을 갖는 복수개의 돌출부들을 형성할 수 있다면 어떠한 방법도 적용할 수 있음은 물론이다.
도 9a 내지 9e는 본 발명의 바람직한 제 3 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하면, 기판(310)의 상부에 게이트 전극(320)이 구비되어 있고, 상기 게이트 전극을 덮도록 게이트 절연막(360)이 구비되어 있으며, 상기 게이트 절연막(360)의 상부에 유기 반도체층(330)이 구비되어 있고, 상기 유기 반도체층(330)에 접하는 소스 전극(340) 및 드레인 전극(350)이 구비되어 있다. 또한, 상기 기판(310)의 상면에는 버퍼층(370)이 더 구비되어 있다.
이때 상기 게이트 절연막(360)에, 도 9a 및 도 9e에 도시된 바와 같이, 복수개의 돌출부들이 형성되어 있는 바, 상기 복수개의 돌출부들은 상기 소스 전극(340)에서 상기 드레인 전극(350) 방향으로 연장되도록 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
그리고 상기 유기 반도체층(330)은, 도 9d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성된 상기 게이트 절연막(360)을 덮도록 구비될 수도 있고, 도 9e에 도시된 바와 같이, 상기 게이트 절연막(360)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부들 사이에 구비될 수도 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 유기 박막 트랜지스터와 전술 한 실시예들에 따른 유기 박막 트랜지스터와의 차이점은, 상기 게이트 절연막(360)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부들을 형성하는 방법이 다르다는 것이다.
전술한 제 1 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 절연막 하부에 구비된 게이트 전극 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재들이 구비되도록 함으로써, 상기 게이트 전극을 덮도록 구비되는 게이트 절연막에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 하는 것이었다. 그러나 본 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 전극(320)의 하부에 구비된 버퍼층(370) 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재(370a)들이 구비되도록 함으로써, 그 상부에 구비되는 게이트 전극(320)에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 구비되도록 하고, 그 결과 상기 게이트 전극(320)의 상부에 구비되는 게이트 절연막(360)에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 구비되도록 한다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 반도체층(330) 하부에 구비된 상기 게이트 절연막(360)에, 상기 소스 전극(340)에서 상기 드레인 전극(350) 방향으로 연장되며 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막(360)의 상부에 구비되는 상기 유기 반도체층(330)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상기 버퍼층(370) 상에 구비된, 상기 소스 전극(340)에서 상기 드레인 전극 (350) 방향으로 연장되며 서로 평행한 중심축을 갖는 돌출부재(370a)들은, 전술한 바와 같이 포토리지스트 또는 광배향막 등의 고분자막 등으로 구비될 수 있으며, 형성방법은 전술한 바와 같이 레이저 홀로그램법 등을 이용할 수 있다.
도 10은 본 발명의 바람직한 제 4 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 버퍼층(470)의 상부에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다. 본 실시예에 따른 유기 박막 트랜지스터와 전술한 제 3 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 버퍼층(470) 상에 별도의 돌출부재들이 구비되지 않고 일체로, 즉 상기 버퍼층(470)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기와 같이 버퍼층(470)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되도록 하여, 상기 버퍼층(470)의 상부에 구비되는 게이트 전극 및 상기 게이트 전극의 상부에 구비되는 게이트 절연막에, 소스 전극에서 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 한다.
상기 버퍼층(470)의 상면에 형성된, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 전술한 바와 같이 레이저 식각법(laser ablation method) 등을 이용하여 간단하게 형성할 수 있다. 또한 상기 버퍼층을 포토 리지스트 또는 광배향막 등의 고분자막과 같은 감광성 물질로 형성한 후, 전술한 레이저 홀로그램법을 이용하여 형성할 수도 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층 하부에 구비된 상기 게이트 절연막에는, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
도 11a 내지 11e는 본 발명의 바람직한 제 5 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하면, 기판(510)의 상부에 게이트 전극(520)이 구비되어 있고, 상기 게이트 전극(520)을 덮도록 게이트 절연막(560)이 구비되어 있으며, 상기 게이트 절연막(560)의 상부에 유기 반도체층(530)이 구비되어 있고, 상기 유기 반도체층(530)에 접하는 소스 전극(540) 및 드레인 전극(550)이 구비되어 있다. 상기 기판(510)의 상면에는 필요에 따라 버퍼층(미도시)이 더 구비될 수도 있다.
이때 상기 게이트 절연막(560)에는, 도 11d 및 도 11e에 도시된 바와 같이, 복수개의 돌출부들이 형성된다. 상기 돌출부들은 상기 소스 전극(540)에서 상기 드레인 전극(550) 방향으로 연장된다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에 서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
그리고 상기 유기 반도체층(530)은, 도 11d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성된 상기 게이트 절연막(560)을 덮도록 구비될 수도 있고, 도 11e에 도시된 바와 같이, 상기 게이트 절연막(560)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부들 사이에 구비될 수도 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 유기 박막 트랜지스터와 전술한 실시예들에 따른 유기 박막 트랜지스터와의 차이점은, 상기 게이트 절연막(560)에 형성된 서로 평행한 중심축을 갖는 복수개의 돌출부들을 형성하는 방법이 다르다는 것이다.
전술한 제 1 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 절연막 하부에 구비된 게이트 전극 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재들이 구비되도록 함으로써, 상기 게이트 전극을 덮도록 구비되는 게이트 절연막에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 하는 것이었다. 또한 전술한 제 3 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 절연막 하부에 구비된 게이트 전극의 하부에 구비된 버퍼층 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재들이 구비되도록 함으로써, 상기 버퍼층을 덮도록 구비되는 게이트 전극 및 상기 게이트 전극을 덮도록 구비되는 게이트 절연막에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 하는 것이었다.
그러나 본 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 전극(520)의 하부에 구비된 기판(510) 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재(510a)들이 구비되도록 함으로써, 그 상부에 구비되는 게이트 전극(520)에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 하고, 그 결과 상기 게이트 전극(520)의 상부에 구비되는 게이트 절연막(560)에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 한다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 유기 반도체층(530) 하부에 구비된 상기 게이트 절연막(560)에는, 상기 소스 전극(540)에서 상기 드레인 전극(550) 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막(560)의 상부에 구비되는 상기 유기 반도체층(530)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상기 기판(510) 상에 구비된, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부재(510a)들은, 전술한 바와 같이 포토리지스트 또는 광배향막 등의 고분자막 등으로 구비될 수 있으며, 형성방법은 전술한 바와 같이 레이저 홀로그램법 등을 이용할 수 있다.
도 12는 본 발명의 바람직한 제 6 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 기판(610)의 상부에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
본 실시예에 따른 유기 박막 트랜지스터와 전술한 제 5 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 기판(610) 상에 별도의 돌출부재들이 구비된 것이 아니라 일체로, 즉 상기 기판(610)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기와 같이 상기 기판(610)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되도록 하여, 상기 기판(610)의 상부에 구비되는 게이트 전극 및 상기 게이트 전극의 상부에 구비되는 게이트 절연막에, 소스 전극에서 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 한다.
상기 기판(610)의 상면에 형성된, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 전술한 바와 같이 레이저 식각법(laser ablation method) 등을 이용하여 간단하게 형성할 수 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층 하부에 구비된 상기 게이트 절연막에는, 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
도 13a 내지 13e는 본 발명의 바람직한 제 7 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하면, 기판(710)의 상부에 게이트 전극(720)이 구비되고, 상기 게이트 전극(720)을 덮도록 게이트 절연막(760)이 구비되며, 상기 게이트 절연막(760)의 상부에 유기 반도체층(730)이 구비되고, 상기 유기 반도체층(730)에 접하는 소스 전극(740) 및 드레인 전극(750)이 구비된다.
이때, 상기 게이트 절연막(760)의 상기 게이트 전극(720) 반대방향의 면 상에는, 도 13b 및 도 13c에 도시된 바와 같이, 복수개의 돌출부재(760a)들이 구비되어 있다. 상기 돌출부재들은 상기 소스 전극(740)에서 상기 드레인 전극(750) 방향으로 연장된다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
그리고 상기 유기 반도체층(730)은, 도 13d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부재(760a)들이 형성된 상기 게이트 절연막(760)을 덮도록 구비될 수도 있고, 도 13e에 도시된 바와 같이, 상기 게이트 절연막(760)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부재(760a)들 사이에 구비될 수도 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 유기 박막 트랜지스터와 전술한 실시예들에 따른 유기 박막 트랜지스터와의 차이점은, 상기 게이트 절연막(760)에 서로 평행한 중심축을 갖는 복수개의 돌출부재(760a)들이 구비되어 있다는 것이다.
전술한 실시예들에 따른 유기 박막 트랜지스터들의 경우에는, 상기 게이트 절연막 하부에 구비된 게이트 전극, 버퍼층 또는 기판 상에 서로 평행한 중심축을 갖는 복수개의 돌출부재들이 구비되도록 함으로써, 상기 게이트 전극, 버퍼층 또는 기판을 덮도록 그 상부에 구비되는 게이트 절연막에 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되도록 하는 것이었다.
그러나 본 실시예에 따른 유기 박막 트랜지스터의 경우에는, 상기 게이트 절연막(760)의 상기 게이트 전극(720) 반대방향의 면 상에, 서로 평행한 중심축을 갖는 복수개의 돌출부재(760a)들이 직접 구비되도록 한 것이다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 유기 반도체층(730) 하부에 구비된 상기 게이트 절연막(760)에는, 상기 소스 전극(740)에서 상기 드레인 전극(750) 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(760a)들이 형성되어 있으므로, 상기 게이트 절연막(760)의 상부에 구비되는 상기 유기 반도체층(730)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상기 게이트 절연막(760) 상에 구비된, 상기 소스 전극(740)에서 상기 드레인 전극(750) 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부재(760a)들은, 전술한 바와 같이 포토리지스트 또는 광배향막 등의 고분자막 등으로 구비될 수 있으며, 형성방법은 전술한 바와 같이 레이저 홀로그램법 등을 이용할 수 있다.
도 14는 본 발명의 바람직한 제 8 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 게이트 절연막(860)의 상부에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
본 실시예에 따른 유기 박막 트랜지스터와 전술한 제 7 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 게이트 절연막(860) 상에 별도의 돌출부재들이 구비된 것이 아니라 일체로, 즉 상기 게이트 절연막(860)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기 게이트 절연막(860)의 상면에 형성된, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 전술한 바와 같이 레이저 식각법(laser ablation method) 등을 이용하여 간단하게 형성할 수 있다. 또한 상기 게이트 절연막을 포토 리지스트 또는 광배향막 등의 고분자막과 같은 감광성 물질로 형성한 후, 전술한 레이저 홀로그램법을 이용하여 형성할 수도 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 반도체층 하부에 구비된 상기 게이트 절연막에는, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 게이트 절연막의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
도 15a 내지 15e는 본 발명의 바람직한 제 9 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하자면, 기판(910)의 상부에 유기 반도체층(930)이 구비되고, 상기 유기 반도체층(930)의 상부에 상기 유기 반도체층(930)과 절연된 게이트 전극(920)이 구비되며, 상기 유기 반도체층(930)에 접하고 상기 게이트 전극(920)과 절연된 소스 전극(940) 및 드레인 전극(950)이 구비된다.
물론, 상기 유기 반도체층(930)의 상부에 구비되고, 상기 소스 전극(940), 상기 드레인 전극(950) 및 상기 유기 반도체층(930)을 상기 게이트 전극(920)으로부터 절연시키는 게이트 절연막(960)이 더 구비되며, 필요에 따라 상기 기판(910)과 상기 유기 반도체층(930) 사이에는 버퍼층(미도시)이 더 구비될 수도 있다. 이는 후술할 실시예들에 있어서도 동일하다.
이때, 상기 기판(910)의 상기 유기 반도체층(930) 방향의 면 상에는 복수개의 돌출부재(910a)들이 구비된다. 상기 돌출부재들은 상기 소스 전극(940)에서 상기 드레인 전극(950) 방향으로 연장된다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
그리고 상기 유기 반도체층(930)은, 도 15d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부재(910a)들이 형성된 상기 기판(910)을 덮도록 구비될 수도 있고, 도 15e에 도시된 바와 같이, 상기 기판(910)에 구비된 서로 평 행한 중심축을 갖는 복수개의 돌출부재(910a)들 사이에 구비될 수도 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 유기 반도체층(930) 이 구비된 상기 기판(910)에, 도 15d 및 도 15e에 도시된 바와 같이, 상기 소스 전극(940)에서 상기 드레인 전극(950) 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(910a)들이 형성되어 있으므로, 상기 기판(910)의 상부에 구비되는 상기 유기 반도체층(930)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상기 기판(910) 상에 구비된, 상기 소스 전극(940)에서 상기 드레인 전극(950) 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부재(910a)들은, 전술한 바와 같이 포토리지스트 또는 광배향막 등의 고분자막 등으로 구비될 수 있으며, 형성방법은 전술한 바와 같이 레이저 홀로그램법 등을 이용할 수 있다.
본 실시예에서는 도 15a에 도시된 바와 같이 소위 스태거드형(staggered type) 유기 박막 트랜지스터에 대해 설명하였으나, 게이트 전극이 유기 반도체층 상부에 구비되는 소위 탑 게이트형(top gate type) 유기 박막 트랜지스터라면 어떠한 구조의 유기 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이다. 이는 후술할 실시예들에 있어서도 동일하다.
도 16은 본 발명의 바람직한 제 10 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 기판(1010)의 상부에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
본 실시예에 따른 유기 박막 트랜지스터와 전술한 제 9 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 기판(1010) 상에 별도의 돌출부재들이 구비된 것이 아니라 일체로, 즉 상기 기판(1010)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기 기판(1010)의 상면에 형성된, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 전술한 바와 같이 레이저 식각법(laser ablation method) 등을 이용하여 간단하게 형성할 수 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층이 구비되는 기판에는, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 기판의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
도 17a 내지 17e는 본 발명의 바람직한 제 11 실시예에 따른 유기 박막 트랜지스터 또는 그 일부분을 개략적으로 도시하는 단면도들이다.
상기 도면들을 참조하여 본 실시예에 따른 유기 박막 트랜지스터의 구조를 설명하자면, 기판(1110)의 상부에 버퍼층(1170)이 구비되고, 상기 버퍼층(1170) 상 부에 유기 반도체층(1130)이 구비되며, 상기 유기 반도체층(1130)의 상부에 상기 유기 반도체층(1130)과 절연된 게이트 전극(1120)이 구비되고, 상기 유기 반도체층(1130)에 접하고 상기 게이트 전극(1120)과 절연된 소스 전극(1140) 및 드레인 전극(1150)이 구비된다.
이때, 상기 버퍼층(1170)의 상기 유기 반도체층(1130) 방향의 면 상에는 복수개의 돌출부재(1170a)들이 구비된다. 상기 돌출부재(1170a)들은 상기 소스 전극(1140)에서 상기 드레인 전극(1150) 방향으로 연장된다. 이때, 상기 돌출부재들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부재들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부재들이 평행한 경우에 대해 설명한다.
그리고 상기 유기 반도체층(1130)은, 도 17d에 도시된 바와 같이, 서로 평행한 중심축을 갖는 복수개의 돌출부재(1170a)들이 형성된 상기 버퍼층(1170)을 덮도록 구비될 수도 있고, 도 17e에 도시된 바와 같이, 상기 버퍼층(1170)에 구비된 서로 평행한 중심축을 갖는 복수개의 돌출부재(1170a)들 사이에 구비될 수도 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 상기 유기 반도체층(1130) 이 구비된 상기 버퍼층(1170)에, 도 17d 및 도 17e에 도시된 바와 같이, 상기 소스 전극(1140)에서 상기 드레인 전극(1150) 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부재(1170a)들이 형성되어 있으므로, 상기 버퍼층(1170)의 상부에 구비되는 상기 유기 반도체층(1130)의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전 압 등의 특성이 균일하도록 할 수 있다.
상기 버퍼층(1170) 상에 구비된, 상기 소스 전극(1140)에서 상기 드레인 전극(1150) 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부재(1170a)들은, 전술한 바와 같이 포토리지스트 또는 광배향막 등의 고분자막 등으로 구비될 수 있으며, 형성방법은 전술한 바와 같이 레이저 홀로그램법 등을 이용할 수 있다.
도 18은 본 발명의 바람직한 제 12 실시예에 따른 유기 박막 트랜지스터의 일부분을 개략적으로 도시하는 단면도이다.
상기 도면을 참조하면, 기판(1210)의 상부에 구비된 버퍼층(1270) 상에 복수개의 돌출부들이 구비되어 있다. 이때, 상기 돌출부들은 서로 평행한 중심축을 갖도록 할 수 있다. 물론 상기 돌출부들은 서로 평행하지 않을 수도 있다. 이하에서는 편의상 상기 돌출부들이 평행한 경우에 대해 설명한다.
본 실시예에 따른 유기 박막 트랜지스터와 전술한 제 11 실시예에 따른 유기 박막 트랜지스터와의 차이점은, 본 실시예에 따른 유기 박막 트랜지스터에 있어서, 상기 버퍼층(1270) 상에 별도의 돌출부재들이 구비된 것이 아니라 일체로, 즉 상기 버퍼층(1270)의 상면에 서로 평행한 중심축을 갖는 돌출부들이 형성되어 있다는 것이다.
상기 버퍼층(1270)의 상면에 형성된, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 돌출부들은, 전술한 바와 같이 레이저 식각법(laser ablation method) 등을 이용하여 간단하게 형성할 수 있다. 또한 상기 버퍼층을 포토 리지스트 또는 광배향막 등의 고분자막과 같은 감광성 물질로 형성한 후, 전술한 레이저 홀로그램법을 이용하여 형성할 수도 있다.
상기와 같은 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층이 구비되는 버퍼층에는, 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부들이 형성되어 있으므로, 상기 버퍼층의 상부에 구비되는 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있으며, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
상술한 실시예들에 따른 유기 박막 트랜지스터들은 동일 기판 위에 복수개의 유기 박막 트랜지스터들을 동시에 제조할 시 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하기에, 동일한 특성을 가진 복수개의 유기 박막 트랜지스터들을 필요로 하는 장치, 특히 평판 디스플레이 장치에 사용될 수 있다. 즉, 각 화소별로 적어도 하나의 유기 박막 트랜지스터가 구비되어 각 화소의 동작을 제어하는 경우, 각 화소별로 구비된 유기 박막 트랜지스터의 특성이 다르다면 입력된 영상 신호에 따른 이미지를 정확히 구현할 수 없게 되며, 그 결과 선명한 상을 얻을 수 없게 되기 때문이다. 따라서 복수개의 유기 박막 트랜지스터들이 구비된 평판 디스플레이 장치에 있어서, 상술한 실시예들에 따른 유기 박막 트랜지스터들을 이용함으로써, 정확하고 선명한 상을 구현할 수 있다.
특히 상기와 같은 유기 박막 트랜지스터들을 구비하는 평판 디스플레이 장치로는 전계발광 디스플레이 장치 또는 액정 디스플레이 장치 등을 들 수 있는 바, 상기 전계발광 디스플레이 장치의 구조를 간략하게 설명하자면 다음과 같다.
전계발광 표시장치는 발광층에서의 발광 색상에 따라 다양한 화소 패턴을 구 비하는데, 예컨대 적색, 녹색 및 청색의 화소를 구비한다. 상기 적색, 녹색 및 청색으로 형성되는 각 부화소는 자발광 소자인 전계발광 소자 및 상기 전계발광 소자에 연결되는 적어도 하나 이상의 박막 트랜지스터들을 구비하게 되는데, 상기 박막 트랜지스터들은 전술한 실시예들에 따른 유기 박막 트랜지스터가 될 수 있다. 물론 이 외에도 커패시터 등이 구비될 수도 있다.
상기 전계발광 소자는 전류구동 방식의 발광 소자로서, 상기 소자를 구성하는 양 전극간의 전류 흐름에 따라 적색, 녹색 또는 청색의 빛을 발광하여 소정의 화상을 구현한다. 상기 전계발광 소자의 구성을 간략히 설명하자면, 상기 전계발광 소자는 전술한 박막 트랜지스터를 구성하는 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 연결된 화소 전극과, 전체 화소들을 덮도록 또는 각 화소에 대응되도록 구비된 대향 전극 및 이들 화소 전극과 대향 전극의 사이에 배치되는 적어도 발광층을 포함하는 중간층으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 전계발광 디스플레이 장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 화소 전극은 애노드 전극의 기능을 하고, 상기 대향 전극은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극과 대향 전극의 극성은 반대로 되어도 무방하다.
상기 화소 전극은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 상기 화소 전 극이 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다.
상기 대향 전극도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물이 상기 중간층을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인이 구비되도록 할 수 있다. 그리고 반사형 전극으로 사용될 때에는 상기 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극 및 대향 전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.
한편, 상기 중간층은 유기막으로 구비될 수 있으며, 유기막으로 구비된 중간층으로는 저분자 유기막 또는 고분자 유기막으로 구비될 수 있다.
저분자 유기막을 사용할 경우, 상기 중간층은 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'- diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이러한 저분자 유기막은 진공 중에서 유기물을 가열하여 증착하는 방식으로 형성될 수 있다. 물론 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
고분자 유기막을 사용할 경우에는 상기 중간층은 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT : poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI : polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 형성될 수 있다. 상기 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등으로 구비될 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다. 물론 이러한 고분자 유기층의 경우에도 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
상술한 바와 같은 구조로 이루어진 전계발광 디스플레이 장치는, 상기 전계발광 소자의 화소 전극에 전술한 것과 같이 일정한 방향으로 유기 반도체층이 얼라인되어 문턱 전압 등의 특성이 동일한 유기 박막 트랜지스터가 적어도 하나 이상 연결되어 상기 화소 전극에 유입되는 전류의 흐름을 제어함으로써 각 화소의 발광여부를 제어하게 된다.
물론 전술한 본 발명에 따른 유기 박막 트랜지스터들은 상기 전계발광 디스 플레이 장치나 액정 디스플레이 장치 이외의 다양한 평판 디스플레이 장치에도 구비될 수 있음은 물론이며, 평판 디스플레이 장치 외의 전자 종이(electronic sheet), 스마트 카드(smart card), 상품 태그 또는 RFID 용 플라스틱 칩(smart tag, RFID) 등 유기 박막 트랜지스터를 구비하는 모든 장치에 구비될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 유기 반도체층 하부에 일정한 방향으로 연장되고 서로 평행한 중심축을 갖는 복수개의 돌출부가 형성되도록 함으로써, 상기 유기 반도체층의 얼라인 방향이 동일하도록 형성할 수 있다.
둘째, 유기 반도체층의 얼라인 방향이 동일하도록 형성함으로써, 이를 통해 동시에 제조되는 각 유기 박막 트랜지스터의 문턱 전압 등의 특성이 균일하도록 할 수 있다.
셋째, 특성이 균일한 복수개의 유기 박막 트랜지스터들을 제조함으로써, 상기 유기 박막 트랜지스터들에 의해 구동되는 평판 디스플레이 장치를 제조하여, 상기 평판 디스플레이 장치에 입력되는 화상 신호에 따라, 정확하고 선명한 상을 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (46)

  1. 삭제
  2. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 절연막에는 복수개의 돌출부들이 형성되고, 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되며, 상기 돌출부들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 전극의 상기 게이트 절연막 방향의 면 상에는 복수개의 돌출부재들이 더 구비되고 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장됨으로써, 상기 게이트 절연막에는 복수개의 돌출부들이 형성되고 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 3항에 있어서,
    상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 3항에 있어서,
    상기 돌출부재들은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 5항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제 3항에 있어서,
    상기 돌출부재들은 상기 게이트 전극과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 절연막에는 복수개의 돌출부들이 형성되고, 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되며, 상기 기판과 상기 게이트 전극 사이에는 버퍼층이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 8항에 있어서,
    상기 버퍼층의 상기 게이트 전극 방향의 면 상에는 복수개의 돌출부재들이 더 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되는 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 9항에 있어서,
    상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 9항에 있어서,
    상기 돌출부재들은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제 11항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  13. 제 9항에 있어서,
    상기 돌출부재들은 상기 버퍼층과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  14. 제 13항에 있어서,
    상기 버퍼층은 감광성 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  15. 제 14항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  16. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 기판의 상기 게이트 전극 방향의 면 상에는 복수개의 돌출부재들이 더 구비되고 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장됨으로써, 상기 게이트 절연막에는 복수개의 돌출부들이 형성되고 상기 돌출부들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되는 것을 특징으로 하는 유기 박막 트랜지스터.
  17. 제 16항에 있어서,
    상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  18. 제 16항에 있어서,
    상기 돌출부재들은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  19. 제 18항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  20. 제 16항에 있어서,
    상기 돌출부재들은 상기 기판과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  21. 제 2항 내지 제 20항 중 어느 한 항의 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  22. 삭제
  23. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 절연막의 상기 게이트 전극 반대방향의 면 상에는 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되며, 상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  24. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 절연막의 상기 게이트 전극 반대방향의 면 상에는 감광성 물질로 형성된 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되는 것을 특징으로 하는 유기 박막 트랜지스터.
  25. 제 24항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  26. 기판;
    상기 기판의 상부에 구비된 게이트 전극;
    상기 게이트 전극을 덮도록 구비된 게이트 절연막;
    상기 게이트 절연막의 상부에 구비된 유기 반도체층; 및
    상기 유기 반도체층에 접하는 소스 전극 및 드레인 전극;을 구비하고,
    상기 게이트 절연막의 상기 게이트 전극 반대방향의 면 상에는 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되며, 상기 돌출부재들은 상기 게이트 절연막과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  27. 제 26항에 있어서,
    상기 게이트 절연막은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  28. 제 27항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  29. 제 23항 내지 제 28항 중 어느 한 항의 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  30. 기판;
    상기 기판의 상부에 구비된 유기 반도체층;
    상기 유기 반도체층의 상부에 구비되고, 상기 유기 반도체층과 절연된 게이트 전극; 및
    상기 유기 반도체층에 접하고, 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극;을 구비하고,
    상기 기판의 상기 유기 반도체층 방향의 면 상에는 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장 되는 것을 특징으로 하는 유기 박막 트랜지스터.
  31. 제 30항에 있어서,
    상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  32. 제 30항에 있어서,
    상기 돌출부재들은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  33. 제 32항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  34. 제 30항에 있어서,
    상기 돌출부재들은 상기 기판과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  35. 제 30항에 있어서,
    상기 기판과 상기 유기 반도체층 사이에는 버퍼층이 더 구비되는 것을 특징 으로 하는 유기 박막 트랜지스터.
  36. 제 30항에 있어서,
    상기 유기 반도체층의 상부에 구비되고, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  37. 제 30항 내지 제 36항 중 어느 한 항의 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  38. 기판;
    상기 기판의 상부에 구비된 버퍼층;
    상기 버퍼층의 상부에 구비된 유기 반도체층;
    상기 유기 반도체층의 상부에 구비되고, 상기 유기 반도체층과 절연된 게이트 전극; 및
    상기 유기 반도체층에 접하고, 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극;을 구비하고,
    상기 버퍼층의 상기 유기 반도체층 방향의 면 상에는 복수개의 돌출부재들이 구비되고, 상기 돌출부재들은 상기 소스 전극에서 상기 드레인 전극 방향으로 연장되는 것을 특징으로 하는 유기 박막 트랜지스터.
  39. 제 38항에 있어서,
    상기 돌출부재들은 서로 평행한 중심축을 갖는 것을 특징으로 하는 유기 박막 트랜지스터.
  40. 제 38항에 있어서,
    상기 돌출부재들은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  41. 제 40항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  42. 제 38항에 있어서,
    상기 돌출부재들은 상기 버퍼층과 일체화된 것을 특징으로 하는 유기 박막 트랜지스터.
  43. 제 42항에 있어서,
    상기 버퍼층은 감광성 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  44. 제 43항에 있어서,
    상기 감광성 물질은 포토리지스트 또는 광배향막인 것을 특징으로 하는 유기 박막 트랜지스터.
  45. 제 38항에 있어서,
    상기 유기 반도체층의 상부에 구비되고, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  46. 제 38항 내지 제 45항 중 어느 한 항의 유기 박막 트랜지스터에 전기적으로 연결된 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020040093000A 2004-11-15 2004-11-15 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 KR100669762B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040093000A KR100669762B1 (ko) 2004-11-15 2004-11-15 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP2005200718A JP4377358B2 (ja) 2004-11-15 2005-07-08 有機薄膜トランジスタ及びそれを具備した平板ディスプレイ装置
EP05110679A EP1657761B1 (en) 2004-11-15 2005-11-14 Organic thin film transistor
DE602005022262T DE602005022262D1 (de) 2004-11-15 2005-11-14 Organischer Dünnfilmtransistor
CNB2005101373448A CN100573955C (zh) 2004-11-15 2005-11-15 有机薄膜晶体管
US11/280,105 US7582894B2 (en) 2004-11-15 2005-11-15 Organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093000A KR100669762B1 (ko) 2004-11-15 2004-11-15 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20060047149A KR20060047149A (ko) 2006-05-18
KR100669762B1 true KR100669762B1 (ko) 2007-01-16

Family

ID=35741417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093000A KR100669762B1 (ko) 2004-11-15 2004-11-15 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Country Status (6)

Country Link
US (1) US7582894B2 (ko)
EP (1) EP1657761B1 (ko)
JP (1) JP4377358B2 (ko)
KR (1) KR100669762B1 (ko)
CN (1) CN100573955C (ko)
DE (1) DE602005022262D1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951878B2 (ja) * 2005-05-31 2012-06-13 ソニー株式会社 電界効果型トランジスタの製造方法
US7960717B2 (en) * 2005-12-29 2011-06-14 E.I. Du Pont De Nemours And Company Electronic device and process for forming same
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR101236240B1 (ko) * 2006-06-07 2013-02-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20080025525A (ko) * 2006-09-18 2008-03-21 삼성전자주식회사 용매 효과를 이용한 유기박막 형성방법, 그에 의해 제조된유기박막 및 이를 포함하는 유기 전자 소자
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5573015B2 (ja) * 2009-06-19 2014-08-20 富士ゼロックス株式会社 トランジスタの製造方法、トランジスタ及び回路基板
CN102668099A (zh) * 2010-05-14 2012-09-12 松下电器产业株式会社 挠性半导体装置及其制造方法、以及图像显示装置
JP5700291B2 (ja) * 2011-03-24 2015-04-15 凸版印刷株式会社 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
KR102254558B1 (ko) * 2013-11-13 2021-05-24 올싸거널 인코포레이티드 분지형 플루오르화 광중합체
CN108878650B (zh) 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管
US20210057680A1 (en) * 2018-03-30 2021-02-25 Sharp Kabushiki Kaisha Display device production method
WO2019211888A1 (ja) * 2018-05-01 2019-11-07 株式会社ニコン ゲート絶縁膜の形成方法、トランジスタの製造方法、回路基板の製造方法、トランジスタ、回路基板、及び電子デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177380A (ja) * 1992-07-30 1994-06-24 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2004273514A (ja) 2003-03-05 2004-09-30 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
JP2004273851A (ja) 2003-03-10 2004-09-30 Ricoh Co Ltd パターン形成方法、電子素子、電子素子アレイ及び画像表示装置
KR20050034840A (ko) * 2003-10-10 2005-04-15 삼성전자주식회사 표면요철구조에 의해 향상된 전하 이동도를 갖는 유기박막트랜지스터
KR20060001745A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그를 사용하여 제조된박막트랜지스터

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1621923B8 (en) * 1997-06-12 2010-03-24 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
DE10153563A1 (de) * 2001-10-30 2003-05-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen
JP4136482B2 (ja) * 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
TW582059B (en) 2003-03-11 2004-04-01 Ind Tech Res Inst Organic component, method for forming organic semiconductor layer with aligned molecules, and method for forming organic component
CN1768437A (zh) 2003-03-31 2006-05-03 佳能株式会社 有机薄膜晶体管及其制作方法
TWI228189B (en) 2003-04-15 2005-02-21 Ind Tech Res Inst Organic thin film transistor array substrate, its manufacturing method and liquid crystal display including the organic thin film transistor array substrate
US6969634B2 (en) * 2003-09-24 2005-11-29 Lucent Technologies Inc. Semiconductor layers with roughness patterning
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
JP2005150328A (ja) 2003-11-14 2005-06-09 Canon Inc 電界効果トランジスタ、および電界効果トランジスタの製造方法
JP4124787B2 (ja) * 2004-01-15 2008-07-23 松下電器産業株式会社 電界効果トランジスタ及びそれを用いた表示装置
KR101046923B1 (ko) * 2004-02-02 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7659628B2 (en) * 2004-08-13 2010-02-09 Imec Contact structure comprising semiconductor and metal islands

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177380A (ja) * 1992-07-30 1994-06-24 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2004273514A (ja) 2003-03-05 2004-09-30 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
JP2004273851A (ja) 2003-03-10 2004-09-30 Ricoh Co Ltd パターン形成方法、電子素子、電子素子アレイ及び画像表示装置
KR20050034840A (ko) * 2003-10-10 2005-04-15 삼성전자주식회사 표면요철구조에 의해 향상된 전하 이동도를 갖는 유기박막트랜지스터
KR20060001745A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그를 사용하여 제조된박막트랜지스터

Also Published As

Publication number Publication date
CN1848476A (zh) 2006-10-18
JP2006148054A (ja) 2006-06-08
EP1657761A1 (en) 2006-05-17
CN100573955C (zh) 2009-12-23
EP1657761B1 (en) 2010-07-14
KR20060047149A (ko) 2006-05-18
US7582894B2 (en) 2009-09-01
US20060102896A1 (en) 2006-05-18
JP4377358B2 (ja) 2009-12-02
DE602005022262D1 (de) 2010-08-26

Similar Documents

Publication Publication Date Title
JP4377358B2 (ja) 有機薄膜トランジスタ及びそれを具備した平板ディスプレイ装置
US7335919B2 (en) Active matrix organic electroluminescent display device including organic thin film transistor and method of manufacturing the display device
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US7170088B2 (en) Organic thin film transistor and flat panel display comprising the same
KR100649189B1 (ko) 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
US7507990B2 (en) Organic thin film transistor having circular organic semiconductor layer and flat panel display including the same
KR100659055B1 (ko) 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
US20060237789A1 (en) Thin film transistor (TFT) and flat panel display including the TFT
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US8710502B2 (en) Thin film transistor and flat panel display device including the same
KR100615235B1 (ko) 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100937867B1 (ko) 유기 발광 디스플레이 장치
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100696536B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100669770B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 상기 유기 박막트랜지스터를 구비한 평판 디스플레이 장치
KR100669801B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14