JP5573015B2 - トランジスタの製造方法、トランジスタ及び回路基板 - Google Patents
トランジスタの製造方法、トランジスタ及び回路基板 Download PDFInfo
- Publication number
- JP5573015B2 JP5573015B2 JP2009146668A JP2009146668A JP5573015B2 JP 5573015 B2 JP5573015 B2 JP 5573015B2 JP 2009146668 A JP2009146668 A JP 2009146668A JP 2009146668 A JP2009146668 A JP 2009146668A JP 5573015 B2 JP5573015 B2 JP 5573015B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor film
- electrode
- source electrode
- organic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1(a)は、本発明の第1の実施の形態に係るトランジスタの上面図であり、(b)は、図1(a)のI(b)―I(b)線断面図である。図1(a)及び(b)に示すトランジスタ1は、例えば、基板10上に形成された複数のトランジスタのうちの1つの周辺部分を断面図として図示している。
図2(a)〜(d)は、本発明の第1の実施の形態に係るトランジスタの製造方法の工程を示す要部断面図である。
具体的には、スパッタ法によって基板10上に金属膜を形成し、フォトリソグラフィ法及びRIE法を用いてゲート電極12を形成する。続いて、CVD法によってゲート電極12を覆うように基板10上に絶縁膜を堆積し、フォトリソグラフィ法及びRIE法を用いてゲート絶縁膜14を形成する。続いて、スパッタ法によって基板10及びゲート絶縁膜14上に金属膜を形成し、フォトリソグラフィ法及びRIE法を用いてソース電極16及びドレイン電極18を形成する。
具体的には、コーヒーステイン現象が起こる塗布条件、例えば、基板温度、液滴吐出速度、液滴量及び液濃度を最適にし、溶液を1滴滴下する。
具体的には、基板10をホットプレートによって一定時間加熱して滴下した溶液を乾燥させる。滴下した溶液を乾燥させることによって、厚肉部220及び薄肉部222が一度に形成される。
具体的には、インクジェット装置4によって、厚肉部220と薄肉部222を形成するために滴下した溶液よりも少ない量の溶液を少なくとも1回吐出して凸部224を形成し、有機半導体膜22を形成する。この凸部224と薄肉部222の再結晶領域226近傍では、溶液を滴下したことによる有機半導体材料の再結晶化が発生し、有機半導体膜22の配向性が向上する。なお、凸部224を形成するための溶液の滴下は、複数回数に分けて滴下されても良く、また薄肉部222上の複数の場所に滴下して複数の凸部224を形成しても良い。
図3は、本発明の第2の実施の形態に係るトランジスタの要部断面図である。以下に、第1の実施の形態と同様の機能及び構成を有する部分については、同じ符号を付し、その説明は省略するものとする。
トランジスタ1は、図3に示すように、主に、シリコン系基板である基板30と、基板30内に形成されたゲート電極32と、基板30及びゲート電極32上に形成されたゲート絶縁膜34と、を備えて概略構成されている。
まず、ボロン、フッ化ボロン等のp型不純物、又は砒素、リン等のn型不純物を基板10に導入し、ゲート電極32を形成する。
図4は、本発明の第3の実施の形態に係る第1及び第2の実施の形態におけるトランジスタを使用した回路基板の概略図である。この回路基板6は、例えば、プリント配線基板60上に、CPU(Central Processing Unit)61及びメモリ62を備えている。CPU61及びメモリ62は、例えば、上記の各実施の形態におけるトランジスタ1を含んで構成されている。上記の各実施の形態におけるトランジスタ1は、この他にも、例えば、電子ペーパ、携帯電子機器等の電子機器、有機EL素子(Organic Electroluminescent Device)、電気泳動型表示素子、液晶素子等を用いた表示装置、電子タグ、スマートカード等に用いられる回路基板等に用いられ、特に、可撓性を有する回路基板上に形成される電子部品に好適である。上記の各実施の形態におけるトランジスタ1は、例えば、塗布法又は印刷法を利用することで、簡単な製造工程で製造されるので、上記の回路基板や電子機器等の製造コストが抑制される。
まず、n型不純物としてリンを基板30に導入してゲート電極32を形成する。続いて、熱酸化法によって酸化シリコン膜からなる膜厚100nmのゲート絶縁膜34を形成する。続いて、蒸着法によってチタン、金からなる金属膜をゲート絶縁膜34上に形成し、フォトリソグラフィ法及びRIE法によってソース電極16及びドレイン電極18を形成する。
次に、触針式表面粗さ計(Dektak3030、Soloan社製)によって、形成された有機半導体膜22の形状を測定した。測定の結果、図5に示すように、ソース電極16及びドレイン電極18上に厚肉部220と、チャネル部19に薄肉部222及び凸部224とが形成されていることが分かった。
まず、実施例1と同様の条件でゲート電極32、ゲート絶縁膜34、ソース電極16及びドレイン電極18を形成する。
次に、上記の触針式表面粗さ計によって、形成された有機半導体膜22の形状を測定した。測定の結果、図8に示すように、チャネル部19に膜厚が薄い部分と厚い部分とが形成されていることが分かった。
まず、EB(Electron Beam)蒸着(電子線蒸着)法によって、ポリエチレンナフタレート(PEN:Polyethylene naphthalate)基板(帝人製テオックス、厚み:250μm)上に、電極材料として金を用いて膜厚100nmのゲート電極を形成した。
次に、上記の触針式表面粗さ計によって、形成された有機半導体膜の形状を測定した。測定の結果、図9に示すように、ソース電極及びドレイン電極上に厚肉部と、チャネル部に薄肉部及び凸部とが形成されていることが分かった。
図10は、比較例1の有機半導体膜の膜厚に関するグラフであり、図11は、比較例1の有機半導体膜の結晶の配向性に関するグラフである。図10は、縦軸がソース電極及びドレイン電極の表面からの高さ、横軸がチャネル方向の距離であり、測定は、ソース電極上の測定開始位置からチャネル方向に150nmの区間で行った。図11は、縦軸がX線回折強度、横軸が回折角度である。
比較例1は、上記の実施例1と同様に、インクジェット法によって、1、3、5−トリメチルベンゼン溶液にTIPS―ペンタセンを6wt%で溶解させた溶液を、ソース電極16及びドレイン電極18の間のゲート絶縁膜14上に一滴滴下した。なお、滴下した溶液の量は、実施例1の1回目の溶液の量と同じである。なお、溶液を滴下するときの基板の温度は、室温である。
次に、上記の触針式表面粗さ計によって、形成された有機半導体膜の形状を測定した。測定の結果、図10に示すように、ソース電極及びドレイン電極上に膜厚が厚い部分と、チャネル部にソース電極及びドレイン電極よりも膜厚が薄い部分とを有する有機半導体膜が形成されていることが分かった。
図12は、比較例2の有機半導体膜の膜厚に関するグラフであり、図13は、比較例2の有機半導体膜の結晶の配向性に関するグラフである。図12は、縦軸がソース電極及びドレイン電極の表面からの高さ、横軸がチャネル方向の距離であり、測定は、ソース電極上の測定開始位置からチャネル方向に100nmの区間で行った。図13は、縦軸がX線回折強度、横軸が回折角度である。
比較例2は、上記の実施例1と同様に、インクジェット法によって、1、3、5−トリメチルベンゼン溶液にTIPS―ペンタセンを6wt%で溶解させた溶液を、ソース電極16及びドレイン電極18の間のゲート絶縁膜14上に一滴滴下した。なお、滴下した溶液の量は、実施例1の1回目の溶液の量よりも多く、約2倍である。なお、溶液を滴下するときの基板の温度は、室温である。
次に、上記の触針式表面粗さ計によって、形成された有機半導体膜の形状を測定した。測定の結果、図12に示すように、ソース電極及びドレイン電極上の膜厚に比べ、膜厚が厚い有機半導体膜がチャネル部に形成されていることが分かった。
実施例1〜3、比較例1及び2の測定結果を表1に示す。
図14(a)〜(d)は、本発明の変形例に係るトランジスタの要部断面図である。図14(a)〜(d)は、チャネル部19に形成された凸部224の変形例を示している。上記に示したように、凸部224は、薄肉部222の膜厚がWA、凸部224の膜厚がWBであるときの膜厚比がWB/WA>10であることが望ましい。さらに、ソース電極16及びドレイン電極18によって挟まれた有機半導体膜22とゲート絶縁膜14との接触面の面積S1と薄肉部222の表面積S2との面積比がS2/S1>0.05であることが望ましいことから、有機半導体膜22の形状は、一例として、下記の形状が考えられる。なお、図14(a)〜(c)は、ソース電極側に凸部が形成されるが、ドレイン電極側に形成されても良い。
Claims (8)
- 基板と、
前記基板の表面に形成されたゲート電極と、
前記基板上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート電極の両側に前記ゲート絶縁膜を介して形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上に設けられた厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に設けられ、前記厚肉部よりも膜厚の薄い薄肉部と前記薄肉部上の一部に設けられた凸部とを有し、有機半導体材料を含んで形成された半導体膜と、
を備えたトランジスタ。 - 前記半導体膜は、前記薄肉部の膜厚WAに対する前記凸部の膜厚WBの膜厚比がWB/WA>10である請求項1に記載のトランジスタ。
- 前記半導体膜は、前記ソース電極及び前記ドレイン電極によって挟まれた前記半導体膜と前記ゲート絶縁膜との接触面の面積S1に対する前記薄肉部の表面積S2の面積比がS2/S1>0.05である請求項2に記載のトランジスタ。
- ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極が形成された基板を準備する工程と、
前記基板上に有機半導体材料を塗布し、前記ソース電極及び前記ドレイン電極上に設けられた厚肉部と前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に設けられ、前記厚肉部よりも膜厚の薄い薄肉部と前記薄肉部上の一部に設けられた凸部とを形成して半導体膜を形成する工程と、
を含むトランジスタの製造方法。 - 前記半導体膜を形成する工程は、インクジェット法又はディスペンサ法によって行われる請求項4に記載のトランジスタの製造方法。
- 前記半導体膜を形成する工程は、平版印刷法、凸版印刷法、凹版印刷法、スクリーン印刷法、インクジェット印刷法又はディスペンサ印刷法によって行われる請求項4に記載のトランジスタの製造方法。
- 前記半導体膜を形成する工程は、前記ソース電極及び前記ドレイン電極によって挟まれた前記ゲート絶縁膜上に前記有機半導体材料を含む溶液を塗布し、塗布した前記溶液を乾燥させることによって前記薄肉部及び前記厚肉部を形成し、その後に前記凸部を形成することによって行う請求項5又は6に記載のトランジスタの製造方法。
- 請求項1〜3のいずれか1項に記載のトランジスタ、又は請求項4〜7のいずれか1項に記載のトランジスタの製造方法によって製造されてなるトランジスタを備えた回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146668A JP5573015B2 (ja) | 2009-06-19 | 2009-06-19 | トランジスタの製造方法、トランジスタ及び回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146668A JP5573015B2 (ja) | 2009-06-19 | 2009-06-19 | トランジスタの製造方法、トランジスタ及び回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011003790A JP2011003790A (ja) | 2011-01-06 |
JP5573015B2 true JP5573015B2 (ja) | 2014-08-20 |
Family
ID=43561496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009146668A Expired - Fee Related JP5573015B2 (ja) | 2009-06-19 | 2009-06-19 | トランジスタの製造方法、トランジスタ及び回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5573015B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6243821B2 (ja) * | 2014-09-25 | 2017-12-06 | 富士フイルム株式会社 | トランジスタ、トランジスタアレイ、および、トランジスタの製造方法 |
WO2016067591A1 (ja) * | 2014-10-28 | 2016-05-06 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06101563B2 (ja) * | 1988-07-19 | 1994-12-12 | 工業技術院長 | 薄膜電界効果トランジスタとその製造方法 |
JPH03102875A (ja) * | 1989-09-18 | 1991-04-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3169881B2 (ja) * | 1998-02-16 | 2001-05-28 | 鹿児島日本電気株式会社 | 薄膜トランジスタ |
JP4723787B2 (ja) * | 2002-07-09 | 2011-07-13 | シャープ株式会社 | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
KR100669762B1 (ko) * | 2004-11-15 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
JP4699090B2 (ja) * | 2005-05-30 | 2011-06-08 | 株式会社リコー | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 |
JP2007012672A (ja) * | 2005-06-28 | 2007-01-18 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置及び電子機器 |
JP5098159B2 (ja) * | 2005-11-29 | 2012-12-12 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
JP2008218869A (ja) * | 2007-03-07 | 2008-09-18 | Seiko Epson Corp | 有機トランジスタ、有機トランジスタの製造方法並びに電子機器 |
-
2009
- 2009-06-19 JP JP2009146668A patent/JP5573015B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011003790A (ja) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kim et al. | Direct writing and aligning of small-molecule organic semiconductor crystals via “dragging mode” electrohydrodynamic jet printing for flexible organic field-effect transistor arrays | |
EP2304821B1 (en) | Mixed solvent systems for deposition of organic semiconductors | |
CN103069555B (zh) | 有机半导体薄膜以及有机半导体单晶薄膜的制造方法 | |
JP2005223286A (ja) | 薄膜トランジスタ、配線基板、表示装置および電子機器 | |
JP6252017B2 (ja) | 有機半導体層形成用溶液、有機半導体層および有機薄膜トランジスタ | |
JP2015029020A (ja) | 有機半導体層形成用溶液、有機半導体層および有機薄膜トランジスタ | |
US9263686B2 (en) | Method of manufacturing organic thin film transistor having organic polymer insulating layer | |
US10262860B2 (en) | Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus | |
US20110001221A1 (en) | Dielectric layer | |
JP5573015B2 (ja) | トランジスタの製造方法、トランジスタ及び回路基板 | |
JP6070073B2 (ja) | 薄膜トランジスタアレイ | |
Carlos et al. | New strategies toward high-performance and low-temperature processing of solution-based metal oxide TFTs | |
WO2016031968A1 (ja) | 半導体膜の製造方法、半導体膜及び電界効果トランジスタ | |
WO2012099227A1 (en) | A method for fabricating an organic thin film transistor with a fluropolymer banked crystallization well and an organic thin film transistor | |
JP2005123290A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2011003791A (ja) | トランジスタの製造方法、トランジスタ及び回路基板 | |
WO2007023612A1 (ja) | 薄膜トランジスタ | |
JP2010045369A (ja) | ピンホールアンダーカット部を含む装置と工程 | |
Kim et al. | Ink-jet printing of organic semiconductor for fabricating organic thin-film transistors: Film uniformity control by ink composition | |
JP6578645B2 (ja) | 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ | |
JP5098159B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2011258824A (ja) | 有機結晶構造物、有機トランジスタ、及び有機結晶構造物の製造方法 | |
JP4470602B2 (ja) | 電界効果トランジスタ | |
JP2011054720A (ja) | トランジスタ、その製造方法及び回路基板 | |
JP2005277204A (ja) | 有機電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5573015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |