JP5098159B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5098159B2
JP5098159B2 JP2005343440A JP2005343440A JP5098159B2 JP 5098159 B2 JP5098159 B2 JP 5098159B2 JP 2005343440 A JP2005343440 A JP 2005343440A JP 2005343440 A JP2005343440 A JP 2005343440A JP 5098159 B2 JP5098159 B2 JP 5098159B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
thin film
film transistor
electrode
channel portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005343440A
Other languages
English (en)
Other versions
JP2007150031A (ja
Inventor
亮平 松原
徳政 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2005343440A priority Critical patent/JP5098159B2/ja
Publication of JP2007150031A publication Critical patent/JP2007150031A/ja
Application granted granted Critical
Publication of JP5098159B2 publication Critical patent/JP5098159B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。
近年、電子ペーパーやRFID(Radio Frequency Identification)タグ等の電子部品装置が注目されており、低コスト化、フレキシブル化、軽量化などが必要とされている。これらの観点から、半導体層としてシリコンなどの無機半導体材料に代わる有機半導体材料の研究が盛んに行われている。一般に、有機半導体材料を用いる場合、液体でのプロセスが可能となるため大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる(非特許文献1参照)。
このため印刷法を用いたトランジスタ、特には有機トランジスタが注目されている。この方法が、注目されているのは、以下の理由による。
低温でのプロセス加工が可能であるので基材に樹脂フィルムを用いることが可能である。
また、半導体材料が有機物である場合、この有機物を溶媒に溶解した溶液を用いて半導体層のパターンを形成することが可能であるため、高温、高真空プロセスが不要となり、低コストでトランジスタを作製することが可能となる。
前記溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。スピンコート法やディップ法ではトランジスタを複数配置したトランジスタアレイにおいて、ソース電極とドレイン電極の素子間の半導体層中を電流が流れてしまうため、オフ状態での電流値が大きくなり、オンオフ比が低下してしまう問題がある。
このため、例えば特許文献1においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、素子分離の問題を回避している。また、例えば特許文献2においてはソース電極、ドレイン電極の間のチャネル部に半導体材料溶液を注入することによって素子分離の問題を回避している。
また、例えば特許文献3のようにインクジェット法を用いてソース電極、ドレイン電極の間のチャネル部のみに半導体材料溶液を吐出することにより半導体層を形成して、素子分離の問題を回避している。
しかしながら、特許文献1の方法では半導体層の膜厚が、ソース電極およびドレイン電極より厚くなることにより、オフ電流が大きくなるという問題がある。また、特許文献2および3の方法ではチャネル部のみに半導体層が存在し、且つソース電極及びドレイン電極の厚みよりも半導体層の厚みの方が薄いため、半導体層と電極との接触面積が小さく、オフ電流は小さくなるが接触抵抗が大きくなるために電荷の注入が効果的ではない。
一方、有機トランジスタの場合、半導体層内での膜厚が均一である必要がない。
以下に公知文献を記す。
特開2005−210086号公報 特開2004−80026号公報 特開2003−309265号公報 Garnier他 Science 第265巻1884ページから1886ページ(1994年)
本発明の課題は、薄膜トランジスタのソース・ドレイン電極間のチャネル部で形成した半導体層では、その膜厚がソース及びドレイン電極の膜厚より厚い場合にはソース電極とドレイン電極の素子間の半導体層中を電流が流れて、オフ状態での電流値が大きくなり、オンオフ比が低下するため、また反対に薄い場合にはソース電極及びドレイン電極との接触面積が小さく、接触抵抗が大きくなるために電荷の注入が低下するため、半導体層の膜厚を最適化により、オフ状態での電流を小さく保ちながら接触抵抗を小さくすることを可能にする薄膜トランジスタおよびその製造方法を提供することである。
本発明の請求項記載の発明は、絶縁性の基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、半導体層を形成する薄膜トランジスタの製造方法において、ソース電極とドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなるように形成する薄膜トランジスタの製造方法であって、前記ゲート電極、ソース電極、ドレイン電極のうち少なくとも一つが印刷法で形成され、前記半導体層が、乾燥過程における液滴の端と中央との乾燥速度の差を利用することにより、チャネル部中央よりもチャネル部両端で厚くなるように形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の請求項記載の発明は、絶縁性の基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、半導体層を形成する薄膜トランジスタの製造方法において、ソース電極とドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなるように形成する薄膜トランジスタの製造方法であって、前記ゲート電極、ソース電極、ドレイン電極のうち少なくとも一つが印刷法で形成され、前記半導体層が、ソース及びドレイン電極とゲート絶縁膜の表面エネルギーの差を利用することにより、チャネル部中央よりもチャネル部両端で厚くなるように形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の請求項記載の発明は、前記印刷法が、スクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット印刷法のいずれかの一つの印刷法で電極を形成されることを特徴とする請求項1又は2記載の薄膜トランジスタの製造方法である。
本発明の請求項記載の発明は、前記半導体層が、インクジェット印刷で形成されることを特徴とする請求項1から3のいずれか一項に記載の薄膜トランジスタの製造方法である。
本発明の薄膜トランジスタの製造方法によれば、ソース・ドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなっていることにより、オフ電流を小さく保ちながら接触抵抗を小さくすることができる薄膜トランジスタを作製できる。
本発明の薄膜トランジスタ及びその製造方法を一実施形態に基づいて以下説明する。
本発明の実施形態における半導体層の膜厚分布を得る方法としては、溶液を用いたパターニング法においては特に限定されるものではなく、半導体材料溶液をパターニング後に乾燥することで、所謂「コーヒーのしみ」として知られている現象を利用することが出来る。即ち、乾燥過程において液滴の端と中央とで乾燥速度が異なり、乾燥が早い端から膜となるために中央から端に向かって溶媒及び半導体材料が移動する。そのため、中央に比べて液滴の端に半導体材料が多く存在することとなり、結果液滴の端、即ちソース電極及びドレイン電極の上若しくは近傍での膜厚が厚くなる。この方法以外にも、ソース及びドレイン電極とゲート絶縁膜の表面エネルギーの差を利用する方法や、乾式法により成膜した半導体層をフォトリソグラフィー法によりパターニングすること等により所望の膜厚分布を得ることができる。表面エネルギーの差を利用する場合、ゲート絶縁膜よりもソース及びドレイン電極の表面エネルギーを大きくする必要がある。即ち、ゲート絶縁膜表面に対する半導体材料溶液の接触角よりも電極表面に対する接触角のほうが小さいことが必要である。
図1(d)は、本発明の薄膜トランジスタの一実施例の部分拡大した側断面図である。本発明の薄膜トランジスタは、絶縁性の基板11上に、少なくともゲート電極12、ゲート絶縁膜13、ソース電極とドレイン電極14、半導体層15を有し、前記半導体層15の形状に特徴がある。図1(d)の薄膜トランジスタでは、ソース電極とドレイン電極14との間のチャネル部を形成する半導体層の厚みが、チャネル部中央で薄く、チャネル部両端で厚くなっている。本発明の半導体層においては、ソース電極とドレイン電極14の先端部では半導体層の膜厚が厚くし、中央部では薄く形成し、厚い部位では、電極と半導体層の接触抵抗を抑えて、薄い部位では、層中の漏れ電流を抑える形状にした。
本発明の実施形態におけるトランジスタの構造としては、ボトムコンタクト型であれば特に限定されるものではなく、ボトムゲート・ボトムコンタクト(プレーナ)型、トップゲートボトムコンタクト(スタガー)型の基本構造に用いることが出来る。
本発明の実施形態における基板に用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態において、電極材料として用いられる材料は、特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属、又は酸化物の薄膜、若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、又は銀などの金属粒子を導電材料として用いた厚膜用の金属ペーストなどがある。
また、電極の形成方法としては、特に限定されるものではなく、蒸着、スパッタなどの
乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。スクリーン印刷により電極を形成する場合、一般的に電極の膜厚は厚くなるが、このような場合において本発明の効果は顕著である。即ち、電極が厚膜であるため接触面積を大きくすることが出来る一方、チャネル部中央の半導体層膜厚が薄いためオフ電流を小さく保つことが出来る。
本発明の実施形態において、ゲート絶縁膜として用いられる材料は、特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁膜として用いることも出来る。
本発明の実施形態において、半導体層として用いられる材料は、特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェンの共重合体、又はそれらの誘導体の高分子有機半導体材料材料、ペンタセン、テトラセン、銅フタロシアニン、ペリレン、又はそれらの誘導体の低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体材料ナノ粒子分散液なども半導体材料として用いることができる。
有機半導体材料の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷、インクジェット法など、公知の方法を用いることが出来る。一般に、上記の有機半導体材料に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適した反転オフセット印刷、フレキソ印刷、インクジェット法、ディスペンサを用いることが望ましい。
以下、本発明の実施例について説明する。
実施例1では、ボトムゲート・ボトムコンタクト型素子の薄膜トランジスタの製造方法である。図1は、ソース・ドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなっているボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法の一例を示す断面図である。
図1(a)に示すように、基板11(ポリイミド:宇部興産(株)製)上に電極材料(住友電工(株)製)21をスクリーン印刷機31とスキージ32を用いて印刷した。次いで、150℃で30分乾燥してゲート電極12を形成した。
次いで、ゲート絶縁材料22(ポリビニルフェノール:Aldrich(株)製)をダイコーター33により塗布し、200℃で30分乾燥させてゲート絶縁膜13を形成した(図1(b)参照)。
次いで、図1(c)に示すように、電極材料21をスクリーン印刷機とスキージを用いて印刷し、ソース・ドレイン電極14を形成した。
次いで、図1(d)に示すように、インクジェット装置34を用いて半導体材料23(ポリ(3−ヘキシルチオフェン):Aldrich(株)製)を印刷、100℃で1時間乾燥させて半導体層15とした。
次いで、接触式膜厚計を用いて半導体層の断面形状を測定した。チャネル部は0.5μm、電極上での膜厚は1.8μmであった。この結果、ソース・ドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなっているボトムゲート・ボトムコンタクト型の薄膜トランジスタ10を製造した。
実施例2では、トップゲート・ボトムコンタクト型素子の薄膜トランジスタの製造方法である。図2は、ソース・ドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなっているトップゲート・ボトムコンタクト型の薄膜トランジスタの製造方法の一例を示す断面図である。
図2(a)に示すように、基板11(ポリイミド:宇部興産(株)製)上に電極材料(住友電工(株)製)21をスクリーン印刷機31とスキージ32を用いて印刷、150℃で30分乾燥してソース・ドレイン電極14を形成した。
次いで、インクジェット装置35を用いて半導体材料23(ポリ(3−ヘキシルチオフェン):Aldrich(株)製)を印刷、100℃で1時間乾燥させて半導体層15を形成した。
次いで、接触式膜厚計を用いて半導体層の断面形状を測定した。チャネル部は0.4μm、電極上での膜厚は1.7μmであった。その結果、電極上の半導体層の膜厚はチャネル部中央より厚かった。
次いで、図2(c)に示すように、ゲート絶縁材料22(ポリビニルフェノール:Aldrich(株)製)をダイコーター33により塗布し、200℃で30分乾燥させてゲート絶縁膜13を形成した。
次いで、電極材料21をスクリーン印刷機31とスキージ32を用いて印刷、150℃で30分乾燥してゲート電極12を形成した(図2(d)参照)。
この結果、ソース・ドレイン電極間のチャネル部を形成する半導体層の膜厚が、チャネル部中央よりもチャネル部両端で厚くなっているトップゲート・ボトムコンタクト型の薄膜トランジスタ20を製造した。
本発明のボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法の一実施例の工程を説明する側断面図である。 本発明のトップゲート・ボトムコンタクト型の薄膜トランジスタの製造方法の一実施例の工程を説明する側断面図である。
符号の説明
10…ボトムゲート・ボトムコンタクト型薄膜トランジスタ
20…トップゲート・ボトムコンタクト型薄膜トランジスタ
11…基板
12…ゲート電極
13…ゲート絶縁膜
14…ソース・ドレイン電極
15…半導体層
21…電極材料
22…ゲート絶縁材料
23…半導体材料
31…スクリーン印刷機
32…スキージ
33…ダイコーター
34…インクジェット装置

Claims (4)

  1. 絶縁性の基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、半導体層を形成する薄膜トランジスタの製造方法において、ソース電極とドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなるように形成する薄膜トランジスタの製造方法であって、
    前記ゲート電極、ソース電極、ドレイン電極のうち少なくとも一つが印刷法で形成され、
    前記半導体層が、乾燥過程における液滴の端と中央との乾燥速度の差を利用することにより、チャネル部中央よりもチャネル部両端で厚くなるように形成されることを特徴とする薄膜トランジスタの製造方法。
  2. 絶縁性の基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、半導体層を形成する薄膜トランジスタの製造方法において、ソース電極とドレイン電極間のチャネル部を形成する半導体層の厚みが、チャネル部中央よりもチャネル部両端で厚くなるように形成する薄膜トランジスタの製造方法であって、
    前記ゲート電極、ソース電極、ドレイン電極のうち少なくとも一つが印刷法で形成され、
    前記半導体層が、ソース及びドレイン電極とゲート絶縁膜の表面エネルギーの差を利用することにより、チャネル部中央よりもチャネル部両端で厚くなるように形成されることを特徴とする薄膜トランジスタの製造方法。
  3. 前記印刷法が、スクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット印刷法のいずれかの一つの印刷法で電極を形成されることを特徴とする請求項1又は2記載の薄膜トランジスタの製造方法。
  4. 前記半導体層が、インクジェット印刷で形成されることを特徴とする請求項1から3のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2005343440A 2005-11-29 2005-11-29 薄膜トランジスタの製造方法 Expired - Fee Related JP5098159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343440A JP5098159B2 (ja) 2005-11-29 2005-11-29 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343440A JP5098159B2 (ja) 2005-11-29 2005-11-29 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2007150031A JP2007150031A (ja) 2007-06-14
JP5098159B2 true JP5098159B2 (ja) 2012-12-12

Family

ID=38211059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343440A Expired - Fee Related JP5098159B2 (ja) 2005-11-29 2005-11-29 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5098159B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424603B1 (ko) * 2013-09-10 2014-08-04 한국과학기술연구원 박막 트랜지스터의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087077A (ko) 2007-10-31 2010-08-03 스미또모 가가꾸 가부시키가이샤 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법
JP5573015B2 (ja) * 2009-06-19 2014-08-20 富士ゼロックス株式会社 トランジスタの製造方法、トランジスタ及び回路基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281342B2 (ja) * 2001-12-05 2009-06-17 セイコーエプソン株式会社 パターン形成方法および配線形成方法
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2005142474A (ja) * 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
US20050151129A1 (en) * 2004-01-14 2005-07-14 Rahul Gupta Deposition of conducting polymers
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2005259737A (ja) * 2004-03-09 2005-09-22 Canon Inc 有機半導体デバイス及びその製造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP2005277340A (ja) * 2004-03-26 2005-10-06 Idemitsu Kosan Co Ltd 有機デバイスの電極の製造方法
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4699090B2 (ja) * 2005-05-30 2011-06-08 株式会社リコー 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424603B1 (ko) * 2013-09-10 2014-08-04 한국과학기술연구원 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
JP2007150031A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
Xu et al. Flexible all-organic, all-solution processed thin film transistor array with ultrashort channel
KR101432733B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및디스플레이 장치
US7652339B2 (en) Ambipolar transistor design
JP2006013433A (ja) 薄膜トランジスタ
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP6070073B2 (ja) 薄膜トランジスタアレイ
JP5098159B2 (ja) 薄膜トランジスタの製造方法
GB2552488A (en) Field-effect transistor and method for the production thereof
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2007234974A (ja) 有機薄膜トランジスタ
JPWO2016170770A1 (ja) 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP6369098B2 (ja) 薄膜トランジスタの製造方法
JP2006165234A (ja) 電界効果型トランジスタ
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法
WO2015045288A1 (ja) 薄膜トランジスタ
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees