KR20100087077A - 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법 - Google Patents

박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법 Download PDF

Info

Publication number
KR20100087077A
KR20100087077A KR1020107006029A KR20107006029A KR20100087077A KR 20100087077 A KR20100087077 A KR 20100087077A KR 1020107006029 A KR1020107006029 A KR 1020107006029A KR 20107006029 A KR20107006029 A KR 20107006029A KR 20100087077 A KR20100087077 A KR 20100087077A
Authority
KR
South Korea
Prior art keywords
active element
thin film
switch
driving
channel region
Prior art date
Application number
KR1020107006029A
Other languages
English (en)
Inventor
도모노리 마쯔무로
겐지 가사하라
유끼야 니시오까
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20100087077A publication Critical patent/KR20100087077A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Abstract

본 발명은 유기 박막 트랜지스터군의 제조 간편성을 높이고, 제조 비용을 더 억제한다. 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 구동 능동 소자와, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 구비하고, 상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군이 제공된다.

Description

박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법{THIN FILM ACTIVE ELEMENT GROUP, THIN FILM ACTIVE ELEMENT ARRAY, ORGANIC LIGHT EMITTING DEVICE, DISPLAY DEVICE AND METHOD FOR MANUFACTURING THIN FILM ACTIVE ELEMENT GROUP}
본 발명은 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법에 관한 것이다. 본 발명은 특히 이동도에 제약되지 않고, 제조 용이성이 우수한 레이아웃을 제공하는 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법에 관한 것이다.
본 출원은 하기 일본 출원에 관련되고, 하기 일본 출원으로부터의 우선권을 주장하는 출원이다. 문헌의 참조에 의한 포함이 인정되는 지정국에 대해서는, 하기 출원에 기재된 내용을 참조에 의해 본 출원에 포함하여 본 출원의 일부로 한다.
1. 일본 특허 출원 2007-283111 출원일 2007년 10월 31일
예를 들면, 특허문헌 1에는, 개별 반도체층을 잉크젯법 등의 인쇄법으로 형성한 유기 박막 트랜지스터의 기술이 기재되어 있다.
일본 특허 공개 제2007-150031호 공보
유기 재료의 형성 방법으로서, 잉크젯법 등 영역을 선택하여 유기 박막을 형성할 수 있는 인쇄법이 유망시되고 있다. 잉크젯법 등의 인쇄 영역을 선택하여 박막을 형성할 수 있는 기술은 재료의 유효 이용이 가능하고, 제조 비용 감소의 관점에서 유리하지만, 제조 간편성을 높이고, 제조 비용을 더욱 억제하는 요청도 있다. 따라서, 구동 능력이 높고, 인쇄법을 이용한 경우에 저비용으로 제조할 수 있는 구조의 박막 능동 소자군이 요구되었다.
따라서, 본 발명의 하나의 측면에서는, 상기 과제를 해결할 수 있는 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
본 발명의 제1 양태에 따르면, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 구동 능동 소자와, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 구비하며, 상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군이 제공된다. 이 경우에 있어서, 상기 구동 능동 소자의 상기 채널 영역과 상기 스위치 능동 소자의 상기 채널 영역이 서로 채널폭 방향에서 직선상으로 정렬될 수 있다.
본 발명에 따르면, 구동 능력이 높고, 인쇄법을 이용한 경우에 저비용으로 제조할 수 있는 구조의 박막 능동 소자군을 제공할 수 있다.
도 1은 본 실시 형태의 박막 트랜지스터군 (101)을 적용하는 표시 장치의 회로예를 나타낸다.
도 2는 박막 트랜지스터군 (101)의 상면예를 나타낸다.
도 3은 박막 트랜지스터군 (101)의 회로예를 발광 소자 (PL)과 함께 나타낸다.
도 4는 다른 실시 형태의 박막 트랜지스터군 (151)을 적용하는 표시 장치의 회로예를 나타낸다.
도 5는 박막 트랜지스터군 (151)의 상면예를 나타낸다.
도 6은 박막 트랜지스터군 (151)의 회로예를 발광 소자 (PL)과 함께 나타낸다.
도 7은 도 2에서의 박막 트랜지스터군 (101)의 A-A선 단면예를 나타낸다.
도 8은 박막 트랜지스터군 (101)의 제조 공정에서의 단면예를 나타낸다.
도 9는 박막 트랜지스터군 (101)의 제조 공정에서의 단면예를 나타낸다.
도 10은 박막 트랜지스터군 (101)의 제조 공정에서의 단면예를 나타낸다.
도 11은 박막 트랜지스터군 (101)의 제조 공정에서의 단면예를 나타낸다.
도 12는 박막 트랜지스터군 (101) 또는 박막 트랜지스터군 (151)을 적용한 유기 발광 장치 (201)의 단면예를 나타낸다.
<부호의 설명>
101 박막 트랜지스터군
102 기판
104 게이트 전극
106 게이트 절연막
108 드레인 전극
110 소스 전극
112 채널층
114 절연막
120 노즐
151 박막 트랜지스터군
201 유기 발광 장치
202 하부 전극
204 뱅크
206 발광층
208 상부 전극
이하, 발명의 실시 형태를 통해 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구 범위에 따른 발명을 한정하는 것은 아니고, 또한 실시 형태 중에서 설명되고 있는 특징의 조합이 모두 발명의 해결 수단에 필수라고는 할 수 없다. 이하의 실시 형태에서 개시하는 박막 능동 소자군으로서는, 박막 트랜지스터 소자 또는 박막 다이오드 소자 등의 소자군을 들 수 있다. 반도체 재료는 유기물일 수도 있고, 무기물일 수도 있다. 반도체 재료로서 유기물을 이용하는 경우, 박막 능동 소자군으로서는, 유기 박막 트랜지스터 소자 또는 유기 박막 다이오드 소자 등의 소자군을 들 수 있다.
도 1은 본 실시 형태의 박막 트랜지스터군 (101)을 적용하는 표시 장치의 회로예를 나타낸다. 또한, 도 1에 있어서, 부호에 「11」, 「12」 등의 2자릿수의 숫자를 포함하는 경우, 상기 숫자는 행렬 배치된 부재의 행 번호 및 열 번호를 나타낸다. 이들 행렬 배치된 부재는 동일한 것이고, 행 위치 및 열 위치를 특정하지 않은 경우에는, 2자릿수 숫자의 앞 부분에서 특정되는 부호로 대표한다. 예를 들면, 발광셀 (C11), 발광셀 (C12), 발광셀 (C21), 발광셀 (C22)를 구별하지 않는 경우에는, 단순히 발광셀 (C)로 기재한다.
도 1에 나타내는 표시 장치는 발광셀 (C11), 발광셀 (C12), 발광셀 (C21), 발광셀 (C22)를 구비한다. 발광셀 (C)는 행 방향 및 열 방향의 매트릭스상으로 배치된다. 발광셀 (C)는 또한 다수개 구비할 수도 있다. 매트릭스 배치된 발광셀 (C)는 데이터선 (DL) 및 게이트선 (GL)에 의해서 선택된다. 예를 들면, 데이터선 (DL1)과 게이트선 (GL1)이 선택되어 있는 경우에는, 발광셀 (C11)이 발광한다.
발광셀 (C)에는, 스위치 트랜지스터 (Trs)와 구동 트랜지스터 (Trd)와 발광 소자 (PL)을 갖는다. 스위치 트랜지스터 (Trs)는 게이트 단자가 게이트선 (GL)에 접속되고, 소스 단자가 데이터선 (DL)에 접속된다. 스위치 트랜지스터 (Trs)의 드레인 단자는 구동 트랜지스터 (Trd)의 게이트 단자에 접속되고, 구동 트랜지스터 (Trd)의 소스 단자는 소스선 (SL)에 접속된다. 구동 트랜지스터 (Trd)의 드레인 단자는 발광 소자 (PL)에 접속되고, 소스선 (SL)에서의 구동 전류를 발광 소자 (PL)에 공급한다.
도 2는 박막 트랜지스터군 (101)의 상면예를 나타낸다. 구동 능동 소자의 일례일 수 있는 구동 트랜지스터 (Trd)의 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성되어 있다. 또한, 구동 능동 소자를 스위칭하는 스위치 능동 소자의 일례일 수 있는 스위치 트랜지스터 (Trs)의 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성되어 있다.
또한, 구동 트랜지스터 (Trd) 및 스위치 트랜지스터 (Trs)는 서로 채널폭 (Wd) 및 채널폭 (Ws) 방향에서 이격하여 형성되어, 구동 트랜지스터 (Trd)의 채널 영역이 속하는 직선과 스위치 트랜지스터 (Trs)의 채널 영역이 속하는 직선이 평행해지도록 구동 트랜지스터 (Trd) 및 스위치 트랜지스터 (Trs)가 형성된다. 특히, 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 서로 채널폭 (Wd) 및 채널폭 (Ws) 방향에서 직선상으로 정렬될 수 있다. 여기서, 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 「직선상으로 정렬」이라는 용어는, 이하와 같은 의미로서 이용한다. 예를 들면, 구동 트랜지스터 (Trd)의 채널 길이 (Ld)의 중점을 포함하여 구동 트랜지스터 (Trd)의 채널폭 (Wd) 방향으로 연장한 직선과, 스위치 트랜지스터 (Trs)의 채널 길이 (Ls)의 중점을 포함하여 스위치 트랜지스터 (Trs)의 채널폭 (Ws) 방향으로 연장한 직선이, 중첩되는 것을 통상 의미한다. 두 직선이 중첩되지 않는 경우에도, 두 직선의 이격 거리가 실질적으로 떨어져 있지 않다고 판단되는 경우, 예를 들면 10 μm 이하인 경우에는, 「직선상으로 정렬」의 의미에 포함시킬 수도 있다.
구동 트랜지스터 (Trd) 및 스위치 트랜지스터 (Trs)의 채널층은 유기 재료로 형성될 수 있다. 유기 재료는 고분자 유기 재료일 수도 있다. 유기 재료 등에, 고분자 유기 재료에 의한 채널층은 도포법에 의해서 형성될 수도 있다.
본 실시 형태의 박막 트랜지스터군 (101)에서는, 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 채널폭 방향에서 이격하여 평행하게, 특히 직선상으로 정렬되어 있기 때문에, 채널층 (112)의 형성이 용이해진다. 또한, 제조 비용을 삭감시킬 수 있다. 즉, 예를 들면 잉크젯법 또는 노즐 코팅법과 같이, 선택적으로 박막 영역을 형성하는 도포법을 이용하면, 채널층 (112)를 형성하는 경우에 채널폭의 한 방향으로 스캔함으로써 용이하게 채널층 (112)를 형성할 수 있다. 잉크(채널층 형성 재료)의 토출구를 복수 구비하는 경우에는, 한 방향의 스캔으로 한번에 다수개의 채널층 (112)를 형성할 수 있다.
또한, 스위치 트랜지스터 (Trs)와 구동 트랜지스터 (Trd)의 채널 영역의 하부에는 게이트 전극 (104)가 형성되며, 스위치 트랜지스터 (Trs)의 드레인 전극 (108)과 구동 트랜지스터 (Trd)의 게이트 전극 (104)는 컨택트홀 (CH)에서 접속된다. 또한, 구동 트랜지스터 (Trd)의 드레인 전극 (108)은 컨택트 패드 (CP)에서 발광 소자 (PL)에 접속된다. 구동 트랜지스터 (Trd)의 채널 길이 (Ld)와 스위치 트랜지스터 (Trs)의 채널 길이 (Ls)는 통상적으로는 동일하다.
박막 트랜지스터군 (101)에서는, 구동 트랜지스터 (Trd)와 스위치 트랜지스터 (Trs)를 각각 복수 구비한다. 복수의 구동 트랜지스터 (Trd)의 각 소스 전극 (110) 및 각 드레인 전극 (108)은 병렬 접속된다. 또한, 복수의 스위치 트랜지스터 (Trs)의 각 소스 전극 (110) 및 각 드레인 전극 (108)은 병렬 접속된다. 또한, 복수의 구동 트랜지스터 (Trd)의 각 채널 영역과 복수의 스위치 트랜지스터 (Trs)의 각 채널 영역이 서로 채널폭 (Wd) 및 채널폭 (Ws) 방향에서 직선상으로 정렬되어 있다. 또한, 다른 실시 형태에서는, 구동 트랜지스터 (Trd)의 채널 길이 (Ld)와 스위치 트랜지스터 (Trs)의 채널 길이 (Ls)가 상이한 박막 능동 소자군을 들 수 있다.
도 3은 박막 트랜지스터군 (101)의 회로예를 발광 소자 (PL)과 함께 나타낸다. 각 발광셀 (C)에서, 4개의 스위치 트랜지스터 (Trs)와 4개의 구동 트랜지스터 (Trd)를 가지고 있다. 또한, 4개의 스위치 트랜지스터 (Trs)는 서로 병렬로 접속되고, 4개의 구동 트랜지스터 (Trd)는 서로 병렬로 접속된다. 4개의 트랜지스터가 병렬로 접속되기 때문에, 실질적으로 게이트폭을 크게 하여 구동 전류를 크게 할 수 있다.
도 4는 다른 실시 형태의 박막 트랜지스터군 (151)을 적용하는 표시 장치의 회로예를 나타낸다. 동일 도면에서의 부호는 도 1에서 설명한 대로 표기한다. 도 4에 나타내는 표시 장치는, 도 1에 기재된 표시 장치와 동일하게 발광셀 (C11) 등을 구비하고, 발광셀 (C)는 행 방향 및 열 방향의 매트릭스상으로 배치된다. 발광셀 (C)를 또한 다수개 구비할 수도 있는 점, 매트릭스 배치된 발광셀 (C)가 데이터선 (DL) 및 게이트선 (GL)에 의해서 선택되는 점은, 도 1에 나타내는 표시 장치와 동일할 수 있다. 단, 도 4에 나타내는 각 발광셀 (C)에는, 기억 소자 (Mem)을 구비하고, 예를 들면 데이터선 (DL1)과 게이트선 (GL1)이 선택되어 있는 경우, 또는 기억 소자 (Mem11)에 데이터가 기록되어 있는 경우에, 발광셀 (C11)이 발광한다.
발광셀 (C)에는, 스위치 트랜지스터 (Trs)와 구동 트랜지스터 (Trd)와 발광 소자 (PL)과 기억 소자 (Mem)을 갖는다. 기억 소자 (Mem)은 스위치 능동 소자의 일례인 스위치 트랜지스터 (Trs)를 통해서 받아들인 데이터를 기억하며, 스위치 트랜지스터 (Trs)를 통과시킨 전류의 공급이 정지한 후에 기억한 데이터로 구동 능동 소자의 일례인 구동 트랜지스터 (Trd)를 구동한다. 스위치 트랜지스터 (Trs)는 게이트 단자가 게이트선 (GL)에 접속되고, 소스 단자가 데이터선 (DL)에 접속된다. 스위치 트랜지스터 (Trs)의 드레인 단자는 구동 트랜지스터 (Trd)의 게이트 단자와 기억 소자 (Mem)의 한쪽 단자에 접속되고, 구동 트랜지스터 (Trd)의 소스 단자는 소스선 (SL)과 기억 소자 (Mem)의 다른쪽 단자에 접속된다. 구동 트랜지스터 (Trd)의 드레인 단자는 발광 소자 (PL)에 접속되고, 소스선 (SL)에서의 구동 전류를 발광 소자 (PL)에 공급한다.
도 5는 박막 트랜지스터군 (151)의 상면예를 나타낸다. 구동 능동 소자의 일례일 수 있는 구동 트랜지스터 (Trd)의 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성되어 있다. 또한, 구동 능동 소자를 스위칭하는 스위치 능동 소자의 일례일 수 있는 스위치 트랜지스터 (Trs)의 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성되어 있다. 또한, 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 서로 채널폭 (Wd) 및 채널폭 (Ws) 방향에서 직선상으로 정렬되어 있다.
박막 트랜지스터군 (151)에서는, 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 채널폭 방향에서 직선상으로 정렬되어 있기 때문에, 박막 트랜지스터군 (101)의 경우와 동일하게 채널층 (112)의 형성이 용이해지며, 제조 비용을 삭감시킬 수 있다. 즉, 예를 들면 잉크젯법 또는 노즐 코팅법과 같이, 선택적으로 박막 영역을 형성하는 도포법을 이용하면, 채널층 (112)를 형성하는 경우에, 채널폭의 한 방향으로 스캔함으로써 용이하게 채널층 (112)를 형성할 수 있다. 잉크(채널층 형성 재료)의 토출구를 복수 구비하는 경우에는, 한 방향의 스캔으로 한번에 다수개의 채널층 (112)를 형성할 수 있다.
또한, 스위치 트랜지스터 (Trs)와 구동 트랜지스터 (Trd)의 채널 영역의 하부에는 게이트 전극 (104)가 형성되며, 스위치 트랜지스터 (Trs)의 드레인 전극 (108)과 구동 트랜지스터 (Trd)의 게이트 전극 (104)는 컨택트홀 (CH)에서 접속된다. 또한, 구동 트랜지스터 (Trd)의 드레인 전극 (108)은 컨택트 패드 (CP)에서 발광 소자 (PL)에 접속된다. 구동 트랜지스터 (Trd)의 채널 길이 (Ld)와 스위치 트랜지스터 (Trs)의 채널 길이 (Ls)는 같다. 또한, 구동 트랜지스터 (Trd)의 게이트 전극 (104)와 소스선 (SL) 사이에는 캐패시터가 형성되며, 상기 캐패시터가 기억 소자 (Mem)으로서 기능한다.
박막 트랜지스터군 (151)에서는, 구동 트랜지스터 (Trd)와 스위치 트랜지스터 (Trs)를 각각 복수 구비한다. 복수의 구동 트랜지스터 (Trd)의 각 소스 전극 (110) 및 각 드레인 전극 (108)은 병렬 접속된다. 또한, 복수의 스위치 트랜지스터 (Trs)의 각 소스 전극 (110) 및 각 드레인 전극 (108)은 병렬 접속된다. 또한, 복수의 구동 트랜지스터 (Trd)의 각 채널 영역과, 복수의 스위치 트랜지스터 (Trs)의 각 채널 영역이 서로 채널폭 (Wd) 및 채널폭 (Ws) 방향에서 직선상으로 정렬되어 있다.
도 6은 박막 트랜지스터군 (151)의 회로예를 발광 소자 (PL)과 함께 나타낸다. 각 발광셀 (C)에서, 4개의 스위치 트랜지스터 (Trs)와 4개의 구동 트랜지스터 (Trd)와 1개의 기억 소자 (Mem)을 가지고 있다. 또한, 4개의 스위치 트랜지스터 (Trs)는 서로 병렬로 접속되고, 4개의 구동 트랜지스터 (Trd)는 서로 병렬로 접속된다. 4개의 트랜지스터가 병렬로 접속되기 때문에, 실질적으로 게이트폭을 크게 하여 구동 전류를 크게 할 수 있다.
도 7은 도 2에서의 박막 트랜지스터군 (101)의 A-A선 단면예를 나타낸다. 또한, A-A선 단면은 구동 트랜지스터 (Trd)의 부분을 나타내지만, 스위치 트랜지스터 (Trs)의 부분에서의 단면도 동일할 수 있다. 박막 트랜지스터군 (101)의 각 구동 트랜지스터 (Trd) 및 스위치 트랜지스터 (Trs)는 기판 (102)와, 게이트 전극 (104)와, 게이트 절연막 (106)과, 드레인 전극 (108)과, 소스 전극 (110)과, 채널층 (112)와, 절연막 (114)를 구비한다.
기판 (102) 상에는 게이트 전극 (104)가 형성된다. 게이트 절연막 (106)은 게이트 전극 (104)를 덮고, 그 위에 드레인 전극 (108) 및 소스 전극 (110)이 형성된다. 드레인 전극 (108) 및 소스 전극 (110) 사이에는 채널층 (112)가 형성되고, 채널 영역이 생성된다. 채널층 (112)는 유기 반도체일 수 있다. 절연막 (114)는 트랜지스터 전체를 덮어 소자를 보호할 수 있다.
복수의 구동 트랜지스터 (Trd)의 각 소스 전극 (110) 및 각 드레인 전극 (108)의 하부에는, 복수의 구동 트랜지스터 (Trd)의 각 게이트 전극 (104)가 형성되지 않은 영역이 설치되어 있다. 또한, 복수의 스위치 트랜지스터 (Trs)의 각 소스 전극 (110) 및 각 드레인 전극 (108)의 하부에는, 복수의 스위치 트랜지스터 (Trs)의 각 게이트 전극 (104)가 형성되지 않은 영역이 설치되어 있다. 게이트 전극 (104)가 형성되지 않은 영역이 설치됨으로써, 부유 용량을 감소시켜 트랜지스터의 응답 속도를 향상시킬 수 있다.
도 8 내지 도 11은 박막 트랜지스터군 (101)의 제조 공정에서의 단면예를 나타낸다. 도 8에 나타낸 바와 같이 기판 (102)를 준비하고, 기판 (102) 상에 게이트 전극 (104)를 형성한다. 게이트 전극 (104)의 재료는 특별히 한정되지 않는다. Cr, Ti, Al, Mo, Ta, Nb 등의 단원소 금속을 예시할 수 있고, 이들 금속의 질화물, 2원계 합금, 3원계 합금을 예시할 수 있다. 도포에 의해 형성할 수 있는 도전성 중합체 또는 금속 미립자를 이용할 수도 있다.
도 9에 나타낸 바와 같이, 게이트 절연막 (106)을 형성하고, 또한 소스 전극 (110) 및 드레인 전극 (108)을 형성한다. 게이트 절연막 (106)의 재료로서, 폴리이미드, 폴리비닐피롤리돈, 실록산 중합체 등의 유기 절연물을 예시할 수 있다. 무기 절연물 재료로서, 규소 산화물, 규소 질화물, 알루미나 등을 예시할 수 있다.
소스 전극 (110) 및 드레인 전극 (108)의 재료로서, Au, Ag, Al, Pt, Cu, Fe, Mo, Ni, W, Ir, Pd 등의 금속 또는 인듐ㆍ주석ㆍ옥시드(ITO), 인듐ㆍ아연ㆍ옥시드(IZO) 등의 금속 산화물을 예시할 수 있다. 또한, PEDOT-PSS 등의 도전성 중합체를 적용할 수도 있다. 반도체층으로의 전하 주입의 효율을 고려하면, 일함수가 큰 Au, Pt, Ir, Pd, ITO, IZO, PEDOT(폴리에틸렌디옥시티오펜)-PSS(폴리스티렌술폰산)가 바람직하다.
도 10에 나타낸 바와 같이, 소스 전극 (110) 및 드레인 전극 (108) 사이에, 예를 들면 노즐 코팅법, 잉크젯법 등의 도포법에 의한 노즐 (120)으로부터 채널층 (112)의 재료 잉크를 토출한다. 상기 방법에 따르면, 채널폭 방향으로 직선상으로 정렬되어 있는 소스 전극 (110) 및 드레인 전극 (108) 사이에 간편하게 재료 잉크를 공급할 수 있다.
도 11에 나타낸 바와 같이, 예를 들면 베이킹 처리 등을 실행하여 채널층 (112)를 형성한다. 채널층 (112)를 유기 재료를 이용하는 경우에는, 예를 들면 폴리(3-헥실티오펜) 등의 폴리티오펜계 고분자 반도체 재료, 9,9-디-n-옥틸플루오렌-비티오펜 공중합체 재료 등 플루오렌계 고분자 반도체 재료를 예시할 수 있다. 그 밖에, 안트라센, 테트라센, 펜타센, C60 풀러렌, 구리 프탈로시아닌 등 저분자계 반도체 재료를 사용할 수 있다. 또한, 상기한 각 막 부재의 막 두께 등에 특별히 제한은 없다. 각 막 부재에 기대되는 전기적 특성, 기계적 특성 등의 특성이 확보되는 한, 임의의 값을 채용할 수 있다.
이상과 같이 하여 본 실시 형태의 박막 트랜지스터군 (101)을 제조할 수 있다. 특히 박막 트랜지스터군 (101)에서는, 각 트랜지스터의 채널 영역이 채널폭 방향에서 직선상으로 배치되어 있기 때문에, 잉크젯법 등의 도포 영역을 선택할 수 있는 도포 방식에 의한 채널층 (112)의 형성이 바람직하다. 또한, 다른 실시 형태인 박막 트랜지스터군 (151)도 박막 트랜지스터군 (101)과 동일하게 제조할 수 있다.
본 실시 형태의 박막 트랜지스터군 (101) 또는 다른 실시 형태의 박막 트랜지스터군 (151)은 박막 트랜지스터 어레이로서 파악할 수도 있다. 박막 트랜지스터 어레이는 박막 능동 소자 어레이의 일례일 수 있다. 즉, 박막 트랜지스터군 (101) 또는 박막 트랜지스터군 (151)에 의해서 파악되는 박막 트랜지스터 어레이는, 복수의 박막 트랜지스터군이 평면 기판 상에 매트릭스상으로 배열된다. 박막 트랜지스터군에 포함되는 구동 트랜지스터 (Trd)의 채널 영역과 박막 트랜지스터군에 포함되는 스위치 트랜지스터 (Trs)의 채널 영역이, 매트릭스의 행 또는 열 방향으로 직선상으로 정렬되어 있다.
또한, 본 실시 형태의 박막 트랜지스터군 (101) 또는 박막 트랜지스터군 (151)이 적용되는 표시 장치는, 발광 소자 (PL)이 유기 발광 소자인 경우, 유기 발광 장치로서 파악할 수 있다. 즉, 박막 트랜지스터군 (101)의 경우, 스위치 트랜지스터 (Trs)의 드레인 전극 (108)로부터의 전압 또는 전류가 구동 트랜지스터 (Trd)의 게이트 전극 (104)에 공급되고, 구동 트랜지스터 (Trd)의 드레인 전극 (108)로부터의 전류가 발광 소자에 공급된다. 복수의 박막 트랜지스터군에서의 각 구동 트랜지스터 (Trd)의 소스 전극 (110)에는, 전원 공급 라인의 일례인 소스선 (SL)로부터의 전류가 공급된다. 복수의 박막 트랜지스터군에서의 각 스위치 트랜지스터 (Trs)의 소스 전극 (110)에는, 데이터선으로부터의 전압 또는 전류가 공급되고, 복수의 박막 트랜지스터군에서의 각 스위치 트랜지스터 (Trs)의 게이트 전극 (104)에는, 게이트선 (GL)로부터의 전압 또는 전류가 공급된다. 게이트선 (GL)과 데이터선 (DL)의 선택에 의해, 매트릭스상으로 배열된 박막 트랜지스터군마다의 발광 소자 (PL)을 구동한다.
박막 트랜지스터군 (151)의 경우, 스위치 트랜지스터 (Trs)의 드레인 전극 (108)로부터의 전압 또는 전류가 구동 트랜지스터 (Trd)의 게이트 전극 (104) 및 기억 소자 (Mem)에 공급되고, 구동 트랜지스터 (Trd)의 드레인 전극 (108)로부터의 전류가 발광 소자에 공급된다. 복수의 박막 트랜지스터군에서의 각 구동 트랜지스터 (Trd)의 소스 전극 (110)에는, 전원 공급 라인의 일례인 소스선 (SL)로부터의 전류가 공급된다. 복수의 박막 트랜지스터군에서의 각 스위치 트랜지스터 (Trs)의 소스 전극 (110)에는, 데이터선으로부터의 전압 또는 전류가 공급되고, 복수의 박막 트랜지스터군에서의 각 스위치 트랜지스터 (Trs)의 게이트 전극 (104)에는, 게이트선 (GL)로부터의 전압 또는 전류가 공급된다. 게이트선 (GL)과 데이터선 (DL)의 선택 또는 기억 소자 (Mem)에 기억되어 있는 데이터에 의해, 매트릭스상으로 배열된 박막 트랜지스터군마다의 발광 소자 (PL)을 구동한다.
도 12는 박막 트랜지스터군 (101) 또는 박막 트랜지스터군 (151)을 적용한 유기 발광 장치 (201)의 단면예를 나타낸다. 유기 발광 장치 (201)에는, 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성된 구동 트랜지스터 (Trd)를 구비한다. 또한, 소스 전극 (110) 및 드레인 전극 (108) 사이의 채널 영역에 반도체 채널층 (112)가 형성된 스위치 트랜지스터 (Trs)를 구비한다. 박막 트랜지스터군 (101)의 스위치 트랜지스터 (Trs)는 구동 트랜지스터 (Trd)를 스위칭한다. 박막 트랜지스터군 (151)의 스위치 트랜지스터 (Trs)는 구동 트랜지스터 (Trd)와 기억 소자 (Mem)에 데이터를 공급한다.
유기 발광 장치 (201)의 구동 트랜지스터 (Trd)의 채널 영역과 스위치 트랜지스터 (Trs)의 채널 영역이 서로 채널폭 방향에서 직선상으로 정렬되어 있고, 박막 트랜지스터군 상에 박막 트랜지스터군에 의해서 구동 또는 선택되는 발광 소자를 구비한다. 발광 소자에는 하부 전극 (202), 발광 영역의 주변에 형성된 뱅크 (204), 발광층 (206), 상부 전극 (208)을 갖는다. 상부 전극 (208)을 투명 전극으로 하면, 전면 발광(top emission)형 유기 발광 장치가 된다. 또한, 발광 소자 대신에 액정 표시 소자 등을 형성하면, 표시 장치로서 파악할 수도 있다.
또한, 상기 유기 발광 장치에 있어서, 박막 트랜지스터군 (101) 또는 박막 트랜지스터군 (151)마다 하나의 발광 소자를 적용할 수 있다. 즉, 박막 트랜지스터군 및 발광 소자를 복수 구비하고, 복수의 트랜지스터군이 평면 기판 상에 매트릭스상으로 배열된다. 박막 트랜지스터군에 포함되는 구동 트랜지스터 (Trd)의 채널 영역과, 박막 능동 소자군에 포함되는 스위치 트랜지스터 (Trs)의 채널 영역이, 매트릭스의 행 또는 열 방향으로 직선상으로 정렬된다. 또한, 복수의 발광 소자가 트랜지스터군마다 배치되어, 박막 트랜지스터군의 1 단위가 하나의 발광 소자를 구동할 수 있다.
본 실시 형태에서의 발광 소자를 유기 전계 발광 소자로 하는 경우의 구성의 일례를 나타낸다. 이하 유기 전계 발광 소자를 유기 EL 소자라 하는 경우가 있다.
본 실시 형태의 유기 EL 소자는 양극, 발광층 및 음극을 가질 뿐 아니라, 상기 양극과 상기 발광층 사이 및/또는 상기 발광층과 상기 음극 사이에 또 다른 층을 가질 수 있다. 음극과 발광층 사이에 설치할 수 있는 층으로서는, 전자 주입층, 전자 수송층, 정공 블록층 등을 들 수 있다. 전자 주입층 및 전자 수송층이 둘다 설치되는 경우, 음극에 가까운 층이 전자 주입층이 되고, 발광층에 가까운 층이 전자 수송층이 된다.
전자 주입층은 음극으로부터의 전자 주입 효율을 개선하는 기능을 갖는다. 전자 수송층은 음극, 전자 주입층 또는 음극에 의해 가까운 전자 수송층으로부터의 전자 주입을 개선하는 기능을 갖는다. 전자 주입층 또는 전자 수송층이 정공의 수송을 막는 기능을 갖는 경우에는, 이들 층이 정공 블록층을 겸하는 경우가 있다. 정공의 수송을 막는 기능을 갖는 것은, 예를 들면 홀 전류를 흐르게 하고 전자 전류를 흐르게 하지 않는 소자를 제조하여, 그 전류값의 감소를 막는 효과를 확인할 수 있다.
양극과 발광층 사이에 설치하는 것으로서는, 정공 주입층, 정공 수송층, 전자 블록층 등을 들 수 있다. 정공 주입층 및 정공 수송층이 둘다 설치되는 경우, 양극에 가까운 층이 정공 주입층이 되고, 발광층이 가까운 층이 정공 수송층이 된다.
정공 주입층은 양극으로부터의 정공 주입 효율을 개선하는 기능을 갖는다. 정공 수송층은 양극, 정공 주입층 또는 양극에 보다 가까운 정공 수송층으로부터의 정공 주입을 개선하는 기능을 갖는다. 정공 주입층 또는 정공 수송층이 전자의 수송을 막는 기능을 갖는 경우에는, 이들 층이 전자 블록층을 겸하는 경우가 있다. 전자의 수송을 막는 기능을 갖는 것은, 예를 들면 전자 전류를 흐르게 하고 홀 전류를 흐르게 하지 않는 소자를 제조하여, 그 전류값의 감소로 막는 효과를 확인할 수 있다.
본 실시 형태의 유기 EL 소자에 있어서, 발광층은 1층 설치되지만, 이것으로 한정되지 않고 2층 이상의 발광층을 설치할 수도 있다. 또한, 전자 주입층 및 정공 주입층을 총칭하여 전하 주입층이라 부르는 경우가 있고, 전자 수송층 및 정공 수송층을 총칭하여 전하 수송층이라고 부르는 경우가 있다. 또한, 구체적으로는, 본 실시 형태의 유기 EL 소자는 하기의 층 구성 중 어느 하나를 가질 수 있다.
a) 양극/정공 수송층/발광층/음극,
b) 양극/발광층/전자 수송층/음극,
c) 양극/정공 수송층/발광층/전자 수송층/음극,
d) 양극/전하 주입층/발광층/음극,
e) 양극/발광층/전하 주입층/음극,
f) 양극/전하 주입층/발광층/전하 주입층/음극,
g) 양극/전하 주입층/정공 수송층/발광층/음극,
h) 양극/정공 수송층/발광층/전하 주입층/음극,
i) 양극/전하 주입층/정공 수송층/발광층/전하 주입층/음극,
j) 양극/전하 주입층/발광층/전하 수송층/음극,
k) 양극/발광층/전자 수송층/전하 주입층/음극,
l) 양극/전하 주입층/발광층/전자 수송층/전하 주입층/음극,
m) 양극/전하 주입층/정공 수송층/발광층/전하 수송층/음극,
n) 양극/정공 수송층/발광층/전자 수송층/전하 주입층/음극,
o) 양극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층/음극,
(여기서 /는 각 층이 인접하여 적층되어 있는 것을 나타낸다. 이하 동일하다.)
본 실시 형태의 유기 EL 소자는 2층 이상의 발광층을 가질 수도 있다. 2층의 발광층을 갖는 유기 EL 소자로서는, 구체적으로는
p) 양극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층/전극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층/음극
의 층 구성을 갖는 것을 들 수 있다.
3층 이상의 발광층을 갖는 유기 EL 소자로서는, 구체적으로는 전극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층을 하나의 반복 단위로서, q) 양극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층/반복 단위/반복 단위ㆍㆍㆍ/음극과,
2층 이상의 상기 반복 단위를 포함하는 층 구성을 갖는 것을 들 수 있다.
상기 층 구성 p 및 q에 있어서, 양극, 전극, 음극, 발광층 이외의 각 층은 삭제할 수 있다. 여기서, 전극은 전계를 인가함으로써 정공과 전자를 발생한다. 예를 들면, 산화바나듐, 인듐ㆍ주석ㆍ옥시드, 산화몰리브덴 등을 들 수 있다.
본 실시 형태의 유기 EL 소자는 기판을 더 가질 수 있고, 상기 기판 상에 상기 각 층을 설치할 수 있다. 본 실시 형태의 유기 EL 소자는, 또한 상기 각 층을 끼워 기판과 반대측에 밀봉을 위한 부재를 가질 수 있다. 기판 및 상기 층 구성을 갖는 유기 EL 소자는 양극측에 기판을 갖지만, 본 실시 형태에서는 이것으로 한정되지 않고, 양극 및 음극 중 어느 측에 기판을 가질 수도 있다.
본 실시 형태의 유기 EL 소자는 발광층으로부터의 광을 방출하는 것을 목적으로, 발광층 중 어느 한쪽측의 층을 전부 투명한 것으로 한다. 구체적으로 예를 들면, 기판/양극/전하 주입층/정공 수송층/발광층/전자 수송층/전하 주입층/음극/밀봉 부재라고 하는 구성을 갖는 유기 EL 소자의 경우, 기판, 양극, 전하 주입층 및 정공 수송층을 모두 투명한 것으로 하여, 소위 배면 발광(bottom emission)형 소자로 할 수 있다. 또는 전자 수송층, 전하 주입층, 음극 및 밀봉 부재를 모두 투명한 것으로 하여, 소위 전면 발광형 소자로 할 수 있다.
또한, 기판/음극/전하 주입층/전자 수송층/발광층/정공 수송층/전하 주입층/양극/밀봉 부재라고 하는 구성을 갖는 유기 EL 소자의 경우, 기판, 음극, 전하 주입층 및 전자 수송층을 모두 투명한 것으로 하여, 소위 배면 발광형 소자로 할 수 있다. 또는 정공 수송층, 전하 주입층, 양극 및 밀봉 부재를 모두 투명한 것으로 하여, 소위 전면 발광형 소자로 할 수 있다. 여기서 투명하다는 것은, 발광층으로부터 광을 방출하는 층까지의 가시광 투과율이 40 ％ 이상인 것이 바람직하다. 자외 영역 또는 적외 영역의 발광이 요구되는 소자의 경우에는, 상기 영역에서 40 ％ 이상의 투과율을 갖는 것이 바람직하다.
본 실시 형태의 유기 EL 소자는 또한 전극과의 밀착성 향상 또는 전극으로부터의 전하의 주입을 개선하는 것을 목적으로, 전극에 인접하여 상기 전하 주입층 또는 막 두께 2 nm 이하의 절연층을 설치할 수도 있고, 또한 계면의 밀착성 향상 또는 혼합의 방지 등을 목적으로 하여 전하 수송층 또는 발광층의 계면에 얇은 완충층을 삽입할 수도 있다. 적층하는 층의 순서, 수 및 각 층의 두께에 대해서는, 발광 효율 또는 소자 수명을 감안하여 적절하게 사용할 수 있다.
다음에, 본 실시 형태의 유기 EL 소자를 구성하는 각 층의 재료 및 형성 방법에 대하여 보다 구체적으로 설명한다. 본 실시 형태의 유기 EL 소자를 구성하는 기판은 전극을 형성하고, 유기물의 층을 형성하는 경우에 변화되지 않는 것이면 되고, 예를 들면 유리, 플라스틱, 고분자 필름, 규소 기판, 이들을 적층한 것 등이 이용된다. 상기 기판으로서는, 시판되는 것이 입수 가능하거나, 또는 공지된 방법에 의해 제조할 수 있다.
본 실시 형태의 유기 EL 소자의 양극으로서는, 투명 또는 반투명한 전극을 이용하는 것이 양극을 통해 발광하는 소자를 구성할 수 있기 때문에 바람직하다. 이러한 투명 전극 또는 반투명 전극으로서는, 높은 전기 전도도의 금속 산화물, 금속 황화물 또는 금속 박막을 사용할 수 있고, 고투과율의 것을 바람직하게 이용할 수 있고, 사용되는 유기층에 의해 적절하게 선택하여 이용한다. 구체적으로는 산화인듐, 산화아연, 산화주석, 및 이들의 복합체인 인듐ㆍ주석ㆍ옥시드(ITO), 인듐ㆍ아연ㆍ옥시드 등을 포함하는 도전성 유리를 이용하여 제조된 막(NESA 등), 금, 백금, 은, 구리 등이 이용되고, ITO, 인듐ㆍ아연ㆍ옥시드, 산화주석이 바람직하다. 제조 방법으로서는, 진공 증착법, 스퍼터링법, 이온 플레이팅법, 도금법 등을 들 수 있다. 또한, 상기 양극으로서, 폴리아닐린 또는 그의 유도체, 폴리티오펜 또는 그의 유도체 등의 유기 투명 도전막을 이용할 수도 있다.
양극으로는 광을 반사시키는 재료를 이용할 수도 있으며, 상기 재료로서는 일함수 3.0 eV 이상의 금속, 금속 산화물, 금속 황화물이 바람직하다. 양극의 막 두께는 광 투과성과 전기 전도도를 고려하여 적절하게 선택할 수 있지만, 예를 들면 10 nm 내지 10 μm이고, 바람직하게는 20 nm 내지 1 μm이고, 더욱 바람직하게는 50 nm 내지 500 nm이다.
정공 주입층은 양극과 정공 수송층 사이 또는 양극과 발광층 사이에 설치할 수 있다. 본 실시 형태의 유기 EL 소자에 있어서 정공 주입층을 형성하는 재료로서는, 페닐아민계, 스타버스트형 아민계, 프탈로시아닌계, 산화바나듐, 산화몰리브덴, 산화루테늄, 산화알루미늄 등의 산화물, 비정질 카본, 폴리아닐린, 폴리티오펜 유도체 등을 들 수 있다.
정공 수송층을 구성하는 재료로서는, 폴리비닐카르바졸 또는 그의 유도체, 폴리실란 또는 그의 유도체, 측쇄 또는 주쇄에 방향족 아민을 갖는 폴리실록산 유도체, 피라졸린 유도체, 아릴아민 유도체, 스틸벤 유도체, 트리페닐디아민 유도체를 예시할 수 있다. 그 밖에, 폴리아닐린 또는 그의 유도체, 폴리티오펜 또는 그의 유도체, 폴리아릴아민 또는 그의 유도체, 폴리피롤 또는 그의 유도체, 폴리(p-페닐렌비닐렌) 또는 그의 유도체, 또는 폴리(2,5-티에닐렌비닐렌) 또는 그의 유도체 등이 예시된다.
이들 중에서 정공 수송층에 사용되는 정공 수송 재료로서, 폴리비닐카르바졸 또는 그의 유도체, 폴리실란 또는 그의 유도체, 측쇄 또는 주쇄에 방향족 아민을 갖는 폴리실록산 유도체, 폴리아닐린 또는 그의 유도체, 폴리티오펜 또는 그의 유도체가 바람직하다. 그 밖에, 폴리아릴아민 또는 그의 유도체, 폴리(p-페닐렌비닐렌) 또는 그의 유도체, 또는 폴리(2,5-티에닐렌비닐렌) 또는 그의 유도체 등의 고분자 정공 수송 재료가 바람직하다. 더욱 바람직하게는 폴리비닐카르바졸 또는 그의 유도체, 폴리실란 또는 그의 유도체, 측쇄 또는 주쇄에 방향족 아민을 갖는 폴리실록산 유도체이다. 저분자의 정공 수송 재료의 경우에는, 고분자 결합제에 분산시켜 이용하는 것이 바람직하다.
정공 수송층의 성막 방법에 제한은 없지만, 저분자 정공 수송 재료에서는, 고분자 결합제와의 혼합 용액으로부터의 성막에 의한 방법이 예시된다. 또한, 고분자 정공 수송 재료에서는, 용액으로부터의 성막에 의한 방법이 예시된다. 용액으로부터의 성막에 이용되는 용매로서는, 정공 수송 재료를 용해시키는 것이면 특별히 제한은 없다. 상기 용매로서, 클로로포름, 염화메틸렌, 디클로로에탄 등의 염소계 용매, 테트라히드로푸란 등의 에테르계 용매, 톨루엔, 크실렌 등의 방향족 탄화수소계 용매, 아세톤, 메틸에틸케톤 등의 케톤계 용매, 아세트산에틸, 아세트산부틸, 에틸셀로솔브아세테이트 등의 에스테르계 용매가 예시된다.
용액으로부터의 성막 방법으로서는, 용액으로부터의 스핀 코팅법, 캐스팅법, 마이크로그라비아 코팅법, 그라비아 코팅법, 바 코팅법, 롤 코팅법, 와이어 바 코팅법, 딥 코팅법을 사용할 수 있다. 그 밖에, 스프레이 코팅법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 잉크젯 인쇄법 등의 도포법을 사용할 수 있다.
혼합하는 고분자 결합제로서는, 전하 수송을 극도로 저해하지 않는 것이 바람직하고, 또한 가시광에 대한 흡수가 강하지 않은 것이 바람직하게 이용된다. 상기 고분자 결합제로서, 폴리카보네이트, 폴리아크릴레이트, 폴리메틸아크릴레이트, 폴리메틸메타크릴레이트, 폴리스티렌, 폴리염화비닐, 폴리실록산 등을 예시할 수 있다.
정공 수송층의 막 두께로서는, 사용되는 재료에 따라서 최적값이 다르고, 구동 전압과 발광 효율이 적절한 값이 되도록 선택할 수 있다. 적어도 핀 홀이 발생하지 않도록 하는 두께의 조건에서 최저 막 두께를 결정할 수 있다. 너무 두꺼우면 소자의 구동 전압이 높아져서 바람직하지 않다는 관점에서 최고 막 두께를 결정할 수 있다. 따라서, 상기 정공 수송층의 막 두께로서는, 예를 들면 1 nm 내지 1 μm이고, 바람직하게는 2 nm 내지 500 nm이고, 더욱 바람직하게는 5 nm 내지 200 nm이다.
발광층은 본 실시 형태에서는 유기 발광층인 것이 바람직하고, 주로 형광 또는 인광을 발광하는 유기물(저분자 화합물 및 고분자 화합물)과, 이것을 보조하는 도펀트로 형성된다. 본 실시 형태에서 사용할 수 있는 발광층을 형성하는 재료로서는, 예를 들면 이하의 것을 들 수 있다.
색소계 재료로서는, 예를 들면 시클로펜타민 유도체, 테트라페닐부타디엔 유도체 화합물, 트리페닐아민 유도체, 옥사디아졸 유도체, 피라졸로퀴놀린 유도체, 디스티릴벤젠 유도체 등을 들 수 있다. 그 밖에, 디스티릴아릴렌 유도체, 피롤 유도체, 티오펜환 화합물, 피리딘환 화합물, 페리논 유도체, 페릴렌 유도체, 올리고티오펜 유도체, 트리푸마닐아민 유도체, 옥사디아졸 이량체, 피라졸린 이량체 등을 들 수 있다.
금속 착체계 재료로서는, 예를 들면 중심 금속에 Al, Zn, Be 등 또는 Tb, Eu, Dy 등의 희토류 금속을 가짐과 동시에, 배위자에 옥사디아졸, 티아디아졸, 페닐피리딘, 페닐벤조이미다졸, 퀴놀린 구조 등을 갖는 금속 착체 등을 들 수 있다. 예를 들면, 이리듐 착체, 백금 착체 등의 삼중항 여기 상태로부터의 발광을 갖는 금속 착체, 알루미늄퀴놀리놀 착체, 벤조퀴놀리놀베릴륨 착체, 벤조옥사졸릴아연 착체, 벤조티아졸아연 착체, 아조메틸아연 착체, 포르피린아연 착체, 유로퓸 착체 등을 들 수 있다.
고분자계 재료로서는, 폴리파라페닐렌비닐렌 유도체, 폴리티오펜 유도체, 폴리파라페닐렌 유도체, 폴리실란 유도체 등을 들 수 있다. 그 밖에, 폴리아세틸렌 유도체, 폴리플루오렌 유도체, 폴리비닐카르바졸 유도체, 상기 색소체 또는 금속 착체계 발광 재료를 고분자화한 것 등을 들 수 있다.
상기 발광성 재료 중, 청색으로 발광하는 재료로서는, 디스티릴아릴렌 유도체, 옥사디아졸 유도체, 및 이들의 중합체, 폴리비닐카르바졸 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체 등을 들 수 있다. 그 중에서도 고분자 재료의 폴리비닐카르바졸 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체 등이 바람직하다.
또한, 녹색으로 발광하는 재료로서는, 퀴나크리돈 유도체, 쿠마린 유도체, 및 이들의 중합체, 폴리파라페닐렌비닐렌 유도체, 폴리플루오렌 유도체 등을 들 수 있다. 그 중에서도 고분자 재료의 폴리파라페닐렌비닐렌 유도체, 폴리플루오렌 유도체 등이 바람직하다.
또한, 적색으로 발광하는 재료로서는, 쿠마린 유도체, 티오펜환 화합물, 및 이들의 중합체, 폴리파라페닐렌비닐렌 유도체, 폴리티오펜 유도체, 폴리플루오렌 유도체 등을 들 수 있다. 그 중에서도 고분자 재료의 폴리파라페닐렌비닐렌 유도체, 폴리티오펜 유도체, 폴리플루오렌 유도체 등이 바람직하다.
발광층 중에 발광 효율의 향상 또는 발광 파장을 변화시키는 등의 목적으로, 도펀트를 첨가할 수 있다. 이러한 도펀트로서는, 예를 들면 페릴렌 유도체, 쿠마린 유도체, 루브렌 유도체, 퀴나크리돈 유도체, 스쿠아릴륨 유도체, 포르피린 유도체, 스티릴계 색소, 테트라센 유도체, 피라졸론 유도체, 데카시클렌, 페녹사존 등을 들 수 있다. 또한, 이러한 발광층의 두께는 2 내지 200 nm로 할 수 있다.
유기물을 포함하는 발광층의 성막 방법으로서는, 발광 재료를 포함하는 용액을 기체 상 또는 상측에 도포하는 방법, 진공 증착법, 전사법 등을 사용할 수 있다. 용액으로부터의 성막에 이용되는 용매의 구체적인 예로서는, 상술한 용액으로부터 정공 수송층을 성막하는 경우에 정공 수송 재료를 용해시키는 용매와 동일한 용매를 들 수 있다.
발광 재료를 포함하는 용액을 기체 상 또는 상측에 도포하는 방법으로서는, 코팅법을 사용할 수 있다. 코팅법으로서, 스핀 코팅법, 캐스팅법, 마이크로그라비아 코팅법, 그라비아 코팅법, 바 코팅법, 롤 코팅법, 와이어 바 코팅법, 딥 코팅법, 슬릿 코팅법, 모세관 코팅법, 스프레이 코팅법, 노즐 코팅법을 예시할 수 있다. 그 밖에, 그라비아 인쇄법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 반전 인쇄법, 잉크젯 인쇄법 등의 도포법을 사용할 수 있다.
패턴 형성 또는 다색의 분할 도포가 용이하다고 하는 점에서, 그라비아 인쇄법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 반전 인쇄법, 잉크젯 인쇄법 등의 인쇄법이 바람직하다. 또한, 승화성 저분자 화합물의 경우에는, 진공 증착법을 사용할 수 있다. 또한, 레이저에 의한 전사 또는 열전사에 의해 소정의 영역에 발광층을 형성하는 방법도 사용할 수 있다.
전자 수송층으로서는, 공지된 것을 사용할 수 있고, 옥사디아졸 유도체, 안트라퀴노디메탄 또는 그의 유도체, 벤조퀴논 또는 그의 유도체, 나프토퀴논 또는 그의 유도체, 안트라퀴논 또는 그의 유도체, 테트라시아노안트라퀴노디메탄 또는 그의 유도체, 플루오레논 유도체가 예시된다. 그 밖에, 디페닐디시아노에틸렌 또는 그의 유도체, 디페노퀴논 유도체, 또는 8-히드록시퀴놀린 또는 그의 유도체의 금속 착체, 폴리퀴놀린 또는 그의 유도체, 폴리퀴녹살린 또는 그의 유도체, 폴리플루오렌 또는 그의 유도체가 예시된다.
이들 중에서 옥사디아졸 유도체, 벤조퀴논 또는 그의 유도체, 안트라퀴논 또는 그의 유도체, 또는 8-히드록시퀴놀린 또는 그의 유도체의 금속 착체, 폴리퀴놀린 또는 그의 유도체, 폴리퀴녹살린 또는 그의 유도체, 폴리플루오렌 또는 그의 유도체가 바람직하다. 2-(4-비페닐릴)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸, 벤조퀴논, 안트라퀴논, 트리스(8-퀴놀리놀)알루미늄, 폴리퀴놀린이 더욱 바람직하다.
전자 수송층의 성막법으로서는 특별히 제한은 없지만, 저분자 전자 수송 재료에서는, 분말로부터의 진공 증착법, 또는 용액 또는 용융 상태로부터의 성막에 의한 방법이, 고분자 전자 수송 재료로서는, 용액 또는 용융 상태로부터의 성막에 의한 방법이 각각 예시된다. 용액 또는 용융 상태로부터의 성막시에는, 고분자 결합제를 병용할 수도 있다. 용액으로부터 전자 수송층을 성막하는 방법으로서는, 상술한 용액으로부터 정공 수송층을 성막하는 방법과 동일한 성막법을 들 수 있다.
전자 수송층의 막 두께로서는, 사용되는 재료에 따라서 최적값이 다르고, 구동 전압과 발광 효율이 적절한 값이 되도록 선택할 수 있다. 적어도 핀 홀이 발생하지 않도록 하는 두께의 조건으로부터 최저 막 두께를 결정할 수 있다. 너무 두꺼우면 소자의 구동 전압이 높아져서 바람직하지 않다는 관점에서 최고 막 두께를 결정할 수 있다. 따라서, 상기 전자 수송층의 막 두께로서는, 예를 들면 1 nm 내지 1 μm이고, 바람직하게는 2 nm 내지 500 nm이고, 더욱 바람직하게는 5 nm 내지 200 nm이다.
전자 주입층은 전자 수송층과 음극 사이 또는 발광층과 음극 사이에 설치된다. 전자 주입층으로서는, 발광층의 종류에 따라서 알칼리 금속, 알칼리 토류 금속, 또는 상기 금속을 1종 이상 포함하는 합금, 또는 상기 금속의 산화물, 할로겐화물 및 탄산화물, 또는 상기 물질의 혼합물 등을 들 수 있다. 알칼리 금속 또는 그의 산화물, 할로겐화물, 탄산화물의 예로서는, 리튬, 나트륨, 칼륨, 루비듐, 세슘, 산화리튬, 불화리튬 등을 들 수 있다. 그 밖에, 산화나트륨, 불화나트륨, 산화칼륨, 불화칼륨, 산화루비듐, 불화루비듐, 산화세슘, 불화세슘, 탄산리튬 등을 들 수 있다.
또한, 알칼리 토류 금속 또는 그의 산화물, 할로겐화물, 탄산화물의 예로서는, 마그네슘, 칼슘, 바륨, 스트론튬, 산화마그네슘, 불화마그네슘, 산화칼슘, 불화칼슘 등을 들 수 있다. 그 밖에, 산화바륨, 불화바륨, 산화스트론튬, 불화스트론튬, 탄산마그네슘 등을 들 수 있다.
전자 주입층은 2층 이상을 적층한 것일 수도 있다. 구체적으로는 LiF/Ca 등을 들 수 있다. 전자 주입층은 증착법, 스퍼터링법, 인쇄법 등에 의해 형성된다. 전자 주입층의 막 두께로서는 1 nm 내지 1 μm 정도가 바람직하다.
본 실시 형태의 유기 EL 소자에서 사용되는 음극의 재료로서는, 일함수가 작으며 발광층으로의 전자 주입이 용이한 재료 및/또는 고전기 전도도의 재료 및/또는 가시광 고반사율의 재료가 바람직하다. 금속으로서는, 알칼리 금속 또는 알칼리 토류 금속, 전이 금속 또는 III-B족 금속을 사용할 수 있다. 예를 들면, 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 알루미늄, 스칸듐 등의 금속을 예시할 수 있다. 또한, 바나듐, 아연, 이트륨, 인듐, 세륨, 사마륨, 유로퓸, 테르븀, 이테르븀 등의 금속일 수 있다. 이들 금속, 또는 상기 금속 중 2개 이상의 합금, 또는 이들 중 1개 이상과, 금, 은, 백금, 구리, 망간, 티탄, 코발트, 니켈, 텅스텐, 주석 중 1개 이상과의 합금, 또는 흑연 또는 흑연층간 화합물 등이 이용된다.
합금의 예로서는, 마그네슘-은 합금, 마그네슘-인듐 합금, 마그네슘-알루미늄 합금, 인듐-은 합금, 리튬-알루미늄 합금, 리튬-마그네슘 합금, 리튬-인듐 합금, 칼슘-알루미늄 합금 등을 들 수 있다. 또한, 음극으로서 투명 도전성 전극을 사용할 수 있고, 예를 들면 도전성 금속 산화물 또는 도전성 유기물 등을 사용할 수 있다. 구체적으로는, 도전성 금속 산화물로서 산화인듐, 산화아연, 산화주석, 및 이들의 복합체인 인듐ㆍ주석ㆍ옥시드(ITO) 또는 인듐ㆍ아연ㆍ옥시드(IZO), 도전성 유기물로서 폴리아닐린 또는 그의 유도체, 폴리티오펜 또는 그의 유도체 등의 유기 투명 도전막을 이용할 수도 있다. 또한, 음극을 2층 이상의 적층 구조로 할 수도 있다. 또한, 전자 주입층이 음극으로서 사용되는 경우도 있다.
음극의 막 두께는 전기 전도도 또는 내구성을 고려하여 적절하게 선택할 수 있지만, 예를 들면 10 nm 내지 10 μm이고, 바람직하게는 20 nm 내지 1 μm이고, 더욱 바람직하게는 50 nm 내지 500 nm이다. 음극의 제조 방법으로서는, 진공 증착법, 스퍼터링법, 또한 금속 박막을 열 압착시키는 라미네이트법 등이 이용된다.
본 실시 형태의 유기 EL 소자가 임의로 가질 수 있는, 막 두께 2 nm 이하의 절연층은 전하 주입을 용이하게 하는 기능을 갖는다. 상기 절연층의 재료로서는, 금속 불화물, 금속 산화물, 유기 절연 재료 등을 들 수 있다. 막 두께 2 nm 이하의 절연층을 설치한 유기 EL 소자로서는, 음극에 인접하여 막 두께 2 nm 이하의 절연층을 설치한 것, 양극에 인접하여 막 두께 2 nm 이하의 절연층을 설치한 것을 들 수 있다.
본 실시 형태의 유기 EL 소자는 면상 광원, 세그멘트 표시 장치, 도트 매트릭스 표시 장치, 액정 표시 장치의 백 라이트로서 사용할 수 있다. 본 실시 형태의 유기 EL 소자를 이용하여 면상 광원을 얻기 위해서는, 면상의 양극과 음극이 중첩되도록 배치할 수 있다.
또한, 패턴상의 광원을 얻기 위해서는, 상기 면상의 발광 소자의 표면에 패턴상의 창을 설치한 마스크를 배치하는 방법, 비발광부의 유기물층을 극단적으로 두껍게 형성하여 실질적으로 비발광으로 하는 방법, 양극 또는 음극 중 어느 한쪽 또는 양쪽의 전극을 패턴조로 형성하는 방법이 있다. 이들 중 어느 방법으로 패턴을 형성하여, 몇개의 전극을 독립적으로 ON/OFF할 수 있도록 배치함으로써, 숫자, 문자, 간단한 기호 등을 표시할 수 있는 세그멘트 타입의 표시 소자가 얻어진다.
또한, 도트 매트릭스 소자로 하기 위해서는, 양극과 음극을 모두 스트라이프상으로 형성하여 직교하도록 배치할 수 있다. 복수 종류의 발광색이 다른 발광 재료를 분할 도포하는 방법, 또는 컬러 필터 또는 형광 변환 필터를 이용하는 방법에 의해 부분 컬러 표시, 멀티 컬러 표시가 가능해진다. 도트 매트릭스 소자는 패시브 구동도 할 수 있고, TFT 등과 조합하여 액티브 구동할 수도 있다. 이들 표시 소자는 컴퓨터, 텔레비젼, 휴대 단말, 휴대 전화, 카 내비게이션 시스템, 비디오 카메라의 뷰 파인더 등의 표시 장치로서 사용할 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가하는 것이 가능한 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 특허 청구 범위의 기재로부터 분명하다.
본 발명의 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법은, 예를 들면 표시 장치, 조명 장치, 그 밖의 발광 소자를 응용한 장치에 관련된 산업에 이용할 수 있다.

Claims (19)

  1. 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 구동 능동 소자와,
    소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 구비하며,
    상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군.
  2. 제1항에 있어서, 상기 구동 능동 소자의 상기 채널 영역과 상기 스위치 능동 소자의 상기 채널 영역이 서로 채널폭 방향에서 직선상으로 정렬되어 있는 박막 능동 소자군.
  3. 제2항에 있어서, 상기 구동 능동 소자의 채널 길이와 상기 스위치 능동 소자의 채널 길이가 동일한 박막 능동 소자군.
  4. 제1항에 있어서, 상기 구동 능동 소자와 상기 스위치 능동 소자를 각각 복수 구비하고,
    복수의 상기 구동 능동 소자의 각 소스 전극끼리 및 각 드레인 전극끼리는 각각 병렬 접속되고,
    복수의 상기 스위치 능동 소자의 각 소스 전극끼리 및 각 드레인 전극끼리는 각각 병렬 접속되어 있는 박막 능동 소자군.
  5. 제4항에 있어서, 복수의 상기 구동 능동 소자의 각 소스 전극 및 각 드레인 전극의 하부에는, 복수의 상기 구동 능동 소자의 각 게이트 전극이 형성되지 않은 영역이 설치되어 있고,
    복수의 상기 스위치 능동 소자의 각 소스 전극 및 각 드레인 전극의 하부에는, 복수의 상기 스위치 능동 소자의 각 게이트 전극이 형성되지 않은 영역이 설치되어 있는 박막 능동 소자군.
  6. 제1항에 있어서, 상기 스위치 능동 소자를 통해서 받아들인 데이터를 기억하며, 상기 스위치 능동 소자가 공급하는 전류의 공급을 정지한 후에 상기 기억한 데이터로 상기 구동 능동 소자를 구동하는 기억 소자를 더 구비한 박막 능동 소자군.
  7. 제1항에 있어서, 상기 구동 능동 소자 및 상기 스위치 능동 소자의 상기 채널층은 유기 재료인 박막 능동 소자군.
  8. 제7항에 있어서, 상기 구동 능동 소자 및 상기 스위치 능동 소자의 상기 채널층은 도포법에 의해 형성된 박막 능동 소자군.
  9. 제1항에 기재된 박막 능동 소자군을 복수 구비하고,
    복수의 상기 박막 능동 소자군이 평면 기판 상에 매트릭스상으로 배열되고,
    상기 박막 능동 소자군에 포함되는 구동 능동 소자의 채널 영역과, 상기 박막 능동 소자군에 포함되는 스위치 능동 소자의 채널 영역이, 매트릭스의 행 또는 열 방향으로 직선상으로 정렬되어 있는 박막 능동 소자 어레이.
  10. 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성된 구동 능동 소자와, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 가지며, 상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군과,
    상기 능동 소자군 상에 형성되며, 상기 박막 능동 소자군에 의해서 구동 또는 선택되는 유기 발광층을 갖는 발광 소자
    를 구비하는 유기 발광 장치.
  11. 제10항에 있어서, 상기 구동 능동 소자의 상기 채널 영역과 상기 스위치 능동 소자의 상기 채널 영역이 서로 채널폭 방향에서 직선상으로 정렬되어 있는 유기 발광 장치.
  12. 제11항에 있어서, 상기 박막 능동 소자군 및 상기 발광 소자를 복수 구비하며,
    복수의 상기 능동 소자군이 평면 기판 상에 매트릭스상으로 배열되고,
    상기 박막 능동 소자군에 포함되는 구동 능동 소자의 채널 영역과, 상기 박막 능동 소자군에 포함되는 스위치 능동 소자의 채널 영역이, 매트릭스의 행 또는 열 방향으로 직선상으로 정렬되고,
    복수의 상기 발광 소자가 상기 능동 소자군마다 배치되고,
    상기 박막 능동 소자군의 1 단위가 하나의 상기 발광 소자를 구동하는 유기 발광 장치.
  13. 제12항에 있어서, 상기 스위치 능동 소자의 드레인 전극으로부터의 전압이 상기 구동 능동 소자의 게이트 전극에 공급되고,
    상기 구동 능동 소자의 드레인 전극으로부터의 전류가 상기 발광 소자에 공급되고,
    복수의 상기 박막 능동 소자군에서의 각 구동 능동 소자의 소스 전극에는 전원 공급 라인으로부터의 전류가 공급되고,
    복수의 상기 박막 능동 소자군에서의 각 스위치 능동 소자의 소스 전극에는 데이터선으로부터의 전압이 인가되고,
    복수의 상기 박막 능동 소자군에서의 각 스위치 능동 소자의 게이트 전극에는 게이트선으로부터의 전압이 인가되고,
    상기 게이트선과 상기 데이터선의 선택에 의해 상기 매트릭스상으로 배열된 상기 박막 능동 소자군마다의 상기 발광 소자를 구동하는 유기 발광 장치.
  14. 제10항에 있어서, 상기 스위치 능동 소자를 통해서 받아들인 데이터를 기억하며, 상기 스위치 능동 소자가 공급하는 전류의 공급을 정지한 후에 상기 기억한 데이터로 상기 구동 능동 소자를 구동하는 기억 소자를 더 구비한 유기 발광 장치.
  15. 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성된 구동 능동 소자와, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 가지며, 상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군과,
    상기 능동 소자군의 상층에 형성되며, 상기 박막 능동 소자군에 의해서 구동 또는 선택되는 표시 소자를 구비하는 표시 장치.
  16. 제15항에 있어서, 상기 구동 능동 소자의 상기 채널 영역과 상기 스위치 능동 소자의 상기 채널 영역이 서로 채널폭 방향에서 직선상으로 정렬되어 있는 표시 장치.
  17. 제15항에 있어서, 상기 스위치 능동 소자를 통해서 받아들인 데이터를 기억하며, 상기 스위치 능동 소자가 공급하는 전류의 공급을 정지한 후에 상기 기억한 데이터로 상기 구동 능동 소자를 구동하는 기억 소자를 더 구비한 표시 장치.
  18. 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성된 구동 능동 소자와, 소스 전극 및 드레인 전극 사이의 채널 영역에 반도체 채널층이 형성되어 이루어지는 스위치 능동 소자로서 상기 구동 능동 소자를 스위칭하는 스위치 능동 소자를 구비하며, 상기 구동 능동 소자 및 상기 스위치 능동 소자는 서로 채널폭 방향에서 이격하여 형성되어, 상기 구동 능동 소자의 상기 채널 영역이 속하는 직선과 상기 스위치 능동 소자의 상기 채널 영역이 속하는 직선이 평행해지도록 상기 구동 능동 소자 및 상기 스위치 능동 소자가 형성된 박막 능동 소자군의 제조 방법이며,
    상기 채널폭 방향으로 도포되는 도포법에 의해 상기 채널층을 형성하는 단계를 구비하는 박막 능동 소자군의 제조 방법.
  19. 제18항에 있어서, 상기 채널층을 형성하는 단계는 상기 구동 능동 소자의 상기 채널 영역과 상기 스위치 능동 소자의 상기 채널 영역이 직선상으로 정렬되도록 도포법에 의해 도포하는 단계인 제조 방법.
KR1020107006029A 2007-10-31 2008-10-29 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법 KR20100087077A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-283111 2007-10-31
JP2007283111 2007-10-31

Publications (1)

Publication Number Publication Date
KR20100087077A true KR20100087077A (ko) 2010-08-03

Family

ID=40591052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006029A KR20100087077A (ko) 2007-10-31 2008-10-29 박막 능동 소자군, 박막 능동 소자 어레이, 유기 발광 장치, 표시 장치 및 박막 능동 소자군의 제조 방법

Country Status (7)

Country Link
US (1) US8344390B2 (ko)
EP (1) EP2207208A4 (ko)
JP (1) JP5612258B2 (ko)
KR (1) KR20100087077A (ko)
CN (1) CN101842904B (ko)
TW (1) TWI466350B (ko)
WO (1) WO2009057665A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124335A (ko) * 2010-02-05 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552160B2 (ja) * 2008-07-30 2010-09-29 ソニー株式会社 有機半導体薄膜の形成方法および薄膜半導体装置の製造方法
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
JP6243821B2 (ja) * 2014-09-25 2017-12-06 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
CN105428370B (zh) * 2015-11-10 2018-09-04 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
KR101872421B1 (ko) * 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
CN107579101A (zh) * 2017-08-30 2018-01-12 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155389B2 (ja) * 2001-03-22 2008-09-24 株式会社半導体エネルギー研究所 発光装置、その駆動方法及び電子機器
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP2003007720A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 多結晶薄膜、薄膜トランジスタアレイ、画像表示装置およびそれらの製造方法
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
TWI255150B (en) * 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
US7105855B2 (en) 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2006117907A1 (ja) 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha 半導体素子及び回路基板の製造方法、並びに、半導体素子及び回路基板
JP5098159B2 (ja) 2005-11-29 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124335A (ko) * 2010-02-05 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
US11749686B2 (en) 2010-02-05 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
EP2207208A1 (en) 2010-07-14
WO2009057665A1 (ja) 2009-05-07
EP2207208A4 (en) 2012-03-28
CN101842904B (zh) 2013-03-13
TWI466350B (zh) 2014-12-21
US8344390B2 (en) 2013-01-01
US20100258803A1 (en) 2010-10-14
TW200931700A (en) 2009-07-16
CN101842904A (zh) 2010-09-22
JP2009135467A (ja) 2009-06-18
JP5612258B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
CN108899338B (zh) 显示装置和电子设备
KR101462704B1 (ko) 배리어층 부착 기판, 표시 소자 및 표시 소자의 제조 방법
JP4661971B2 (ja) 発光装置
JP5417732B2 (ja) 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
CN102227953B (zh) 发光装置及其制造方法
JP5314393B2 (ja) 有機エレクトロルミネッセンス素子
KR20100095512A (ko) 전자 디바이스, 표시 장치 및 전자 디바이스의 제조 방법
JP5612258B2 (ja) 薄膜能動素子群、薄膜能動素子アレイ、有機発光装置、表示装置および薄膜能動素子群の製造方法
KR20160011666A (ko) 유기 발광 소자의 제조 방법 및 표시 장치의 제조 방법
JP4983940B2 (ja) 有機エレクトロルミネッセンス装置の製造方法
US20110121282A1 (en) Manufacturing method of organic electroluminescence element, light-emitting device, and display device
KR100620884B1 (ko) 유기 일렉트로루미네선스 장치, 유기 일렉트로루미네선스장치의 제조 방법 및 전자기기
US8298839B2 (en) Manufacturing method of a thin film active element
US9136491B2 (en) Organic electroluminescent element and method for producing the same
WO2011122445A1 (ja) 発光装置
JP5249075B2 (ja) 有機エレクトロルミネッセンス素子
JP5509530B2 (ja) 有機エレクトロルミネッセンス素子及びその製造方法
EP2273577A1 (en) Organic electroluminescence element, and method for production thereof
JP2012216309A (ja) 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
JP4770523B2 (ja) 発光装置の製造方法
WO2011065288A1 (ja) 発光装置の製造方法
JP2009094412A (ja) 配線基板の製造方法、表示装置および薄膜能動素子基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application