KR101872421B1 - 산화물 반도체 기반의 트랜지스터 및 그 제조 방법 - Google Patents

산화물 반도체 기반의 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101872421B1
KR101872421B1 KR1020160045069A KR20160045069A KR101872421B1 KR 101872421 B1 KR101872421 B1 KR 101872421B1 KR 1020160045069 A KR1020160045069 A KR 1020160045069A KR 20160045069 A KR20160045069 A KR 20160045069A KR 101872421 B1 KR101872421 B1 KR 101872421B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
forming
electrode
delete delete
Prior art date
Application number
KR1020160045069A
Other languages
English (en)
Other versions
KR20170116865A (ko
Inventor
김성진
엄주송
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020160045069A priority Critical patent/KR101872421B1/ko
Priority to US15/340,766 priority patent/US10032797B2/en
Publication of KR20170116865A publication Critical patent/KR20170116865A/ko
Application granted granted Critical
Publication of KR101872421B1 publication Critical patent/KR101872421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers

Abstract

본 발명은 산화물 반도체 기반의 트랜지스터 및 그 제조 방법에 관한 것으로서, 본 발명의 산화물 반도체 기반의 트랜지스터는 하부 전극(Bottom electrode)을 포함하는 기판(Substrate), 상기 기판 상에 형성되는 절연층(insulator layer), 상기 절연층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 전자수송층(Electron Transport Layer) 및 상기 전자수송층 상에 형성되는 상부 전극(Top electrode)을 포함한다. 본 발명에 의하면, 산화물 반도체 기반의 트랜지스터에서 IZO와 함께 PBD를 하이브리드 채널로 형성함으로써, 전하 이동을 향상시키고, 문턱 전압을 제어할 수 있고, 전기적 소자의 안정성을 개선할 수 있는 효과가 있다.

Description

산화물 반도체 기반의 트랜지스터 및 그 제조 방법 {Oxide semiconducting transistor, and method thereof}
본 발명은 산화물 반도체 기반의 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 디스플레이 백플레인 소자, 유연한 전자소자(flexible device), 투명 전자소자(transparent device) 등으로 사용되는 용액 공정을 이용한 산화물 반도체 기반의 트랜지스터 및 그 제조 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 액티브 매트릭스방식에서는 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
한편, 일반적인 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고 이것은 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz 이상의 고속구동에 적합한 소자로 각광받고 있다.
액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
그러나, 종래 IZO(Indium-Zinc Oxide)를 이용하여 제작된 산화물 트랜지스터는 전기적/환경적 안정성이 낮다고 하는 문제점이 있다.
대한민국 공개특허 10-2008-0082616
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전하 이동을 향상시키고, 문턱 전압을 제어할 수 있고, 전기적 소자의 안정성을 개선하기 위하여 전자수송층(Electron Transport Layer, ETL) 재료인 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)를 IZO와 함께 하이브리드(Hybrid) 형태로 액티브 채널(active channel)을 구성한 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 용액 공정 기법을 통해 인듐-아연(Indium-Zinc) 산화물을 제공하는데 그 다른 목적이 있다.
또한, 본 발명은 밴드갭이 큰 인듐-아연 산화물 반도체 트랜지스터를 제작하여 투명 전자소자로 응용하는데 그 다른 목적이 있다.
또한, 본 발명은 저온 공정이 가능한 산화물 반도체 트랜지스터 제작을 통해 유연한 전자소자로 응용하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 산화물 반도체 기반의 트랜지스터는 하부 전극(Bottom electrode)을 포함하는 기판(Substrate), 상기 기판 상에 형성되는 절연층(insulator layer), 상기 절연층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 전자수송층(Electron Transport Layer) 및 상기 전자수송층 상에 형성되는 상부 전극(Top electrode)을 포함한다.
상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 구현될 수 있다.
상기 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 절연층이 형성될 수 있다.
상기 활성층은 IZO(Indium-Zinc Oxide)로 구현될 수 ?다.
상기 전자수송층은 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)로 구현될 수 있다.
상기 상부 전극은 알루미늄(Al)으로 구현될 수 있다.
상기 활성층은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성될 수 있다.
상기 전자수송층은 상기 IZO 박막 위에 PBD를 증착하는 방식으로 형성될 수 있다.
상기 상부 전극은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성될 수 있다.
상기 하부 전극은 게이트(Gate) 전극으로 사용되고, 상기 상부 전극은 2개로 구성되어, 각각 소스(Source) 전극과 드레인(Drain) 전극으로 사용될 수 있다.
본 발명의 산화물 반도체 기반의 트랜지스터 제조 방법에서 하부 전극(Bottom electrode)을 포함하는 기판(Substrate)을 제작하는 단계, 상기 기판 상에 절연층(insulator layer)을 형성하는 단계, 상기 절연층 상에 활성층(Active layer)을 형성하는 단계, 상기 활성층 상에 전자수송층(Electron Transport Layer)을 형성하는 단계 및 상기 전자수송층 상에 상부 전극(Top electrode)을 형성하는 단계를 포함한다.
상기 기판을 제작하는 단계에서, 상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 구현될 수 있다.
상기 절연층을 형성하는 단계에서, 상기 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 절연층이 형성될 수 있다.
상기 활성층을 형성하는 단계에서, 상기 활성층은 IZO(Indium-Zinc Oxide)로 구현될 수 있다.
상기 전자수송층을 형성하는 단계에서, 상기 전자수송층은 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)로 구현될 수 있다.
상기 상부 전극을 형성하는 단계에서, 상기 상부 전극은 알루미늄(Al)으로 구현될 수 있다.
상기 활성층을 형성하는 단계에서, 상기 활성층은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성될 수 있다.
상기 전자수송층을 형성하는 단계에서, 상기 전자수송층은 상기 IZO 박막 위에 PBD를 증착하는 방식으로 형성될 수 있다.
상기 상부 전극을 형성하는 단계에서, 상기 상부 전극은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성될 수 있다.
상기 하부 전극은 게이트(Gate) 전극으로 사용되고, 상기 상부 전극은 2개로 구성되어, 각각 소스(Source) 전극과 드레인(Drain) 전극으로 사용될 수 있다.
본 발명에 의하면, 산화물 반도체 기반의 트랜지스터에서 IZO와 함께 PBD를 하이브리드 채널로 형성함으로써, 전하 이동을 향상시키고, 문턱 전압을 제어할 수 있고, 전기적 소자의 안정성을 개선할 수 있는 효과가 있다.
또한, 본 발명에 의하면 PBD 두께에 따라 문턱 전압을 제어함으로써, 디지털 회로에서의 전력을 감소시키고 효율성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 밴드갭이 큰 인듐-아연 산화물 반도체 트랜지스터를 제작하여 투명 전자소자로의 응용이 가능하다는 효과가 있다.
또한, 본 발명에 의하면 저온 공정이 가능한 산화물 반도체 트랜지스터 제작을 통해 유연한 전자소자로의 응용이 가능하다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터의 적층 구조를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터의 전위를 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 PBD의 화학식을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터 제조 방법을 보여주는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 인듐-아연 산화물 박막 기반 트랜지스터 소자의 PBD 두께에 따른 트랜스퍼 커브(transfer curve)를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 인듐-아연 산화물 트랜지스터의 PBD 두께에 따른 스트레스(stress) 테스트 결과를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 PBD의 증착 두께에 따른 산화물 트랜지스터의 표면을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터의 적층 구조를 보여주는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터는 기판(Substrate)(110), 절연층(insulator layer)(120), 활성층(Active layer)(130), 전자수송층(Electron Transport Layer)(140), 상부 전극(Top electrode)(150, 160)을 포함한다.
기판(110)은 하부 전극(Bottom electrode)을 포함하도록 제작된다. 본 발명의 일 실시예에서 기판(110)은 n++ 이 많이(heavily) 도핑된(doped) 실리콘(Si) 기판으로 구현될 수 있다.
절연층(120)은 기판(110) 상에 형성된다. 본 발명의 일 실시예에서 절연층(120)은 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 형성될 수 있다.
활성층(130)은 절연층(120) 상에 형성된다. 본 발명의 일 실시예에서 활성층(130)은 인듐-아연 산화물(Indium-Zinc Oxide, IZO)로 구현될 수 있다.
본 발명의 일 실시예에서 활성층(130)은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성될 수 있다.
전자수송층(140)은 활성층(130) 상에 형성된다.
본 발명의 일 실시예에서 전자수송층(140)은 IZO 박막 위에 PBD를 증착하는 방식으로 형성될 수 있다.
본 발명의 일 실시예에서 전자수송층(140)은 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)로 구현될 수 있다. 도 3은 본 발명의 일 실시예에 따른 PBD의 화학식을 도시한 도면이다.
상부 전극(150, 160)은 전자수송층(140) 상에 형성된다. 본 발명의 일 실시예에서 상부 전극(150, 160)은 알루미늄(Al)으로 구현될 수 있다. 이때, 상부 전극(150, 160)은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성될 수 있다.
본 발명에서 하부 전극은 게이트(Gate) 전극으로 사용되고, 상부 전극은 2개로 구성되어, 각각 소스(Source) 전극(150)과 드레인(Drain) 전극(160)으로 사용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터의 전위를 보여주는 도면이다.
도 2에서 에너지 전위를 살펴보면, PBD를 삽입함으로써 Al로부터 이동하는 전자들이 IZO 박막으로 보다 수월하게 이동할 수 있음을 알 수 있다.
하지만, 도 6에서 보는 바와 같이, PBD의 두께가 10nm 이상 증착되는 경우, 문턱 전압(Vth)의 포지티브 쉬프트(Positive shift)가 발생하게 되고, 전기적인 안정성이 떨어지는 것을 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터 제조 방법을 보여주는 흐름도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 기반의 트랜지스터 제조 방법은, 먼저 하부 전극(Bottom electrode)을 포함하는 기판(Substrate)(110)을 제작한다(S410). 기판을 제작하는 단계(S410)에서, 기판(110)은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 구현될 수 있다.
그리고, 기판(110) 상에 절연층(insulator layer)(120)을 형성한다(S420). 절연층을 형성하는 단계(S420)에서, 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 절연층이 형성될 수 있다.
그리고, 절연층(120) 상에 활성층(Active layer)(130)을 형성한다(S430).
그리고, 활성층(130) 상에 전자수송층(Electron Transport Layer)(140)을 형성한다(S440). 활성층을 형성하는 단계(S430)에서, 활성층은 IZO(Indium-Zinc Oxide)로 구현될 수 있다.
그리고, 전자수송층(140) 상에 상부 전극(Top electrode)(150, 160)을 형성한다(S450). 전자수송층을 형성하는 단계(S440)에서, 전자수송층은 PBD로 구현될 수 있다.
상부 전극을 형성하는 단계(S450)에서, 상부 전극은 알루미늄(Al)으로 구현될 수 있다.
본 발명의 일 실시예에서 활성층(130)을 형성하는 단계(S430)에서, 활성층(130)은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성될 수 있다.
본 발명의 일 실시예에서 전자수송층(140)을 형성하는 단계(S440)에서, 전자수송층(140)은 IZO 박막 위에 PBD를 증착하는 방식으로 형성될 수 있다.
본 발명의 일 실시예에서 상부 전극(150)을 형성하는 단계(S450)에서, 상부 전극(150, 160)은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성될 수 있다.
본 발명에서 산화물 트랜지스터의 실제 제작 과정을 예시하면 다음과 같다.
먼저, 하부전극(Bottom electrode)을 포함하는 기판으로, 600 um의 강하게(heavily) 도핑된(doped) n형(n-type) 실리콘(Si) 기판을 사용한다.
그리고, 절연층을 형성하기 위하여 열산화 공정을 통해 100 nm의 SiO2를 성장시킨다.
그리고, 용액 공정 기반의 IZO 산화물 박막을 제작하기 위해, 시약인 indium nitrate hydrate [In(NO3)3·xH2O], zinc acetate dihydrate [Zn(CH3COO)2·2H2O]를 사용한다.
그리고, 0.1M의 인듐(indium), 아연(zinc) 용액을 제작하기 위해 용매로써 2-methoxyethanol을 사용하고, 시약을 용해시키기 위해 안정제의 역할을 하는 acetylacetone을 인듐(indium) 용액에 첨가하고, 빠른 반응을 위해 촉매로 NH3를 첨가한다. 그리고 아연(zinc) 용액에는 안정제인 acetylacetone만 첨가하여 인듐 용액과 아연 용액을 각각 1시간 동안 60℃에서 스터링(stirring)을 진행한다.
이후 인듐(In), 아연(Zn) 용액을 7:3의 비율로 혼합하여 27℃에서 2시간 동안 스터링(stirring)을 진행한다.
그리고, IZO 채널을 형성하기 위해 1500 rpm의 속도로 스핀 코팅을 진행한 후, 어닐링(annealing)을 통해 20~30 nm의 박막을 형성한다.
그리고, IZO 박막 위에 전자수송층 물질로 사용되는 PBD를 0~20nm 두께로 증착한다. 본 발명의 실시예에서 PBD는 유기 증발기(organic evaporator)를 사용하여 분말(powder)형태의 가루를 IZO 박막 위에 0, 5,10, 20 nm 의 두께 형태로 제작한다.
최종적으로 소스(source) 전극과 드레인(drain) 전극으로 사용하기 위해, 금속 증발기(metal evaporator)를 이용하여 알루미늄(Al) 펠릿(pellet)을 진공 증착하여 100 nm 두께로 증착한다.
이후 반도체 측정 장비인 agilent B1500을 사용하여 산화물 반도체 소자의 전기적 특성을 공기중에서 측정하고, 이에 대한 결과를 도시하면 다음과 같다.
도 5는 본 발명의 일 실시예에 따른 인듐-아연 산화물 박막 기반 트랜지스터 소자의 PBD 두께에 따른 트랜스퍼 커브(transfer curve)를 도시한 그래프이다.
도 5를 참조하면, PBD 박막의 두께가 0, 5, 10, 20 nm일 때의 트랜지스터 소자의 특성이 도시되어 있으며, 트랜지스터 소자의 측정에서는 드레인을 접지로 사용하고 소스와 게이트에 전압을 인가한다. 그리고, 게이트에 -10 ~ 30 V의 전압을 인가할 때의 드레인 전류(drain current)를 측정한다. 그 결과 PBD 두께가 5 nm 일 때 가장 좋은 트랜지스터 특성이 나오는 모습을 확인할 수 있다. 또한 두께의 증감에 따른 문턱 전압을 제어함에 따라 디지털 회로에서의 전력 감소 및 효율성을 높일 수 있다.
도 6은 본 발명의 일 실시예에 따른 인듐-아연 산화물 트랜지스터의 PBD 두께에 따른 스트레스(stress) 테스트 결과를 도시한 그래프이다.
도 6을 참조하면, PBD 두께를 10 nm 이상으로 하였을 경우에 트랜지스터의 성능이 저조하게 나오는 것을 확인할 수 있고, PBD 두께를 5 nm로 하였을 경우에 전기적인 안정도(stability)가 가장 높게 나온 것을 확인할 수 있다. 그리고, PBD 두께가 5nm 이상에서 진행한 경우에는 시간에 따른 드레인 전류(drain current)가 불안정한 것을 볼 수 있다.
도 7은 본 발명의 일 실시예에 따른 PBD의 증착 두께에 따른 산화물 트랜지스터의 표면을 도시한 도면이다.
도 7을 참조하면, PBD의 증착 두께가 0nm(a), 5nm(b), 10nm(c), 20nm(d)일 때의 산화물 트랜지스터의 표면이 도시되어 있다.
산화물 반도체 물질을 이용한 IZO TFT는 고품질 OLED 디스플레이의 구동 백플레인 소자로 제작되는데, 본 발명에서 전자 이동도를 높이는 ETL 층을 산화물 반도체층과 하이브리드 형태로 채널을 형성함으로써, 소자의 중요한 파라미터인 전하 이동도와 온/오프 비(on/off ratio) 등을 향상시켰고, 좀 더 빠르고 정확한 소자를 구현함으로써, 궁극적으로 차세대 디스플레이(display)의 성능 개선에 핵심 기술로 사용될 것으로 기대된다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
110 기판
120 절연층
130 활성층
140 전자수송층
150, 160 상부 전극층

Claims (20)

  1. 하부 전극(Bottom electrode)을 포함하는 기판(Substrate);
    상기 기판 상에 형성되는 절연층(insulator layer);
    상기 절연층 상에 형성되는 활성층(Active layer);
    상기 활성층 상에 형성되는 전자수송층(Electron Transport Layer); 및
    상기 전자수송층 상에 형성되는 상부 전극(Top electrode)을 포함하되,
    상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판이고,
    상기 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 절연층이 형성되고,
    상기 활성층은 IZO(Indium-Zinc Oxide)이고,
    상기 전자수송층은 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)이며,
    상기 상부 전극은 알루미늄(Al)이고,
    상기 활성층은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성되며,
    상기 전자수송층은 상기 IZO 박막 위에 PBD를 증착하는 방식으로 형성되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 청구항 1에 있어서,
    상기 상부 전극은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터.
  10. 청구항 1에 있어서,
    상기 하부 전극은 게이트(Gate) 전극으로 사용되고,
    상기 상부 전극은 2개로 구성되어, 각각 소스(Source) 전극과 드레인(Drain) 전극으로 사용되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터.
  11. 하부 전극(Bottom electrode)을 포함하는 기판(Substrate)을 제작하는 단계;
    상기 기판 상에 절연층(insulator layer)을 형성하는 단계;
    상기 절연층 상에 활성층(Active layer)을 형성하는 단계;
    상기 활성층 상에 전자수송층(Electron Transport Layer)을 형성하는 단계; 및
    상기 전자수송층 상에 상부 전극(Top electrode)을 형성하는 단계를 포함하되,
    상기 기판을 제작하는 단계에서, 상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판이고,
    상기 절연층을 형성하는 단계에서, 상기 규소 기판에서 열산화(thermal oxidation) 공정을 통해 SiO2를 성장시키는 방식으로 절연층이 형성되고,
    상기 활성층을 형성하는 단계에서, 상기 활성층은 IZO(Indium-Zinc Oxide)이고,
    상기 전자수송층을 형성하는 단계에서, 상기 전자수송층은 [2-(4-T-BUTYLPHENYL)-5-(4-BIPHENYLYL)-1,3](이하, 'PBD'라 함)이고,
    상기 상부 전극을 형성하는 단계에서, 상기 상부 전극은 알루미늄(Al)이고,
    상기 활성층을 형성하는 단계에서, 상기 활성층은 [In(NO3)3·xH2O]와 [Zn(CH3COO)2·2H2O]의 시약을 사용하여 용액 공정 기반으로 IZO 박막을 제조하는 방식으로 형성되며,
    상기 전자수송층을 형성하는 단계에서, 상기 전자수송층은 상기 IZO 박막 위에 PBD를 증착하는 방식으로 형성되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 청구항 11에 있어서,
    상기 상부 전극을 형성하는 단계에서,
    상기 상부 전극은 금속 증발기(metal evaporator)를 이용하여 알루미늄 펠릿(pellet)을 진공 증착하는 방식으로 형성되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터 제조 방법.
  20. 청구항 11에 있어서,
    상기 하부 전극은 게이트(Gate) 전극으로 사용되고,
    상기 상부 전극은 2개로 구성되어, 각각 소스(Source) 전극과 드레인(Drain) 전극으로 사용되는 것을 특징으로 하는 산화물 반도체 기반의 트랜지스터 제조 방법.



KR1020160045069A 2016-04-12 2016-04-12 산화물 반도체 기반의 트랜지스터 및 그 제조 방법 KR101872421B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160045069A KR101872421B1 (ko) 2016-04-12 2016-04-12 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
US15/340,766 US10032797B2 (en) 2016-04-12 2016-11-01 Oxide semiconductor-based transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160045069A KR101872421B1 (ko) 2016-04-12 2016-04-12 산화물 반도체 기반의 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170116865A KR20170116865A (ko) 2017-10-20
KR101872421B1 true KR101872421B1 (ko) 2018-06-28

Family

ID=59999538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160045069A KR101872421B1 (ko) 2016-04-12 2016-04-12 산화물 반도체 기반의 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10032797B2 (ko)
KR (1) KR101872421B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258803A1 (en) 2007-10-31 2010-10-14 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
JP5252877B2 (ja) * 2006-11-07 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130320304A1 (en) 2012-05-29 2013-12-05 Industrial Technology Research Institute Carrier transport material and electronic device
KR101563819B1 (ko) * 2014-09-30 2015-10-29 충북대학교 산학협력단 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법
US20160164018A1 (en) 2014-12-08 2016-06-09 Samsung Display Co., Ltd. Organic light-emitting device and display apparatus including the same
US20160197194A1 (en) 2012-04-06 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085438B2 (ja) * 1996-10-17 2008-05-14 松下電器産業株式会社 有機薄膜トランジスタ及び液晶素子と有機発光素子
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101381365B1 (ko) * 2006-01-26 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US20120207973A1 (en) * 2011-02-15 2012-08-16 Canon Kabushiki Kaisha Optical member, method of manufacturing the same, and optical system using the same
US9881791B2 (en) * 2012-04-16 2018-01-30 Korea Electronics Technology Institute Method for producing an oxide film using a low temperature process, an oxide film and an electronic device thereof
US9425408B2 (en) * 2013-03-22 2016-08-23 Nitto Denko Corporation Organic light emitting host materials
KR20160021943A (ko) * 2014-08-18 2016-02-29 충북대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252877B2 (ja) * 2006-11-07 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100258803A1 (en) 2007-10-31 2010-10-14 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
US20160197194A1 (en) 2012-04-06 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US20130320304A1 (en) 2012-05-29 2013-12-05 Industrial Technology Research Institute Carrier transport material and electronic device
KR101563819B1 (ko) * 2014-09-30 2015-10-29 충북대학교 산학협력단 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법
US20160164018A1 (en) 2014-12-08 2016-06-09 Samsung Display Co., Ltd. Organic light-emitting device and display apparatus including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.S. Eom, et al., Solution Processed Metal Oxide Semiconducting Transistor with 2-(4-biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole Film as an Electron Transport Layer, ICAE 2015

Also Published As

Publication number Publication date
US10032797B2 (en) 2018-07-24
KR20170116865A (ko) 2017-10-20
US20170294455A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
Park et al. High electrical performance of wet-processed indium zinc oxide thin-film transistors
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5164357B2 (ja) 半導体装置及び半導体装置の製造方法
US9184300B2 (en) Transistor, method of manufacturing the same, and electronic device including transistor
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JPWO2008096768A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
JP6659255B2 (ja) 薄膜トランジスタ
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
WO2022127414A1 (zh) 金属氧化物半导体材料、靶材及其制备方法、薄膜晶体管及其制备方法
KR101859621B1 (ko) 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
US8866141B2 (en) Thin film transistor and method for fabricating the same
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
KR101872421B1 (ko) 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
CN105551967A (zh) N型薄膜晶体管的制作方法
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
WO2016179952A1 (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN112713196A (zh) 一种薄膜晶体管及其制备方法和阵列基板
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
JP2010045159A (ja) 薄膜電界効果型トランジスタ及びその製造方法
KR101753974B1 (ko) 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
US11217489B1 (en) Manufacturing method of CMOS inverter
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR102431926B1 (ko) 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right