KR20160021943A - 산화물 박막 트랜지스터 및 그 제조 방법 - Google Patents
산화물 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160021943A KR20160021943A KR1020140107008A KR20140107008A KR20160021943A KR 20160021943 A KR20160021943 A KR 20160021943A KR 1020140107008 A KR1020140107008 A KR 1020140107008A KR 20140107008 A KR20140107008 A KR 20140107008A KR 20160021943 A KR20160021943 A KR 20160021943A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode layer
- tio
- substrate
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 44
- 229910010413 TiO 2 Inorganic materials 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 34
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000002441 X-ray diffraction Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000002243 precursor Substances 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 본 발명의 산화물 박막 트랜지스터는 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층, 상기 기판 및 하부 전극층 상에 형성되는 유전체층(Dielectric layer), 상기 유전체층 상에 형성되는 활성층(Active layer) 및 상기 활성층 상에 형성되는 전극층인 상부 전극(Top electrode)층을 포함한다.
본 발명에 의하면 RTA(Rapid Thermal Annealing)를 통해 루타일(rutile) 기반의 TiO2 산화물 박막 트랜지스터를 제공함으로써, 반도체 소자의 전기적 특성을 향상시키고, 특정 온도에서의 반도체 소자의 성능을 향상시킬 수 있는 효과가 있다.
본 발명에 의하면 RTA(Rapid Thermal Annealing)를 통해 루타일(rutile) 기반의 TiO2 산화물 박막 트랜지스터를 제공함으로써, 반도체 소자의 전기적 특성을 향상시키고, 특정 온도에서의 반도체 소자의 성능을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 급속 열처리를 이용한 루타일(rutile) 구조를 갖는 TiO2 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
한편, 일반적인 박막트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고 이것은 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz이상의 고속구동에 적합한 소자로 각광받고 있다.
액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
일반적으로 전자소자 제조 공정에서 박막은 형성된 후에 포토리소그라피 (photolithography)으로 원하는 형태로 패턴화된다. 통상적인 포토리소그라피 공정은 패턴화 대상 박막 위에 포토레지스트 같은 감광성 물질을 코팅한 후 광노출 및 현상을 진행하여 포토레지스트 패턴을 형성하고 이을 식각 마스크로 사용하여 패턴화 대상 박막을 식각하는 일련의 단계들을 포함한다. 광에 의해 노출된 포토레지스트 물질이 광화학적으로(photochemically) 변하게 되고 이에 따라 광에 의해 노출된 부분과 그렇지 않은 부분이 화학적으로 다른 구성을 나타내게 된다. 따라서, 적절한 현상 용액에 의해서 두 부분들 중 어느 한 부분이 선택적으로 제거되고 현상액(developing solution)에 의해서 제거되지 않은 부분이 포토레지스트 패턴으로 된다.
종래 절연체인 TiO2를 루타일(rutile) 구조를 갖는 TiO2 -x 활성층으로 만들기 위해서는 적절한 열처리 과정이 필요하다. 그리고, TiO2 기반의 증착 방법에 따라 반도체 소자의 전기적 특성이 떨어지는 문제점이 있다. 또한, 투명 전자 소자로 응용하기 위하여 TiO2의 공정 기술 및 소자 제작에 있어서의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 절연체인 TiO2를 적정 온도 및 시간의 RTA(Rapid Thermal Annealing)를 통해 루타일(rutile) 구조를 가지는 활성층으로 응용 가능한 TiO2 -X 기반의 산화물 박막 트랜지스터를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 높은 종횡비(aspect ratio)와 뛰어난 단차 피복성(step coverage)을 가지는 ALD(Atomic Layer Deposition) 기술로 제작하여 타 공정기술보다 뛰어난 전기적 특성을 보이는 TiO2 반도체소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 투명전자소자로 응용이 가능한 루타일(rutile) 구조를 가지는 TiO2 산화물 박막 트랜지스터를 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 산화물 박막 트랜지스터는 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층, 상기 기판 및 하부 전극층 상에 형성되는 유전체층(Dielectric layer), 상기 유전체층 상에 형성되는 활성층(Active layer) 및 상기 활성층 상에 형성되는 전극층인 상부 전극(Top electrode)층을 포함한다.
상기 기판 및 하부 전극층은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판일 수 있다.
상기 유전체층은 상기 기판 및 하부 전극층에 이산화규소(SiO2)를 증착하는 방식으로 형성될 수 있다.
상기 활성층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO2층으로 증착하는 방식으로 형성될 수 있다.
상기 활성층은 TiO2층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성할 수 있다.
본 발명의 일 실시예에서 XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견할 수 있다.
상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성될 수 있다.
본 발명의 산화물 박막 트랜지스터 제조 방법은 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층 상에 유전체층(Dielectric layer)을 형성하는 단계, 상기 유전체층 상에 활성층(Active layer)을 형성하는 단계 및 상기 활성층 상에 상부 전극(Top electrode)층을 형성하는 단계를 포함한다.
상기 기판 및 하부 전극층은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판일 수 있다.
상기 유전체층을 형성하는 단계는 상기 기판 및 하부 전극층에 이산화규소(SiO2)를 증착하는 방식으로 형성될 수 있다.
상기 활성층을 형성하는 단계는 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO2층으로 증착하는 방식으로 형성될 수 있다.
상기 활성층을 형성하는 단계는 TiO2층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성할 수 있다.
본 발명의 일 실시예에서 XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견할 수 있다.
상기 상부 전극층을 형성하는 단계는 알루미늄(Al)으로 증착되어 형성될 수 있다.
본 발명에 의하면 RTA(Rapid Thermal Annealing)를 통해 루타일(rutile) 기반의 TiO2 산화물 박막 트랜지스터를 제공함으로써, 반도체 소자의 전기적 특성을 향상시키고, 특정 온도에서의 반도체 소자의 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 TiO2 산화물 박막 트랜지스터를 다른 투명전자소자로 응용이 가능하다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 루타일 기반의 TiO2 산화물 박막 트랜지스터의 성능을 확인하기 위한 전기적 특성을 측정한 결과를 보여주는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터의 온도에 따른 전기적 특성을 분석한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터를 이용하여 인버터 회로를 구성하고, 그 특성을 측정한 결과를 보여는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 구조를 보여주는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터의 온도에 따른 전기적 특성을 분석한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터를 이용하여 인버터 회로를 구성하고, 그 특성을 측정한 결과를 보여는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 구조를 보여주는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 4는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 구조를 보여주는 단면도이다.
도 4를 참조하면, 본 발명의 산화물 박막 트랜지스터는 기판(Substrate) 및 하부 전극(bottom electrode)층(110), 유전체층(Dielectric layer)(120), 활성층(Active layer)(130), 상부 전극(Top electrode)층(140)을 포함한다.
기판 및 하부 전극층(110)은 전극층을 포함하고 있다. 본 발명의 일 실시예에서 기판 및 하부 전극층(110)은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판일 수 있다.
유전체층(120)은 기판 및 하부 전극층(110) 상에 형성된다. 본 발명에서 유전체층(120)은 기판 및 하부 전극층(110)에 이산화규소(SiO2)를 증착하는 방식으로 형성될 수 있다.
활성층(130)은 유전체층(120) 상에 형성된다.
본 발명에서 활성층(130)은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO2(이산화티타늄)층으로 증착하는 방식으로 형성될 수 있다.
그리고, 활성층(130)은 TiO2층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성하는 방식으로 구현될 수 있다. 본 발명의 일 실시에에서 XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견할 수 있다.
상부 전극층(140)은 활성층(130) 상에 형성된다. 본 발명에서 상부 전극층(140)은 알루미늄(Al)으로 증착되어 형성될 수 있다.
도 5는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조 공정을 도시한 도면이다.
도 5를 참조하면, 먼저 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층(110) 상에 유전체층(Dielectric layer)(120)을 형성한다. 본 발명의 일 실시예에서 기판 및 하부 전극층(110)은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판일 수 있다.
그리고, 유전체층(120) 상에 활성층(Active layer)(130)을 형성한다.
그리고, 활성층(130) 상에 상부 전극(Top electrode)층(140)을 형성한다. 본 발명에서 상부 전극층(140)은 알루미늄(Al)으로 증착되어 형성될 수 있다.
본 발명에서 유전체층(120)은 기판 및 하부 전극층(110)에 이산화규소(SiO2)를 증착하는 방식으로 형성될 수 있다.
본 발명에서 활성층(130)은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO2(이산화티타늄)층으로 증착하는 방식으로 형성될 수 있다.
그리고, 활성층(130)은 TiO2층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성하는 방식으로 구현될 수 있다. 본 발명의 일 실시에에서 XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견할 수 있다.
원자층 증착 공정(atomic layer deposition, ALD)은 반도체 제조 공정 중 화학적으로 달라붙는 단원자층의 현상을 이용한 나노 박막 증착 기술로서, 웨이퍼 표면에서 분자의 흡착과 치환을 번갈아 진행함으로 원자층 두께의 초미세 층간(layer-by-layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있으며, 가스의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착시키는 화학 기상 증착(CVD)보다 낮은 온도(500도 이하)에서 막질을 형성할 수 있어 시스템온칩(SoC) 제조에 적합한 공정이다.
본 발명의 일 실시예에서, 산화물 박막 트랜지스터의 각 층의 재료 및 두께를 다음과 같이 구현할 수 있다.
예를 들어, 본 발명에서 기판 및 하부전극층(110)으로 N형이 도핑된 600um의 Si(실리콘) 기판을 사용하고, 유전체층(120)으로 100nm의 SiO2를 증착한다. 그리고, 활성층(130)으로 전구체인 TTIP(tetraisopropoxide)를 ALD 공정을 통해 20nm의 TiO2 층으로 증착한다. 그리고, RTA(rapid thermal annealing)을 이용하여 0, 400, 500, 600, 700 ℃에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X 층을 만든다. 이후 XRD(x-ray diffraction) 기법을 이용하여 루타일(rutile) 구조를 갖는 TiO2 -X의 열처리 온도를 발견하며, 최종적으로 상부 전극층(140)으로 알루미늄(Al)을 100nm 로 증착한다.
도 1은 본 발명의 일 실시예에 따른 루타일 기반의 TiO2 산화물 박막 트랜지스터의 성능을 확인하기 위한 전기적 특성을 측정한 결과를 보여주는 그래프이다.
도 1을 참조하면, RTA를 이용하여 0, 400, 500, 600, 700 ℃에서 TiO2 -X를 만든 후, XRD 분석을 한 결과이다. 0 ℃에서 600 ℃로 갈수록 2θ = 27.5 °에서 강한 피크(peak)를 보임으로써, TiO2 의 구조가 비결정에서 루타일(rutile)로 상변이가 일어나는 것을 확인할 수 있다.
도 2는 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터의 온도에 따른 전기적 특성을 분석한 그래프이다.
도 2에서 (a)는 output curve, (b)는 trasnfer curve로 XRD 분석에서 강한 피크(peak)를 보이는 500, 600, 700 ℃의 열처리를 한 소자를 측정하였으며, 600 ℃에서 반도체 소자의 전기적 특성이 가장 뛰어남을 확인할 수 있다. (b)의 inset 그래프는 온도에 따른 소자의 전계이동도, 점멸비를 나타내며, output, transfer curve와 마찬가지로 600 ℃에서 뛰어난 성능을 가짐을 확인할 수 있다.
도 3은 본 발명의 일 실시예에 따른 TiO2 산화물 박막 트랜지스터를 이용하여 인버터 회로를 구성하고, 그 특성을 측정한 결과를 보여는 그래프이다.
도 3에서 (a)는 TiO2 산화물 박막 트랜지스터와 1MΩ의 부하 저항기를 이용하여 인버터를 설계한 회로이다. 인버터의 동적 특성을 평가하기 위해 구형파를 입력 값으로 사용하며, 트랜지스터의 드레인(drain)에 인가되는 전압인 VDD = 5 V, 입력 값으로 사용되는 구형파의 주파수인 f = 1 kHz를 인가한다.
(b)는 인버터 회로의 동적특성을 나타내는 그래프로 출력 결과가 입력 값으로 들어온 구형파와 반전된 파형을 가짐으로써, 인버터 회로가 정상적으로 작동함을 확인할 수 있다. 인버터 출력 결과의 상승 및 하강 모서리에서 약간의 비대칭적인 움직임이 관찰되었는데, 이는 TiO2 산화물 박막 트랜지스터의 구조 및 회로에서 부수적으로 발생하는 기생 용량으로 인해 인버터 동작 중, RC 딜레이(delay)에 필연적인 영향을 미친 것으로 예상된다.
인버터 회로의 동적 특성을 평가한 결과, 입력 값이 반전되어 나오는 출력 결과를 확인할 수 있었으며, TiO2 산화물 박막 트랜지스터를 인버터와 같은 논리회로 설계에 응용 가능함을 확인할 수 있다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
110 기판 및 하부전극층
120 유전체층
130 활성층 140 상부전극층
130 활성층 140 상부전극층
Claims (14)
- 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층;
상기 기판 및 하부 전극층 상에 형성되는 유전체층(Dielectric layer);
상기 유전체층 상에 형성되는 활성층(Active layer); 및
상기 활성층 상에 형성되는 전극층인 상부 전극(Top electrode)층을 포함하는 산화물 박막 트랜지스터.
- 청구항 1에 있어서,
상기 기판 및 하부 전극층은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판인 것임을 특징으로 하는 산화물 박막 트랜지스터.
- 청구항 1에 있어서,
상기 유전체층은 상기 기판 및 하부 전극층에 이산화규소(SiO2)를 증착하는 방식으로 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터.
- 청구항 1에 있어서,
상기 활성층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터.
- 청구항 4에 있어서,
상기 활성층은 이산화티타늄(TiO2)층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성하는 것임을 특징으로 하는 산화물 박막 트랜지스터.
- 청구항 5에 있어서,
XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견하는 것을 특징으로 하는 산화물 박막 트랜지스터.
- 청구항 1에 있어서,
상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터.
- 전극층을 포함하고 있는 기판(Substrate) 및 하부 전극(bottom electrode)층 상에 유전체층(Dielectric layer)을 형성하는 단계;
상기 유전체층 상에 활성층(Active layer)을 형성하는 단계; 및
상기 활성층 상에 상부 전극(Top electrode)층을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 8에 있어서,
상기 기판 및 하부 전극층은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판인 것임을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 8에 있어서,
상기 유전체층을 형성하는 단계는 상기 기판 및 하부 전극층에 이산화규소(SiO2)를 증착하는 방식으로 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 8에 있어서,
상기 활성층을 형성하는 단계는 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 11에 있어서,
상기 활성층을 형성하는 단계는 이산화티타늄(TiO2)층으로 증착한 후, RTA(Rapid Thermal Annealing)을 이용하여 미리 정해진 열처리 온도에서 열처리를 실시하여 산소가 결핍되어 있는 TiO2 -X층을 형성하는 것임을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 12에 있어서,
XRD(X-ray diffraction) 기법을 이용하여 루타일(rutile) 구조의 TiO2 -X의 열처리 온도를 발견하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
- 청구항 8에 있어서,
상기 상부 전극층을 형성하는 단계는 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 산화물 박막 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140107008A KR20160021943A (ko) | 2014-08-18 | 2014-08-18 | 산화물 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140107008A KR20160021943A (ko) | 2014-08-18 | 2014-08-18 | 산화물 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160021943A true KR20160021943A (ko) | 2016-02-29 |
Family
ID=55448219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140107008A KR20160021943A (ko) | 2014-08-18 | 2014-08-18 | 산화물 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160021943A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170116865A (ko) * | 2016-04-12 | 2017-10-20 | 충북대학교 산학협력단 | 산화물 반도체 기반의 트랜지스터 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080082616A (ko) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법 |
-
2014
- 2014-08-18 KR KR1020140107008A patent/KR20160021943A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080082616A (ko) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170116865A (ko) * | 2016-04-12 | 2017-10-20 | 충북대학교 산학협력단 | 산화물 반도체 기반의 트랜지스터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7329575B2 (ja) | 半導体装置 | |
| US9991135B2 (en) | Method for fabricating a metal oxide thin film transistor | |
| EP2380202B1 (en) | Stability enhancements in metal oxide semiconductor thin film transistors | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US9741752B1 (en) | Method for manufacturing TFT substrate | |
| Liao et al. | Effect of mechanical-strain-induced defect generation on the performance of flexible amorphous In–Ga–Zn–O thin-film transistors | |
| KR20130137025A (ko) | 박막 트랜지스터 구조, 및 그 구조를 구비한 박막 트랜지스터 및 표시 장치 | |
| TW201131777A (en) | Semiconductor device | |
| JP2013030682A (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| US20080210934A1 (en) | Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device | |
| KR20110083934A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JP2011066375A (ja) | 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置 | |
| JP6498745B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN113454793A (zh) | 包括掺杂氮的石墨烯层作为有源层的基于石墨烯的tft | |
| TW201322456A (zh) | 薄膜電晶體及其製造方法 | |
| KR101859621B1 (ko) | 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| KR20160021943A (ko) | 산화물 박막 트랜지스터 및 그 제조 방법 | |
| JP5814712B2 (ja) | 薄膜デバイスの製造方法 | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| TW201810682A (zh) | 薄膜電晶體及其製作方法 | |
| Xiao et al. | Effects of solvent treatment on the characteristics of InGaZnO thin-film transistors | |
| WO2017150351A1 (ja) | 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体 | |
| KR20150111390A (ko) | 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |