KR101563819B1 - 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법 - Google Patents

용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR101563819B1
KR101563819B1 KR1020140130912A KR20140130912A KR101563819B1 KR 101563819 B1 KR101563819 B1 KR 101563819B1 KR 1020140130912 A KR1020140130912 A KR 1020140130912A KR 20140130912 A KR20140130912 A KR 20140130912A KR 101563819 B1 KR101563819 B1 KR 101563819B1
Authority
KR
South Korea
Prior art keywords
layer
indium
electrode layer
substrate
forming
Prior art date
Application number
KR1020140130912A
Other languages
English (en)
Inventor
김성진
허관준
엄주송
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020140130912A priority Critical patent/KR101563819B1/ko
Application granted granted Critical
Publication of KR101563819B1 publication Critical patent/KR101563819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고속 스위칭 메모리 및 그 제조 방법에 관한 것으로서, 본 발명의 스위칭 메모리는 기판(Substrate), 상기 기판 상에 증착하여 형성되는 하부 전극(Bottom electrode)층, 상기 하부 전극층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 유전체층(Dielectric layer) 및 상기 유전체층 상에 형성되는 상부 전극(Top electrode)층을 포함하되, 상기 활성층은 인듐-아연(indium-zinc) 산화물(oxide)로 제작된다. 본 발명에 의하면, 용액 공정 기법을 통해 인듐-아연 산화물 저항 스위칭 메모리를 제조함으로써, 고속 스위칭 속도를 구현할 수 있다는 효과가 있다.

Description

용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법 {High-speed switching nonvolatile memory with solution processed oxide semiconducting materials, and method thereof}
본 발명은 고속 스위칭 메모리 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자 중 비휘발성(Nonvolatile) 메모리 소자는 여러 저장기기의 발달과 더불어 많은 발전 및 성장을 하고 있다. 특히 비휘발성 메모리는 전자나 정공을 이용하여 데이터를 저장하는 장치로, 전원 공급이 없더라고 저장된 전자나 정공이 소멸하지 않고 지속적으로 저장되어 있는 장치이다. 현재 비휘발성 메모리 소자 중 널리 사용되고 있는 고용량 비휘발성 메모리 소자는 낸드(NAND)형 플래시 메모리 소자가 대표적인데, 이 소자의 구조는 게이트 적층물이 순차적으로 적층되어 있는 구조를 하고 있다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3), 인듐아연 산화물(InZnO), 아연주석 산화물(ZnSnO3), 인듐갈륨아연 산화물(InGaZnO) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
기존 TiO2(titanium oxide)를 이용하여 제작한 ReRAM(Resistive Random Access Memory)는 스위칭 속도가 느리다는 문제점이 있다.
또한, 기존에는 차세대 전자소자인 투명소자 제작을 위한 물질 및 공정 기술의 한계가 있고, 시간이 지남에 따라 저장된 정보가 소멸되는 휘발성 문제도 있다. 또한, 칩의 소형화에 따른 소자의 크기 및 구동 전력에도 문제가 있다.
대한민국 공개특허 10-2008-0082616
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 용액 공정 기법을 통해 제작된 인듐-아연(indium-zinc) 산화물 저항 스위칭 메모리를 제공하고, 별도의 설계 과정이 필요 없는 높은 이온 이동도를 이용해 고속 스위칭이 가능한 비휘발성 메모리를 제공하는데 그 목적이 있다.
또한, 본 발명은 저항 스위칭 메모리와, 밴드갭이 큰 인듐-아연(indium-zinc) 산화물 기반 저항 스위칭 메모리의 제작을 통해 투명 전자소자로의 응용을 시도하고, 고집적화를 통해 대용량의 정보 저장이 가능한 RAM(Random Access Memory)과, 저항 기반의 동작을 통해 비휘발성 ROM(Read Only Memory)의 특성을 가지는 차세대 저항 스위칭 메모리를 제공하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 스위칭 메모리는 기판(Substrate), 상기 기판 상에 증착하여 형성되는 하부 전극(Bottom electrode)층, 상기 하부 전극층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 유전체층(Dielectric layer) 및 상기 유전체층 상에 형성되는 상부 전극(Top electrode)층을 포함하되, 상기 활성층은 인듐-아연(indium-zinc) 산화물(oxide)로 제작된다.
상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 형성될 수 있다.
상기 하부 전극층은 알루미늄(Al)으로 증착되어 형성될 수 있다.
상기 활성층은 용액 공정을 이용하여 인듐(indium)과 아연(zinc)을 인듐-아연(indium-zinc) 산화물 활성층으로 제작하는 방식으로 형성될 수 있다.
상기 유전체층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성될 수 있다.
상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성될 수 있다.
본 발명의 스위칭 메모리 제조 방법은 기판(Substrate)을 형성하는 단계, 상기 기판 상에 증착하여 형성되는 하부 전극(Bottom electrode)층을 형성하는 단계, 상기 하부 전극층 상에 형성되는 활성층(Active layer)을 형성하는 단계, 상기 활성층 상에 형성되는 유전체층(Dielectric layer)을 형성하는 단계 및 상기 유전체 층 상에 형성되는 상부 전극(Top electrode)층을 형성하는 단계를 포함하되, 상기 활성층은 인듐-아연(indium-zinc) 산화물(oxide)로 제작된다.
상기 기판을 형성하는 단계에서, 상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 형성될 수 있다.
상기 하부 전극층을 형성하는 단계에서, 상기 하부 전극층은 알루미늄(Al)으로 증착되어 형성될 수 있다.
상기 활성층을 형성하는 단계에서, 상기 활성층은 용액 공정을 이용하여 인듐(indium)과 아연(zinc)을 인듐-아연(indium-zinc) 산화물 활성층으로 제작하는 방식으로 형성될 수 있다.
상기 유전체층을 형성하는 단계에서, 상기 유전체층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성될 수 있다.
상기 상부 전극층을 형성하는 단계에서, 상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성될 수 있다.
본 발명에 의하면, 용액 공정 기법을 통해 인듐-아연 산화물 저항 스위칭 메모리를 제조함으로써, 빠른 스위칭 속도를 구현할 수 있다는 효과가 있다.
또한, 본 발명에 의하면 별도의 설계 과정이 필요 없는 높은 이온 이동도를 이용하여 고속 스위칭이 가능한 비휘발성 메모리를 구현할 수 있으며, 저항 스위칭 메모리를 구현할 수 있다.
또한, 본 발명에 의하면 밴드갭이 큰 인듐-아연 산화물 기반 저항 스위칭 메모리의 제작을 통해 투명 전자소자로의 응용이 가능하며, 고집적화를 통해 대용량의 정보 저장이 가능한 RAM(Random Access Memory)과, 저항 기반의 동작을 통해 비휘발성 ROM(Read Only Memory)의 특성을 가지는 차세대 저항 스위칭 메모리를 제공할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 인듐-아연 박막 기반의 저항 스위칭 메모리의 구조를 보여주는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인듐-아연 박막 기반의 저항 스위칭 메모리를 위에서 바라 본 모습을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 인듐-아연 산화물 박막 기반의 저항 스위칭 메모리 소자의 I-V 커브를 도시한 그래프이다.
도 4는 본 발명의 일 실시예에 따른 메모리 소자의 I-V 커브에서의 전류 점멸비를 측정한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 인듐-아연 박막 기반의 저항 스위칭 메모리의 구조를 보여주는 단면도이다.
도 1을 참조하면, 본 발명의 인듐-아연(indium-zinc) 박막 기반의 저항 스위칭 메모리는 기판(Substrate)(110), 하부 전극(Bottom electrode)층(120), 활성층(Active layer)(130), 유전체층(Dielectric layer)(140), 상부 전극(Top electrode)층(150)을 포함한다.
본 발명의 스위칭 메모리 제조 방법은 기판(Substrate)(110)을 형성하는 단계, 기판(110) 상에 증착하여 형성되는 하부 전극(Bottom electrode)층(120)을 형성하는 단계, 하부 전극층(120) 상에 형성되는 활성층(Active layer)(130)을 형성하는 단계, 활성층(130) 상에 형성되는 유전체층(Dielectric layer)(140)을 형성하는 단계 및 유전체층(140) 상에 형성되는 상부 전극(Top electrode)층(150)을 형성하는 단계를 포함한다.
본 발명의 일 실시예에서 기판(110)은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판으로 구현될 수 있다.
하부 전극층(120)은 기판(110) 상에 증착하여 형성된다. 본 발명의 일 실시예에서 하부 전극층(120)은 알루미늄(Al)으로 증착되어 형성될 수 있다.
활성층(130)은 하부 전극층(120) 상에 형성된다. 본 발명에서 활성층(130)은 인듐-아연(indium-zinc) 산화물(oxide)로 제작된다.
본 발명의 일 실시예에서 활성층(130)은 용액 공정을 이용하여 인듐(indium)과 아연(zinc)을 인듐-아연(indium-zinc) 산화물 활성층으로 제작하는 방식으로 형성될 수 있다.
유전체층(140)은 활성층(130) 상에 형성된다.
본 발명의 일 실시예에서 유전체층(140)은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성될 수 있다.
원자층 증착 공정(Atomic Layer Deposition, ALD)은 반도체 제조 공정 중 화학적으로 달라붙는 단원자층의 현상을 이용한 나노 박막 증착 기술로서, 웨이퍼 표면에서 분자의 흡착과 치환을 번갈아 진행함으로 원자층 두께의 초미세 층간(Layer-by-Layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있으며, 가스의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착시키는 화학 기상 증착(CVD)보다 낮은 온도(500℃ 이하)에서 막질을 형성할 수 있어 시스템온칩(SoC) 제조에 적합한 공정이다.
상부 전극층(150)은 유전체층(140) 상에 형성된다. 본 발명의 일 실시예에서 상부 전극층(150)은 알루미늄(Al)으로 증착되어 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 인듐-아연 박막 기반의 저항 스위칭 메모리를 위에서 바라 본 모습을 도시한 도면이다.
도 1 및 도 2에서 본 발명의 실제 구현예를 들어 설명하면 다음과 같다.
예를 들어, 도 1 및 도 2에서 인듐-아연(indium-zinc) 산화물(oxide) 박막 기반의 저항 스위칭 메모리 소자의 구조를 나타낸다.
본 발명의 일 실시예에서 저항 스위칭 메모리는 MIM 크로스바(crossbar) 어레이(array) 구조로 제작한다. 기판으로 n형으로 도핑된 실리콘 웨이퍼를 사용하며, piranha cleaning을 이용하여 표준 세정을 실시한다. 이후 metal evaporator를 이용하여 알루미늄(Al) 소스(source)를 진공 증착하여 100 nm의 하부 전극을 제작한다.
다음, 메모리 소자의 활성층 역할을 하는 용액 공정 기반의 IZO 산화물 박막을 제작하기 위해 시약인 indium nitrate hydrate [In(NO3)3·xH2O], zinc acetate dihydrate [Zn(CH3COO)2·2H2O]를 사용하며, 0.1M의 indium, zinc 용액을 제작하기 위해 용매로써 2-methoxyethanol을 사용한다. 시약을 용해시키기 위해 촉매의 역할을 하는 acetylacetone, NH3를 indium 용액에 첨가하고, acetylacetone을 zinc 용액에 첨가하여 2시간 동안 상온에서 stirring을 진행한다. 이후 In, Zn 용액을 7:3의 비율로 혼합하여 1시간 동안 stirring을 진행한다. 웨이퍼에 박막을 제작하기 위해 IZO 용액을 30초 동안 1500 rpm의 속도로 spin-coating을 진행하여 IZO 산화물 박막을 20 ~ 30 nm 두께로 코팅하며, 남아있는 용매를 증발시키기 위해 400 °C의 온도에서 2시간동안 어닐링(annealing)을 실시한다.
이후 메모리 소자의 유전체층인 TiO2 를 제작하기 위해 ALD 공정을 진행한다. ALD는 TiO2의 전구체인 TDMAT(tetrakis-dimethyl-amino-titanium)와 oxygen의 전구체인 H2O 증기를 기판 위에 반복적으로 불어넣어 박막을 성장시키는 원리이다. TiO2 증착을 위해 2.5 ｘ 10-2 torr의 압력과 200 ℃의 온도에서 TDMAT와 H2O의 증착 공정을 반복적으로 4시간 30분 동안 진행하여 8 nm의 TiO2를 증착한다.
최종적으로 크로스바 어레이(crossbar array) 형태의 메모리를 제작하기 위해 metal evaporator를 이용하여 알루미늄(Al) 소스(source)를 진공 증착하여 100 nm의 상부 전극을 제작한다. 이후 반도체 측정 장비인 Keithley 1500B를 사용하여 소자의 전기적 특성을 공기 중에서 측정한다.
도 3은 본 발명의 일 실시예에 따른 인듐-아연 산화물 박막 기반의 저항 스위칭 메모리 소자의 I-V 커브를 도시한 그래프이다.
도 3을 참조하면, 20 ~ 30 nm의 산화물 박막 활성층을 가지는 메모리 소자의 전압 구동 범위와 전류 레벨(Current Level)을 측정하여 비휘발성 메모리의 특성을 확인하였다. 메모리 소자의 측정에서는 상부전극을 접지로 사용하였고 하부전극에 전압을 인가하였다. 활성층과 인접해 있는 하부전극에 -3.5 V ∼ 3.5 V의 전압을 인가하여 ±0.8 ｘ10-1의 전류 히스테리시스(Current Hysteresis)를 보임으로써 저항 기반의 비휘발성 메모리의 특성을 확인하였다.
먼저 첫 번째 전압 스윕(sweep)인 0 ∼ 3.5 V에서는 HRS(High Resistance State)를 보이다가 리버스 스윕(Reverse Sweep)인 2.8 V에서 갑자기 LRS(Low Resistance State)로 상태가 변하며 전류 레벨(Current Level)이 높아진다. 이는 소자의 메모리 특성이 “write”로 변하는 순간이다.
이후, 소자의 상태는 네거티브 바이어스(Negative Bias)인 -3.5 V까지 유지되다가, -3 V로 이동하면서 갑자기 HRS로 변하게 된다. 이는 소자의 메모리 특성이 “erase”로 변하는 순간이다. 본 측정을 통해 읽기(write), 지우기(erase)가 가능한 저항기반의 비휘발성 메모리 소자의 특성을 확인할 수 있다.
본 소자의 비휘발성 메모리 특성을 나타내는 전류 히스테리시스(Current Hysteresis)를 명확하게 확인하기 위해 전류점별비(ON/OFF ratio)를 측정하였다.
도 4는 본 발명의 일 실시예에 따른 메모리 소자의 I-V 커브에서의 전류 점멸비를 측정한 그래프이다.
도 4를 참조하면, 0.5 V의 전압을 인가했을 때, 최대 전류점멸비가 5.5ｘ10-7까지 도달하는 것을 확인할 수 있다. 반면, 소자의 상태가 LRS로 변화하는 5.5 V ~ 7 V 사이의 전류점멸비는 3.5ｘ10-5 ~ 0.1ｘ10까지 감소한다. 이를 통해 소자의 상태 변화에 따른 전류 히스테리시스(Current Hysteresis)를 확인함으로써 비휘발성 메모리 소자의 특성을 확인할 수 있다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
110 기판 120 하부 전극층
130 활성층 140 유전체층
150 상부 전극층

Claims (12)

  1. 기판(Substrate);
    상기 기판 상에 증착하여 형성되는 하부 전극(Bottom electrode)층;
    상기 하부 전극층 상에 형성되는 활성층(Active layer);
    상기 활성층 상에 형성되는 유전체층(Dielectric layer); 및
    상기 유전체층 상에 형성되는 상부 전극(Top electrode)층을 포함하되,
    상기 활성층은 용액 공정을 이용하여 인듐(indium)과 아연(zinc)을 인듐-아연(indium-zinc) 산화물(oxide) 활성층으로 제작되며, 이때 인듐(In) 용액과 아연(Zn) 용액이 7:3의 비율로 혼합되는 용액 공정을 통해 인듐-아연 혼합물이 코팅되는 방식으로 구현되는 것을 특징으로 하는 스위칭 메모리.
  2. 청구항 1에 있어서,
    상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판인 것임을 특징으로 하는 스위칭 메모리.
  3. 청구항 1에 있어서,
    상기 하부 전극층은 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 스위칭 메모리.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 유전체층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성되는 것임을 특징으로 하는 스위칭 메모리.
  6. 청구항 1에 있어서,
    상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 스위칭 메모리.
  7. 기판(Substrate)을 형성하는 단계;
    상기 기판 상에 증착하여 형성되는 하부 전극(Bottom electrode)층을 형성하는 단계;
    상기 하부 전극층 상에 형성되는 활성층(Active layer)을 형성하는 단계;
    상기 활성층 상에 형성되는 유전체층(Dielectric layer)을 형성하는 단계; 및
    상기 유전체층 상에 형성되는 상부 전극(Top electrode)층을 형성하는 단계를 포함하되,
    상기 활성층은 용액 공정을 이용하여 인듐(indium)과 아연(zinc)을 인듐-아연(indium-zinc) 산화물(oxide) 활성층으로 제작되며, 이때 인듐(In) 용액과 아연(Zn) 용액이 7:3의 비율로 혼합되는 용액 공정을 통해 인듐-아연 혼합물이 코팅되는 방식으로 제작되는 것을 특징으로 하는 스위칭 메모리 제조 방법.
  8. 청구항 7에 있어서,
    상기 기판을 형성하는 단계에서, 상기 기판은 N형(N-type)으로 도핑된(doped) 규소(Si) 기판인 것임을 특징으로 하는 스위칭 메모리 제조 방법.
  9. 청구항 7에 있어서,
    상기 하부 전극층을 형성하는 단계에서, 상기 하부 전극층은 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 스위칭 메모리 제조 방법.
  10. 삭제
  11. 청구항 7에 있어서,
    상기 유전체층을 형성하는 단계에서, 상기 유전체층은 전구체인 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 이산화티타늄(TiO2)층으로 증착하는 방식으로 형성되는 것임을 특징으로 하는 스위칭 메모리 제조 방법.
  12. 청구항 7에 있어서,
    상기 상부 전극층을 형성하는 단계에서, 상기 상부 전극층은 알루미늄(Al)으로 증착되어 형성되는 것임을 특징으로 하는 스위칭 메모리 제조 방법.
KR1020140130912A 2014-09-30 2014-09-30 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법 KR101563819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140130912A KR101563819B1 (ko) 2014-09-30 2014-09-30 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130912A KR101563819B1 (ko) 2014-09-30 2014-09-30 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101563819B1 true KR101563819B1 (ko) 2015-10-29

Family

ID=54430642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130912A KR101563819B1 (ko) 2014-09-30 2014-09-30 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101563819B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116865A (ko) * 2016-04-12 2017-10-20 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
KR20200069511A (ko) * 2018-12-07 2020-06-17 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177242A (ja) * 2009-01-27 2010-08-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR101365800B1 (ko) * 2013-03-25 2014-02-20 부산대학교 산학협력단 인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 인듐 아연 산화물 반도체 박막트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177242A (ja) * 2009-01-27 2010-08-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR101365800B1 (ko) * 2013-03-25 2014-02-20 부산대학교 산학협력단 인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 인듐 아연 산화물 반도체 박막트랜지스터

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116865A (ko) * 2016-04-12 2017-10-20 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
KR101872421B1 (ko) * 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
KR20200069511A (ko) * 2018-12-07 2020-06-17 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
KR102154477B1 (ko) * 2018-12-07 2020-09-10 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법

Similar Documents

Publication Publication Date Title
US9590015B2 (en) Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
Laurenti et al. Zinc oxide thin films for memristive devices: a review
JP6104420B2 (ja) 半導体装置
KR101016266B1 (ko) 투명 전자소자용 투명 메모리.
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US7872900B2 (en) Correlated electron memory
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
JP6633723B2 (ja) 半導体装置の作製方法
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
CN106960866B (zh) 氧化物材料及半导体器件
CN107482014B (zh) 一种多级单元薄膜晶体管存储器及其制备方法
KR20080064353A (ko) 저항 메모리 소자 및 그 제조 방법
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
TWI587378B (zh) 半導體裝置及其製造方法
US9865809B2 (en) Nonvolatile resistance change element
Wu et al. Room temperature-processed a-IGZO Schottky diode for rectifying circuit and bipolar 1D1R crossbar applications
KR102154477B1 (ko) 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
Hsu et al. Abnormal volatile memory characteristic in normal nonvolatile ZnSnO resistive switching memory
KR20150094387A (ko) 초박막 기반 저전력으로 구동되는 멤리스터
Liu et al. Investigation of oxygen deficiency-rich/oxygen deficiency-poor stacked TiO2 based resistive random access memory by mist chemical vapor deposition
KR101563819B1 (ko) 용액 공정형 산화물 반도체 기반의 고속 스위칭 메모리 및 그 제조 방법
Sun et al. ZnO/NiO diode-based charge-trapping layer for flash memory featuring low-voltage operation
US11711922B2 (en) Memory device with memory cells comprising multiple transistors
KR20120012915A (ko) 강유전체 메모리 소자 및 이의 동작방법
Wu et al. Electrical Characteristics of Magnesium Doped a-IGZO RRAM: Chemical Vapor Deposition using Enhanced Atmospheric Pressure-Plasma

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 4