KR20150094387A

KR20150094387A - 초박막 기반 저전력으로 구동되는 멤리스터

Info

Publication number: KR20150094387A
Application number: KR1020140015620A
Authority: KR
Inventors: 김성진; 허관준
Original assignee: 충북대학교 산학협력단
Priority date: 2014-02-11
Filing date: 2014-02-11
Publication date: 2015-08-19

Abstract

본 발명은 전극층을 포함하는 기판 및 제1 전극층, 상기 기판 및 제1 전극층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 유전체층(Dielectric layer) 및 상기 유전체층 상에 형성되는 전극층인 제2 전극층을 포함한다. 본 발명에 의하면 멤리스터에 전압 인가 시, 활성층(Active layer)에서의 저항 변화에 따른 전류의 흐름을 기억하여 전원을 끊은 상태에서도 정보를 유지할 수 있는 효과가 있다.

Description

초박막 기반 저전력으로 구동되는 멤리스터 {Ultra-thin layer based memristor driven by low voltage}

본 발명은 DRAM, ReRAM 등의 메모리 분야에 관한 것으로서, 더욱 상세하게는 초박막 기반 저전력으로 구동되는 멤리스터에 관한 것이다.

전자제품이 발달한 이래, 레지스터(resistor), 커패시터(capacitor) 및 인덕터(inductor)와 같은 세가지 유형의 회로부품만이 존재해왔다. 그러나, 1972년 UC 버클리대 연구원인 레온 추아(Leon Chua)는 4번째 유형의 부품이 존재할 수 있음을 이론화했다. 바로 전류의 흐름을 측정할 수 있는 멤리스터가 그것이다.

멤리스터(Memristor)는 메모리(memory)와 레지스터(resistor)의 합성어로 이전의 상태를 모두 기억하는 메모리 소자를 말한다. 멤리스터는 전원공급이 끊어졌을 때도 직전에 통과한 전류의 방향과 양을 기억하기 때문에 다시 전원이 공급되면 기존의 상태가 그대로 복원되는 특징이 있다.

멤리스터는 전하와 자속을 연결하는 나노 스케일의 수동소자로서, 전하의 양을 기억하고 기억된 전하량에 따라 저항이 변화하는 특성을 가진다.

멤리스터는 레지스터(resistor), 커패시터(capacitor) 및 인덕터(inductor)와 함께 전기 회로의 기본 구성요소의 하나이다. 멤리스터는 일반적으로 레지스터가 담당하는 다양한 역할을 수행하는 점에서는 레지스터와 유사하나, 레지스터와는 다르게 인가된 전압의 방향과 크기에 따라 저항을 변경할 수 있으며, 전압이 차단되더라도 그의 저항을 기억하는 능력이 있다. 따라서, 멤리스터는 이를 이용하여 테라비트(terabit) 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 신개념 소자이며, 나노 기술을 기반으로 하는 차세대 메모리 관련 분야에 속한다.

한편, 개별 멤리스터는 다기능 트랜지스터의 역할을 수행할 수 있기 때문에 7개에서 12개까지의 트랜지스터들을 대신할 수 있으며, 에너지 소모 및 부팅 시간을 획기적으로 줄일 수 있는 등 소자의 기능을 향상시킬 수 있는 이점이 있다. 또한, 트랜지스터는 항상 전력을 필요로 하므로 누설 전류를 통한 전력 손실이 큰 반면, 멤리스터는 전력 없이도 기억을 유지할 수 있는 이점이 있다.

종래 휘발성 메모리는 시간이 지남에 따라 저장된 정보가 소멸되는 휘발성 문제가 있으며, 칩의 소형화에 따른 소자의 크기 및 구동 전력에 문제가 있다. 이를 해결하고자 비휘발성 메모리 소자인 멤리스터를 제안한다.

대한민국 공개특허 10-2007-0093688

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 메모리 소자에 전압 인가 시, 활성층(Active layer)에서의 저항 변화에 따른 전류의 흐름을 기억하여 전원을 끊은 상태에서도 정보를 유지하는 비휘발성 메모리 소자인 멤리스터를 제공하는데 그 목적이 있다.

또한, 본 발명은 커패시터(Capacitor)를 이용하여 정보를 저장하는 기존의 DRAM과는 다르게 저항의 변화를 이용하여 정보를 저장하는 방식으로 정보저장에 지속적인 외부 전압이 필요 없는 메모리 소자인 멤리스터를 제공하는데 그 다른 목적이 있다.

또한, 본 발명은 10nm 이하의 크기로 메모리 특성을 구현함으로써, 칩의 소형화에 따른 소자의 특성 저하를 고려하지 않아도 되는 멤리스터 소자를 제공하는데 그 다른 목적이 있다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

이와 같은 목적을 달성하기 위한 본 발명은 전극층을 포함하는 기판 및 제1 전극층, 상기 기판 및 제1 전극층 상에 형성되는 활성층(Active layer), 상기 활성층 상에 형성되는 유전체층(Dielectric layer) 및 상기 유전체층 상에 형성되는 전극층인 제2 전극층을 포함한다.

상기 활성층은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂ 로 증착할 수 있다. 이때, 상기 활성층은 어닐링(annealing)을 실시하여 TiO₂에서 산소가 결핍된 TiO₂ _- _X 로 증착하는 방식으로 형성될 수 있다. 본 발명의 일 실시예에서 상기 어닐링은 RTA(rapid thermal annealing) 공정으로 실시될 수 있다.

상기 유전체층은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂ 로 증착하는 방식으로 형성될 수 있다.

상기 기판 및 제1 전극층은 N 타입(type)으로 도핑(doping)된 Si 기판이 사용될 수 있다.

상기 제2 전극층은 Al 로 증착되어 형성될 수 있다.

상기 활성층은 2nm의 초박막으로 제작되어 0.5V 의 저전력으로 구동될 수 있다.

본 발명에 의하면 멤리스터에 전압 인가 시, 활성층(Active layer)에서의 저항 변화에 따른 전류의 흐름을 기억하여 전원을 끊은 상태에서도 정보를 유지할 수 있는 효과가 있다.

또한, 본 발명은 커패시터(Capacitor)를 이용하여 정보를 저장하는 기존의 DRAM과는 다르게 저항의 변화를 이용하여 정보를 저장하는 방식으로 정보저장에 지속적인 외부 전압이 필요 없다는 장점이 있다.

또한, 본 발명은 초박막 메모리 특성을 구현함으로써, 칩의 소형화에 따른 소자의 특성 저하를 고려하지 않아도 되는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 멤리스터의 적층 구조를 보여주는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 전기적 특성을 측정한 그래프이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 1은 본 발명의 일 실시예에 따른 멤리스터의 적층 구조를 보여주는 단면도이다.

도 1을 참조하면, 본 발명의 멤리스터는 기판 및 제1 전극층(110), 활성층(Active layer)(120), 유전체층(Dielectric layer)(130), 제2 전극층(140)을 포함한다.

본 발명에서 기판 및 제1 전극층(110)은 N 타입(type)으로 도핑(doping)된 Si(실리콘) 기판이 사용될 수 있다. 또는 투명하고 휘어질 수 있는 플라스틱 기판이 사용될 수도 있다.

활성층(120)은 기판 및 제1 전극층(110) 상에 형성된다.

유전체층(130)은 활성층(120) 상에 형성된다.

제2 전극층(140)은 유전체층(130) 상에 형성된다.

본 발명에서 활성층(120)은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂(이산화티타늄)로 증착하는 방식으로 형성될 수 있다.

본 발명의 일 실시예에서 활성층(120)은 2nm의 초박막으로 제작되어 0.5V 의 저전력으로 구동될 수 있다.

원자층 증착 공정(atomic layer deposition, ALD)은 반도체 제조 공정 중 화학적으로 달라붙는 단원자층의 현상을 이용한 나노 박막 증착 기술로서, 웨이퍼 표면에서 분자의 흡착과 치환을 번갈아 진행함으로 원자층 두께의 초미세 층간(layer-by-layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있으며, 가스의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착시키는 화학 기상 증착(CVD)보다 낮은 온도(500도 이하)에서 막질을 형성할 수 있어 시스템온칩(SoC) 제조에 적합한 공정이다.

또한, 활성층(120)은 어닐링(annealing)을 실시하여 TiO₂에서 산소가 결핍된 TiO_2-X 로 증착하는 방식으로 형성될 수 있다. 본 발명의 일 실시예에서 어닐링은 RTA(rapid thermal annealing) 공정으로 실시될 수 있다.

본 발명에서 유전체층(130)은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂ 로 증착하는 방식으로 형성될 수 있다.

본 발명에서 제2 전극층(140)은 Al(알루미늄)으로 증착되어 형성될 수 있다.

예를 들어, 본 발명에서 제1 전극으로 N 타입이 도핑된 600um의 Si(실리콘) 기판 또는 투명하고 휘어질 수 있는 플라스틱 기판을 사용하고, 활성층(120) 및 전계층(130)으로써 전구체인 TTIP(tetraisopropoxide)를 ALD 공정을 통해 2개의 TiO₂ 층으로 증착할 수 있다. 이때, 활성층(120)은 RTA(rapid thermal annealing)을 이용해 600℃에서 어닐링(annealing)을 실시하여 산소가 결핍되어 있는 TiO₂ _-X 층을 증착한다. ALD로 증착된 TiO₂ _-X, TiO₂층은 각각 2nm씩 증착되고, 제2 전극층으로 Al(알루미늄)을 100nm 증착할 수 있다.

도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 전기적 특성을 측정한 그래프이다.

도 2는 본 발명의 일 실시예에 따라 제작된 멤리스터 소자의 메모리 특성을 확인하기 위하여 전기적 특성을 측정한 그래프이다.

도 2는 소자의 I-V 커브(curve)이며, -0.2 ∼ 0.2 V 사이의 범위에서 순방향 바이어스 전압을 인가하였을 경우, 멤리스터의 메모리 특성을 나타내는 히스테리시스 곡선을 보여주고 있다.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

110 기판 및 제1 전극층
120 활성층
130 유전체층
140 제2 전극층

Claims

전극층을 포함하는 기판 및 제1 전극층;
상기 기판 및 제1 전극층 상에 형성되는 활성층(Active layer);
상기 활성층 상에 형성되는 유전체층(Dielectric layer); 및
상기 유전체층 상에 형성되는 전극층인 제2 전극층을 포함하는 멤리스터.
청구항 1에 있어서,
상기 활성층은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂ 로 증착하는 방식으로 형성되는 것임을 특징으로 하는 멤리스터.
청구항 2에 있어서,
상기 활성층은 어닐링(annealing)을 실시하여 TiO₂에서 산소가 결핍된 TiO₂ _- _X 로 증착하는 방식으로 형성되는 것임을 특징으로 하는 멤리스터.
청구항 3에 있어서,
상기 어닐링은 RTA(rapid thermal annealing) 공정으로 실시되는 것임을 특징으로 하는 멤리스터.
청구항 1에 있어서,
상기 유전체층은 TTIP(tetraisopropoxide)에 대하여 원자층 증착 공정(Atomic Layer Deposition, ALD)을 통해 TiO₂ 로 증착하는 방식으로 형성되는 것임을 특징으로 하는 멤리스터.
청구항 1에 있어서,
상기 기판 및 제1 전극층은 N 타입(type)으로 도핑(doping)된 Si 기판이 사용되는 것임을 특징으로 하는 멤리스터.
청구항 1에 있어서,
상기 제2 전극층은 Al 로 증착되어 형성되는 것임을 특징으로 하는 멤리스터.
청구항 1에 있어서,
상기 활성층은 2nm의 초박막으로 제작되어 0.5V 의 저전력으로 구동되는 것임을 특징으로 하는 멤리스터.