KR20200132369A

KR20200132369A - 멤리스터 소자 및 그 제조 방법

Info

Publication number: KR20200132369A
Application number: KR1020190057769A
Authority: KR
Inventors: 김은도; 김근호
Original assignee: 김은도
Priority date: 2019-05-17
Filing date: 2019-05-17
Publication date: 2020-11-25
Also published as: KR102213225B1

Abstract

본 발명은 멤리스터 소자 및 그 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 멤리스터 소자는, 반도체 재질로 형성되며, 상부 전극으로 동작되는 기판과; 상기 기판 상에 형성되는 절연층과; 상기 절연층 상에 형성되며, 비정질 IGZO(InGaZnO)를 포함하는 활성층; 및 상기 활성층의 상에 형성되는 상부 전극;을 포함하고, 상기 활성층은 진공 플라즈마 처리된 것을 특징으로 한다.

Description

멤리스터 소자 및 그 제조 방법 {Memristor device and manufacturing method thereof}

본 발명은 뉴모리픽 칩의 인공 신경망 구현을 위해 사용 가능한 멤리스터 소자 및 그 제조 방법에 관한 것이다.

인간의 뇌를 닮은 반도체로 알려진 뉴로모픽 칩은 기존의 반도체 칩이 갖는 전력 확보 문제를 해결할 수 있고 데이터 처리 과정을 통합할 수 있어 차세대 기술로 주목받고 있다.

뉴로모픽 칩 내부에 물리적 인공신경망을 가장 효과적으로 구현하기 위한 소자로서, 멤리스터 소자에 대한 연구 및 개발이 활발히 이루어지고 있다. 멤리스터(memristor)는 메모리(memory)와 레지스터(resistor)의 합성어로, 메모리와 프로세스가 통합된 기능을 수행할 수 있다. 구체적으로, 저항의 특성을 띄는 소자가 저항 값이 일정하지 않고 양단에 인가되는 특정 전압 펄스에 따라 저항 값이 변화하며 일정 시간 이를 저장하는 메모리의 기능을 수행한다.

멤리스터 소자의 구조는 워드라인과 비트라인이 직교하도록 배치되고 그 사이에 멤리스터가 배치된 크로스바 어레이 구조가 널리 이용되고 있다. 크로스바 어레이 구조는 집적도를 높일 수 있는 장점이 있지만, 주변 셀의 낮은 저항의 온 상태가 워드라인과 비트라인 사이에서 스니크 패스(sneak-path)를 만들어, 스니크 패스를 통해 누설 전류가 발생하는 문제가 발생할 수 있다.

또한, 많은 공정과 높은 생산 비용이 소요되는 문제가 있으므로, 단순하고 저렴한 제조 공정을 가지면서도 향상된 전기적 성능을 갖는 멤리스터 소자의 개발이 요구되고 있다.

등록특허공보 제10-1762129호 (2017.07.21.)

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 종래와 다른 단순화된 새로운 구조로서 종래 기술 대비 향상된 전기적 성능을 가지며, 제조 공정을 간소화하여 제조 비용 또한 절감할 수 있는 멤리스터 소자 및 그 제조 방법을 제공하기 위한 것이다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따르면, 반도체 재질로 형성되며, 상부 전극으로 동작되는 기판과; 상기 기판 상에 형성되는 절연층과; 상기 절연층 상에 형성되며, 비정질 IGZO(InGaZnO)를 포함하는 활성층; 및 상기 활성층의 상에 형성되는 상부 전극;을 포함하고, 상기 활성층은 진공 플라즈마 처리된 것을 특징으로 하는, 멤리스터 소자가 제공된다.

또한, 상기 기판은 n 타입으로 도핑된 실리콘의 재질을 가질 수 있다.

또한, 상기 절연층은 TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 재질을 가질 수 있다.

또한, 상기 상부 전극은 금속 또는 금속 합금 재질로서 상기 활성층 상에 복수 개로 형성될 수 있다.

또한, 상기 진공 플라즈마 처리는, RF 제너레이터를 이용한 라디칼 발생 플라즈마원에서 발생한 산소 또는 질소 라디칼을 상기 활성층과 반응시켜 이루어질 수 있다.

한편, 본 발명의 다른 실시에에 따르면, 반도체 재질의 기판 상에 절연층을 형성하는 단계와; 상기 절연층 상에 진공 증착을 통해 비정질 IGZO(InGaZnO)를 포함하는 활성층을 형성하는 단계와; 상기 활성층을 플라즈마 처리하는 단계; 및 상기 활성층 상에 진공 증착을 통해 상부 전극을 형성하는 단계;를 포함하는. 멤리스터 소자의 제조 방법

또한, 상기 절연층은, 원자층 증착을 통해 상기 기판 위에 TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 박막을 성장시켜 형성될 수 있다.

또한, 상기 활성층의 형성 후 상기 활성층에 열적 어닐링을 수행하는 단계;가 추가로 수행될 수 있다.

본 발명의 일 실시예에 따르면, 기존의 크로스바 구조 대비 단순화된 구조(MIM: Metal-Insulator-Metal)를 가지면서도, 활성층에 대한 플라즈마 처리를 통해 멤리스터 소자의 전기적 성능을 기존 기술 대비 향상시킬 수 있는 효과가 있다.

또한, 멤리스터 소자의 활성층으로서 IGZO(InGaZnO)을 사용하여 메모리의 전력 소모를 최소화할 수 있는 이점이 있다.

또한, 멤리스터 소자의 제조 공정을 간소화하여 그 제조 비용 또한 절감할 수 있는 이점이 있으며, 특히, 기판을 하부 전극으로 사용하기 때문에 하부 전극의 증착 공정이 필요없어 공정의 축소 및 간소화가 가능한 이점이 있다.

도 1은 본 발명의 일 실시예에 따른 멤리스터 소자의 개략적인 사시도.
도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 제조 공정을 순차적으로 나타낸 도면.
도 3은 본 발명과 관련된 멤리스터 소자의 전기적 성능을 측정하여 나타낸 그래프.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 의한 멤리스터 소자 및 그 제조 방법을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 멤리스터 소자의 개략적인 사시도이다.

본 실시예에 따른 멤리스터 소자는 기판(10), 절연층(20), 활성층(30) 및 상부 전극(40)을 포함한다.

기판(10)은 반도체 재질로 형성되며, 멤리스터 소자의 지지층으로서 기능함과 아울러 상부 전극으로 동작된다. 기판(10)은 n 타입으로 도핑된 실리콘의 재질을 가질 수 있다.

절연층(20)은 산화막의 형태로서, TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 재질을 가질 수 있다. 절연층(20)은 10 내지 50nm의 두께로 기판(10) 위에 증착될 수 있다.

활성층(30)은 절연층(20) 상에 형성되며, 상하부 전극 사이에 인가되는 전압의 크기에 따라 저항값이 변화되는 특성을 갖는다. 활성층(30)은 전자 수송층이며, 절연층(20)으로 전자들이 이동하면서 필라멘트를 형성하거나 소멸되기를 반복한다.

활성층(30)은 비정질 IGZO(InGaZnO)로 형성될 수 있으며, 이를 이루는 인듐(In), 갈륨(Ga), 산화아연(ZnO)의 비율은 다양하게 변형 실시 가능하다. 비정질 IGZO(InGaZnO)를 포함하는 활성층(30)에는 저항 변화 특성을 향상시키기 위하여 Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑될 수 있다.

본 발명에 따르면, 활성층(30)은 10 내지 50nm의 두께로 진공 증착을 통해 절연층(20) 상에 형성될 수 있으며, 진공 증착 후 진공 플라즈마 처리를 통해 향상된 그 전기적 성능을 향상시켰다. 진공 플라즈마 처리 공정에 대해서는 추후 상세히 설명하기로 한다.

상부 전극(40)은 활성층(30) 상에 형성되며, 활성층(30)의 표면과 쇼트키 접합을 이룰 수 있는 금속 또는 금속 합금 재질로 형성된다. 상부 전극(40)으로서 MoW, Pt, Ir, Au, Ag 중 어느 하나가 사용될 수 있다.

상부 전극(40)은 활성층(30) 상에 복수 개로 형성될 수 있으며, 하나의 전극당 하부 전극(10)과 함께 하나의 셀(cell)을 형성한다. 도 1에 따르면, 4개의 상부 전극이 하나의 군을 이루도록 배치되며, 이들 군은 서로 일정 간격 이격되게 배치되어 있다. 이와 같은 구조를 통해 집적도를 향상시킬 수 있으며 누설 전류를 감소시킬 수 잇다.

도 2는 본 발명의 일 실시예에 따른 멤리스터 소자의 제조 공정을 순차적으로 나타낸 도면이다.

도 2를 참조하여 본 실시예에 따른 멤리스터 소자의 제조 방법에 대하여 설명하면, 먼저 (a)와 같이 반도체 재질의 기판(10)을 준비하고, (b)와 같이 기판(10) 상에 산화막 형태의 절연층(20)을 형성한다. 절연층(20)은 원자층 증착(ALD: Atomic Layer Deposition)을 통해 기판(10) 위에 TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 박막을 성장시켜 형성될 수 있다. 이와 같은 원자층 증착을 통해 박막의 균일도 및 높낮이 상태를 고르게 할 수 있다.

그리고, (c)와 같이, 절연층(20) 상에 비정질 IGZO(InGaZnO)를 포함하는 활성층(30)을 형성한다. 활성층(30)은 스퍼터링 등과 같은 진공 증착을 통해 절연층(20) 상에 형성될 수 있다.

활성층(30)을 증착한 후 활성층(30)에 열적 어닐링(thermal annealing)을 추가로 수행할 수 있으며, 이를 통해 활성층(30)의 분자간 결합을 보다 견고하게 하여 전기적 성능을 보다 향상시킬 수 있다.

다음으로, 활성층(30)을 산소 또는 질소 가스를 이용하여 진공 플라즈마 처리한다. 진공 플라즈마 처리를 위한 장치로서, 소자가 설치되는 진공 챔버와, 진공 챔버 내에 산소 또는 질소 라디칼(radical)을 주입하기 위한 라디칼 발생 플라즈마원이 사용된다. 라디칼 발생 플라즈마원은 ICP(Inducively Coupled Plasma: 유도 결합 플라즈마) 형태의 플라즈마 발생을 위한 플라즈마 코일을 구비하며, 이는 RF 제너레이터와 연결되어 이로부터 RF 파워를 인가 받는다.

진공 챔버 내에 소자를 인입한 후, 라디칼 발생플라즈마원에 산소 또는 질소 가스를 주입하고 RF 제너레이터를 동작시켜 진공 챔버 내로 산소 또는 질소 라디칼이 채워지게 된다.

라디칼 상태의 산소 또는 질소 가스는 활성층(30)과 반응하여 박막의 성장에 영향을 미치게 된다. 예를 들어, 사용된 가스가 산소일 경우, 산소 플라즈마의 이온화된 산소 분자와 여기된 산소 원자에 해당하는 산소 라디칼이 하기와 같은 과정에 의해 플라즈마원으로부터 방출되게 된다.

O₂ + e → O + O + e

O2 + e → O + O^-

이와 같이 라디칼 상태의 가스는 활성층(30)과 반응하여 멤리스터 소자의 전기적 성능이 향상시킬 수 있으며, 이는 후술하는 실시예의 실험 결과로부터 확인 가능하다.

마지막으로, (d)와 같이 활성층(30) 상에 상부 전극(40)을 형성하며, 상부 전극(40)은 스퍼터링 등과 같은 진공 증착을 통해 형성 가능하다.

이하의 실시예에서는 기판(10)으로서 n 타입으로 도핑된 실리콘 웨이퍼가 사용되었고, 절연층(20)으로 TiO₂, 상부 전극(40)으로 MoW가 각각 사용되었고, 플라즈마 처리시 반응 가스로서 산소가 사용되었다.

실리콘 웨이퍼는 표준 세정 중 하나인 SPM 크리닝으로 세정하였으며, 세정 후 남아있는 용액을 제거하기 위해 탈이온수로 린스 후 소자를 아세톤과 IPA에 담궈 20분간 초음파 처리를 실시하였다, 초음파 처리 후, 남아있는 IPA 용액을 N2 블로잉을 통해 제거한 후 건조하였다.

표준 세정을 마친 후, 원자층 증착 방식으로 실리콘층 위에 절연층(20)인 TiO₂를 증착하였다. 구체적으로, ALD장비를 이용하여 TiO₂의 전구체인 TDMA와, O2의 전구체인 H₂O를 기판(10) 위에 반복적으로 불어넣어 TiO₂ 박막을 성장시켰다. 2.5 x 10^-2 Torr의 압력 및 200°C의 온도에서 1 cycle당 0.02 nm의 rate로 1000 cycle 반복 실시하여 TiO₂를 20 nm 증착하였다.

이후, 활성층(30)을 이루는 IGZO를 스퍼터링 방식으로 증착하였으며, 스퍼터 타겟으로서 인듐(In), 갈륨(Ga), 산화아연(ZnO)의 비율이 1:1:1인 타겟을 사용하였다. 1.5 Х 10^-2 Torr의 공정 압력에서 RF power를 150 W 인가하면서 1분 32초 동안 a-IGZO를 20 nm 증착하였다. a-IGZO층을 증착한 소자를 박스 퍼니스(Box furnace)에 넣어 350°C의 온도로 1시간 동안 열적 어닐링을 실시하였다.

다음으로, 열적 어닐링을 실시한 소자에 대하여 진공 챔버 내에서 산소 플라즈마 처리를 실시하였다. 소자를 공정 챔버 내에 로딩한 후 진공도가 1.0 x 10^-3 Torr가 되도록 로터리 펌프를 이용하여 펌핑한 후 산소 가스를 10 sccm 흘려보내 주면서, RF power를 0, 30, 60, 90, 120 W로 각각 인가하여 3분 동안 각각의 소자에 대하여 산소 플라즈마 처리를 실시하였다.

마지막으로, 스퍼터링 방식을 통해 활성층(30) 상에 상부 전극(40)을 형성하였다. MoW target과 100 um x 100 um 크기의 사각 마스크를 이용하여 진공 증착을 실시하였다. 1.5 × 10^-2 Torr의 공정 압력에서 150W의 DC power를 인가하여 3분 20초 동안 100 nm의 MoW을 증착하였다.

이후 반도체 측정 장비를 사용하여 각 소자의 전기적 특성을 상온에서 측정하였으며, 도 3은 측정된 각 소자의 전기적 성능을 평가하기 위한 I-V 커브를 나타낸 그래프이다.

(a) 내지 (e) 순으로 0, 30, 60, 90, 120 W의 power로 3분 동안 각각의 소자에 대하여 (+)극에서 0 ~ 2 V 의 전압을 인가하였을 때의 I-V 평면에서의 히스테리시스 곡선(hysteresis curve)의 형태를 측정하였다. 즉, (a) 내지 (e)는 산소 플라즈마 처리의 강도에 따른 멤리스터 소자의 전기적 성능을 보이고 있다.

(d) 및 (e)와 같이 RF power를 90 W와 120 W 인가하여 산소 플라즈마 처리를 실시한 해준 소자에 대하여, I-V 평면에서 볼 수 있는 리사주 곡선이 작은 히스테리시스 곡선 형태를 나타났으며, 전류량에 따라 저항값이 스위칭되어 전자가 이동할 수 있는 통로인 필라멘트가 생성·소멸되었음을 알 수 있다.

또한 (d)와 같이 RF power를 90 W 인가하였을 때, 1.0 x 10^-7 A 부터 1.0 x 10^-4 A까지 범위의 I-V curve를 보이므로, 이를 통해 비휘발성 메모리 소자의 특성을 보이고 있음을 알 수 있다.

상기에서는 본 발명의 특정의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 기판 20: 절연층
30: 활성층 40: 상부 전극

Claims

반도체 재질로 형성되며, 상부 전극으로 동작되는 기판;
상기 기판 상에 형성되는 절연층;
상기 절연층 상에 형성되며, 비정질 IGZO(InGaZnO)를 포함하는 활성층; 및
상기 활성층의 상에 형성되는 상부 전극;을 포함하고,
상기 활성층은 진공 플라즈마 처리된 것을 특징으로 하는, 멤리스터 소자.
제1항에 있어서,
상기 기판은 n 타입으로 도핑된 실리콘의 재질을 갖는 것을 특징으로 하는, 멤리스터 소자.
제1항에 있어서,
상기 절연층은 TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 재질을 갖는 것을 특징으로 하는, 멤리스터 소자.
제1항에 있어서,
상기 상부 전극은 금속 또는 금속 합금 재질로서 상기 활성층 상에 복수 개로 형성되는 것을 특징으로 하는, 멤리스터 소자.
제1항에 있어서,
상기 진공 플라즈마 처리는,
RF 제너레이터를 이용한 라디칼 발생 플라즈마원에서 발생한 산소 또는 질소 라디칼과 상기 활성층을 반응시켜 이루어지는 것을 특징으로 하는, 멤리스터 소자.
반도체 재질의 기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 진공 증착을 통해 비정질 IGZO(InGaZnO)를 포함하는 활성층을 형성하는 단계;
상기 활성층을 진공 플라즈마 처리하는 단계; 및
상기 활성층 상에 진공 증착을 통해 상부 전극을 형성하는 단계;를 포함하는. 멤리스터 소자의 제조 방법.
제6항에 있어서, 상기 절연층은,
원자층 증착을 통해 상기 기판 위에 TiO₂, SiO₂, Al₂O₃, HFO 중 어느 하나의 박막을 성장시켜 형성되는 것을 특징으로 하는, 멤리스터 소자의 제조 방법.
제6항에 있어서,
상기 활성층의 형성 후, 상기 활성층에 열적 어닐링을 수행하는 단계;를 더 포함하는 것을 특징으로 하는, 멤리스터 소자의 제조 방법.
제6항에 있어서, 상기 진공 플라즈마 처리는,
RF 제너레이터를 이용한 라디칼 발생 플라즈마원에서 발생한 산소 또는 질소 라디칼을 상기 활성층과 반응시켜 이루어지는 것을 특징으로 하는, 멤리스터 소자의 제조 방법.