JPH10107216A - 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 - Google Patents

結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Info

Publication number
JPH10107216A
JPH10107216A JP8262697A JP26269796A JPH10107216A JP H10107216 A JPH10107216 A JP H10107216A JP 8262697 A JP8262697 A JP 8262697A JP 26269796 A JP26269796 A JP 26269796A JP H10107216 A JPH10107216 A JP H10107216A
Authority
JP
Japan
Prior art keywords
film
thin film
composite structure
crystalline oxide
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8262697A
Other languages
English (en)
Other versions
JP3684709B2 (ja
Inventor
Satoshi Tanimoto
谷本  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP26269796A priority Critical patent/JP3684709B2/ja
Publication of JPH10107216A publication Critical patent/JPH10107216A/ja
Application granted granted Critical
Publication of JP3684709B2 publication Critical patent/JP3684709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】リーク電流が少なく、絶縁破壊耐圧が高く、経
時的絶縁破壊寿命が充分長い結晶性酸化物誘電体層を有
するIS構造、すなわち結晶性酸化物誘電体薄膜と単結
晶シリコン基体との複合構造体を実現する。 【解決手段】単結晶シリコン半導体基体1に結晶性酸化
物誘電体薄膜2を成長させた複合構造体において、前記
結晶性酸化物誘電体薄膜2を、成長後に活性酸素雰囲気
で熱処理を施された薄膜(例えば安定化ジルコニア、酸
化セリウム、チタン酸ストロンチウム、酸化マグネシウ
ム、酸化イットリウムの何れかからなる単層膜または積
層膜)で形成した複合構造体。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リーク電流の極め
て少ない結晶性の酸化物誘電体薄膜と単結晶シリコン
(Si)基板との複合構造体とこれを利用した電子素子
の構造、ならびにこれら構造体や電子素子の製造方法に
関する。なお、ここで言う結晶性誘電体薄膜とは単結晶
または特定の方向に優先配向した誘電体薄膜を意味する
ものとする。
【0002】
【従来の技術】単結晶膜は、一般に、アモルファス膜や
多結晶膜に比べて、結晶構造的に平坦かつ均一なため、
導電性、誘電性、絶縁性、強誘電性、超電導性、半導体
特性、光透過性、光磁気特性、結晶周期性等のその材料
特有の物理的諸特性が強く鋭く現れるという特長を有し
ている。そのため、様々な工業分野で有用であり、その
実現が強く望まれている。近年、これら単結晶膜をSi
半導体素子や集積回路に積載して、従来のSi系材料だ
けでは達成できない付加価値の高い集積回路やスマート
デバイスを実現しようとする試みが活発に行われるよう
になってきいる。このような新規なSi半導体デバイス
を構成する上で欠かせない基本構造が結晶性の誘電体薄
膜(I)と単結晶Si(S)との複合構造体(以下IS
構造体と略称)である。
【0003】一例を挙げると、図8の模式的構造断面図
に示すようなMFIS型不揮発性ランダムアクセスメモ
リセルがある。このセルは金属(M)−シリコン酸化膜
(O)−半導体(S)からなるMOSトランジスタのO
部分を、電気的に反転可能な自発分極をもつ単結晶強誘
電体膜(F)と単結晶誘電体膜(I)とで置き換えたも
のである。
【0004】図8において、101はp型の(100)
面の単結晶Si基板、102はSi基板101上にヘテ
ロエピタキシャル成長された単結晶酸化物誘電体膜
(I)であり、たとえば(100)面のYSZ膜であ
る。103は単結晶酸化物誘電体膜102の上にヘテロ
エピタキシャル成長された強誘電体膜であり、たとえば
(001)面のPbTiO3膜である。104は強誘電
体膜103上に形成されたゲート電極であり、たとえば
Pt電極である。105および106はn型のソース電
極およびドレイン電極であり、それぞれP(リン)やA
s(ヒ素)をイオン注入して、熱拡散で活性化させて形
成したものである。
【0005】このメモリでは、ゲート電極(G)−Si
基板(Sub)間に正または負のパルス電圧を印加し
て、強誘電体膜の自発分極ベクトルを反転固定させ、ト
ランジスタを導通あるいは非導通状態にさせることで情
報の記録を行う。
【0006】また、上記の強誘電体層としては、化学的
気相成長法(CVD)やマグネトロンスパッタリング法
などで形成されたPbTiO3(チタン酸鉛)膜やPb
(Zrx,Ti1-x)O3(ジルコンチタン酸鉛)膜、Bi4
Ti312(チタン酸ビスマス)膜など(いずれも分極
軸配向単結晶膜)が検討されている。
【0007】また、上記の単結晶誘電体層としては、電
子ビーム蒸着法やCVDで形成されたCeO2(酸化セ
リウム)膜やYSZ(イットリヤ安定化ジルコニヤ)
膜、SrTiO3(チタン酸ストロンチウム)膜などが
検討されている。これらの単結晶誘電体膜は単結晶強誘
電体膜を形成するためのテンプレート層として機能する
ほかに、強誘電体とSi基板が相互拡散するのを防止す
る緩衝層としての役割を担っている。
【0008】また、不揮発性ランダムアクセスメモリセ
ルには、上記のMFIS構造の他に、MFMIS構造も
提案されている。ここで単結晶F層と単結晶I層の間に
挿入されたM層は単結晶の導電膜、たとえばPt膜など
である。この場合もMFM構造の下部にIS構造体が用
いられる。
【0009】次に、図9の模式的構造断面図に示したS
OI構造のMOSトランジスタもIS構造体の重要な応
用例である。この構造のMOSトランジスタは動作上極
めて有害なラッチアップ現象から完全に免れることがで
きるという特筆すべき特徴がある。
【0010】図9において、111は(100)面のS
i基板、112は該Si基板111に接してヘテロエピ
タキシャル成長されたCeO2やYSZ、SrTiO3
どの単結晶誘電体膜である。このSi基板111と単結
晶誘電体膜112とがIS構造を成している。113は
単結晶誘電体膜112上にCVDでヘテロエピタキシャ
ル成長されたp型の(100)面の単結晶Si層、11
4は単結晶Si層113の熱酸化で形成されたSiO2
ゲート酸化膜、115はゲート酸化膜114の上にCV
Dとドライエッチングで形成されたポリシリコンのゲー
ト電極である。116および117はN形のソース電極
およびドレイン電極であり、それぞれP(リン)やAs
(ヒ素)をイオン注入して、熱拡散で活性化させて形成
したものである。
【0011】また、集積回路の高速化処理を目指して試
みられている酸化物高温超電導薄膜配線などでもIS構
造体の上に高品質の単結晶超電導体膜(たとえばYBa
2Cu37)配線を形成する。I層としては、たとえ
ば、YSZとY23の単結晶積層膜が用いられる。
【0012】このようにIS構造体は、単結晶の機能性
薄膜(強誘電体膜、半導体膜、導電膜、超電導膜、誘電
体膜)を含有する様々なデバイスを単結晶Si基板上で
実現するための重要な基本構造であることが理解され
る。しかし、現状では単結晶酸化物誘電体薄膜I層に、
(1)リーク電流が大きい、(2)破壊強度が低い、
(3)経時破壊(TDDB)寿命が短い、という問題が
あり、上述のような高機能デバイスの実現に大きな障害
となっている。
【0013】上記の問題を実際のデータに基づいて詳し
く説明する。図7は結晶性酸化物誘電体薄膜のリーク電
流特性図である。図7において、特性曲線(a)は従来
の単結晶YSZ膜の特性例を示すものであり、N型単結
晶(100)面のSi基板にエピタキシャル成長させた
(100)面のYSZ膜に、直径200[μm]のAl
電極(ゲート)を形成して作製したMIS容量のゲート
電極に、正の電圧を印加して測定したリーク電流密度J
[A/cm2]を、電界強度Eox[V/cm]の関数
として示したものである。なお、吸収電流成分を除くた
めに、電流の測定は、電圧印加してから充分時間が経過
した後に行っている。また、膜厚は40[nm]であ
り、成膜法は、ここでは電子ビーム蒸着法である。基板
の洗浄法ならびに成膜法(蒸着条件等)は本発明の実施
例の中で後述する。
【0014】図7の特性曲線(a)を見てわかるよう
に、従来例の単結晶YSZ膜のリーク電流は非常に高い
水準にある。実用を考えると、リーク電流密度は電界強
度Eox=1[MV/cm]のとき、J=1[nA/c
2]以下に抑制したい。しかし、上記の従来例ではJ
=100[μA/cm2]台と、これと大きくかけ離れ
た値を示している。また、図7の特性曲線(a)におけ
るA点の電流ジャンプは、この電圧(Eox≒1.5
[MV/cm])でYSZ膜が絶縁破壊をしていること
を示している。前述のMFIS不揮発性メモリセルなど
に適用するには、この絶縁破壊強度は充分とは言えない
値である。
【0015】さらにI層には、電源ストレスに対する長
期的な絶縁破壊(TDDB)耐性があることが必須の条
件である。この耐性は一般に誘電体膜に定電流ストレス
を与え、絶縁破壊するまでに膜を通過した総電荷量Qb
d[C/cm2]を測定して評価する。上記の単結晶Y
SZ膜に、J=0.1[mA/cm2]の定電流ストレス
を与えた時の典型的なTDDB寿命は、それぞれQbd
=1.2[mC/cm2]であった。この値はMOSトラ
ンジスタなどのゲート酸化膜として用いられている熱酸
化SiO2膜の代表的な値Qbd〜10[C/cm2]と
並べると比べようもなく低い。電源ストレスが比較的強
いMFIS不揮発性メモリセルなどにYSZ膜を適用す
るには、少なくとも0.1[C/cm2]台のTDDB寿
命が必要である。
【0016】IS構造におけるこのようなI層の問題
は、電子ビーム蒸着法で形成した単結晶YSZ膜に限っ
たことではなく、他の単結晶酸化物誘電体材料膜や他の
成膜法で作製したYSZ膜でも共通して観察される問題
である。
【0017】
【発明が解決しようとする課題】本発明は、このような
従来のIS構造体およびこれを用いたデバイスの結晶性
誘電体膜(I層)の問題点を解決するためになされたも
のであり、リーク電流が少なく、絶縁破壊耐圧が高く、
経時的絶縁破壊寿命が充分長い結晶性酸化物誘電体層を
有するIS構造、すなわち結晶性酸化物誘電体薄膜と単
結晶シリコン基体との複合構造体およびそれを用いた電
子素子およびそれらの製造方法を実現することを目的と
している。
【0018】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、IS複合構造体およびこれを用
いた電子素子およびそれらの製造方法を各特許請求の範
囲に記載しているように構成した。すなわち、請求項1
に記載の発明においては、単結晶シリコン半導体基体に
結晶性酸化物誘電体薄膜を成長させたIS複合構造体に
おいて、I層は成長後に活性酸素雰囲気で熱処理を施し
た結晶性酸化物誘電体薄膜であるとした。
【0019】同様に請求項2においては、IS複合構造
体を含み、これの上に構築された電子素子において、I
層は成長後から電子素子を完成させるまでの間に活性酸
素雰囲気で熱処理(以下活性酸素アニールと称する)を
施された結晶性酸化物誘電体薄膜であるとした。
【0020】請求項3〜5は請求項1または請求項2の
具体的な態様を示したものである。すなわち請求項3に
おいては、結晶性酸化物誘電体薄膜を単結晶シリコン基
体にヘテロエピタキシャル成長させた単結晶膜で構成し
ている。また、請求項4においては前記結晶性酸化物誘
電体薄膜を複数の酸化物誘電体膜の積層によって形成さ
れる多層膜によって構成している。また、請求項5にお
いては結晶性酸化物誘電体薄膜が安定化ジルコニア、酸
化セリウム、チタン酸ストロンチウム、酸化マグネシウ
ム、酸化イットリウムから選ばれた単層膜あるいは積層
複合膜であるとしている。
【0021】また、請求項6および請求項7は、電子素
子の具体的態様を示すものであり、請求項6は電子素子
がMFISトランジスタ(MFIS型不揮発性ランダム
アクセスメモリセル)の場合、請求項7は電子素子がS
OI(Silicon On Insulater)基板である場合を示す。
【0022】さらに、請求項8は前記請求項に記載の複
合構造体あるいは電子素子の製造方法であって、製造工
程中にあって結晶性酸化物誘電体薄膜の活性酸素アニー
ルは、酸素を供給しながら190nm未満の波長を含む
紫外線照射下で熱処理する方法、オゾンを供給しながら
熱処理する方法、酸素プラズマ下で熱処理する方法、の
いずれか一つの方法、あるいは二つ以上の方法を組合せ
て同時に行なう方法(例えば紫外線照射下でオゾンを供
給しながら熱処理する)、あるいは二つ以上の方法を異
なった時点で重複して行なう方法(一つの方法を行なっ
た後に次の方法を行なう)によって達成される。なお、
上記紫外線の波長190nm未満とは、酸素を分解して
活性酸素とする能力を有する範囲を意味する。
【0023】また、請求項9は、製造方法の一態様であ
って、活性酸素雰囲気での熱処理が結晶性酸化物誘電体
薄膜形成直後に実施されるものである。また、請求項1
0は、前記電子素子の製造方法の一態様であって、活性
酸素雰囲気での熱処理が結晶性酸化物誘電体薄膜を形成
し、該結晶性酸化物誘電体薄膜の上に導電性酸化物、あ
るいは、酸化物半導体膜、酸化物超電導体膜、酸化物強
誘電体膜の少なくとも一つを形成した後に施されるもの
である。
【0024】以下、作用について説明する。まず、単結
晶Si基板上に形成した結晶性酸化物薄膜のリーク電流
の機構について説明する。本発明者が鋭意研究して明ら
かにしたところによると、結晶性酸化物薄膜のリーク電
流の原因には、(1)酸化物の結晶粒内部の酸素空位、
(2)結晶粒内部の金属元素ボイド、(3)結晶粒界面
のエネルギー準位、(4)結晶粒間隙の金属Si元素、
などがあり、各原因に基づいて(分離はできないが)異
なるリーク電流が流れる。上記の原因(1)と(2)は
結晶の格子点にあるべき原子が確率的に抜けてしまうい
わゆる点欠陥である。金属元素が抜けるとこれと結合し
ている酸素原子も一緒に抜けることが多く、金属−酸素
ボイドとなる。これら点欠陥は酸化物の禁止帯に電子準
位を形成し、この密度が一定以上になると準位間を容易
に電子が移動できるようになり、所謂ホッピング電導を
引き起こす。このような点欠陥はアモルファス膜でもし
ばしば観察され、やはりリーク電流の原因になってい
る。
【0025】上記の原因(1)、(2)が粒界内を流れ
るリーク電流の原因であったのに対して、原因(3)と
(4)は粒界面を流れるリーク電流に関するものであ
り、結晶性酸化膜特有の原因である。ここで単結晶Si
にエピタキシャル成長している結晶性酸化物薄膜に“粒
界”とは、奇異な印象を受けかもしれないが、これは格
子定数が微妙に違う異種材料を単結晶Siにヘテロエピ
タキシャル成長させるとき、ヘテロ面の格子不整ストレ
スを開放するために必然的に生じる粒界であり、成長面
に垂直方向に粒界面が延びている。この粒界面では結晶
周期が中断し、粒界面に存在する原子のなかには、化学
結合していないものが多数存在する。上記の原因(3)
はこれら未結合原子が存在する結果として結晶性酸化物
禁制帯内部に形成された電子準位である。電子準位が高
濃度になるとバンドを形成しリーク電流を増大させる。
原因(4)は結晶性酸化物薄膜の成膜時にSi基板から
侵入し結晶粒界に偏析した金属Si原子である。結晶粒
界には1〜数原子層程度の空隙があるので、減圧下(低
酸素濃度下)成長時に基板から侵入してきたSiは金属
状態(または低価数状態)のまま粒界間隙にトラップさ
れる。粒界に偏析したSiは当然、リーク電流の導電経
路になる。
【0026】リーク電流の発生のメカニズムを説明し終
えたところで、本発明がリーク電流を含む従来の問題を
如何にして解決するか(作用)について説明する。本発
明者の最近の研究成果によると、本発明によるリーク電
流の低減はつぎのような機構に基づいて起こると考えら
れる。本発明の活性酸素アニールでは、反応性の高いO
1D)やO21Δg)、O(3P)などの活性酸素が気
相で豊富に発生している雰囲気で結晶性酸化物薄膜/単
結晶Si構造体を比較的低温で熱処理する。このとき活
性酸素はSi基板に向かって内方拡散する。活性酸素の
一部は原因(1)の酸素空位に遭遇し、空位を消滅(充
填)させて安定する。また活性酸素の他の一部は粒界に
向かって、あるいは、粒界に沿って拡散し、粒界に偏析
している金属状シリコンを酸化してSiO2とし、粒界
間隙部をSiO2ネットワークで満たす。これによって
原因(4)の金属Siが除去される。なお、上記の熱処
理温度は、常温から約500℃程度までの範囲とし、特
に200〜500℃程度が望ましい。その理由は500
℃以上の高温では活性酸素が通常の酸素に変わってしま
い、また、200℃以下ではアニール時間が長くなるた
めである。
【0027】さらに、結晶粒界面に存在していた未結合
手原子Mは粒界間隙にSiO2ネットワークが形成され
る過程で、近接するSiとM−O−Si結合を成し、そ
の未結合手を解消する。これによって原因(3)が解消
される。残りの活性酸素は単結晶Si基板まで拡散し、
結晶性酸化物薄膜/Si界面に極めて薄いSiO2膜を
成長させる。SiO2の成長は一般に体積の膨張を伴う
が、熱処理温度が低温である活性酸素アニールでは、通
常の熱酸化のように圧縮応力に打ち勝って成長するのは
困難であるから、活性酸素アニールでは一部のSi元素
を酸化物膜中に放出し、体積の膨張を押えながら界面で
の酸化が進行する。ここで放出されたSi原子は外方拡
散する過程で金属−酸素ボイドに遭遇し、金属原子位置
に捕獲される。一方、このとき気相からは活性酸素が内
方拡散しており、ボイドに捕獲されたSi原子に遭遇す
ることが可能であり、ボイドに近接する酸化物の複数の
金属とSi原子との中間に入ってM−O−Si結合を完
成させる。こうして原因(2)の金属−酸素ボイドはS
i−Ox(x=4〜5)原子団によって補填され、消滅
する。なお、ボイドに捕獲されなかった大多数のSi原
子は酸化物薄膜の表面に析出する。この析出物は結晶性
酸化物薄膜上への他の薄膜のエピタキシャル成長を阻害
するので、本発明においては成長前に弗酸溶液などで除
去される。
【0028】こうして本発明の構造ならびに方法によれ
ば、リーク電流の上記原因(1)〜(4)をすべて除去
することができる。この結果、本発明は実施例にて後述
するように、従来例に比べ、結晶性酸化物薄膜のリーク
電流を数桁のレベルで低減することができる。
【0029】つぎに本発明による絶縁破壊強度BEox
やTDDB寿命を示す総電荷量Qbdの改善について述
べる。本発明の対象とするCeO2やYSZなどの結晶
性酸化物薄膜の絶縁破壊や疲労のメカニズムは、研究段
階にあり十分に解明されているとは言い難い。しかし、
電界強度Eoxや総電荷量Qbdとリーク電流Jとの間
には強い正の相関があることは広く認められている。こ
れは、EoxやQbdを決定する要因とリーク電流の原
因とが共通していることを示唆している。本発明は上述
のように結晶性酸化物のリーク電流の原因を除去するこ
とができるから、これと深く関わる絶縁破壊や疲労の要
因を取り除くことができ、結果として、従来例に比べ
て、絶縁破壊強度BEoxを高く、総電荷量Qbdを大
きくすることができる。
【0030】
【発明の効果】以上説明してきたように本発明において
は、結晶性酸化物誘電体薄膜と単結晶Si基板との複合
構造体において、該結晶性誘電体薄膜を成長後に活性酸
素アニールを施した膜としたため、結晶性誘電体膜にお
ける(1)リーク電流特性、(2)絶縁破壊強度、
(3)経時的絶縁破壊(TDDB)耐性、を改善するこ
とができるという効果が得られる。
【0031】また本発明においては、結晶性酸化物誘電
体膜と単結晶Si基板との複合構造体を含む電子素子に
上記本発明による複合構造体を適用することにより、上
記(1)〜(3)の特性不良に起因して生じていた電子
素子の破壊や動作不良を解消できるという効果が得られ
る。
【0032】
【発明の実施の形態】以下、本発明にかかる結晶性酸化
物誘電体薄膜と単結晶Si基板との複合構造体と、該複
合構造体を含む電子素子と、複合構造体および電子素子
の製造方法を、実施の形態および実施例に基づいて説明
する。
【0033】(実施の形態)図1は本発明に基づく結晶
性酸化物誘電体薄膜と単結晶Si基板との複合構造体の
一実施の形態を示す断面図である。図1において、1は
(100)、(111)、(110)面などの所定の結
晶面を有する単結晶Si基板、2は、電子ビーム蒸着
法、イオンビームスパッタリング法、分子線エピタキシ
ー法、レーザアブレーション法などの物理的気相成長法
やCVDなどの化学的気相成長法にてSi基板1上にヘ
テロエピタキシャル成長された結晶性酸化物誘電体薄
膜、あるいは単結晶酸化物誘電体薄膜である。これに該
当する誘電体薄膜としては、Y23やSm23、CaO
などで安定化されたジルコニア膜(たとえばYSZ
膜)、酸化セリウム(CeO2)膜、チタン酸ストロン
チウム(SrTiO3)膜、酸化イットリウム(Y
23)膜、酸化マグネシウム(MgO)などが挙げられ
るが、これに限定されるものではなく、Si基板にヘテ
ロエピタキシャル成長される酸化物誘電体薄膜なら他の
薄膜でもよい。酸化物誘電体薄膜2は、Si基板1に成
長された後、Si基板1とともにO3やO(1P)、O(
1D)、O21Δg)、O2~などの活性酸素雰囲気の中
で常温から500[℃]未満の温度で所定時間、熱処理
を施される。こうして本発明に基づく複合構造体が完成
する。
【0034】以下に、上記の本発明複合構造体の実施の
形態の具体的な実施例を提示するとともに、これを作製
する工程を示すことによって本発明の製造方法の実施例
も併せて説明することにする。
【0035】(実施例1)本発明に基づく複合構造体の
最初の具体的な実施例は(100)面の単結晶Si基板
1とエピタキシャル成長された(100)面の単結晶イ
ットリヤ安定化ジルコニア(YSZ)薄膜2とからなる
複合構造体を、高真空電子ビーム蒸着法とUV/O2
性酸素アニールとを用いて構築する例である。ここでU
Vは活性酸素の生成手段としての紫外線を意味し、O2
は活性酸素の原料としての酸素を意味する。
【0036】はじめに、(100)面の単結晶Si基板
1の表面の汚染物および自然酸化物を、RCA洗浄(ア
ンモニア水と過酸化水素水の混合液による洗浄と、塩酸
と過酸化水素水の混合液による洗浄からなる伝統的なS
i基板洗浄法)と希フッ酸洗浄(5%濃度のHF水溶液
に数10秒浸漬した後、純水でリンスし乾燥する洗浄
法)とで除去する。
【0037】つづいてSi基板1上に約13モル%のY
23を含有するYSZ膜を高真空電子ビーム蒸着法にて
形成する。蒸着機は実験用あるいは量産用として市販さ
れている汎用の高真空型の装置である。蒸着のターゲッ
トは単結晶YSZ(Y2313mol%)インゴットを
直径15mm、厚み7mmの切削加工したYSZタブレ
ットである。
【0038】成膜の手順を説明すると、蒸発源にYSZ
タブレットを充填し、洗浄したSi基板1を蒸着槽の基
板ホルダに設置して、速やかに蒸着槽内を排気する。基
板ホルダは基板を常温から1000[℃]までの温度に
加熱する能力を有しており、蒸着源とは30[cm]の
距離を隔てて対抗している。蒸着装置の排気は強力であ
り、内部の圧力は10~9[Torr]以下まで減圧する
ことが可能である。蒸着槽の圧力が10~6[Torr]
に達したら基板温度を加熱して所定の成膜温度にする。
温度が安定し、かつ、蒸着槽内の圧力が10~9[Tor
r]以下に下がったところで高速の電子ビームをタブレ
ットに射突させ、0.2[nm/min]の成長速度で
YSZ膜をSi基板に成長させる。YSZの膜厚が概ね
3[nm]になったところで外部から蒸着槽に高純度乾
燥酸素を導入して圧力を2×10~6[Torr]に調節
するとともに成長速度を5[nm/min]に上げ、所
定の膜厚になるまで成長を続ける。成長速度は熱陰極の
放出電流を制御して調節する。(100)面の単結晶Y
SZ薄膜が得られる典型的な成膜条件は次のとおりであ
る。
【0039】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ YSZ成膜条件 成膜圧力 1×10~8[Torr](膜厚3nmまで) 2×10~6[Torr](膜厚3nmからO2導入) 成膜温度 800[℃](基板温度) ターゲット Y23:ZrO2=13:87 基板距離 30cm 電子ビーム加速電圧 8kV ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 膜厚が所望の値になったところで蒸着電源の出力を切っ
て成膜を終える。この後、蒸着槽に基板を置いたまま基
板を徐冷し、基板温度が十分低くなってから基板を蒸着
槽から取出す。このようにして堆積したYSZ膜はホタ
ル石構造(立方晶)を有する単結晶エピタキシャル膜で
あった。
【0040】従来例として前に説明したYSZ薄膜と単
結晶Siとの複合構造体は、ここまでの工程で完成とな
る。しかし、本発明に基づく複合構造体ではこの後、活
性酸素アニール工程を実施する。ここでは活性酸素アニ
ールのひとつ、UV/O2アニールの例で説明するが、
後述の他の活性酸素アニールでも構わない。
【0041】図2は、アニールに使用する装置の模式的
要部断面図である。図2において、11は側壁が水冷さ
れている反応器、12は反応器11を排気するための真
空ポンプで、反応器11の圧力を常圧から10~6[To
rr]までの間に維持することができる。13は単結晶
Si基板に単結晶YSZ薄膜を成長したアニール前の複
合構造体である。14は13を支持し所定の温度に保持
するためのサセプタである。複合構造体13はサセプタ
14上にYSZ膜面が上に向くように置かれている。1
5は純度99.999%以上の酸素O2を充填したガスボ
ンベである。アニールに際して、ボンベのO2は整圧器
16で0.5[kg/cm2]程度の圧力に減圧された
後、質量流量調節器17で所定の流量に調節され、反応
器11に導かれる。18はキセノンガスが封入された誘
電体バリア放電エキシマランプで、中心波長172[n
m]の強力な紫外光UVを発生することができる。エキ
シマランプ18から出射された紫外励起線は合成石英窓
19を通して反応器11内部に入射される。20は反応
器11と真空ポンプ12を結ぶ排気配管を開閉する排気
バルブ、21は大気排出バルブである。なお、上記紫外
光の波長は酸素を分解して活性酸素とする能力を有する
範囲の値であり、一般に190nm未満であることが必
要である。
【0042】次のような手順でUV/O2アニールを行
う。所定の温度に加熱されているサセプタ14の上に複
合構造体13を載せ、真空ポンプ12を作動させると同
時に、排気バルブ20を開口し、直ちに反応器11内を
真空排気する。内部の圧力が10~5[Torr]台に到
達したところで排気バルブ20を閉口し、真空ポンプ1
2を停止し、高純度O2ガスを反応器11に1000
[cc/min]程度の質量流量で導入する。反応器の
内圧が常圧(=大気圧)になったところで、大気排出バ
ルブ21を開口し、以降導入される余剰なO2ガスを所
定の質量流量で反応器11外に排出する。こうすること
によって反応器11を大気圧の純酸素雰囲気に維持する
ことができる。つづいてエキシマランプ18から反応器
11内部に紫外励起線を出射する。反応器11内部に入
射した172[nm]波長の紫外光は反応器11内のO
2に強く吸収され、結果として、O3やO(3P)、O(1
D)、O21Δg)、などからなる活性酸素が発生す
る。以上の準備が整ったところで、UV/O2活性酸素
アニールを所定の時間、実施する。典型的なアニール条
件を下に示す。
【0043】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 活性酸素アニール(UV/O2)条件 容器圧力 大気圧 処理温度 350[℃] 励起強度(合成石英ガラス位置) 13[mW/cm2](172[nm]) O2流量 200[cc/min] 処理時間 15[min] ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ アニールが終了したら、エキシマランプ18の出射と高
純度O2の導入を停止し、直ちに複合構造体13を取り
出す。こうして、UV/O2アニールが終わり、本発明
の結晶性酸化物誘電体薄膜と単結晶Si基板との複合構
造体が完成する。
【0044】なお、上記の処理温度(アニール温度)
は、常温から約500℃程度までの範囲とし、特に20
0〜500℃程度が望ましい。実験結果によると500
℃以上の高温では活性酸素が通常の酸素に変わってしま
い、また、200℃以下ではアニール時間が長くなる。
【0045】次に、本発明の実施例の効果を従来例の実
測データと対比させながら説明する。図7の特性曲線
(b)は、上記実施例1に基づいて作製したYSZ/S
i基板の複合構造体において、YSZ膜の上にAlゲー
ト電極を蒸着して形成したMIS容量に正の電圧を印加
して測定したリーク電流(YSZ膜に流れる電流)特性
を示している。なお、特性曲線(a)は従来例による複
合構造体のリーク特性(既述)である。
【0046】図7の特性曲線(a)と(b)を比較すれ
ば、本発明の実施例が従来例に比べてリーク電流を概ね
4桁〜5桁低減させていることが分かる。Eox=1
[MV/cm]の特性を見ると、従来例が電流密度J=
100[μA/cm2]台なのに対し、本発明の実施例
ではJ=1[nA/cm2]以下の値を与えている。
【0047】次に絶縁破壊強度BEoxに着目すると、
測定によれば、従来例ではBEox=1.5[MV/c
m]であったが、本発明実施例ではBEox=4.6
[MV/cm]と3倍以上の向上が見られた。
【0048】また、定電流ストレス0.1[mA/c
2]を与えた時のTDDB寿命は、従来例が総電荷量
Qbd=1.2[mC/cm2]であった(既述)のに対
して、本発明の実施例ではQbd=850[mC/cm
2]の値であって、3桁近い改善が得られた。
【0049】以上の結果から、本発明が、結晶性酸化物
薄膜/Si基板の複合構造体における結晶性酸化物薄膜
の、(1)リーク電流の低減、(2)絶縁破壊強度の向
上、(3)TDDB寿命の増長、に極めて有効であるこ
とが理解される。
【0050】(実施例2)本発明に基づく複合構造体の
2番目の具体的な実施例は、(100)面の単結晶Si
基板とエピタキシャル成長させた(110)面の単結晶
酸化セリウム(CeO2)薄膜2とからなる複合構造体
を、高真空電子ビーム蒸着法とUV/O3活性酸素アニ
ールとを用いて形成する例である。ここで「/O3」は
8%のオゾンO3を含む原料としての酸素を意味する。
【0051】はじめに、n型の(100)面の単結晶S
i基板の表面の汚染物および自然酸化物をRCA洗浄と
希フッ酸洗浄とで除去する。つづいてSi基板上にCe
2薄膜を高真空電子ビーム蒸着法にてピタキシャル成
長させる。蒸着機は前記YSZ成長で用いた装置と同じ
ものを用いる。蒸着ターゲットは純度99.999%以
上のCeO2粉末をホットプレスで直径15[mm]、
厚み7[mm]の形に成形したしたタブレットである。
蒸発源にCeO2タブレットを充填し、Si基板を蒸着
槽の基板ホルダに設置し、蒸着槽内を排気する。蒸着槽
の圧力が10~6[Torr]に達したら基板温度を加熱
して所定の成膜温度にする。温度が安定し、槽内圧力が
10~9[Torr]以下に下がったところで高速の電子
ビームをタブレットに射突させ0.4[nm/min]
の成長速度でCeO2膜を成長させる。膜厚が概ね5
[nm]になったところで蒸着槽に高純度乾燥酸素を導
入して圧力を8×10~6[Torr]に調節するととも
に成長速度を1.55[nm/min]に上げ、所定の
膜厚になるまで成長を続ける。成長速度は熱陰極の放出
電流を制御して調節する。上記(110)面の単結晶C
eO2薄膜が得られる典型的な成膜条件は次のとおりで
ある。
【0052】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ (110)面のCeO2成膜条件 成膜圧力 1×10~8[Torr]以下(膜厚3[nm]まで) 8×10~6[Torr](膜厚3[nm]からO2導入) 成長温度 800[℃](基板温度) ターゲット 純度99.999%CeO2タブレット 基板距離 30cm 電子ビーム加速電圧 8kV ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 所望の膜厚になったところで蒸着電源の出力を切って成
膜を終える。このようにして堆積したCeO2膜はホタ
ル石構造(立方晶)を有する(110)面の単結晶エピ
タキシャル膜であった。ちなみに、同じ(100)面の
Si基板上に配向方向が異なる(111)面の単結晶C
eO2膜を得ることも可能である。この場合には、上記
成長条件において、成長温度を600[℃]とする。従
来例はこの段階で完成となる。本発明に基づく複合構造
体ではこの後、活性酸素アニール「UV/O3アニー
ル」工程を実施する。
【0053】図3はアニールに使用する装置の模式的要
部断面図である。図2と同じ番号を付した部位の機能・
構成は図2と同じであるので、冗長を避け、説明を省略
する。図3において、31は工程途上のCeO2/Si
複合構造体である。整圧器16と質量流量計17の間に
は無声放電型のオゾン発生器32が設置されている。こ
のオゾン発生器32は酸素を原料に8モル%のO3を発
生することができる。33は低圧水銀ランプで、波長1
85[nm]と254[nm]に強い輝線をもつ紫外光
を発生することができる。低圧水銀ランプ33から出射
された紫外励起線は合成石英窓19を通して反応器11
内部に入射される。
【0054】UV/O3アニールの手順は前述のUV/
2アニールとほぼ同じである。すなわち所定温度のサ
セプタ14の上に構造体31を載せ、直ちに反応器11
内を真空排気する。反応器11内部の圧力が10~5[T
orr]台に到達したところで排気バルブ20を閉口
し、真空ポンプ12を停止し、高純度O2ガスを反応器
11に1000[cc/min]程度の質量流量で導入
する。反応器11の内圧が常圧(=大気圧)になったと
ころで、大気排出バルブ21を開口すると同時にオゾン
発生器32を作動させて8%のO3を含む高純度O2ガス
を反応器11に導入する。間を置かず低圧水銀ランプ3
3から反応器11内部に紫外励起線を出射する。反応器
11内部に入射した254[nm]の紫外光は器内のO
3を光分解し、結果として、O3のほかにO(1D)、O2
1Δg)、O(3P)などからなる活性酸素が発生す
る。こうして、UV/O3活性酸素アニールを所定の時
間、実施する。典型的なアニール条件は次のとおりであ
る。
【0055】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 活性酸素アニール(UV/O3)条件 容器圧力 大気圧 処理温度 400[℃] 励起強度(合成石英ガラス位置) 20[mW/cm2](254[nm]) O2流量 200[cc/min] 処理時間 60[min] ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ アニールが終了したら、低圧水銀ランプ33の出射とオ
ゾン発生器32の作動、高純度O2の導入を停止し、直
ちに複合構造体を取り出す。こうして、本発明による結
晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体
が完成する。
【0056】次に、本実施例2の効果を説明する。下記
の表1は本実施例2ならびに従来例に基づくCeO2
Si複合構造体のCeO2薄膜(20[nm])の電界
強度1[MV/cm]におけるリーク電流JL、絶縁破
壊強度BEox、定電流0.1[mA/cm2]を与えた
ときのTDDB寿命(総電荷量Qbd)を比較した表で
ある。
【0057】
【表1】
【0058】上記表1の電気特性は前記実施例1と同様
にMIS容量(Alゲート)に正の電圧を印加して測定
した。表1から明かなとおり、本発明の実施例2は従来
例に比べてリーク電流JLを概ね4桁低減し、絶縁破壊
強度BEoxを3.5倍向上させている。さらにTDD
B寿命に対応する総電荷量Qbdを1C/cm2台に乗
せ、TDDB寿命を従来よりも2桁向上させることに成
功した。以上の結果から、本発明の実施例2が、結晶性
酸化物薄膜/Si基板の複合構造体における結晶性酸化
物薄膜のリーク電流や絶縁破壊強度、TDDB寿命の改
善に効果的であることは明白である。
【0059】なお、上記活性酸素アニールにおいて、U
Vを用いないアニール、すなわちO3アニールに置き換
えることも可能である。O3アニールも活性酸素を生じ
るので有効である。熱処理装置の構成はUV/O3より
簡単になるが、熱処理時間がUVを用いたときに比べて
2倍程度のびる。また、前述実施例や後述の実施例の他
の活性酸素アニール法も用いることができる。
【0060】(実施例3)本発明に基づく複合構造体の
3番目の具体的な実施例は(100)面の単結晶Si基
板1と(001)面の単結晶チタン酸ストロンチウム
(SrTiO3)薄膜2とからなる複合構造体をレーザ
アブレーション蒸着法とplasma/O2アニールで
形成する例である。
【0061】n型の(100)面の単結晶Si基板の表
面の汚染物および自然酸化物をRCA洗浄と希フッ酸洗
浄とで除去した後、Si基板上にSrTiO3薄膜を高
真空レーザアブレーション蒸着法にて成長する。蒸着機
は真空中で切り替え可能な2個の蒸着源を備えている汎
用機である。各々の蒸着源には純度99.999%以上
の粉末をホットプレスで円盤状(10φ、10t)に整
形したSrOタブレットとSrTiO3タブレットが充
填されている。
【0062】成長の手順を説明すると、前記洗浄直後の
Si基板1を蒸着槽中の基板ホルダに設置し、蒸着槽内
を排気する。このホルダは基板を常温から800[℃]
までの温度に加熱する能力を有しており、タブレットか
ら約5[cm]の距離を挟んで対抗している。蒸着装置
の排気は強力であり、内部の圧力は10~9[Torr]
以下まで背圧を下げることが可能である。蒸着槽の圧力
が10~8[Torr]に達したところで基板ホルダを加
熱して所定の成長温度にする。温度が安定するまでの間
に、SrOが充填されている第1の蒸発源を使用する準
備を行う。
【0063】蒸着槽内の圧力が10~8[Torr]以下
に下がったところでレーザ光源の出力をオンして高密度
のレーザ光をタブレットに射突させ、非常に薄いSrO
バッファ膜の成長を開始する。本実施例のレーザはKr
F(波長248nm、パルス幅20ns)エキシマレー
ザである。繰り返し周波数は10[Hz]、エネルギー
密度は1.0[J/cm3]であった。SrOバッファ膜
の厚みが6[nm]になったことろでレーザの出力を停
止して、成長を止める。直ちに蒸発源をSrTiO3
ブレットが収められている第2の蒸発源に切り替えると
ともに、基板ホルダの温度をSrTiO3成長に適した
所定の温度に変更する。温度が安定したところで、外部
から高純度酸素を導入し、圧力を5×10~5[Tor
r]とし、再びレーザの出力をオンして今度はSrTi
3膜を成長させる。膜厚が所望の値になったところで
レーザ光源の発信を停止し、O2の導入を止め、基板を
徐冷する。単結晶(001)面のSrTiO3膜が得ら
れる成長条件の一例をまとめると次のとおりである。
【0064】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ SrOバッファ膜の成長条件 成長圧力 1×10~8[Torr]以下 成長温度 800[℃](基板温度) タブレット−基板距離 5[cm] レーザ光源 KrFエキシマレーザ(エネルギー130mJ) 励起パルス 幅20ns、繰り返し周波数10Hz ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ SrTiO3膜の成長条件 成長圧力 5×10~5[Torr](99.999%酸素導入) 成長温度 600[℃](基板温度) 他の条件は上のSrOと同じ ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 基板温度が十分低くなってから基板を蒸着槽から取出
す。最初に形成した6[nm]のSrO層は後のSrT
iO3膜を成長する過程で消失する(SrTiO3膜に変
質したと考えられる)ので、こうして形成した膜は事実
上単結晶SrTiO3単層膜である。
【0065】従来例はこの段階の構成で完成である。本
発明に基づく複合構造体ではこの後、活性酸素アニール
を行う。前出のUV/O2アニールやUV/O3アニール
でも可能であるが、ここでは「plasma/O2アニ
ール」の例を紹介する。
【0066】図4はplasma/O2アニールに使用
する装置の模式的要部断面図である。図4において、4
1は側壁が水冷されている反応器、42は反応器41を
排気するための真空ポンプで、反応器41の圧力を常圧
から10~6[Torr]までの間に維持することができ
る。43はアニール前の複合構造体である。44は複合
構造体43を支持し所定の温度に保持する加熱手段を備
えたサセプタである。このサセプタ44は電気的に接地
されている。複合構造体43はSrTiO3膜面が上に
向くようにサセプタ44に置かれる。サセプタ44と対
抗するように置かれているのがパワー電極45である。
パワー電極45はブロッキング容量46と整合器47を
介して器外の高周波電源48(例えば周波数13.56
MHz)に電気的に接続されている。49は純度99.
999%以上の酸素O2を充填したガスボンベである。
ガスボンベ49のO2は整圧器50で0.5[kg/cm
2]程度の圧力に減圧された後、質量流量調節器51で
所定の流量に調節され、反応器41に導かれる。52は
反応器41と真空ポンプ42を結ぶ排気配管を開閉する
排気バルブ、53は反応器の圧力を一定に制御する圧力
制御バルブである。
【0067】plasma/O2アニールの手順は次の
とおりである。所定の温度に加熱されているサセプタ4
4の上に処理前の複合構造体43を載せ、真空ポンプ4
2を作動させると同時に、排気バルブ52を開口し、直
ちに反応器41内を真空排気する。反応器41内部の圧
力が10~5[Torr]台に到達したところで高純度O
2ガスを反応器41に所定の質量流量で導入するととも
に圧力制御バルブ53を作動させて、反応器41の内圧
を所定の値に調節する。内圧とサセプタ温度が安定する
まで待ってから、高周波電源48の出力をオンし、サセ
プタ44とパワー電極45との間で放電を起こさせ、ア
ニールを開始する。放電が起こると、O3やO(3P)、
O(1D)、O21Δg)、などからなる活性酸素が発
生する。以上の準備が整ったところで、UV/O2活性
酸素アニールを所定の時間、実施する。典型的なアニー
ル条件を下に示す。
【0068】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 活性酸素アニール(plasma/O2)条件 容器圧力 3[mTorr] 処理温度 400[℃] サセプタ−パワー電極間距離 30[cm] O2流量 1[cc/min] 高周波パワー 100[W] 処理時間 20[min] ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 所定の時間が過ぎたらアニールを終了する。すなわち、
高周波出力を停止し、圧力制御バルブ53の作動を止
め、排気バルブ52を閉じ、真空ポンプ42を停止し、
反応器41に空気を導入して大気開放し、複合構造体4
3を器外に取り出す。このようして単結晶SrTiO3
膜と単結晶Si基板との複合構造体が完成する。
【0069】次に本発明の実施例3の効果を説明する。
下記の表2は実施例3ならびに従来例に基づくSrTi
3/Si複合構造体において、SrTiO3薄膜(40
nm)の電界強度1[MV/cm]におけるリーク電流
JL、絶縁破壊強度BEoxおよび定電流0.1[mA
/cm2]を与えたときの総電荷量Qbdを比較した表
である。
【0070】
【表2】
【0071】表2の電気特性は前記実施例と同様にMI
S容量(Alゲート)に正の電圧を印加して測定した。
表2から判るように、実施例3においては、従来例に比
べてリーク電流JLを3桁強低減し、絶縁破壊強度BE
oxを2倍に向上させている。さらにTDDB寿命に対
応する総電荷量Qbdを3桁増大させ、Qbdを1[C
/cm2]台に乗せることに成功した。以上の結果は、
本発明の実施例3が、結晶性酸化物薄膜/Si基板の複
合構造体における結晶性酸化物薄膜のリーク電流や信頼
性の改善に大いに寄与し得る技術であることを示してい
る。
【0072】このような複合構造体の結晶性酸化物薄膜
のリーク電流や信頼性を改善する効果は、ここまでの具
体的実施例で説明したYSZ膜やCeO2膜、SrTi
3膜に限定されるものではなく、Si単結晶基板に成
長させた他の単結晶酸化物薄膜や配向性酸化物薄膜にも
等しく現われる効果であり、本発明の適用範囲は広い。
ただし、対象とする複合構造体に応じて活性酸素アニー
ルの最適条件は異なる。
【0073】また、結晶性酸化物薄膜の構成は説明の都
合上、すべて単層膜としたが、異種の膜の積層膜でも同
様の改善効果が得られる。たとえば、(001)面のC
eO2単結晶膜と(001)面のSrTiO3単結晶膜を
積層したCeO2/SrTiO3/Si複合構造体でも顕
著なリーク軽減効果と絶縁破壊強度およびTDDB耐性
改善効果が現われる。
【0074】次に、本発明を電子素子に適用した実施例
について説明する。 (実施例4)本実施例は、前記図1に示したIS複合構
造体をMFIS型不揮発性メモリセルに適用した例であ
る。
【0075】図5はMFIS型不揮発性ランダムアクセ
スメモリセルの模式的構造断面図である。このセル構造
は一見、前記図8で説明した従来のセル構造と同じであ
るが、結晶性酸化物誘電体薄膜Iが活性酸素アニールを
施された膜であるところが、大きく異なっている。図5
において、61はp型の(100)面の単結晶Si基
板、62はSi基板上に選択的に形成された厚いフィー
ルド酸化膜で、このフィールド酸化膜62が形成されて
いないところがモート領域63である。メモリセルはこ
のモート領域63に形成されている。64はモート領域
にヘテロエピタキシャル成長された単結晶酸化物誘電体
膜(I)、たとえば(100)面のYSZ膜で、素子が
完成するまでの間に活性酸素アニールを施された膜であ
る。単結晶酸化物誘電体膜64の上には強誘電体膜6
5、たとえば(001)面のPbTiO3膜とゲート電
極66、たとえばPt電極がある。強誘電体膜65は結
晶性酸化物誘電体薄膜64の上にヘテロエピタキシャル
成長している。67、68はn型不純物、たとえばPや
Asが高濃度にドープされているソース電極とドレイン
電極である。
【0076】次に、この素子の製造工程の要点を簡単に
説明すると、初めにp型の(100)面の単結晶Si基
板の表面の汚染物をRCA洗浄で除去した後、Si基板
前面に熱酸化法で40[nm]の熱酸化膜を形成し、さ
らにその上に150[nm]のSi34膜(以下SiN
膜と略記する)をLPCVD法で成膜する。つづいて、
ホトリソグラフィとプラズマエッチング法を用いて、モ
ート領域に相当する部分を残してSiN膜(および熱酸
化膜)を除去する。次に、レジストを剥離し、再びRC
A洗浄した後、熱酸化法(LOCOS酸化)で400
[nm]のフィールド酸化膜を形成する。このとき、S
iN膜が形成されている部分には酸化膜は成長しないの
でフィールド酸化膜と一緒にモート領域も形成される。
この後、熱燐酸でSiN膜を除去する。
【0077】つづいて、モート領域に単結晶(001)
面のYSZ膜の成長を行う。RCA洗浄と希弗酸洗浄と
でモート領域の汚染物と自然酸化膜を除去したあと、基
板全面に約13モル%のY23を含有するYSZ膜を2
0[nm]、高真空電ビーム蒸着法にて成長する。この
成膜については前述の複合構造体の実施例で説明したの
で、ここでは説明を繰り返さない。YSZ膜の成長が終
わったあと、基板を1%濃度の稀弗酸に約10秒浸漬さ
せ、超純水でリンスし乾燥する。
【0078】稀弗酸による洗浄が終わったところで、M
OCVD(有機金属気相成長)法を用いて(001)面
の単結晶PbTiO3の成長を行う。使用する原料はテ
トラエチル鉛〔Pb(C25)4〕とテトライソプロポキ
シチタン〔Ti(i−OC37)4〕と乾燥酸素(O2)で
ある。前二者は常温常圧で液体であり、いずれも気化器
で気化し乾燥Arキャリアガスで反応器に輸送する。成
長装置は特別な装置ではなく汎用機を用いる。代表的な
成膜条件は下記のとおりである。
【0079】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ (001)面の単結晶PbTiO3のMOCVD成長条件 成長圧力 6[Torr] 成長温度 640[℃](基板温度) 原 料 Pb(C25)4,Ti(i−OC37)4,O2 気化温度 −15℃〔Pb(C25)4〕 25℃〔Ti(i−OC37)4〕 ガス流量 O2 100cc/min Pb原料キャリア(Ar) 25cc/min Ti原料キャリア(Ar) 22cc/min Ar希釈 200cc/min ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 次に活性酸素アニール、たとえばUV/O3アニールを
所定の時間実施する。UV/O3アニールの詳細な説明
はすでに述べているで省略する。この活性酸素アニール
によって、先に成長したYSZ膜ばかりではなくPbT
iO3強誘電体膜のリーク電流特性と絶縁破壊強度、T
DDB耐性を同時に改善することができる。なお、活性
酸素アニールをYSZ膜形成の直後に行っても、無論良
いが、この場合には強誘電体膜の電気特性の改善は望め
ない。
【0080】強誘電体膜の成長を終了したら、次にゲー
ト電極材料、たとえば白金Ptの全面成膜を行う。Pt
の成膜は汎用のDCマグネトロンスパッタリング法を用
いる。電極材料としては99.99%純度以上のPtタ
ーゲット、膜厚は100[nm]厚である。Ptの典型
的なスパッタリング成膜条件は次のとおりである。
【0081】 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ PtのDCマクネトロンスパッタリング条件 成膜圧力 3[mTorr] 成膜温度 400[℃](基板温度) 原 料 99.99%Ptターゲット スパッタガス Ar ターゲット−基板距離 30[cm] DCパワー 150[W] ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ Ptの成膜が済んだら、フォトリソグラフィとArスパ
ッタエッチング技術を用いてPtゲート電極を形成す
る。Ptのエッチングが終了したレジストをそのままに
して続けてPbTiO3膜とYSZ膜の反応性イオンエ
ッチングを行う。エッチングガスはCF4とO2の混合ガ
スである。YSZ膜のエッチングが終了したら、レジス
トを灰化させて除き、基板表面の塵埃を有機溶剤を用い
て超音波洗浄で除去する。
【0082】つづいて、基板全面にPをイオン注入す
る。Si基板に注入されるのはモート領域のゲート電極
を除く部分、すなわちソース、ドレイン領域である。加
速電圧は100[keV]、ドーズ量は5×1015[個/
cm2]である。イオン注入が終了したら、ソース、ドレ
インの注入不純物の活性化を急速熱処理(RTA)装置
を用いて行う。熱処理温度は1200[℃]、熱処理時
間は30秒である。このようにしてMFIS型の強誘電
体メモリセルが完成する。
【0083】(実施例5)電子素子の他の実施例は、前
記本発明のIS複合構造体を用いたSOI基板上にMO
Sトランジスタを形成した例である。図6はSOI構造
のMOSトランジスタの模式的構造断面図である。この
構造は図9で説明した従来例の構造と見かけ上、同じで
あるがSiエピタキシャル膜とSi単結晶基板との間に
挟持された結晶性酸化物誘電体薄膜が活性酸素アニール
を施された膜であるところが、大きく異なっている。
【0084】図6において、71は高濃度に不純物ドー
プされたn形の(100)面の単結晶Si基板、72は
Si基板71上にヘテロエピタキシャル成長された単結
晶酸化物誘電体膜(I)、たとえば(100)面のYS
Z膜で、素子が完成するまでの間に活性酸素アニールを
施された膜である。73はYSZ膜72の上にヘテロエ
ピタキシャル成長したn形またはp形の比較的厚い(1
00)面の単結晶Si膜である。74は単結晶Si膜7
3上に形成された厚いフィールド酸化膜、75はモート
領域である。モート領域75内にある76はポリシリコ
ンゲート電極であり、これと単結晶Si膜73との間に
はSiO2熱酸化膜(ゲート酸化膜)77が形成されて
いる。また78、79はp形またはn形の不純物が高濃
度にドープされているソース電極とドレイン電極であ
る。
【0085】製造工程の要点を簡単に説明すると、初め
に、高濃度にドープされたn形の(100)面の単結晶
Si基板61をRCA洗浄と稀弗酸洗浄とで表面を清浄
にし、その全面に(001)面のYSZ膜を150[n
m]、すでに説明した高真空電ビーム蒸着法にて成長さ
せる。成長後、このIS複合構造体に、前に説明した活
性酸素アニール、例えば、plasma/O2アニール
をやや長めに施す。このあと、基板を1%濃度の稀弗酸
に約10秒浸漬させ、超純水でリンスし乾燥する。つづ
いて(100)面のYSZ膜72の表面に2μmの厚み
の(100)面の単結晶Siを周知の常圧CVD法でエ
ピタキシャル成長させる。原料はSiCl4とH2であ
る。このようにして低リーク電流、高絶縁破壊耐性のS
OI基板ができる。
【0086】次にエピタキシャルSi膜全面にp形の不
純物Bを3×1013[個/cm2]イオン注入し、基板
表面をRCA洗浄で清浄にする。前出の実施例とまった
く同じLOCOS酸化法でフィールド酸化膜74とモー
ト領域75を形成する。LOCOS酸化工程を経るあい
だに先にイオン注入したB不純物はエピタキシャルSi
膜内に広く拡散しかつ活性化する。
【0087】つづいて、基板を熱酸化してモート領域に
ゲート酸化膜となる薄いSiO2熱酸化膜77(厚み2
0[nm])を成長させ、さらにこの上にLPCVD法
で膜厚300[nm]のポリシリコン膜を堆積した後、
フォトリソグラフィと反応性イオンエッチングを用い
て、図6に示すように、ポリシリコンゲート電極76を
形成する。
【0088】レジストを除去した後、基板表面にPをイ
オン注入する。この注入でエピタキシャルSi膜にBが
打ち込まれるのはモート領域のゲート電極を除く部分、
すなわちソース、ドレイン領域である。ポリシリコンゲ
ート電極にもBが同時に打ち込まれる。加速電圧は10
0[keV]、ドーズ量は5×1015[個/cm2]で
ある。
【0089】イオン注入が終了したら、基板表面をRC
A洗浄で清浄にした後、ソース電極78、ドレイン電極
79、ゲート電極76の不純物を活性化するために、1
120[℃]に加熱した拡散炉内で2時間のドライブイ
ンを行う。このようにして本発明に基づく、SOI基板
を用いたMOSトランジスタが完成する。
【図面の簡単な説明】
【図1】本発明に基づく複合構造体の基本構造を示す断
面図。
【図2】本発明の製造方法で使用する活性酸素アニール
装置の一例を示す断面図。
【図3】本発明の製造方法で使用する活性酸素アニール
装置の他の一例を示す断面図。
【図4】本発明の製造方法で使用する活性酸素アニール
装置の他の一例を示す断面図。
【図5】本発明の電子素子の一例として不揮発性メモリ
セルの構造を示す断面図。
【図6】本発明の電子素子の一例としてSOI基板上に
MOSトランジスタを形成した構造を示す断面図。
【図7】結晶性酸化物誘電体薄膜のリーク電流特性を示
す特性図。
【図8】従来の電子素子構造に基づく不揮発性メモリセ
ルの一例の断面図。
【図9】従来の電子素子構造に基づくMOSトランジス
タの一例の断面図。
【符号の説明】
1…単結晶Si基板 2…結晶性酸化物
誘電体膜 11…反応器 12…真空ポンプ 13…アニール前のYSZ/Si複合構造体 14…サセプタ 15…酸素ボンベ 16…整圧器 17…質量流量計 18…誘電体バリヤ放電エキシマランプ 19…合成石英窓 20…排気バルブ 21…大気排出バルブ 22…真空排気装
置 31…アニール前CeO2/Si複合構造体 32…オゾン発生器 33…低圧水銀ラ
ンプ 41…反応器 42…真空ポンプ 43…アニール前SrTiO3/Si複合構造体 44…サセプタ 45…パワー電極 46…ブロッキング容量 47…整合器 48…高周波電源 49…酸素ボンベ 50…整圧器 51…質量流量調
節器 52…排気バルブ 53…圧力制御バ
ルブ 61…Si基板 62…フィールド
酸化膜 63…モート領域 64…単結晶誘電
体薄膜 65…強誘電体膜 66…ゲート電極 67…ソース電極 68…ドレイン電
極 71…Si基板 72…単結晶誘電
体薄膜 73…単結晶Si膜 74…フィールド
酸化膜 75…モート領域 76…ポリシリコ
ンゲート電極 77…ゲート酸化膜 78…ソース電極 79…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 H01L 41/08 D 29/788 29/792 41/08 49/00

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】単結晶シリコン半導体基体に結晶性酸化物
    誘電体薄膜を成長させた複合構造体において、 前記結晶性酸化物誘電体薄膜が、成長後に活性酸素雰囲
    気で熱処理を施された薄膜であることを特徴とする結晶
    性酸化物誘電体薄膜と単結晶シリコン基体との複合構造
    体。
  2. 【請求項2】単結晶シリコン半導体基体に結晶性酸化物
    誘電体薄膜を成長させた複合構造体を含む電子素子にお
    いて、 前記複合構造体が、その形成後から電子素子構造を完成
    させるまでの間に少なくとも1回、活性酸素雰囲気で熱
    処理を施された薄膜であることを特徴とする電子素子。
  3. 【請求項3】前記結晶性酸化物誘電体薄膜が前記単結晶
    シリコン基体にヘテロエピタキシャル成長させた単結晶
    膜であることを特徴とする請求項1に記載の複合構造体
    または請求項2に記載の電子素子。
  4. 【請求項4】前記結晶性酸化物誘電体薄膜が複数の材料
    の積層によって形成された多層膜からなることを特徴と
    する請求項1乃至請求項3の何れかに記載の複合構造体
    または電子素子。
  5. 【請求項5】前記結晶性酸化物誘電体薄膜が安定化ジル
    コニア、酸化セリウム、チタン酸ストロンチウム、酸化
    マグネシウム、酸化イットリウムから選ばれた一つある
    いは複数の材料によって構成された単層膜あるいは積層
    膜であることを特徴とする請求項1乃至請求項4の何れ
    かに記載の複合構造体または電子素子。
  6. 【請求項6】上記電子素子は、単結晶シリコン半導体基
    体(S)の一部に、順に結晶性酸化物誘電体薄膜(I)
    と強誘電体薄膜(F)と金属電極膜(M)を積層し、該
    積層膜の非形成部の少なくとも一部にソース電極とドレ
    イン電極とを設けたMFISトランジスタであり、 該結晶性酸化物薄膜が、成長後もしくは強誘電体薄膜成
    長後に、少なくとも1回、活性酸素雰囲気で熱処理を施
    された薄膜であることを特徴とする請求項2乃至請求項
    5の何れかに記載の電子素子。
  7. 【請求項7】上記電子素子は、単結晶シリコン半導体基
    体(S)の上に一つまたは複数の結晶性酸化物誘電体薄
    膜(I)と単結晶シリコン膜をエピタキシャル成長させ
    たSOI基板であり、 該結晶性酸化物薄膜が、その成長後に、少なくとも1
    回、活性酸素雰囲気で熱処理を施された薄膜であること
    を特徴とする請求項2乃至請求項5の何れかに記載の電
    子素子。
  8. 【請求項8】前記活性酸素雰囲気での熱処理が、酸素を
    供給しながら190nm未満の波長を含む紫外線照射下
    で熱処理する方法、オゾンを供給しながら熱処理する方
    法、酸素プラズマ下で熱処理する方法、のいずれか一つ
    の方法、あるいは二つ以上の方法を組合せて同時に行な
    う方法、あるいは二つ以上の方法を異なった時点で重複
    して行なう方法によって達成されることを特徴とする請
    求項1乃至請求項7の何れかに記載の複合構造体または
    電子素子の製造方法。
  9. 【請求項9】前記活性酸素雰囲気での熱処理が結晶性酸
    化物誘電体薄膜形成直後に実施されることを特徴とする
    請求項1乃至請求項8の何れかに記載の複合構造体また
    は電子素子の製造方法。
  10. 【請求項10】前記活性酸素雰囲気での熱処理が結晶性
    酸化物誘電体薄膜を形成し、該結晶性酸化物誘電体薄膜
    の上に導電性酸化物、あるいは、酸化物半導体膜、酸化
    物超電導体膜、酸化物強誘電体膜の少なくとも一つを形
    成した後に施されることを特徴とする請求項2乃至請求
    項8の何れかに記載の電子素子の製造方法。
JP26269796A 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 Expired - Fee Related JP3684709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26269796A JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26269796A JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH10107216A true JPH10107216A (ja) 1998-04-24
JP3684709B2 JP3684709B2 (ja) 2005-08-17

Family

ID=17379347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26269796A Expired - Fee Related JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP3684709B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070674A1 (de) 1999-05-12 2000-11-23 Infineon Technologies Ag Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
KR100356266B1 (ko) * 2000-04-08 2002-10-12 한국과학기술연구원 세륨실리케이트 발광재료 및 그 제조방법
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム インターナショナル エヌ.ヴェー. 誘電体界面被膜およびその方法
US6747317B2 (en) 2001-11-02 2004-06-08 Fujitsu Limited Semiconductor device
KR20040050458A (ko) * 2002-12-10 2004-06-16 크리스탈솔루션 (주) 단결정 산화마그네슘의 처리 방법
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
US7339219B2 (en) 2003-03-04 2008-03-04 Fujitsu Limited Capacitance device including a perovskite film having (001) orientation
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
WO2008083224A1 (en) * 2006-12-27 2008-07-10 President And Fellows Of Harvard College Photo-activation of solid oxide fuel cells and gas separation devices
US10847541B2 (en) * 2017-07-14 2020-11-24 SK Hynix Inc. Ferroelectric memory device and a method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070674A1 (de) 1999-05-12 2000-11-23 Infineon Technologies Ag Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
US6469887B2 (en) 1999-05-12 2002-10-22 Infineon Technologies Ag Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor
KR100356266B1 (ko) * 2000-04-08 2002-10-12 한국과학기술연구원 세륨실리케이트 발광재료 및 그 제조방법
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム インターナショナル エヌ.ヴェー. 誘電体界面被膜およびその方法
US6747317B2 (en) 2001-11-02 2004-06-08 Fujitsu Limited Semiconductor device
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
KR20040050458A (ko) * 2002-12-10 2004-06-16 크리스탈솔루션 (주) 단결정 산화마그네슘의 처리 방법
US7339219B2 (en) 2003-03-04 2008-03-04 Fujitsu Limited Capacitance device including a perovskite film having (001) orientation
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
WO2008083224A1 (en) * 2006-12-27 2008-07-10 President And Fellows Of Harvard College Photo-activation of solid oxide fuel cells and gas separation devices
US10847541B2 (en) * 2017-07-14 2020-11-24 SK Hynix Inc. Ferroelectric memory device and a method of manufacturing the same

Also Published As

Publication number Publication date
JP3684709B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
US7033958B2 (en) Semiconductor device and process for producing the same
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US7723242B2 (en) Enhanced thin-film oxidation process
US7837838B2 (en) Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
US7678710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7115533B2 (en) Semiconductor device manufacturing method
JP2001313292A (ja) 高誘電率膜の電気的特性を改善するための方法
JP3746478B2 (ja) 半導体装置の製造方法
US20070209930A1 (en) Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP2004521476A (ja) ガス−クラスターイオン−ビーム加工によるフィルム蒸着用の界面制御
US20030109114A1 (en) Method for forming insulative film, a semiconductor device and method for manufacturing the same
US20010024860A1 (en) Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric
JP3684709B2 (ja) 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
JPH08335682A (ja) 電子デバイス製造方法
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
CN103367409A (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP2004088078A (ja) 半導体装置およびその製造方法
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
JPH0794678A (ja) キャパシタおよびその形成方法
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP2006216774A (ja) 絶縁膜の成膜方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees