JP3684709B2 - 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 - Google Patents

結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 Download PDF

Info

Publication number
JP3684709B2
JP3684709B2 JP26269796A JP26269796A JP3684709B2 JP 3684709 B2 JP3684709 B2 JP 3684709B2 JP 26269796 A JP26269796 A JP 26269796A JP 26269796 A JP26269796 A JP 26269796A JP 3684709 B2 JP3684709 B2 JP 3684709B2
Authority
JP
Japan
Prior art keywords
film
thin film
single crystal
crystalline oxide
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26269796A
Other languages
English (en)
Other versions
JPH10107216A (ja
Inventor
智 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP26269796A priority Critical patent/JP3684709B2/ja
Publication of JPH10107216A publication Critical patent/JPH10107216A/ja
Application granted granted Critical
Publication of JP3684709B2 publication Critical patent/JP3684709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リーク電流の極めて少ない結晶性の酸化物誘電体薄膜と単結晶シリコン(Si)基板との複合構造体とこれを利用した電子素子の構造、ならびにこれら構造体や電子素子の製造方法に関する。なお、ここで言う結晶性誘電体薄膜とは単結晶または特定の方向に優先配向した誘電体薄膜を意味するものとする。
【0002】
【従来の技術】
単結晶膜は、一般に、アモルファス膜や多結晶膜に比べて、結晶構造的に平坦かつ均一なため、導電性、誘電性、絶縁性、強誘電性、超電導性、半導体特性、光透過性、光磁気特性、結晶周期性等のその材料特有の物理的諸特性が強く鋭く現れるという特長を有している。そのため、様々な工業分野で有用であり、その実現が強く望まれている。近年、これら単結晶膜をSi半導体素子や集積回路に積載して、従来のSi系材料だけでは達成できない付加価値の高い集積回路やスマートデバイスを実現しようとする試みが活発に行われるようになってきいる。このような新規なSi半導体デバイスを構成する上で欠かせない基本構造が結晶性の誘電体薄膜(I)と単結晶Si(S)との複合構造体(以下IS構造体と略称)である。
【0003】
一例を挙げると、図8の模式的構造断面図に示すようなMFIS型不揮発性ランダムアクセスメモリセルがある。このセルは金属(M)−シリコン酸化膜(O)−半導体(S)からなるMOSトランジスタのO部分を、電気的に反転可能な自発分極をもつ単結晶強誘電体膜(F)と単結晶誘電体膜(I)とで置き換えたものである。
【0004】
図8において、101はp型の(100)面の単結晶Si基板、102はSi基板101上にヘテロエピタキシャル成長された単結晶酸化物誘電体膜(I)であり、たとえば(100)面のYSZ膜である。103は単結晶酸化物誘電体膜102の上にヘテロエピタキシャル成長された強誘電体膜であり、たとえば(001)面のPbTiO3膜である。104は強誘電体膜103上に形成されたゲート電極であり、たとえばPt電極である。105および106はn型のソース電極およびドレイン電極であり、それぞれP(リン)やAs(ヒ素)をイオン注入して、熱拡散で活性化させて形成したものである。
【0005】
このメモリでは、ゲート電極(G)−Si基板(Sub)間に正または負のパルス電圧を印加して、強誘電体膜の自発分極ベクトルを反転固定させ、トランジスタを導通あるいは非導通状態にさせることで情報の記録を行う。
【0006】
また、上記の強誘電体層としては、化学的気相成長法(CVD)やマグネトロンスパッタリング法などで形成されたPbTiO3(チタン酸鉛)膜やPb(Zrx,Ti1-x)O3(ジルコンチタン酸鉛)膜、Bi4Ti312(チタン酸ビスマス)膜など(いずれも分極軸配向単結晶膜)が検討されている。
【0007】
また、上記の単結晶誘電体層としては、電子ビーム蒸着法やCVDで形成されたCeO2(酸化セリウム)膜やYSZ(イットリヤ安定化ジルコニヤ)膜、SrTiO3(チタン酸ストロンチウム)膜などが検討されている。これらの単結晶誘電体膜は単結晶強誘電体膜を形成するためのテンプレート層として機能するほかに、強誘電体とSi基板が相互拡散するのを防止する緩衝層としての役割を担っている。
【0008】
また、不揮発性ランダムアクセスメモリセルには、上記のMFIS構造の他に、MFMIS構造も提案されている。ここで単結晶F層と単結晶I層の間に挿入されたM層は単結晶の導電膜、たとえばPt膜などである。この場合もMFM構造の下部にIS構造体が用いられる。
【0009】
次に、図9の模式的構造断面図に示したSOI構造のMOSトランジスタもIS構造体の重要な応用例である。この構造のMOSトランジスタは動作上極めて有害なラッチアップ現象から完全に免れることができるという特筆すべき特徴がある。
【0010】
図9において、111は(100)面のSi基板、112は該Si基板111に接してヘテロエピタキシャル成長されたCeO2やYSZ、SrTiO3などの単結晶誘電体膜である。このSi基板111と単結晶誘電体膜112とがIS構造を成している。113は単結晶誘電体膜112上にCVDでヘテロエピタキシャル成長されたp型の(100)面の単結晶Si層、114は単結晶Si層113の熱酸化で形成されたSiO2ゲート酸化膜、115はゲート酸化膜114の上にCVDとドライエッチングで形成されたポリシリコンのゲート電極である。116および117はN形のソース電極およびドレイン電極であり、それぞれP(リン)やAs(ヒ素)をイオン注入して、熱拡散で活性化させて形成したものである。
【0011】
また、集積回路の高速化処理を目指して試みられている酸化物高温超電導薄膜配線などでもIS構造体の上に高品質の単結晶超電導体膜(たとえばYBa2Cu37)配線を形成する。I層としては、たとえば、YSZとY23の単結晶積層膜が用いられる。
【0012】
このようにIS構造体は、単結晶の機能性薄膜(強誘電体膜、半導体膜、導電膜、超電導膜、誘電体膜)を含有する様々なデバイスを単結晶Si基板上で実現するための重要な基本構造であることが理解される。しかし、現状では単結晶酸化物誘電体薄膜I層に、(1)リーク電流が大きい、(2)破壊強度が低い、(3)経時破壊(TDDB)寿命が短い、という問題があり、上述のような高機能デバイスの実現に大きな障害となっている。
【0013】
上記の問題を実際のデータに基づいて詳しく説明する。
図7は結晶性酸化物誘電体薄膜のリーク電流特性図である。図7において、特性曲線(a)は従来の単結晶YSZ膜の特性例を示すものであり、N型単結晶(100)面のSi基板にエピタキシャル成長させた(100)面のYSZ膜に、直径200[μm]のAl電極(ゲート)を形成して作製したMIS容量のゲート電極に、正の電圧を印加して測定したリーク電流密度J[A/cm2]を、電界強度Eox[V/cm]の関数として示したものである。なお、吸収電流成分を除くために、電流の測定は、電圧印加してから充分時間が経過した後に行っている。また、膜厚は40[nm]であり、成膜法は、ここでは電子ビーム蒸着法である。基板の洗浄法ならびに成膜法(蒸着条件等)は本発明の実施例の中で後述する。
【0014】
図7の特性曲線(a)を見てわかるように、従来例の単結晶YSZ膜のリーク電流は非常に高い水準にある。実用を考えると、リーク電流密度は電界強度Eox=1[MV/cm]のとき、J=1[nA/cm2]以下に抑制したい。しかし、上記の従来例ではJ=100[μA/cm2]台と、これと大きくかけ離れた値を示している。また、図7の特性曲線(a)におけるA点の電流ジャンプは、この電圧(Eox≒1.5[MV/cm])でYSZ膜が絶縁破壊をしていることを示している。前述のMFIS不揮発性メモリセルなどに適用するには、この絶縁破壊強度は充分とは言えない値である。
【0015】
さらにI層には、電源ストレスに対する長期的な絶縁破壊(TDDB)耐性があることが必須の条件である。この耐性は一般に誘電体膜に定電流ストレスを与え、絶縁破壊するまでに膜を通過した総電荷量Qbd[C/cm2]を測定して評価する。上記の単結晶YSZ膜に、J=0.1[mA/cm2]の定電流ストレスを与えた時の典型的なTDDB寿命は、それぞれQbd=1.2[mC/cm2]であった。この値はMOSトランジスタなどのゲート酸化膜として用いられている熱酸化SiO2膜の代表的な値Qbd〜10[C/cm2]と並べると比べようもなく低い。電源ストレスが比較的強いMFIS不揮発性メモリセルなどにYSZ膜を適用するには、少なくとも0.1[C/cm2]台のTDDB寿命が必要である。
【0016】
IS構造におけるこのようなI層の問題は、電子ビーム蒸着法で形成した単結晶YSZ膜に限ったことではなく、他の単結晶酸化物誘電体材料膜や他の成膜法で作製したYSZ膜でも共通して観察される問題である。
【0017】
【発明が解決しようとする課題】
本発明は、このような従来のIS構造体およびこれを用いたデバイスの結晶性誘電体膜(I層)の問題点を解決するためになされたものであり、リーク電流が少なく、絶縁破壊耐圧が高く、経時的絶縁破壊寿命が充分長い結晶性酸化物誘電体層を有するIS構造、すなわち結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法を実現することを目的としている。
【0018】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、IS複合構造体の製造方法およびこの製造方法により形成された複合構造体または電子素子を各特許請求の範囲に記載しているように構成した。
すなわち、請求項1に記載の発明においては、単結晶シリコン半導体基体に結晶性酸化物誘電体薄膜を成長させた複合構造体または電子素子の製造方法において、前記結晶性酸化物誘電体薄膜が成長後に活性酸素雰囲気で熱処理を施された薄膜であり、前記活性酸素雰囲気での熱処理が、酸素を供給しながら190nm未満の波長を含む紫外線照射下で熱処理する方法、オゾンを供給しながら熱処理する方法、酸素プラズマ下で熱処理する方法、のいずれか一つの方法、あるいは二つ以上の方法を組合せて同時に行なう方法(例えば紫外線照射下でオゾンを供給しながら熱処理する)、あるいは二つ以上の方法を異なった時点で重複して行なう方法(一つの方法を行った後に次の方法を行う)によって達成されるように構成している。なお、上記紫外線の波長190nm未満とは、酸素を分解して活性酸素とする能力を有する範囲を意味する。
【0019】
同様に請求項2は、製造方法の一態様であって、活性酸素雰囲気での熱処理が結晶性酸化物誘電体薄膜形成直後に実施されるものである。
【0020】
請求項3は、前記電子素子の製造方法の一態様であって、活性酸素雰囲気での熱処理が結晶性酸化物誘電体薄膜を形成し、該結晶性酸化物誘電体薄膜の上に導電性酸化物、あるいは、酸化物半導体膜、酸化物超電導体膜、酸化物強誘電体膜の少なくとも一つを形成した後に施されるものである。
【0021】
また、請求項4においては、単結晶シリコン半導体基体に結晶性酸化物誘電体薄膜を成長させたIS複合構造体において、前記結晶性酸化物誘電体薄膜が、単結晶シリコン半導体基体にヘテロエピタキシャル成長させた単結晶膜であり、I層は成長後に活性酸素雰囲気で熱処理を施した結晶性酸化物誘電体薄膜であり、かつ、請求項1乃至請求項3の何れかに記載の製造方法により形成されたものとした。なお、下記請求項5〜9においても同様に請求項1乃至請求項3の何れかに記載の製造方法により形成されたものである。
同様に請求項5においては、IS複合構造体を含み、これの上に構築された電子素子において、結晶性酸化物誘電体薄膜が、単結晶シリコン半導体基体にヘテロエピタキシャル成長させた単結晶膜であり、かつ、I層は成長後から電子素子を完成させるまでの間に活性酸素雰囲気で熱処理(以下活性酸素アニールと称する)を施された結晶性酸化物誘電体薄膜であるとした。
【0022】
さらに、請求項6〜7は請求項4または請求項5の具体的な態様を示したものである。すなわち請求項6においては、前記結晶性酸化物誘電体薄膜を複数の酸化物誘電体膜の積層によって形成される多層膜によって構成している。また、請求項7においては結晶性酸化物誘電体薄膜が安定化ジルコニア、酸化セリウム、チタン酸ストロンチウム、酸化マグネシウム、酸化イットリウムから選ばれた単層膜あるいは積層複合膜であるとしている。
【0023】
また、請求項8および請求項9は、電子素子の具体的態様を示すものであり、請求項8は電子素子がMFISトランジスタ(MFIS型不揮発性ランダムアクセスメモリセル)の場合、請求項9は電子素子がSOI( Silicon On Insulater )基板である場合を示す。
【0024】
以下、作用について説明する。
まず、単結晶Si基板上に形成した結晶性酸化物薄膜のリーク電流の機構について説明する。本発明者が鋭意研究して明らかにしたところによると、結晶性酸化物薄膜のリーク電流の原因には、(1)酸化物の結晶粒内部の酸素空位、(2)結晶粒内部の金属元素ボイド、(3)結晶粒界面のエネルギー準位、(4)結晶粒間隙の金属Si元素、などがあり、各原因に基づいて(分離はできないが)異なるリーク電流が流れる。上記の原因(1)と(2)は結晶の格子点にあるべき原子が確率的に抜けてしまういわゆる点欠陥である。金属元素が抜けるとこれと結合している酸素原子も一緒に抜けることが多く、金属−酸素ボイドとなる。これら点欠陥は酸化物の禁止帯に電子準位を形成し、この密度が一定以上になると準位間を容易に電子が移動できるようになり、所謂ホッピング電導を引き起こす。このような点欠陥はアモルファス膜でもしばしば観察され、やはりリーク電流の原因になっている。
【0025】
上記の原因(1)、(2)が粒界内を流れるリーク電流の原因であったのに対して、原因(3)と(4)は粒界面を流れるリーク電流に関するものであり、結晶性酸化膜特有の原因である。ここで単結晶Siにエピタキシャル成長している結晶性酸化物薄膜に“粒界”とは、奇異な印象を受けかもしれないが、これは格子定数が微妙に違う異種材料を単結晶Siにヘテロエピタキシャル成長させるとき、ヘテロ面の格子不整ストレスを開放するために必然的に生じる粒界であり、成長面に垂直方向に粒界面が延びている。この粒界面では結晶周期が中断し、粒界面に存在する原子のなかには、化学結合していないものが多数存在する。上記の原因(3)はこれら未結合原子が存在する結果として結晶性酸化物禁制帯内部に形成された電子準位である。電子準位が高濃度になるとバンドを形成しリーク電流を増大させる。原因(4)は結晶性酸化物薄膜の成膜時にSi基板から侵入し結晶粒界に偏析した金属Si原子である。結晶粒界には1〜数原子層程度の空隙があるので、減圧下(低酸素濃度下)成長時に基板から侵入してきたSiは金属状態(または低価数状態)のまま粒界間隙にトラップされる。粒界に偏析したSiは当然、リーク電流の導電経路になる。
【0026】
リーク電流の発生のメカニズムを説明し終えたところで、本発明がリーク電流を含む従来の問題を如何にして解決するか(作用)について説明する。
本発明者の最近の研究成果によると、本発明によるリーク電流の低減はつぎのような機構に基づいて起こると考えられる。本発明の活性酸素アニールでは、反応性の高いO(1D)やO21Δg)、O(3P)などの活性酸素が気相で豊富に発生している雰囲気で結晶性酸化物薄膜/単結晶Si構造体を比較的低温で熱処理する。このとき活性酸素はSi基板に向かって内方拡散する。活性酸素の一部は原因(1)の酸素空位に遭遇し、空位を消滅(充填)させて安定する。また活性酸素の他の一部は粒界に向かって、あるいは、粒界に沿って拡散し、粒界に偏析している金属状シリコンを酸化してSiO2とし、粒界間隙部をSiO2ネットワークで満たす。これによって原因(4)の金属Siが除去される。なお、上記の熱処理温度は、常温から約500℃程度までの範囲とし、特に200〜500℃程度が望ましい。その理由は500℃以上の高温では活性酸素が通常の酸素に変わってしまい、また、200℃以下ではアニール時間が長くなるためである。
【0027】
さらに、結晶粒界面に存在していた未結合手原子Mは粒界間隙にSiO2ネットワークが形成される過程で、近接するSiとM−O−Si結合を成し、その未結合手を解消する。これによって原因(3)が解消される。残りの活性酸素は単結晶Si基板まで拡散し、結晶性酸化物薄膜/Si界面に極めて薄いSiO2膜を成長させる。SiO2の成長は一般に体積の膨張を伴うが、熱処理温度が低温である活性酸素アニールでは、通常の熱酸化のように圧縮応力に打ち勝って成長するのは困難であるから、活性酸素アニールでは一部のSi元素を酸化物膜中に放出し、体積の膨張を押えながら界面での酸化が進行する。ここで放出されたSi原子は外方拡散する過程で金属−酸素ボイドに遭遇し、金属原子位置に捕獲される。一方、このとき気相からは活性酸素が内方拡散しており、ボイドに捕獲されたSi原子に遭遇することが可能であり、ボイドに近接する酸化物の複数の金属とSi原子との中間に入ってM−O−Si結合を完成させる。こうして原因(2)の金属−酸素ボイドはSi−Ox(x=4〜5)原子団によって補填され、消滅する。なお、ボイドに捕獲されなかった大多数のSi原子は酸化物薄膜の表面に析出する。この析出物は結晶性酸化物薄膜上への他の薄膜のエピタキシャル成長を阻害するので、本発明においては成長前に弗酸溶液などで除去される。
【0028】
こうして本発明の構造ならびに方法によれば、リーク電流の上記原因(1)〜(4)をすべて除去することができる。この結果、本発明は実施例にて後述するように、従来例に比べ、結晶性酸化物薄膜のリーク電流を数桁のレベルで低減することができる。
【0029】
つぎに本発明による絶縁破壊強度BEoxやTDDB寿命を示す総電荷量Qbdの改善について述べる。本発明の対象とするCeO2やYSZなどの結晶性酸化物薄膜の絶縁破壊や疲労のメカニズムは、研究段階にあり十分に解明されているとは言い難い。しかし、電界強度Eoxや総電荷量Qbdとリーク電流Jとの間には強い正の相関があることは広く認められている。これは、EoxやQbdを決定する要因とリーク電流の原因とが共通していることを示唆している。本発明は上述のように結晶性酸化物のリーク電流の原因を除去することができるから、これと深く関わる絶縁破壊や疲労の要因を取り除くことができ、結果として、従来例に比べて、絶縁破壊強度BEoxを高く、総電荷量Qbdを大きくすることができる。
【0030】
【発明の効果】
以上説明してきたように本発明においては、結晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体において、該結晶性誘電体薄膜を成長後に活性酸素アニールを施した膜としたため、結晶性誘電体膜における(1)リーク電流特性、(2)絶縁破壊強度、(3)経時的絶縁破壊(TDDB)耐性、を改善することができるという効果が得られる。
【0031】
また本発明においては、結晶性酸化物誘電体膜と単結晶Si基板との複合構造体を含む電子素子に上記本発明による複合構造体を適用することにより、上記(1)〜(3)の特性不良に起因して生じていた電子素子の破壊や動作不良を解消できるという効果が得られる。
【0032】
【発明の実施の形態】
以下、本発明にかかる結晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体と、該複合構造体を含む電子素子と、複合構造体および電子素子の製造方法を、実施の形態および実施例に基づいて説明する。
【0033】
(実施の形態)
図1は本発明に基づく結晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体の一実施の形態を示す断面図である。
図1において、1は(100)、(111)、(110)面などの所定の結晶面を有する単結晶Si基板、2は、電子ビーム蒸着法、イオンビームスパッタリング法、分子線エピタキシー法、レーザアブレーション法などの物理的気相成長法やCVDなどの化学的気相成長法にてSi基板1上にヘテロエピタキシャル成長された結晶性酸化物誘電体薄膜、あるいは単結晶酸化物誘電体薄膜である。これに該当する誘電体薄膜としては、Y23やSm23、CaOなどで安定化されたジルコニア膜(たとえばYSZ膜)、酸化セリウム(CeO2)膜、チタン酸ストロンチウム(SrTiO3)膜、酸化イットリウム(Y23)膜、酸化マグネシウム(MgO)などが挙げられるが、これに限定されるものではなく、Si基板にヘテロエピタキシャル成長される酸化物誘電体薄膜なら他の薄膜でもよい。酸化物誘電体薄膜2は、Si基板1に成長された後、Si基板1とともにO3やO(1P)、O(1D)、O21Δg)、O2~などの活性酸素雰囲気の中で常温から500[℃]未満の温度で所定時間、熱処理を施される。こうして本発明に基づく複合構造体が完成する。
【0034】
以下に、上記の本発明複合構造体の実施の形態の具体的な実施例を提示するとともに、これを作製する工程を示すことによって本発明の製造方法の実施例も併せて説明することにする。
【0035】
(実施例1)
本発明に基づく複合構造体の最初の具体的な実施例は(100)面の単結晶Si基板1とエピタキシャル成長された(100)面の単結晶イットリヤ安定化ジルコニア(YSZ)薄膜2とからなる複合構造体を、高真空電子ビーム蒸着法とUV/O2活性酸素アニールとを用いて構築する例である。ここでUVは活性酸素の生成手段としての紫外線を意味し、O2は活性酸素の原料としての酸素を意味する。
【0036】
はじめに、(100)面の単結晶Si基板1の表面の汚染物および自然酸化物を、RCA洗浄(アンモニア水と過酸化水素水の混合液による洗浄と、塩酸と過酸化水素水の混合液による洗浄からなる伝統的なSi基板洗浄法)と希フッ酸洗浄(5%濃度のHF水溶液に数10秒浸漬した後、純水でリンスし乾燥する洗浄法)とで除去する。
【0037】
つづいてSi基板1上に約13モル%のY23を含有するYSZ膜を高真空電子ビーム蒸着法にて形成する。蒸着機は実験用あるいは量産用として市販されている汎用の高真空型の装置である。蒸着のターゲットは単結晶YSZ(Y23 13mol%)インゴットを直径15mm、厚み7mmの切削加工したYSZタブレットである。
【0038】
成膜の手順を説明すると、蒸発源にYSZタブレットを充填し、洗浄したSi基板1を蒸着槽の基板ホルダに設置して、速やかに蒸着槽内を排気する。基板ホルダは基板を常温から1000[℃]までの温度に加熱する能力を有しており、蒸着源とは30[cm]の距離を隔てて対抗している。蒸着装置の排気は強力であり、内部の圧力は10~9[Torr]以下まで減圧することが可能である。蒸着槽の圧力が10~6[Torr]に達したら基板温度を加熱して所定の成膜温度にする。温度が安定し、かつ、蒸着槽内の圧力が10~9[Torr]以下に下がったところで高速の電子ビームをタブレットに射突させ、0.2[nm/min]の成長速度でYSZ膜をSi基板に成長させる。YSZの膜厚が概ね3[nm]になったところで外部から蒸着槽に高純度乾燥酸素を導入して圧力を2×10~6[Torr]に調節するとともに成長速度を5[nm/min]に上げ、所定の膜厚になるまで成長を続ける。成長速度は熱陰極の放出電流を制御して調節する。
(100)面の単結晶YSZ薄膜が得られる典型的な成膜条件は次のとおりである。
【0039】
Figure 0003684709
膜厚が所望の値になったところで蒸着電源の出力を切って成膜を終える。この後、蒸着槽に基板を置いたまま基板を徐冷し、基板温度が十分低くなってから基板を蒸着槽から取出す。このようにして堆積したYSZ膜はホタル石構造(立方晶)を有する単結晶エピタキシャル膜であった。
【0040】
従来例として前に説明したYSZ薄膜と単結晶Siとの複合構造体は、ここまでの工程で完成となる。しかし、本発明に基づく複合構造体ではこの後、活性酸素アニール工程を実施する。
ここでは活性酸素アニールのひとつ、UV/O2アニールの例で説明するが、後述の他の活性酸素アニールでも構わない。
【0041】
図2は、アニールに使用する装置の模式的要部断面図である。図2において、11は側壁が水冷されている反応器、12は反応器11を排気するための真空ポンプで、反応器11の圧力を常圧から10~6[Torr]までの間に維持することができる。13は単結晶Si基板に単結晶YSZ薄膜を成長したアニール前の複合構造体である。14は13を支持し所定の温度に保持するためのサセプタである。複合構造体13はサセプタ14上にYSZ膜面が上に向くように置かれている。15は純度99.999%以上の酸素O2を充填したガスボンベである。アニールに際して、ボンベのO2は整圧器16で0.5[kg/cm2]程度の圧力に減圧された後、質量流量調節器17で所定の流量に調節され、反応器11に導かれる。18はキセノンガスが封入された誘電体バリア放電エキシマランプで、中心波長172[nm]の強力な紫外光UVを発生することができる。エキシマランプ18から出射された紫外励起線は合成石英窓19を通して反応器11内部に入射される。20は反応器11と真空ポンプ12を結ぶ排気配管を開閉する排気バルブ、21は大気排出バルブである。なお、上記紫外光の波長は酸素を分解して活性酸素とする能力を有する範囲の値であり、一般に190nm未満であることが必要である。
【0042】
次のような手順でUV/O2アニールを行う。所定の温度に加熱されているサセプタ14の上に複合構造体13を載せ、真空ポンプ12を作動させると同時に、排気バルブ20を開口し、直ちに反応器11内を真空排気する。内部の圧力が10~5[Torr]台に到達したところで排気バルブ20を閉口し、真空ポンプ12を停止し、高純度O2ガスを反応器11に1000[cc/min]程度の質量流量で導入する。反応器の内圧が常圧(=大気圧)になったところで、大気排出バルブ21を開口し、以降導入される余剰なO2ガスを所定の質量流量で反応器11外に排出する。こうすることによって反応器11を大気圧の純酸素雰囲気に維持することができる。つづいてエキシマランプ18から反応器11内部に紫外励起線を出射する。反応器11内部に入射した172[nm]波長の紫外光は反応器11内のO2に強く吸収され、結果として、O3やO(3P)、O(1D)、O21Δg)、などからなる活性酸素が発生する。以上の準備が整ったところで、UV/O2活性酸素アニールを所定の時間、実施する。典型的なアニール条件を下に示す。
【0043】
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
活性酸素アニール(UV/O2)条件
容器圧力 大気圧
処理温度 350[℃]
励起強度(合成石英ガラス位置) 13[mW/cm2](172[nm])
2流量 200[cc/min]
処理時間 15[min]
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
アニールが終了したら、エキシマランプ18の出射と高純度O2の導入を停止し、直ちに複合構造体13を取り出す。こうして、UV/O2アニールが終わり、本発明の結晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体が完成する。
【0044】
なお、上記の処理温度(アニール温度)は、常温から約500℃程度までの範囲とし、特に200〜500℃程度が望ましい。実験結果によると500℃以上の高温では活性酸素が通常の酸素に変わってしまい、また、200℃以下ではアニール時間が長くなる。
【0045】
次に、本発明の実施例の効果を従来例の実測データと対比させながら説明する。図7の特性曲線(b)は、上記実施例1に基づいて作製したYSZ/Si基板の複合構造体において、YSZ膜の上にAlゲート電極を蒸着して形成したMIS容量に正の電圧を印加して測定したリーク電流(YSZ膜に流れる電流)特性を示している。なお、特性曲線(a)は従来例による複合構造体のリーク特性(既述)である。
【0046】
図7の特性曲線(a)と(b)を比較すれば、本発明の実施例が従来例に比べてリーク電流を概ね4桁〜5桁低減させていることが分かる。Eox=1[MV/cm]の特性を見ると、従来例が電流密度J=100[μA/cm2]台なのに対し、本発明の実施例ではJ=1[nA/cm2]以下の値を与えている。
【0047】
次に絶縁破壊強度BEoxに着目すると、測定によれば、従来例ではBEox=1.5[MV/cm]であったが、本発明実施例ではBEox=4.6[MV/cm]と3倍以上の向上が見られた。
【0048】
また、定電流ストレス0.1[mA/cm2]を与えた時のTDDB寿命は、従来例が総電荷量Qbd=1.2[mC/cm2]であった(既述)のに対して、本発明の実施例ではQbd=850[mC/cm2]の値であって、3桁近い改善が得られた。
【0049】
以上の結果から、本発明が、結晶性酸化物薄膜/Si基板の複合構造体における結晶性酸化物薄膜の、(1)リーク電流の低減、(2)絶縁破壊強度の向上、(3)TDDB寿命の増長、に極めて有効であることが理解される。
【0050】
(実施例2)
本発明に基づく複合構造体の2番目の具体的な実施例は、(100)面の単結晶Si基板とエピタキシャル成長させた(110)面の単結晶酸化セリウム(CeO2)薄膜2とからなる複合構造体を、高真空電子ビーム蒸着法とUV/O3活性酸素アニールとを用いて形成する例である。ここで「/O3」は8%のオゾンO3を含む原料としての酸素を意味する。
【0051】
はじめに、n型の(100)面の単結晶Si基板の表面の汚染物および自然酸化物をRCA洗浄と希フッ酸洗浄とで除去する。
つづいてSi基板上にCeO2薄膜を高真空電子ビーム蒸着法にてピタキシャル成長させる。蒸着機は前記YSZ成長で用いた装置と同じものを用いる。蒸着ターゲットは純度99.999%以上のCeO2粉末をホットプレスで直径15[mm]、厚み7[mm]の形に成形したしたタブレットである。蒸発源にCeO2タブレットを充填し、Si基板を蒸着槽の基板ホルダに設置し、蒸着槽内を排気する。蒸着槽の圧力が10~6[Torr]に達したら基板温度を加熱して所定の成膜温度にする。温度が安定し、槽内圧力が10~9[Torr]以下に下がったところで高速の電子ビームをタブレットに射突させ0.4[nm/min]の成長速度でCeO2膜を成長させる。膜厚が概ね5[nm]になったところで蒸着槽に高純度乾燥酸素を導入して圧力を8×10~6[Torr]に調節するとともに成長速度を1.55[nm/min]に上げ、所定の膜厚になるまで成長を続ける。成長速度は熱陰極の放出電流を制御して調節する。
上記(110)面の単結晶CeO2薄膜が得られる典型的な成膜条件は次のとおりである。
【0052】
Figure 0003684709
所望の膜厚になったところで蒸着電源の出力を切って成膜を終える。このようにして堆積したCeO2膜はホタル石構造(立方晶)を有する(110)面の単結晶エピタキシャル膜であった。ちなみに、同じ(100)面のSi基板上に配向方向が異なる(111)面の単結晶CeO2膜を得ることも可能である。この場合には、上記成長条件において、成長温度を600[℃]とする。
従来例はこの段階で完成となる。本発明に基づく複合構造体ではこの後、活性酸素アニール「UV/O3アニール」工程を実施する。
【0053】
図3はアニールに使用する装置の模式的要部断面図である。図2と同じ番号を付した部位の機能・構成は図2と同じであるので、冗長を避け、説明を省略する。図3において、31は工程途上のCeO2/Si複合構造体である。整圧器16と質量流量計17の間には無声放電型のオゾン発生器32が設置されている。このオゾン発生器32は酸素を原料に8モル%のO3を発生することができる。33は低圧水銀ランプで、波長185[nm]と254[nm]に強い輝線をもつ紫外光を発生することができる。低圧水銀ランプ33から出射された紫外励起線は合成石英窓19を通して反応器11内部に入射される。
【0054】
UV/O3アニールの手順は前述のUV/O2アニールとほぼ同じである。すなわち所定温度のサセプタ14の上に構造体31を載せ、直ちに反応器11内を真空排気する。反応器11内部の圧力が10~5[Torr]台に到達したところで排気バルブ20を閉口し、真空ポンプ12を停止し、高純度O2ガスを反応器11に1000[cc/min]程度の質量流量で導入する。反応器11の内圧が常圧(=大気圧)になったところで、大気排出バルブ21を開口すると同時にオゾン発生器32を作動させて8%のO3を含む高純度O2ガスを反応器11に導入する。間を置かず低圧水銀ランプ33から反応器11内部に紫外励起線を出射する。反応器11内部に入射した254[nm]の紫外光は器内のO3を光分解し、結果として、O3のほかにO(1D)、O21Δg)、O(3P)などからなる活性酸素が発生する。こうして、UV/O3活性酸素アニールを所定の時間、実施する。典型的なアニール条件は次のとおりである。
【0055】
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
活性酸素アニール(UV/O3)条件
容器圧力 大気圧
処理温度 400[℃]
励起強度(合成石英ガラス位置) 20[mW/cm2](254[nm])
2流量 200[cc/min]
処理時間 60[min]
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
アニールが終了したら、低圧水銀ランプ33の出射とオゾン発生器32の作動、高純度O2の導入を停止し、直ちに複合構造体を取り出す。こうして、本発明による結晶性酸化物誘電体薄膜と単結晶Si基板との複合構造体が完成する。
【0056】
次に、本実施例2の効果を説明する。
下記の表1は本実施例2ならびに従来例に基づくCeO2/Si複合構造体のCeO2薄膜(20[nm])の電界強度1[MV/cm]におけるリーク電流JL、絶縁破壊強度BEox、定電流0.1[mA/cm2]を与えたときのTDDB寿命(総電荷量Qbd)を比較した表である。
【0057】
【表1】
Figure 0003684709
【0058】
上記表1の電気特性は前記実施例1と同様にMIS容量(Alゲート)に正の電圧を印加して測定した。
表1から明かなとおり、本発明の実施例2は従来例に比べてリーク電流JLを概ね4桁低減し、絶縁破壊強度BEoxを3.5倍向上させている。さらにTDDB寿命に対応する総電荷量Qbdを1C/cm2台に乗せ、TDDB寿命を従来よりも2桁向上させることに成功した。以上の結果から、本発明の実施例2が、結晶性酸化物薄膜/Si基板の複合構造体における結晶性酸化物薄膜のリーク電流や絶縁破壊強度、TDDB寿命の改善に効果的であることは明白である。
【0059】
なお、上記活性酸素アニールにおいて、UVを用いないアニール、すなわちO3アニールに置き換えることも可能である。O3アニールも活性酸素を生じるので有効である。熱処理装置の構成はUV/O3より簡単になるが、熱処理時間がUVを用いたときに比べて2倍程度のびる。また、前述実施例や後述の実施例の他の活性酸素アニール法も用いることができる。
【0060】
(実施例3)
本発明に基づく複合構造体の3番目の具体的な実施例は(100)面の単結晶Si基板1と(001)面の単結晶チタン酸ストロンチウム(SrTiO3)薄膜2とからなる複合構造体をレーザアブレーション蒸着法とplasma/O2アニールで形成する例である。
【0061】
n型の(100)面の単結晶Si基板の表面の汚染物および自然酸化物をRCA洗浄と希フッ酸洗浄とで除去した後、Si基板上にSrTiO3薄膜を高真空レーザアブレーション蒸着法にて成長する。蒸着機は真空中で切り替え可能な2個の蒸着源を備えている汎用機である。各々の蒸着源には純度99.999%以上の粉末をホットプレスで円盤状(10φ、10t)に整形したSrOタブレットとSrTiO3タブレットが充填されている。
【0062】
成長の手順を説明すると、前記洗浄直後のSi基板1を蒸着槽中の基板ホルダに設置し、蒸着槽内を排気する。このホルダは基板を常温から800[℃]までの温度に加熱する能力を有しており、タブレットから約5[cm]の距離を挟んで対抗している。蒸着装置の排気は強力であり、内部の圧力は10~9[Torr]以下まで背圧を下げることが可能である。蒸着槽の圧力が10~8[Torr]に達したところで基板ホルダを加熱して所定の成長温度にする。温度が安定するまでの間に、SrOが充填されている第1の蒸発源を使用する準備を行う。
【0063】
蒸着槽内の圧力が10~8[Torr]以下に下がったところでレーザ光源の出力をオンして高密度のレーザ光をタブレットに射突させ、非常に薄いSrOバッファ膜の成長を開始する。本実施例のレーザはKrF(波長248nm、パルス幅20ns)エキシマレーザである。繰り返し周波数は10[Hz]、エネルギー密度は1.0[J/cm3]であった。SrOバッファ膜の厚みが6[nm]になったことろでレーザの出力を停止して、成長を止める。直ちに蒸発源をSrTiO3タブレットが収められている第2の蒸発源に切り替えるとともに、基板ホルダの温度をSrTiO3成長に適した所定の温度に変更する。温度が安定したところで、外部から高純度酸素を導入し、圧力を5×10~5[Torr]とし、再びレーザの出力をオンして今度はSrTiO3膜を成長させる。膜厚が所望の値になったところでレーザ光源の発信を停止し、O2の導入を止め、基板を徐冷する。
単結晶(001)面のSrTiO3膜が得られる成長条件の一例をまとめると次のとおりである。
【0064】
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
SrOバッファ膜の成長条件
成長圧力 1×10~8[Torr]以下
成長温度 800[℃](基板温度)
タブレット−基板距離 5[cm]
レーザ光源 KrFエキシマレーザ(エネルギー130mJ)
励起パルス 幅20ns、繰り返し周波数10Hz
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
SrTiO3膜の成長条件
成長圧力 5×10~5[Torr](99.999%酸素導入)
成長温度 600[℃](基板温度)
他の条件は上のSrOと同じ
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
基板温度が十分低くなってから基板を蒸着槽から取出す。最初に形成した6[nm]のSrO層は後のSrTiO3膜を成長する過程で消失する(SrTiO3膜に変質したと考えられる)ので、こうして形成した膜は事実上単結晶SrTiO3単層膜である。
【0065】
従来例はこの段階の構成で完成である。本発明に基づく複合構造体ではこの後、活性酸素アニールを行う。前出のUV/O2アニールやUV/O3アニールでも可能であるが、ここでは「plasma/O2アニール」の例を紹介する。
【0066】
図4はplasma/O2アニールに使用する装置の模式的要部断面図である。図4において、41は側壁が水冷されている反応器、42は反応器41を排気するための真空ポンプで、反応器41の圧力を常圧から10~6[Torr]までの間に維持することができる。43はアニール前の複合構造体である。44は複合構造体43を支持し所定の温度に保持する加熱手段を備えたサセプタである。こ
のサセプタ44は電気的に接地されている。複合構造体43はSrTiO3膜面が上に向くようにサセプタ44に置かれる。サセプタ44と対抗するように置かれているのがパワー電極45である。パワー電極45はブロッキング容量46と整合器47を介して器外の高周波電源48(例えば周波数13.56MHz)に電気的に接続されている。49は純度99.999%以上の酸素O2を充填したガスボンベである。ガスボンベ49のO2は整圧器50で0.5[kg/cm2]程度の圧力に減圧された後、質量流量調節器51で所定の流量に調節され、反応器41に導かれる。52は反応器41と真空ポンプ42を結ぶ排気配管を開閉する排気バルブ、53は反応器の圧力を一定に制御する圧力制御バルブである。
【0067】
plasma/O2アニールの手順は次のとおりである。所定の温度に加熱されているサセプタ44の上に処理前の複合構造体43を載せ、真空ポンプ42を作動させると同時に、排気バルブ52を開口し、直ちに反応器41内を真空排気する。反応器41内部の圧力が10~5[Torr]台に到達したところで高純度O2ガスを反応器41に所定の質量流量で導入するとともに圧力制御バルブ53を作動させて、反応器41の内圧を所定の値に調節する。内圧とサセプタ温度が安定するまで待ってから、高周波電源48の出力をオンし、サセプタ44とパワー電極45との間で放電を起こさせ、アニールを開始する。放電が起こると、O3やO(3P)、O(1D)、O21Δg)、などからなる活性酸素が発生する。以上の準備が整ったところで、UV/O2活性酸素アニールを所定の時間、実施する。典型的なアニール条件を下に示す。
【0068】
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
活性酸素アニール(plasma/O2)条件
容器圧力 3[mTorr]
処理温度 400[℃]
サセプタ−パワー電極間距離 30[cm]
2流量 1[cc/min]
高周波パワー 100[W]
処理時間 20[min]
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
所定の時間が過ぎたらアニールを終了する。すなわち、高周波出力を停止し、圧力制御バルブ53の作動を止め、排気バルブ52を閉じ、真空ポンプ42を停止し、反応器41に空気を導入して大気開放し、複合構造体43を器外に取り出す。このようして単結晶SrTiO3膜と単結晶Si基板との複合構造体が完成する。
【0069】
次に本発明の実施例3の効果を説明する。
下記の表2は実施例3ならびに従来例に基づくSrTiO3/Si複合構造体において、SrTiO3薄膜(40nm)の電界強度1[MV/cm]におけるリーク電流JL、絶縁破壊強度BEoxおよび定電流0.1[mA/cm2]を与えたときの総電荷量Qbdを比較した表である。
【0070】
【表2】
Figure 0003684709
【0071】
表2の電気特性は前記実施例と同様にMIS容量(Alゲート)に正の電圧を印加して測定した。
表2から判るように、実施例3においては、従来例に比べてリーク電流JLを3桁強低減し、絶縁破壊強度BEoxを2倍に向上させている。さらにTDDB寿命に対応する総電荷量Qbdを3桁増大させ、Qbdを1[C/cm2]台に乗せることに成功した。以上の結果は、本発明の実施例3が、結晶性酸化物薄膜/Si基板の複合構造体における結晶性酸化物薄膜のリーク電流や信頼性の改善に大いに寄与し得る技術であることを示している。
【0072】
このような複合構造体の結晶性酸化物薄膜のリーク電流や信頼性を改善する効果は、ここまでの具体的実施例で説明したYSZ膜やCeO2膜、SrTiO3膜に限定されるものではなく、Si単結晶基板に成長させた他の単結晶酸化物薄膜や配向性酸化物薄膜にも等しく現われる効果であり、本発明の適用範囲は広い。ただし、対象とする複合構造体に応じて活性酸素アニールの最適条件は異なる。
【0073】
また、結晶性酸化物薄膜の構成は説明の都合上、すべて単層膜としたが、異種の膜の積層膜でも同様の改善効果が得られる。たとえば、(001)面のCeO2単結晶膜と(001)面のSrTiO3単結晶膜を積層したCeO2/SrTiO3/Si複合構造体でも顕著なリーク軽減効果と絶縁破壊強度およびTDDB耐性改善効果が現われる。
【0074】
次に、本発明を電子素子に適用した実施例について説明する。
(実施例4)
本実施例は、前記図1に示したIS複合構造体をMFIS型不揮発性メモリセルに適用した例である。
【0075】
図5はMFIS型不揮発性ランダムアクセスメモリセルの模式的構造断面図である。このセル構造は一見、前記図8で説明した従来のセル構造と同じであるが、結晶性酸化物誘電体薄膜Iが活性酸素アニールを施された膜であるところが、大きく異なっている。図5において、61はp型の(100)面の単結晶Si基板、62はSi基板上に選択的に形成された厚いフィールド酸化膜で、このフィールド酸化膜62が形成されていないところがモート領域63である。メモリセルはこのモート領域63に形成されている。64はモート領域にヘテロエピタキシャル成長された単結晶酸化物誘電体膜(I)、たとえば(100)面のYSZ膜で、素子が完成するまでの間に活性酸素アニールを施された膜である。単結晶酸化物誘電体膜64の上には強誘電体膜65、たとえば(001)面のPbTiO3膜とゲート電極66、たとえばPt電極がある。強誘電体膜65は結晶性酸化物誘電体薄膜64の上にヘテロエピタキシャル成長している。67、68はn型不純物、たとえばPやAsが高濃度にドープされているソース電極とドレイン電極である。
【0076】
次に、この素子の製造工程の要点を簡単に説明すると、初めにp型の(100)面の単結晶Si基板の表面の汚染物をRCA洗浄で除去した後、Si基板前面に熱酸化法で40[nm]の熱酸化膜を形成し、さらにその上に150[nm]のSi34膜(以下SiN膜と略記する)をLPCVD法で成膜する。つづいて、ホトリソグラフィとプラズマエッチング法を用いて、モート領域に相当する部分を残してSiN膜(および熱酸化膜)を除去する。次に、レジストを剥離し、再びRCA洗浄した後、熱酸化法(LOCOS酸化)で400[nm]のフィールド酸化膜を形成する。このとき、SiN膜が形成されている部分には酸化膜は成長しないのでフィールド酸化膜と一緒にモート領域も形成される。この後、熱燐酸でSiN膜を除去する。
【0077】
つづいて、モート領域に単結晶(001)面のYSZ膜の成長を行う。RCA洗浄と希弗酸洗浄とでモート領域の汚染物と自然酸化膜を除去したあと、基板全面に約13モル%のY23を含有するYSZ膜を20[nm]、高真空電ビーム蒸着法にて成長する。この成膜については前述の複合構造体の実施例で説明したので、ここでは説明を繰り返さない。YSZ膜の成長が終わったあと、基板を1%濃度の稀弗酸に約10秒浸漬させ、超純水でリンスし乾燥する。
【0078】
稀弗酸による洗浄が終わったところで、MOCVD(有機金属気相成長)法を用いて(001)面の単結晶PbTiO3の成長を行う。使用する原料はテトラエチル鉛〔Pb(C25)4〕とテトライソプロポキシチタン〔Ti(i−OC37)4〕と乾燥酸素(O2)である。前二者は常温常圧で液体であり、いずれも気化器で気化し乾燥Arキャリアガスで反応器に輸送する。成長装置は特別な装置ではなく汎用機を用いる。代表的な成膜条件は下記のとおりである。
【0079】
Figure 0003684709
次に活性酸素アニール、たとえばUV/O3アニールを所定の時間実施する。UV/O3アニールの詳細な説明はすでに述べているで省略する。この活性酸素アニールによって、先に成長したYSZ膜ばかりではなくPbTiO3強誘電体膜のリーク電流特性と絶縁破壊強度、TDDB耐性を同時に改善することができる。なお、活性酸素アニールをYSZ膜形成の直後に行っても、無論良いが、この場合には強誘電体膜の電気特性の改善は望めない。
【0080】
強誘電体膜の成長を終了したら、次にゲート電極材料、たとえば白金Ptの全面成膜を行う。Ptの成膜は汎用のDCマグネトロンスパッタリング法を用いる。電極材料としては99.99%純度以上のPtターゲット、膜厚は100[nm]厚である。Ptの典型的なスパッタリング成膜条件は次のとおりである。
【0081】
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
PtのDCマクネトロンスパッタリング条件
成膜圧力 3[mTorr]
成膜温度 400[℃](基板温度)
原 料 99.99%Ptターゲット
スパッタガス Ar
ターゲット−基板距離 30[cm]
DCパワー 150[W]
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
Ptの成膜が済んだら、フォトリソグラフィとArスパッタエッチング技術を用いてPtゲート電極を形成する。Ptのエッチングが終了したレジストをそのままにして続けてPbTiO3膜とYSZ膜の反応性イオンエッチングを行う。エッチングガスはCF4とO2の混合ガスである。YSZ膜のエッチングが終了したら、レジストを灰化させて除き、基板表面の塵埃を有機溶剤を用いて超音波洗浄で除去する。
【0082】
つづいて、基板全面にPをイオン注入する。Si基板に注入されるのはモート領域のゲート電極を除く部分、すなわちソース、ドレイン領域である。加速電圧は100[keV]、ドーズ量は5×1015[個/cm2]である。
イオン注入が終了したら、ソース、ドレインの注入不純物の活性化を急速熱処理(RTA)装置を用いて行う。熱処理温度は1200[℃]、熱処理時間は30秒である。このようにしてMFIS型の強誘電体メモリセルが完成する。
【0083】
(実施例5)
電子素子の他の実施例は、前記本発明のIS複合構造体を用いたSOI基板上にMOSトランジスタを形成した例である。
図6はSOI構造のMOSトランジスタの模式的構造断面図である。この構造は図9で説明した従来例の構造と見かけ上、同じであるがSiエピタキシャル膜とSi単結晶基板との間に挟持された結晶性酸化物誘電体薄膜が活性酸素アニールを施された膜であるところが、大きく異なっている。
【0084】
図6において、71は高濃度に不純物ドープされたn形の(100)面の単結晶Si基板、72はSi基板71上にヘテロエピタキシャル成長された単結晶酸化物誘電体膜(I)、たとえば(100)面のYSZ膜で、素子が完成するまでの間に活性酸素アニールを施された膜である。73はYSZ膜72の上にヘテロエピタキシャル成長したn形またはp形の比較的厚い(100)面の単結晶Si膜である。74は単結晶Si膜73上に形成された厚いフィールド酸化膜、75はモート領域である。モート領域75内にある76はポリシリコンゲート電極であり、これと単結晶Si膜73との間にはSiO2熱酸化膜(ゲート酸化膜)77が形成されている。また78、79はp形またはn形の不純物が高濃度にドープされているソース電極とドレイン電極である。
【0085】
製造工程の要点を簡単に説明すると、初めに、高濃度にドープされたn形の(100)面の単結晶Si基板61をRCA洗浄と稀弗酸洗浄とで表面を清浄にし、その全面に(001)面のYSZ膜を150[nm]、すでに説明した高真空電ビーム蒸着法にて成長させる。
成長後、このIS複合構造体に、前に説明した活性酸素アニール、例えば、plasma/O2アニールをやや長めに施す。このあと、基板を1%濃度の稀弗酸に約10秒浸漬させ、超純水でリンスし乾燥する。
つづいて(100)面のYSZ膜72の表面に2μmの厚みの(100)面の単結晶Siを周知の常圧CVD法でエピタキシャル成長させる。原料はSiCl4とH2である。このようにして低リーク電流、高絶縁破壊耐性のSOI基板ができる。
【0086】
次にエピタキシャルSi膜全面にp形の不純物Bを3×1013[個/cm2]イオン注入し、基板表面をRCA洗浄で清浄にする。前出の実施例とまったく同じLOCOS酸化法でフィールド酸化膜74とモート領域75を形成する。LOCOS酸化工程を経るあいだに先にイオン注入したB不純物はエピタキシャルSi膜内に広く拡散しかつ活性化する。
【0087】
つづいて、基板を熱酸化してモート領域にゲート酸化膜となる薄いSiO2熱酸化膜77(厚み20[nm])を成長させ、さらにこの上にLPCVD法で膜厚300[nm]のポリシリコン膜を堆積した後、フォトリソグラフィと反応性イオンエッチングを用いて、図6に示すように、ポリシリコンゲート電極76を形成する。
【0088】
レジストを除去した後、基板表面にPをイオン注入する。この注入でエピタキシャルSi膜にBが打ち込まれるのはモート領域のゲート電極を除く部分、すなわちソース、ドレイン領域である。ポリシリコンゲート電極にもBが同時に打ち込まれる。加速電圧は100[keV]、ドーズ量は5×1015[個/cm2]である。
【0089】
イオン注入が終了したら、基板表面をRCA洗浄で清浄にした後、ソース電極78、ドレイン電極79、ゲート電極76の不純物を活性化するために、1120[℃]に加熱した拡散炉内で2時間のドライブインを行う。
このようにして本発明に基づく、SOI基板を用いたMOSトランジスタが完成する。
【図面の簡単な説明】
【図1】本発明に基づく複合構造体の基本構造を示す断面図。
【図2】本発明の製造方法で使用する活性酸素アニール装置の一例を示す断面図。
【図3】本発明の製造方法で使用する活性酸素アニール装置の他の一例を示す断面図。
【図4】本発明の製造方法で使用する活性酸素アニール装置の他の一例を示す断面図。
【図5】本発明の電子素子の一例として不揮発性メモリセルの構造を示す断面図。
【図6】本発明の電子素子の一例としてSOI基板上にMOSトランジスタを形成した構造を示す断面図。
【図7】結晶性酸化物誘電体薄膜のリーク電流特性を示す特性図。
【図8】従来の電子素子構造に基づく不揮発性メモリセルの一例の断面図。
【図9】従来の電子素子構造に基づくMOSトランジスタの一例の断面図。
【符号の説明】
1…単結晶Si基板 2…結晶性酸化物誘電体膜
11…反応器 12…真空ポンプ
13…アニール前のYSZ/Si複合構造体
14…サセプタ 15…酸素ボンベ
16…整圧器 17…質量流量計
18…誘電体バリヤ放電エキシマランプ
19…合成石英窓 20…排気バルブ
21…大気排出バルブ 22…真空排気装置
31…アニール前CeO2/Si複合構造体
32…オゾン発生器 33…低圧水銀ランプ
41…反応器 42…真空ポンプ
43…アニール前SrTiO3/Si複合構造体
44…サセプタ 45…パワー電極
46…ブロッキング容量 47…整合器
48…高周波電源 49…酸素ボンベ
50…整圧器 51…質量流量調節器
52…排気バルブ 53…圧力制御バルブ
61…Si基板 62…フィールド酸化膜
63…モート領域 64…単結晶誘電体薄膜
65…強誘電体膜 66…ゲート電極
67…ソース電極 68…ドレイン電極
71…Si基板 72…単結晶誘電体薄膜
73…単結晶Si膜 74…フィールド酸化膜
75…モート領域 76…ポリシリコンゲート電極
77…ゲート酸化膜 78…ソース電極
79…ドレイン電極

Claims (9)

  1. 単結晶シリコン半導体基体に結晶性酸化物誘電体薄膜を成長させた複合構造体または電子素子の製造方法において、前記結晶性酸化物誘電体薄膜が成長後に活性酸素雰囲気で熱処理を施された薄膜であり、前記活性酸素雰囲気での熱処理が、酸素を供給しながら190nm未満の波長を含む紫外線照射下で熱処理する方法、オゾンを供給しながら熱処理する方法、酸素プラズマ下で熱処理する方法、のいずれか一つの方法、あるいは二つ以上の方法を組合せて同時に行なう方法、あるいは二つ以上の方法を異なった時点で重複して行なう方法によって達成されることを特徴とする結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体または電子素子の製造方法。
  2. 前記活性酸素雰囲気での熱処理が結晶性酸化物誘電体薄膜形成直後に実施されることを特徴とする請求項1に記載の複合構造体または電子素子の製造方法。
  3. 前記活性酸素雰囲気での熱処理が結晶性酸化物誘電体薄膜を形成し、該結晶性酸化物誘電体薄膜の上に導電性酸化物、あるいは、酸化物半導体膜、酸化物超電導体膜、酸化物強誘電体膜の少なくとも一つを形成した後に施されることを特徴とする請求項1に記載の電子素子の製造方法。
  4. 単結晶シリコン半導体基体に結晶性酸化物誘電体薄膜を成長させた複合構造体において、
    前記結晶性酸化物誘電体薄膜が、単結晶シリコン半導体基体にヘテロエピタキシャル成長させた単結晶膜であり、かつ、成長後に活性酸素雰囲気で熱処理を施された薄膜であることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体。
  5. 単結晶シリコン半導体基体に結晶性酸化物誘電体薄膜を成長させた複合構造体を含む電子素子において、
    前記結晶性酸化物誘電体薄膜が、単結晶シリコン半導体基体にヘテロエピタキシャル成長させた単結晶膜であり、かつ、前記複合構造体が、その形成後から電子素子構造を完成させるまでの間に少なくとも1回、活性酸素雰囲気で熱処理を施された薄膜であることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された電子素子。
  6. 請求項4または請求項5に記載の結晶性酸化物誘電体薄膜が複数の材料の積層によって形成された多層膜からなることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された電子素子。
  7. 請求項4乃至請求項6の何れかに記載の結晶性酸化物誘電体薄膜が安定化ジルコニア、酸化セリウム、チタン酸ストロンチウム、酸化マグネシウム、酸化イットリウムから選ばれた一つあるいは複数の材料によって構成された単層膜あるいは積層膜であることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された複合構造体または電子素子。
  8. 請求項5乃至請求項7の何れかに記載の電子素子は、単結晶シリコン半導体基体(S)の一部に、順に結晶性酸化物誘電体薄膜(I)と強誘電体薄膜(F)と金属電極膜(M)を積層し、該積層膜の非形成部の少なくとも一部にソース電極とドレイン電極とを設けたMFISトランジスタであり、
    該結晶性酸化物薄膜が、成長後もしくは強誘電体薄膜成長後に、少なくとも1回、活性酸素雰囲気で熱処理を施された薄膜であることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された電子素子。
  9. 請求項5乃至請求項7の何れかに記載の電子素子は、単結晶シリコン半導体基体(S)の上に一つまたは複数の結晶性酸化物誘電体薄膜(I)と単結晶シリコン膜をエピタキシャル成長させたSOI基板であり、
    該結晶性酸化物薄膜が、その成長後に、少なくとも1回、活性酸素雰囲気で熱処理を施された薄膜であることを特徴とする請求項1乃至請求項3の何れかに記載の製造方法により形成された電子素子。
JP26269796A 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 Expired - Fee Related JP3684709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26269796A JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26269796A JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JPH10107216A JPH10107216A (ja) 1998-04-24
JP3684709B2 true JP3684709B2 (ja) 2005-08-17

Family

ID=17379347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26269796A Expired - Fee Related JP3684709B2 (ja) 1996-10-03 1996-10-03 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP3684709B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50016103D1 (de) 1999-05-12 2011-06-16 Qimonda Ag Kondensator für halbleiteranordnung und verfahren nselben
KR100356266B1 (ko) * 2000-04-08 2002-10-12 한국과학기술연구원 세륨실리케이트 발광재료 및 그 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP2003142479A (ja) 2001-11-02 2003-05-16 Fujitsu Ltd 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置
JP4457587B2 (ja) 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
KR20040050458A (ko) * 2002-12-10 2004-06-16 크리스탈솔루션 (주) 단결정 산화마그네슘의 처리 방법
JP4401300B2 (ja) 2003-03-04 2010-01-20 富士通株式会社 (001)配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
WO2008083224A1 (en) * 2006-12-27 2008-07-10 President And Fellows Of Harvard College Photo-activation of solid oxide fuel cells and gas separation devices
KR20190008050A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자

Also Published As

Publication number Publication date
JPH10107216A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
JP3696119B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
CN100446182C (zh) 具有改进电特性的复合基片的制造方法
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US7115533B2 (en) Semiconductor device manufacturing method
JP2001313292A (ja) 高誘電率膜の電気的特性を改善するための方法
EP0690487A1 (en) Methods for forming oxide films
JP2004521476A (ja) ガス−クラスターイオン−ビーム加工によるフィルム蒸着用の界面制御
JP3746478B2 (ja) 半導体装置の製造方法
JPH0969615A (ja) 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JP3684709B2 (ja) 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
JPH11233723A (ja) 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
JPWO2003019643A1 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
US5202280A (en) Method for fabricating a semiconductor device
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
JP5051949B2 (ja) 半導体装置の作製方法
JP4940494B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
US6933157B2 (en) Semiconductor wafer manufacturing methods employing cleaning delay period
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
JPH0794678A (ja) キャパシタおよびその形成方法
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
KR0144887B1 (ko) 반도체 장치의 유전체막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees