JP4457587B2 - 電子デバイス用基体の製造方法及び電子デバイスの製造方法 - Google Patents
電子デバイス用基体の製造方法及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP4457587B2 JP4457587B2 JP2003194243A JP2003194243A JP4457587B2 JP 4457587 B2 JP4457587 B2 JP 4457587B2 JP 2003194243 A JP2003194243 A JP 2003194243A JP 2003194243 A JP2003194243 A JP 2003194243A JP 4457587 B2 JP4457587 B2 JP 4457587B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- electronic device
- buffer layer
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 235
- 238000000034 method Methods 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000000151 deposition Methods 0.000 claims description 61
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 59
- 230000008021 deposition Effects 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 50
- 229910052760 oxygen Inorganic materials 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052727 yttrium Inorganic materials 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 13
- 229910052712 strontium Inorganic materials 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 239000000470 constituent Substances 0.000 claims description 7
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000000859 sublimation Methods 0.000 claims description 3
- 230000008022 sublimation Effects 0.000 claims description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims 2
- 239000005751 Copper oxide Substances 0.000 claims 2
- 229910000431 copper oxide Inorganic materials 0.000 claims 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 297
- 239000010408 film Substances 0.000 description 95
- 229910044991 metal oxide Inorganic materials 0.000 description 50
- 150000004706 metal oxides Chemical class 0.000 description 50
- 230000008569 process Effects 0.000 description 34
- 229910004121 SrRuO Inorganic materials 0.000 description 28
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 28
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 21
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 19
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 229910052788 barium Inorganic materials 0.000 description 13
- 229910052692 Dysprosium Inorganic materials 0.000 description 12
- 229910052693 Europium Inorganic materials 0.000 description 12
- 229910052688 Gadolinium Inorganic materials 0.000 description 12
- 229910052689 Holmium Inorganic materials 0.000 description 12
- 229910052779 Neodymium Inorganic materials 0.000 description 12
- 229910052777 Praseodymium Inorganic materials 0.000 description 12
- 229910052772 Samarium Inorganic materials 0.000 description 12
- 229910052771 Terbium Inorganic materials 0.000 description 12
- 229910052769 Ytterbium Inorganic materials 0.000 description 12
- 229910052746 lanthanum Inorganic materials 0.000 description 12
- 229910052684 Cerium Inorganic materials 0.000 description 11
- 229910052791 calcium Inorganic materials 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 229910052691 Erbium Inorganic materials 0.000 description 10
- 229910052765 Lutetium Inorganic materials 0.000 description 10
- 229910052775 Thulium Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000006104 solid solution Substances 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- 229910020684 PbZr Inorganic materials 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000003618 dip coating Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 241000954177 Bangana ariza Species 0.000 description 2
- 229910018921 CoO 3 Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
- H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
- H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/877—Conductive materials
- H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32058—Deposition of superconductive layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイス用基体及びその製造方法並びに電子デバイスに関する。より詳細には、本発明に係る電子デバイス用基体は、キャパシタとして機能する強誘電体素子やカンチレバーとして機能する圧電素子などを載置するのに好適に用いられる。
【０００２】
【従来の技術】
近年、強誘電体を用いた不揮発性メモリである強誘電体メモリの開発が急速に進展している。強誘電体メモリは、強誘電体をキャパシタとして用い１Ｔ（transistor）／１Ｃ（capacitor） 構造などを形成するキャパシタ型と、強誘電体をＳｉＯ２の代わりに電界効果トランジスタのゲート絶縁膜として用いるＭＦＳＦＥＴ（Metal Ferroelectric Semiconductor Field Effect Transistor） 型とに分類される。ＭＦＳＦＥＴ型は、高集積化や非破壊読出しなどの点でキャパシタ型より有利ではあるが、構造上の作製の困難さから実現しておらず、現状ではキャパシタ型の開発および商品化が先行している。
【０００３】
キャパシタ型の強誘電体メモリに採用されている代表的な強誘電体材料としては、ＰｂＺｒ１−ｘＴｉｘＯ３（略称：ＰＺＴ）とＳｒＢｉ２Ｔａ２Ｏ９（略称：ＳＢＴ）の２つが挙げられる。中でも、菱面体晶−正方晶の相境界（略称：ＭＰＢ、Morphotoropic Phase Boundary）付近の組成からなるＰＺＴは、その残留分極、抗電界特性に優れており、最も実用化の進展している材料である。
【０００４】
キャパシタ型の強誘電体メモリでは、強誘電体材料であるＰＺＴは下部電極と上部電極に挟まれた構造で用いられる。従来、この下部電極をなす材料として用いられてきたのはＰｔである。Ｐｔは最密充填構造である面心立方格子構造をとるため自己配向性が強く、ＳｉＯ２のようなアモルファス構造をなす薄膜上でも立方晶（１１１）配向するという特徴を備えているので好適に用いられる。しかしながら、Ｐｔは配向性が強いために柱状結晶が成長すると、粒界に沿ってＰｂなどが下地に拡散しやすくなったり、ＰｔとＳｉＯ２の密着性が悪い、等の問題があった。この対策法の一例として、ＰｔとＳｉＯ２の密着性の改善のためにはＴｉが、さらにＰｂなどが拡散するのを防ぐためにはＴｉＮなどが用いられることが多い。ところが、このようなＴｉやＴｉＮを採用すると、下部電極は複雑な電極構造になると共に、Ｔｉの酸化や、ＴｉのＰｔ中への拡散、それに伴うＰＺＴの結晶性の低下などが起こり、分極−電解（略称：Ｐ−Ｅ、Polarization - Electric Field ）特性、リーク電流特性、さらにはファティーグ（繰り返し書き込み耐性）特性の低下を引き起こすという恐れがあった。
【０００５】
このように下部電極としてＰｔを用いた際の諸問題を回避するため、ＲｕＯｘやＩｒＯ２をはじめ、導電性酸化物を下部電極の材料として用いる研究が行われている。中でも、ペロブスカイト構造を有するＳｒＲｕＯ３は、ＰＺＴと同じ結晶構造を有しているので、界面での接合性に優れ、ＰＺＴのエピタキシャル成長を実現しやすく、Ｐｂの拡散バリア層としての特性にも優れている。従って、ＳｒＲｕＯ３を下部電極として用いた強誘電体キャパシタの研究が盛んに行われている。
【０００６】
しかしながら、ＳｒＲｕＯ３などのペロブスカイト構造の酸化物を下部電極とし、その上にＰＺＴを強誘電体として備えた構成からなる強誘電体キャパシタの場合、以下のような問題があった。
ＰＺＴは、Ｚｒ：Ｔｉ＝０．５２：０．４８のＭＰＢよりＴｉ過剰側の組成、例えばＺｒ：Ｔｉ＝０．３：０．７の組成とすることが、残留分極Ｐｒの増大や抗電界Ｅｃの低減の観点から重要であるが、この組成領域でのＰＺＴは正方晶を示し、その分極方向はｃ軸に平行である。従って、基板上に順に、下部電極、強誘電体、上部電極を積層してなる構造の強誘電体キャパシタにおいて、強誘電体層をなすＰＺＴを（００１）配向膜とするためには、下部電極であるＳｒＲｕＯ３電極自体を擬立方晶（１００）配向させる必要がある。
【０００７】
ところが、Ｓｉ基板上にペロブスカイト型の酸化物であるＳｒＲｕＯ３からなる電極を直接堆積した場合、界面にＳｉＯ２層が形成されるために、ＳｒＲｕＯ３をエピタキシャル成長させることは困難である。そこで、Ｓｉ基板上に予め何らかのバッファ層をエピタキシャル成長させ、そのバッファ層上にＳｒＲｕＯ３からなる電極をエピタキシャル成長させる方法が検討されている（例えば、特許文献１参照）。
ここで、Ｓｉ基板上にエピタキシャル成長するバッファ層としては、例えばイットリア安定化ジルコニア［略記：ＹＳＺ、Ｚｒ１−ｘＹｘＯ２−０．５ｘ］やＣｅＯ２などのフルオライト構造を有する酸化物が挙げられる。これらは例えば、ＹＳＺについては非特許文献１に、ＣｅＯ２／ＹＳＺについては非特許文献２において報告されている。
【０００８】
【特許文献１】
特開２００１−１２２６９８号公報
【非特許文献１】
Appl. Phys. Lett., vol.57 (1990) 1137
【非特許文献２】
Appl. Phys. Lett., vol.64 (1994) 1573
【０００９】
前述のＹＳＺなどのバッファ層を用い、その上にＳｒＲｕＯ３電極をエピタキシャル成長させる場合について、本発明者らは研究開発を進めると共に、鋭意検討を行った結果、この構成には以下に示す２つの問題があることが分かった。
第１の問題は、ＹＳＺ、ＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させるためには、バッファ層を堆積させる前にＳｉ基板の被成膜面に対して所定の表面処理が必要になる点である。従来、この表面処理法としては、２通りの方法、すなわち再構成表面を形成する方法と水素終端表面を形成する方法が公知である。例えば、バッファ層を堆積する前にＳｉ基板の表面を弗酸処理することによって、Ｓｉ基板の表面を水素終端された表面に変える技術は非特許文献３に開示されている。ここで、再構成表面とは、高温かつ高真空の雰囲気で熱処理を行い、Ｓｉ基板の表面層をなすＳｉ原子における余剰の共有結合（ダングリングボンド）同士を結合させて、表面の周期構造がバルクと変わってしまった表面を表す。一方、水素終端表面とは、フッ酸洗浄等によりＳｉ基板の表面層をなすＳｉＯ２自然酸化膜をエッチングした後に、フッ化アンモニウム溶液中で表面のダングリングボンドを水素で終端させた構造を有する表面を意味する。
【００１０】
【非特許文献３】
Appl. Phys. Lett., vol.57 (1990) 1137
【００１１】
第２の問題は、バッファ層上に形成したＳｒＲｕＯ３の配向方向が（１１０）配向（擬立方晶）となってしまう点である。単純ペロブスカイト構造であるＳｒＲｕＯ３（斜方晶においてａ＝０．５５６７ｎｍ、ｂ＝０．５５３０ｎｍ、ｃ＝０．７８４５ｎｍ、擬立方晶においてａ＝０．３９２３ｎｍ、２１／２ａ＝０．５５４８ｎｍ）を、フルオライト構造をなすＹＳＺ（ａ＝０．５１４ｎｍ）あるいはＣｅＯ２（ａ＝０．５４１ｎｍ）の（１００）面上に設けた場合は、（１００）配向でエピタキシャル成長せず、（１１０）配向（擬立方晶）することが公知である（例えば、非特許文献４参照）。
【００１２】
【非特許文献４】
Appl. Phys. Lett., 67 (1995) 1387
【００１３】
換言すれば、従来は、ＹＳＺやＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させるためには、バッファ層を堆積する前にＳｉ基板の被成膜面に対して所定の表面処理が必要であり、製造工程の複雑化と製造コストの増加をまねいていた。また、このような所定の表面処理を行ったとしても、その上に形成されるバッファ層は、望ましい（１００）配向でのエピタキシャル成長は得られず、（１１０）配向でしかエピタキシャル成長できなかった。
【００１４】
【発明が解決しようとする課題】
本発明は上記事情に鑑みてなされたもので、ＹＳＺやＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させる際に、バッファ層を堆積する前にＳｉ基板の被成膜面に対して所定の表面処理、すなわち再構成表面を形成する処理や水素終端表面を形成する処理を施す必要がなく、かつ、当該所定の表面処理が行われなくても、バッファ層が（１００）配向でエピタキシャル成長してなる電子デバイス用基体及びその製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は、上記課題を解決するために、
シリコンからなる基板と、該基板の被成膜面上に順にエピタキシャル成長して積層された第一バッファ層、第二バッファ層、第一酸化物電極層および第二酸化物電極層とから構成されており、
前記第一バッファ層はフルオライト構造を有する第一の金属酸化物、前記第二バッファ層はフルオライト構造を有する第二の金属酸化物、前記第一酸化物電極層は層状ペロブスカイト構造を有する第三の金属酸化物、前記第二酸化物電極層は単純ペロブスカイト構造を有する第四の金属酸化物、であることを特徴とする電子デバイス用基体を提供する。
【００１６】
また、シリコンからなる基板を洗浄する前処理工程と、
前記前処理工程を経た基板を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを該基板の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層をエピタキシャル成長させる第一成膜工程と、
所定の気体あるいはプラズマを前記第一バッファ層の表面上に照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層をエピタキシャル成長させる第二成膜工程と、
所定の気体あるいはプラズマを前記第二バッファ層の表面上に照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層をエピタキシャル成長させる第三成膜工程と、
所定の気体あるいはプラズマを前記第一酸化物電極層の表面上に照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層をエピタキシャル成長させる第四成膜工程と、を具備したことを特徴とする電子デバイス用基体の製造方法を提供する。
【００１７】
【発明の実施の形態】
以下では、本発明に係る電子デバイス用基体について、図面を参照して詳細に説明する。
図１は、本発明に係る電子デバイス用基体の模式的な断面図である。図１において、電子デバイス用基体１００は、シリコンからなる基板１１と、基板１１の被成膜面上に順にエピタキシャル成長して積層された第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５とから構成されており、第一バッファ層１２はフルオライト構造を有する第一の金属酸化物、第二バッファ層１３はフルオライト構造を有する第二の金属酸化物、第一酸化物電極層１４は層状ペロブスカイト構造を有する第三の金属酸化物、第二酸化物電極層１５は単純ペロブスカイト構造を有する第四の金属酸化物、である。
【００１８】
また、図２は、図１の電子デバイス用基体を作製する際に、基板１１上に第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順次積層した状態を示す模式的な断面図である。（ａ）は第一バッファ層１２を設ける直前の基板１１であり、被成膜面上に酸化物層１６が存在することを表す。（ｂ）は第一バッファ層１２を設けた状態を、（ｃ）は第二バッファ層１３を設けた状態を、（ｄ）は第一酸化物電極層１４を設けた状態を、（ｅ）は第二酸化物電極層１５を設けた状態を、それぞれ表している。
【００１９】
上記構成による電子デバイス用基体１００であれば、シリコンからなる基板１１の被成膜面上には、まず最初に、第一バッファ層１２としてフルオライト構造を有する第一の金属酸化物が設けられる。フルオライト構造を有する第一の金属酸化物であれば、シリコンからなる基板１１の被成膜面が、所定の表面処理、すなわち再構成表面を形成する処理や水素終端表面を形成する処理を施されていなくても、第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させることが可能となる。
【００２０】
これは、基板１１の被成膜面に対して上記所定の表面処理が行われなかったため、基板１１の被成膜面上には酸素が残存し、基板１１の被成膜面はＳｉＯ２で覆われた状態にあり、ここに金属酸化物が被着すると同時に基板１１の被成膜面からはＳｉＯの形で酸素が離脱し、その結果、第一バッファ層１２がエピタキシャル成長したものと考えられる。
図９はこの様子を示す模式的な断面図である。図９において左側の図面は、基板１１の被成膜面上には酸素が残存し、基板１１の被成膜面はＳｉＯ２で覆われた状態を表す。図９において右側の図面は、金属酸化物が被着すると同時に基板１１の被成膜面からはＳｉＯの形で酸素が離脱し、その結果、第一バッファ層１２としてＹＳＺがエピタキシャル成長した状態を表す。
【００２１】
本発明者らは実験により、上述した現象が確認される材料はフルオライト構造を有する金属酸化物であることを見出した。フルオライト構造としては、例えば図１０に示したものが挙げられる。本願では、第一バッファ層１２を構成する金属酸化物を第一の金属酸化物と呼ぶ。なお、上記所定の表面処理を行わなかった基板１１の被成膜面上に酸素が残存していることは、Ｘ線光電子分光法（X-rayPhotoelectron Spectroscopy、ＸＰＳと略称する。）により確認した。
【００２２】
上記の現象は、シリコンからなる基板１１の被成膜面の面方位が（１００）、（１１０）又は（１１１）であるとき発生することを本発明者らは実験により確認した。
また上記の現象が生じる際のシリコンからなる基板１１の被成膜面、すなわち再構成表面を形成する処理や水素終端表面を形成する処理といった所定の表面処理が施されていない被成膜面は、前記第一バッファ層を成膜する前に、ＲＨＥＥＤ法による回折像において、回折パターンが観測されないことによって特定可能であることが分かった。
【００２３】
図３は、ＲＨＥＥＤ法により観測した回折像の写真であり、（ａ）は第一バッファ層１２を設ける直前の基板１１上に酸化物層１６が存在する表面を観測した結果である。（ｂ）は第一バッファ層１２の表面を、（ｃ）は第二バッファ層１３の表面を、（ｄ）は第一酸化物電極層１４の表面を、（ｅ）は第二酸化物電極層１５の表面を、それぞれ観測した結果である。
【００２４】
図３（ａ）から、第一バッファ層１２を設ける直前の基板１１上に酸化物層１６が存在する表面を観測すると、回折パターンが観測されないことが明らかに分かる。このような状態にある基体の被成膜面上に、第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順次積層すると、反射高速電子線回折（Reflection High Energy Electron Diffraction、ＲＨＥＥＤと略称する）法による回折像において回折パターンが次第に明瞭に観測されるようになる。この結果より、上記の順次積層によって形成された各層は、エピタキシャル成長していることを表している。
【００２５】
すなわち、上記エピタキシャル成長をなした第一バッファ層１２であれば、その上に順に、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５を、それぞれエピタキシャル成長させることができる。
【００２６】
まずフルオライト構造上に層状ペロブスカイト構造を形成し、次いで層状ペロブスカイト構造上に単純ペロブスカイト構造を設けることによって、最後に積層した第二酸化物電極層１５は従来、成長させることが困難であった配向、すなわち（１００）配向でエピタキシャル成長することが明らかとなった。
なお、単純ペロブスカイト構造としては例えば図１１に示したものが、層状ペロブスカイト構造としては例えば図１２あるいは図１３に示したものが、それぞれ挙げられる。
【００２７】
したがって、上記構成からなる電子デバイス用基体であれば、最表面に（１００）配向でエピタキシャル成長した酸化物電極層を備えているので、その上にＰＺＴやＳＢＴからなる強誘電体材料を（００１）配向膜として成長させることが可能となる。ゆえに、本発明に係る電子デバイス用基体は、強誘電体素子や圧電素子を作製する基体として好ましい。
【００２８】
第一バッファ層１２を構成する第一の金属酸化物としては、例えば、酸化ジルコニウムの構成元素であるＺｒの一部を金属元素Ｍαで置換して得られた、Ｚｒ１−ｘＭαｘＯｙ（０＜ｘ＜１、１．５＜ｙ＜２）と表記される固溶体（ただし、前記Ｍαは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。）であり、かつ、立方晶で（１００）配向しているものが好ましい。
【００２９】
第二バッファ層１３を構成する第二の金属酸化物としては、酸化セリウム、あるいは酸化セリウムの構成元素であるＣｅの一部を金属元素Ｍβで置換して得られた、Ｃｅ１−ｘＭβｘＯｙ（０＜ｘ＜１、１．５＜ｙ＜２）と表記される固溶体（ただし、前記βは、Ｚｒ、Ｌａ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。）であり、かつ、立方晶で（１００）配向しているものが望ましい。
【００３０】
第一酸化物電極層１４を構成する第三の金属酸化物としては、金属元素Ｍγ若しくはＲＥを構成元素として含み、Ｍγ２ＲｕＯ４、ＲＥ２ＮｉＯ４、又は、ＲＥＢａ２Ｃｕ３Ｏｘ（ただし、前記Ｍγは、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す、前記ＲＥは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙの中から選択される１種の元素を示す。）と表記される固溶体であり、かつ、正方晶あるいは斜方晶で（００１）配向しているものが好ましい。
【００３１】
第二酸化物電極層１５を構成する第四の金属酸化物としては、金属元素Ｍγ若しくはＲＥを構成元素として含み、ＭγＲｕＯ３、（ＲＥ，Ｍγ）ＣｒＯ３、（ＲＥ，Ｍγ）ＭｎＯ３、（ＲＥ，Ｍγ）ＣｏＯ３、又は、（ＲＥ，Ｍγ）ＮｉＯ３（ただし、前記Ｍγは、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。前記ＲＥは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙの中から選択される１種の元素を示す。）と表記される固溶体であり、かつ、立方晶あるいは擬立方晶で（１００）配向しているものが好ましい。
【００３２】
図７は、本発明に係る電子デバイス用基体の製造方法を構成する各工程のフローチャートである。
本発明に係る電子デバイス用基体の製造方法は、
シリコンからなる基板１１を洗浄する前処理工程（図７ではＳｉ基板洗浄工程と表示）と、
前処理工程を経た基板１１を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを基板１１の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させる第一成膜工程（図７では第一バッファ層のエピタキシャル成長過程と表示）と、所定の気体あるいはプラズマを第一バッファ層１２の表面上に照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３をエピタキシャル成長させる第二成膜工程（図７では第二バッファ層のエピタキシャル成長過程と表示）と、
所定の気体あるいはプラズマを第二バッファ層１３の表面上に照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４をエピタキシャル成長させる第三成膜工程（図７では第一酸化物電極層のエピタキシャル成長過程と表示）と、
所定の気体あるいはプラズマを第一酸化物電極層１４の表面上に照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５をエピタキシャル成長させる第四成膜工程（図７では第二酸化物電極層のエピタキシャル成長過程と表示）と、から構成されている。
【００３３】
上記電子デバイス用基体の製造方法において、第一成膜工程から第四成膜工程の各酸化膜を形成する製造装置としては、図８に示す成膜装置が好適に用いられる。図８は、パルス・レーザー蒸着（Pulsed Laser Deposition : ＰＬＤ）法にて薄膜を作製する成膜装置を示す模式的な断面図であり、８０は内部を減圧可能なプロセスチャンバ、８１はターゲットと呼称される成膜母材を載置し自公転可能とした母材支持部、８２は母材支持部８１の上に配置されたターゲット、８３は基板保持部、８４は基板保持部８３が内蔵する温度制御部、８５は基板、８６は基板８５の上に堆積させた薄膜、８７はプロセスガスの導入管、８８はプロセスガスの制御を行う開閉機構、８９は成膜母材８２に照射される（ＡｒＦまたはＫｒＦ）エキシマ・レーザー・ビーム、９０は成膜母材８２にエキシマ・レーザー・ビームを照射することにより発生したプルーム（プラズマの柱）、９１はプロセスチャンバ８０の内部を減圧する排気部、９２はプロセスチャンバ８０と排気部９１との内部空間を遮断する開閉機構、９３はＲＨＥＥＤ法で薄膜を分析する際に用いるでＲＨＥＥＤ源（RHEED gun ）、９４はＲＨＥＥＤ源９３から薄膜８６に入射されるビーム、９５は薄膜８６で反射されたビーム、９６はＲＨＥＥＤスクリーンと呼ばれる反射ビーム９５を検知する機構、を表している。
【００３４】
図８の成膜装置で用いるＰＬＤ法とは、基板８５の上に薄膜８６を形成している間は、プロセスチャンバ８０の内部空間を非常に低い圧力とした酸素雰囲気、例えばおよそ大気圧の千分の一程度とした圧力下において、自転しているターゲットにエキシマ・レーザー・ビームをパルス的に照射し、この照射によってターゲットを構成している成分をプラズマや分子状態として基板まで飛翔させ、基板の被成膜面上に薄膜を堆積させる成膜法である。
【００３５】
上記構成からなる電子デバイス用基体の製造方法において、前処理工程は、シリコンからなる基板１１の表層から有機物などを除去する目的の洗浄処理とその後に行われる乾燥処理とを意味する。この洗浄処理では、例えば有機溶媒に基板１１を浸漬、あるいは浸漬と同時に超音波を印加することによって基板１１に付着した有機物の除去が行われる。乾燥処理とは、先の洗浄で用いた有機溶媒を基板１１の被成膜面から取り除く処理である。
その際、この前処理工程では、基板１１の被成膜面を、再構成表面あるいは水素終端表面ではなく、酸化層１６が存在する表面に仕上げることが望ましい。具体的には、従来、有機溶媒を用いた洗浄処理の後に施されていた、再構成表面あるいは水素終端表面を得るためのＲＣＡ洗浄や弗酸洗浄は行わずに、基板１１の被成膜面には酸素（酸化層１６）が残存した状態として仕上げるものである［図２（ａ）］。
【００３６】
次に、第一成膜工程では、上記前処理工程を経た基板１１を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを基板１１の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させるものである。ここで、所定の気体あるいはプラズマは、第一成膜工程で形成する金属酸化物を構成する元素からなるものであり、これを基板１１の被成膜面上に照射する。
【００３７】
前処理工程によって作製された基板１１の被成膜面上には酸素（酸化層１６）が残存し、被成膜面はＳｉＯ２で覆われた状態にあるので、この被成膜面は金属酸化物を構成する元素からなる気体あるいはプラズマに曝されると、この元素が被成膜面に被着することで金属酸化物が堆積し始めると同時に、この気体あるいはプラズマに叩かれた被成膜面からはその上に存在する酸化層１６をなすＳｉＯ２膜をＳｉＯの形で昇華させて除去することができる。このＳｉＯの除去に際しては、基板１１を、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持し、第一バッファ層１２の堆積速度を、基板１１の被成膜面上における熱酸化ＳｉＯ２膜の成長速度以上とする。
この作用により、シリコンからなる基板１１と第一バッファ層１２との界面にはシリコン酸化物が殆ど存在せず、基板１１の被成膜面上に直ちにエピタキシャル成長した第一バッファ層１２を設けることが可能となる［図２（ｂ）］。この第一バッファ層としては、フルオライト構造を有する金属酸化物を用いることにより上記作用が安定して得られるので好ましい。
【００３８】
上記第一成膜工程は、第一バッファ層１２を形成する際、基板１１の温度が８００℃以下、成膜雰囲気の背圧が１×１０−６Ｔｏｒｒ以上、かつ、成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上である成膜条件、好ましくは、基板１１の温度が６００℃以上８００℃以下、成膜雰囲気の背圧が５×１０−６Ｔｏｒｒ以下、かつ成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上５×１０−４Ｔｏｒｒ以下である成膜条件にて行われる（尚、１Ｔｏｒｒ＝１３３Ｐａである。）。
また、第一バッファ層１２の堆積速度は、熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上とされる。係る堆積速度を得るための成膜条件の一例を挙げると、レーザーエネルギー密度が１Ｊ／ｃｍ２以上、レーザー周波数が５Ｈｚ以上、ターゲット−基板間距離が５０ｍｍ以上８０ｍｍ以下である。
ここで、上記第１バッファ層１２の堆積速度を熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上とすることは重要である。なぜならば、本発明者が堆積速度と第一バッファ層の結晶性との関係を検証したところ、堆積速度を熱酸化ＳｉＯ２膜の成長速度である０．２ｎｍ／ｍｉｎ未満とした場合には、第一バッファ層１２をエピタキシャル成長させることができないという結果が得られているからである。以下に、本発明者が行った検証実験の詳細を記載する。
【００３９】
実験は、前処理を行ったＳｉ基板を用意し、このＳｉ基板上に、図８に示した成膜装置を用いたＰＬＤ法により、第一バッファ層としてＹＳＺを成膜することにより行った。その際、レーザー周波数、ターゲット基板間距離、及びレーザーエネルギー密度を種々に変更することでＹＳＺの堆積速度を調整した。表１に、各実験条件、ＹＳＺの堆積速度、及び成膜したＹＳＺをＸＲＤにより測定して得られたＹＳＺ（２００）ピークのロッキングカーブの半値幅（FWHM）を表１に示す。
尚、成膜時の基板温度は７００℃、成膜雰囲気の背圧は１×１０−６Ｔｏｒｒ、酸素分圧は５×１０−５Ｔｏｒｒであり、全ての条件で共通とした。
【００４０】
図１４は、表１に示した結果を、堆積速度の調整に用いたパラメータ毎に項目分けして示すグラフである。同グラフは、ＹＳＺの堆積速度を横軸に、ＹＳＺ（２００）のピーク半値幅を縦軸に取っている。表１及び図１４に示す結果から明らかなように、堆積速度が０．２ｎｍ／ｍｉｎ（１ｎｍ／５ｍｉｎ）未満の範囲では、ＹＳＺ（２００）のピーク半値幅が著しく大きくなっており、ＹＳＺがエピタキシャル成長していないことが分かる。また逆に、堆積速度が０．２ｎｍ／ｍｉｎ以上の範囲では、ピーク半値幅が狭くなっており、ＹＳＺは良好にエピタキシャル成長している。
さらに、図１４に示すように、上記堆積速度とピーク半値幅との関係は、堆積速度の調整に用いたパラメータに依存していないことから、Ｓｉ基板上でのＹＳＺのエピタキシャル成長を阻害する反応がＳｉ基板上にて進行していることが示唆される。そして、この０．２ｎｍ／ｍｉｎという堆積速度は、Ｓｉ基板上への熱酸化ＳｉＯ２膜の堆積速度とほぼ一致しており、上記ＹＳＺの堆積プロセスは酸素含有雰囲気下にて基板を高温に加熱して行うことからも、上記ＹＳＺのエピタキシャル成長を阻害している反応は、Ｓｉ基板表面への熱酸化ＳｉＯ２膜形成反応であると推定できる。
【００４１】
以上の結果から、上記第一バッファ層１２を形成する第一成膜工程において、第一バッファ層１２を良好にエピタキシャル成長させるには、その堆積速度をＳｉ基板表面への熱酸化ＳｉＯ２膜の成長速度より速くすることが必要であるといえる。
【００４２】
【表１】
【００４３】
第一バッファ層１２の形成においては、上述した作用が働くため、必要以上に基板温度を上げたり、成膜雰囲気の背圧を超高真空にする必要はない。これに対して、従来のプロセスでは、再構成表面あるいは水素終端表面からなる被成膜面を備えた基板を用い、この上に第一バッファ層を形成していたが、この場合には第一バッファ層のエピタキシャル成長を達成するためには、８００℃を越える基板温度や１×１０−６Ｔｏｒｒより低い背圧とした成膜雰囲気が必須条件であった。したがって、本発明に係る第一成膜工程であれば、第一バッファ層１２の作製に要するエネルギーを大幅に低減できるので、製造コストの低減に寄与する。
【００４４】
次に、第二成膜工程では、第一成膜工程で作製した第一バッファ層１２の表面上に、所定の気体あるいはプラズマを照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３をエピタキシャル成長させる。
この第二バッファ層１３としては、第一バッファ層１２を構成する第一の金属酸化物とは異なる材料である第二の金属酸化物からなり、かつ、第二バッファ層１３上に積層する第一酸化物電極層１４のエピタキシャルを促す働きを有するものが選択される。
【００４５】
なお、上記第一成膜工程で作製した第一バッファ層１２の表面上に、成膜条件によっては、例えば直径が１〜１０μｍ程度のドロップレット粒子が発生する場合がある。このような場合には、柔軟材あるいは柔構造を有する部材を用いて第一バッファ層１２の表面を払拭する工程を追加することによってドロップレット粒子を除去してもよい。例えば、上記部材として綿棒を用いることにより、除去前に１００〜１０００個／ｃｍ２程度のドロップレット粒子が存在した場合、除去後に０．１〜１個／ｃｍ２程度に減らすことができる。第一バッファ層１２の表面上に発生したドロップレット粒子の除去は、その上に形成される第二バッファ層１３のエピタキシャル成長を促し、平坦性を確保することに寄与する。
【００４６】
次に、第三成膜工程では、第二成膜工程で作製した第二バッファ層１２の表面上に、所定の気体あるいはプラズマを照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４をエピタキシャル成長させる。
最後に、第四成膜工程では、第三成膜工程で作製した第一酸化物電極層１４の表面上に、所定の気体あるいはプラズマを照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５をエピタキシャル成長させる。
従来は、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４を設けることなく、第二バッファ層１２の表面上に直ちに単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５を形成してなる構造が用いられていた。この層状ペロブスカイト構造を設けずに単純ペロブスカイト構造を配した従来の構造では、最表面は（１１０）配向していた。
これに対して、本発明に係る電子デバイス用基体の製造方法では、層状ペロブスカイト構造を設けた上に単純ペロブスカイト構造を形成する工程を採用したことによって、最表面に（１００）配向でエピタキシャル成長した酸化物電極層が作製できる。
【００４７】
第一酸化物電極層１４としては、第二バッファ層１３を構成する第二の金属酸化物とは異なる材料である第三の金属酸化物からなり、かつ、第一酸化物電極層１４上に積層する第二酸化物電極層１５のエピタキシャルを促す働きを有するものが選択される。
第二酸化物電極層１５としては、第一酸化物電極層１４上にエピタキシャル成長し（１００）配向するものが選択される。
【００４８】
上述した電子デバイス用基体の製造方法では、第一成膜工程、第二成膜工程、第三成膜工程あるいは第四二成膜工程の各工程においては、各々の工程において形成する金属酸化物を構成する元素からなる所定の気体あるいはプラズマが用いられる。
特に、前記第一成膜工程において、所定の気体あるいはプラズマとして、基板１１の被成膜面に対向して配置された母材にレーザー光を照射して発生させたものを用いた場合は、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持した基板１１に、第一バッファ層１２の構成元素の気体あるいはプラズマを照射することにより、基板１１の被成膜面上に存在する酸化層１６を成すＳｉＯ２膜をＳｉへ還元するとともに、還元されて生成したＳｉをＳｉＯとして昇華させて除去しながら、さらに被成膜面上に、熱酸化ＳｉＯ２膜が形成される速度以上の堆積速度で前記第一バッファ層１２を堆積させることにより、基板１１と第一バッファ層１２との界面にアモルファス層を形成しないようにして第１バッファ層１２をエピタキシャル成長させることが望ましい。このようにして形成すれば、簡便な製造プロセスでありながら、所望の配向面を有し、かつ結晶性に優れる第一バッファ層１２を形成でき、製造コスト低減の観点からも望ましい。
【００４９】
本発明に係る電子デバイスは、上述した構成からなる電子デバイス用基体を備えた機能素子であることを特徴している。
すなわち、上述した構成の電子デバイス用基体であれば、その最表面は（１００）配向でエピタキシャル成長した酸化物電極層からなるので、その上にキャパシタ（強誘電体素子）やカンチレバー（圧電素子）に代表される機能素子を構成する強誘電体層を直ちに設けた場合、強誘電体層は極めて優れた結晶成長を行うことが可能となる。したがって、本発明に係る電子デバイス用基体を備えた機能素子であれば、従来より所望の特性が安定して得られるので好ましい。
【００５０】
図５は本発明に係る機能素子の一例を示す模式的な断面図であり、機能素子が強誘電体素子（強誘電体キャパシタ）２００の場合を示す。図５において、２１はシリコンからなる基板、２２は第一バッファ層、２３は第二バッファ層、２４は第一下部電極層、２５は第二下部電極層、２６は強誘電体層、２７は上部電極層であり、２１〜２５が、上述した電子デバイス用基体１００に相当する。
図６は本発明に係る機能素子の他の一例を示す模式的な断面図であり、機能素子が圧電素子（圧電アクチュエータ）３００の場合を示す。図６において、３１はシリコンからなる基板、３２は第一バッファ層、３３は第二バッファ層、３４は第一下部電極層、３５は第二下部電極層、３６は圧電体層、３７は上部電極層、３８は熱酸化膜層であり、３８を含む３１〜３５が、上述した電子デバイス用基体１００に相当する。
【００５１】
【実施例】
以下に実施例をあげて本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
本例では、被成膜面が（１００）面であるシリコン基板１１上に、第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順番に積層した構成からなる電子デバイス用基体とその製造方法の具体的な事例について、図１〜図４を参照して説明する。
図１は本例に係る電子デバイス用基体の構成を模式的に示す断面図であり、図２は図１の電子デバイス用基体を製造する際の各製造工程における断面図を表す。図３は、図１の電子デバイス用基体を製造する際の各製造工程における最表面をＲＨＥＥＤ法を用い、その場観察した回折パターンを示す写真である。図４は、図１の電子デバイス用基体の最表面をＸ線回折（X-ray Diffraction、XRD）法で調べた結果を表すグラフであり、（ａ）はθ−２θスキャンした結果を、（ｂ）はＳｒＲｕＯ３（２００）ピークのオメガ・スキャンした結果をそれぞれ示している。
【００５２】
始めに、本実施の形態に係る電子デバイス用基体の構成について述べる。
本実施の形態に係る電子デバイス用基体１００は、（１００）面からなるＳｉ基板１１と、前記Ｓｉ基板１１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層１２と、前記第１バッファ層１２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層１３と、前記第２バッファ層１３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１酸化物電極層１４と、前記第１酸化物電極層１４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２酸化物電極層１５と、からなる。
【００５３】
Ｓｉ基板１１としては、自然酸化膜を除去しない基板を用いた。第１バッファ層１２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層１３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層１４であるが、ここではＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長している。第２酸化物電極層１５であるが、ここではＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長している。
【００５４】
次に、上述した電子デバイス用基体の製造方法について述べる。
Ｓｉ（１００）基板１１を有機溶媒に浸漬させ、超音波洗浄機を用いて脱脂洗浄を行う。ここで、有機溶媒としては、例えばエチルアルコールとアセトンの１：１混合液を使用することができるが、これに限るものではない。また、通常のＳｉ基板の代表的な洗浄方法であるＲＣＡ洗浄や弗酸洗浄といった自然酸化膜を除去する工程を行う必要はない。その結果、図２（ａ）に示すように、Ｓｉ（１００）基板１１表面には自然酸化膜が形成されている。
【００５５】
脱脂洗浄したＳｉ（１００）基板１１を基板ホルダーに装填したあと、室温での背圧１×１０−８Ｔｏｒｒの真空装置内に基板ホルダーごと導入し、赤外線ランプを用いて１０℃／分で７００℃まで加熱昇温する。途中５００℃以上の温度領域で、自然酸化膜層１６が一部ＳｉＯとして蒸発するために、圧力が１×１０−６Ｔｏｒｒ以上まで上昇するが、７００℃では５×１０−７Ｔｏｒｒ以下の一定値となる。ただし、図３（ａ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンは観測されず、Ｓｉ（１００）２×１による再構成表面は形成されておらず、図２（ａ）に示される自然酸化膜層１６に覆われたＳｉ基板であることが分かる。なお、Ｓｉ基板表面に新たに熱酸化膜を形成しない範囲であれば、昇温速度、基板温度、圧力などの条件は、これに限るものではない。
【００５６】
圧力が一定になった後、Ｓｉ（１００）基板１１に対向して配置されたＹＳＺターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザー（波長２４８ｍ）のパルス光を入射し、ターゲット表面にＹ、Ｚｒ、Ｏからなるプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ（１００）基板１１に照射し、基板温度７００℃、堆積中の圧力５×１０−５Ｔｏｒｒの条件で、基板に１０分照射してＹＳＺ第一バッファ層１２を５ｎｍ堆積した（図２（ｂ））。図３（ｂ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＹＳＺ（１００）／Ｓｉ（１００）、ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあるエピタキシャル成長をしていることが明らかになった。
【００５７】
なお、各条件のうち、ターゲット組成はＹＳＺ、基板温度は６００℃以上８００℃以下、体積中の背圧は５×１０−６Ｔｏｒｒ以下、酸素分圧は５×１０−６Ｔｏｒｒ以上５×１０−４Ｔｏｒｒ以下、が望ましいが、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持したＳｉ基板１１に、Ｚｒの気体あるいはプラズマを照射することにより、Ｓｉ基板１１表面の酸化層ＳｉＯ２（自然酸化膜）をＳｉへ還元し、さらに還元されて生成されたＳｉをＳｉＯとして昇華させて除去しながら、ＹＳＺをエピタキシャル成長させることができるのであれば、各条件はこれに限るものではない。また、各条件のうち、レーザーエネルギー密度が１Ｊ／ｃｍ２以上、レーザー周波数が５Ｈｚ以上、ターゲット−基板間距離が５０ｍｍ以上８０ｍｍ以下、が望ましいが、ＹＳＺの堆積速度がＳｉ基板表面の熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上であり、Ｓｉ基板１１表面に熱酸化ＳｉＯ２膜を形成することなくＹＳＺをエピタキシャル成長させることができるのであれば、各条件はこれに限るものではない。
【００５８】
ただし、条件によっては、ＹＳＺ第１バッファ層１２は変化しないものの、Ｓｉ（１００）基板１１のＹＳＺ第１バッファ層１２との界面には酸素が供給されて熱酸化膜が形成される場合がある。さらに、ＺｒＯ２が立方晶として固溶体を形成するのであれば、Ｙの代わりにＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａを添加する場合も同様の効果が得られる。
【００５９】
ＹＳＺ第１バッファ層１２を堆積した後、基板に対向して配置されたＣｅＯ２ターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＣｅ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ（１００）基板１１に照射し、基板温度７００℃、堆積中の圧力５×１０−５Ｔｏｒｒの条件で、基板に１０分照射してＣｅＯ２第２バッファ層１３を１０ｎｍ堆積した（図２（ｃ））。図３（ｃ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあるエピタキシャル成長をしていることが明らかになった。
【００６０】
なお、各条件は、ターゲット組成がＣｅＯ２、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が５Ｈｚ以上１５Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が６５０℃以上７５０℃以下、堆積中の圧力が１×１０−５Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下が望ましいが、ＣｅＯ２としてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。さらに、ＣｅＯ２が立方晶として固溶体を形成するのであれば、Ｚｒ、Ｌａ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａを添加する場合も同様の効果が得られる。
【００６１】
ＣｅＯ２第２バッファ層１３を堆積した後、基板に対向して配置されたＹＢａ２Ｃｕ３Ｏｘターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＹ、Ｂａ、Ｃｕ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板１１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に２分照射してＹＢａ２Ｃｕ３Ｏｘ第１酸化物電極層１４を２ｎｍ堆積した（図２（ｄ））。
【００６２】
図３（ｄ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには明らかな回折パターンが現れ、正方晶でＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあることが明らかになった。なお、各条件は、ターゲット組成がＹＢａ２Ｃｕ３Ｏｘ、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の圧力が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｙ、Ｂａ、Ｃｕプラズマが１：２：３の定比で基板に到達でき、ＹＢａ２Ｃｕ３Ｏｘとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。
【００６３】
また、ＹＢａ２Ｃｕ３Ｏｘの代わりに、Ｍ２ＲｕＯ４（Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、ＲＥ２ＮｉＯ４（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ）、ＲＥＢａ２Ｃｕ３Ｏｘ（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を用いても同様の効果が得られる。
【００６４】
ＹＢａ２Ｃｕ３Ｏｘ第１酸化物電極層１４を堆積した後、基板に対向して配置されたＳｒＲｕＯ３ターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＳｒ、Ｒｕ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板１１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に３０分照射してＳｒＲｕＯ３第２酸化物電極層１５を１００ｎｍ堆積した（図２（ｅ））。
【００６５】
図３（ｅ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあることが明らかになった。なお、各条件は、ターゲット組成がＳｒＲｕＯ３、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｓｒ、Ｒｕプラズマが１：１の定比で基板に到達でき、ＳｒＲｕＯ３としてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。
【００６６】
また、ＳｒＲｕＯ３の代わりに、ＭＲｕＯ３（Ｍ＝Ｃａ、Ｂａ）、（ＲＥ、Ｍ）ＣｒＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、（ＲＥ、Ｍ）ＭｎＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）（ＲＥ、Ｍ）ＣｏＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、ＲＥＮｉＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ）、を用いても同様の効果が得られる。
【００６７】
このようにして得られた電子デバイス用基板１００のＸＲＤθ−２θスキャンを図４（ａ）に示すが、Ｓｉ（２００）、Ｓｉ（４００）のピークと一緒に擬立方晶ＳｒＲｕＯ３（１００）、ＳｒＲｕＯ３（２００）のピークが顕著に観察され、（１００）配向であるというＲＨＥＥＤの観察結果と一致した。また、ＳｒＲｕＯ３（２００）ピークのωスキャンを図４（ｂ）に示すが、半値幅が１．９度であり、結晶性にも優れており、さらにペロブスカイト構造の強誘電体をエピタキシャル成長させる下地としても有用であることが明らかになった。さらに、電気抵抗率を４端子法によって測定したところ、室温でρ＝５５０μΩｃｍの良好な値が得られ、電極薄膜としての基本特性にも問題のないことが明らかとなった。
【００６８】
また、第１バッファ層１２のエピタキシャル成長工程後、基板表面を綿棒やブラシなどを用いて機械的に払うことで、第１バッファ層１２成長時に基板表面に付着したドロップレットを除去し、さらに第２バッファ層１３のエピタキシャル成長工程以降を実施することによって、ドロップレット粒子のない清浄かつ平坦な基板表面が得られる。
【００６９】
さらに、第１酸化物電極層１４までがエピタキシャル成長しているのであれば、第２酸化物電極層１５の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００７０】
以上の構成の電子デバイス用基板によれば、自然酸化膜被覆Ｓｉ基板上に擬立方晶（１００）配向ペロブスカイト電子デバイス用基板を堆積することができ、ペロブスカイト構造の酸化物をエピタキシャル成長させるための下部電極として、強誘電体キャパシタを始めとする各種電子デバイスの特性向上を実現することができる。
【００７１】
（実施例２）
本例では、図５にその模式的な断面図を示した、本発明に係る電子デバイス用基体を下部電極として用いた強誘電体キャパシタとその製造方法について述べる。
本例に係る強誘電体キャパシタ２００は、（１００）面からなるＳｉ基板２１と、前記Ｓｉ基板２１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層２２と、前記第１バッファ層２２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層２３と、前記第２バッファ層２３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１下部電極層２４と、前記第１下部電極層２４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２下部電極２５と、前記第２下部電極２５上にペロブスカイト構造の正方晶（００１）配向でエピタキシャル成長した強誘電体層２６と、前記強誘電体層２６上に形成した上部電極層２７とからなる。
【００７２】
Ｓｉ基板２１としては、自然酸化膜を除去しない基板が用いられている。第１バッファ層２２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層２３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層２４は、ＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長しており、その厚さは２ｎｍである。第２酸化物電極層２５は、ＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長しており、その厚さは１００ｎｍである。強誘電体層２６は、ＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３が正方晶（００１）配向でエピタキシャル成長している。上部電極層２７としてはＰｔを用いた。
【００７３】
次に、上述した強誘電体キャパシタの製造方法について説明する。
Ｓｉ（１００）基板２１の洗浄工程、加熱昇温工程、第１バッファ層２２の堆積工程、第２バッファ層２３の堆積工程、第１下部電極層２４の堆積工程、第２下部電極層２５の堆積工程は、実施例１に示す電子デバイス用基板１００の製造方法と同様である。第２下部電極層２５を堆積した後、基板に対向して配置されたＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３ターゲット表面に、エネルギー密度が２．０Ｊ／ｃｍ２、周波数が５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板２１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に３０分照射してＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３強誘電体層２４を１５０ｎｍ堆積した。
【００７４】
なお、各条件は、ターゲット組成がＰＺＴ、レーザーエネルギー密度が１．０Ｊ／ｃｍ２以上３．０Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｐｂ、Ｚｒ、Ｔｉプラズマが所望の定比で基板に到達でき、ＰＺＴとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。また、ＰＺＴの代わりに、ＢａＴｉＯ３、ＫＮｂＯ３、ＢｉＦｅＯ３をはじめとするペロブスカイト構造の強誘電体およびそれらと各種常誘電体との固溶体を用いても同様の効果が得られる。
【００７５】
ＰＺＴ強誘電体層２６を堆積した後、フォトリソグラフィーなど公知の手法を用いてエッチングを行って第２下部電極層２５を取り出し、最後に、マスクパターンを用いながらスパッタリングなどの公知の手法によってＰｔ上部電極層２７を堆積した。ここで、Ｐｔの代わりにＩｒなどの電極として汎用的に用いられる他の電極材料を用いても同様の効果が得られる。
【００７６】
このようにして得られた強誘電体キャパシタ２００は、Ｐｔ／ＰＺＴ（００１）／ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、面内でＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあった。
【００７７】
得られた強誘電体キャパシタ２００について、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加してＰ−Ｅヒステリシス測定を行った結果、残留分極Ｐｒ＝９０μＣ／ｃｍ２の値が得られた。これは、無配向ＰＺＴ強誘電体層を用いた強誘電体キャパシタのＰｒ＝５０μＣ／ｃｍ２と比較してより高い特性を示している。
【００７８】
さらに、第２下部電極２５までがエピタキシャル成長しているのであれば、強誘電体層２６の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００７９】
以上の構成の電子デバイス用基板を下部電極として用いた強誘電体キャパシタによれば、ペロブスカイト構造の強誘電体層を正方晶（００１）エピタキシャル成長させることができ、分極特性に優れた強誘電体キャパシタを有する強誘電体メモリを実現することができる。
【００８０】
（実施例３）
本例では、図６にその模式的な断面図を示した、本発明に係る電子デバイス用基体を下部電極として用いた圧電アクチュエータとその製造方法について述べる。
本例に係る圧電アクチュエータ３００は、（１００）面からなるＳｉ基板３１と、前記Ｓｉ基板３１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層３２と、前記第１バッファ層３２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層３３と、前記第２バッファ層３３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１下部電極層３４と、前記第１下部電極層３４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２下部電極層３５と、前記第２下部電極層３５上にペロブスカイト構造の菱面体晶（１００）配向でエピタキシャル成長した圧電体層３６と、前記圧電体層３６上に形成した上部電極層３７とからなる。
【００８１】
また、Ｓｉ基板３１のバッファ層３２との界面には酸素が供給されて熱酸化ＳｉＯ２層３８が形成され、Ｓｉ基板３１とともにアクチュエータの弾性板として機能する。Ｓｉ基板３１としては、自然酸化膜を除去しない基板を用いた。第１バッファ層３２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層３３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層３４は、ＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長しており、その厚さは２ｎｍである。第２酸化物電極層３５は、ＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長しており、その厚さは１００ｎｍである。圧電体層３６は、ＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３が菱面体晶（１００）配向でエピタキシャル成長している。上部電極層３７としてはＩｒを用いた。
【００８２】
次に、上述した圧電アクチュエータの製造方法について述べる。
Ｓｉ（１００）基板３１の洗浄工程、加熱昇温工程、第１バッファ層３２の堆積工程、第２バッファ層３３の堆積工程、第１下部電極層３４の堆積工程、第２下部電極層３５の堆積工程は、実施例１に示す電子デバイス用基板１００の製造方法と同様である。下部電極層３３を堆積した後、基板に対向して配置されたＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３ターゲット表面に、エネルギー密度が２．０Ｊ／ｃｍ２、周波数が１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板３１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に９０分照射してＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３圧電体層３４を９００ｎｍ堆積した。その際、Ｓｉ基板３１のＹＳＺ第１バッファ層３２との界面には酸素が供給されてＳｉＯ２熱酸化膜層３８が５００ｎｍ厚で形成された。
【００８３】
なお、各条件は、ターゲット組成がＰＺＴ、レーザーエネルギー密度が１．０Ｊ／ｃｍ２以上３．０Ｊ／ｃｍ２以下、レーザー周波数が５Ｈｚ以上１５Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｐｂ、Ｚｒ、Ｔｉプラズマが所望の定比で基板に到達でき、ＰＺＴとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。また、ＰＺＴの代わりに、Ｐｂ（Ｍｇ、Ｎｂ）Ｏ３、Ｐｂ（Ｚｎ、Ｎｂ）Ｏ３、ＢａＴｉＯ３、ＫＮｂＯ３、ＢｉＦｅＯ３をはじめとしたペロブスカイト構造の強誘電体およびそれらと各種常誘電体との固溶体を用いても同様の効果が得られる。
【００８４】
ＰＺＴ圧電体層３４を堆積した後、フォトリソグラフィーなど公知の手法を用いてエッチングを行って下部電極層３３を取り出し、最後に、マスクパターンを用いながらスパッタリングなどの公知の手法によってＩｒ上部電極層３５を堆積した。ここで、Ｉｒの代わりにＰｔなど電極として汎用的に用いられる他の電極材料を用いても同様の効果が得られる。
【００８５】
このようにして得られた圧電アクチュエータ３００は、Ｉｒ／ＰＺＴ（１００）／ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあった。
【００８６】
得られた圧電アクチュエータ３００について、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加して電界歪み特性の測定を行った結果、圧電定数ｄ３１＝２００ｐＣ／Ｎの値が得られた。これは、無配向ＰＺＴ圧電体層を用いた圧電アクチュエータのｄ３１＝１６０ｐＣ／Ｎと比較して、圧電素子としてのより高い電界歪み特性を有しており、圧電体層の各ドメインの分極軸と電界とのなす角が全て等しくかつ０度でないときに圧電効果が増大するエンジニアードドメインの効果であると考えられる。
【００８７】
さらに、第２下部電極層３５までがエピタキシャル成長しているのであれば、圧電体層３６の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００８８】
以上の構成からなる電子デバイス用基板を下部電極として用いた圧電アクチュエータによれば、ペロブスカイト構造の圧電体層を菱面体晶（１００）エピタキシャル成長させることができ、圧電素子の電界歪み特性の向上が図れることが確認された。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、Ｓｉ基板上に、フルオライト構造の第一バッファ層及び第二バッファ層を立方晶（１００）配向でエピタキシャル成長させ、その上に層状ペロブスカイト構造の第一酸化物電極層を正方晶または斜方晶（００１）配向でエピタキシャル成長させることができ、さらにその上に単純ペロブスカイト構造の第二酸化物電極層を立方晶あるいは擬立方晶（１００）配向でエピタキシャル成長させてなる構成の電子デバイス用基体が得られる。
【００９０】
この電子デバイス用基体は、最表面が（１００）配向した第二酸化物電極層なので、その上にペロブスカイト構造の強誘電体層や圧電体層を形成すると、強誘電体層や圧電体層を容易に正方晶（００１）配向あるいは菱面体晶（１００）でエピタキシャル成長させることができる。
したがって、本発明に係る電子デバイス用基体を用い、その上に強誘電体層や圧電体層を設けてなる強誘電体メモリや圧電素子などの機能素子を備えた電子デバイスを最適な構造で製造することができる。
【００９１】
また本発明の製造方法によれば、Ｓｉ基板上に、フルオライト構造の第一バッファ層を形成するに際して、ＳｉＯ昇華領域で自然酸化膜被覆Ｓｉ基板に、金属元素の気体あるいはプラズマを照射してＳｉＯ２成長速度より高速で前記第一バッファ層をエピタキシャル成長させることで、Ｓｉ基板と第一バッファ層との間に、熱酸化アモルファス層を介在させることなく第一バッファ層を形成することができる。これにより、所望の配向面を有し、優れた結晶性を有する第一バッファ層を形成することができるので、係る第一バッファ層上に形成される第二バッファ層、第一酸化物電極層、第二酸化物電極層を、結晶性に優れたものとすることができ、もって高性能の電子デバイスを作製し得る電子デバイス用基体を製造することができる。
【図面の簡単な説明】
【図１】 本発明に係る電子デバイス用基体の構成を模式的に示す断面図である。
【図２】 本発明に係る電子デバイス用基体を製造する際の各製造工程における断面図を表す。
【図３】 本発明に係る電子デバイス用基体を製造する際の各製造工程における最表面をＲＨＥＥＤ法を用い、その場観察した回折パターンを示す写真である。
【図４】 本発明に係る電子デバイス用基体の最表面をＸ線回折法で調べた結果を表すグラフである。
【図５】 本発明に係る電子デバイスを構成する機能素子の一例を示す模式的な断面図である。
【図６】 本発明に係る電子デバイスを構成する機能素子の他の一例を示す模式的な断面図である。
【図７】 本発明に係る電子デバイス用基体の製造方法を構成する各工程のフローチャートである。
【図８】 本発明に係る電子デバイス用基体を構成する酸化膜を形成するために用いる成膜装置の一例を示す模式的な断面図である。
【図９】 被成膜面上に酸化層が存在する基板に、第一バッファ層を形成する様子を示す模式的な断面図である。
【図１０】 フルオライト構造の一例を示す模式的な斜視図である。
【図１１】 単純ペロブスカイト構造の一例を示す模式的な斜視図である。
【図１２】 層状ペロブスカイト構造の一例を示す模式的な斜視図である。
【図１３】 層状ペロブスカイト構造の他の一例を示す模式的な斜視図である。
【図１４】 第一バッファ層の堆積速度と、ＹＳＺ（２００）のピーク半値幅との関係を示すグラフである。
【符号の説明】
１１ 基板、 １２ 第一バッファ層、 １３ 第二バッファ層 １４ 第一酸化物電極層、 １５ 第二酸化物電極層、 １６ 酸化層、 ２１ 基板、 ２２ 第一バッファ層、 ２３ 第二バッファ層 ２４ 第一下部電極層、２５ 第二下部電極層、 ２６ 強誘電体層、 ２７ 上部電極層、 ３１ 基板、 ３２ 第一バッファ層、 ３３ 第二バッファ層 ３４ 第一下部電極層、 ３５ 第二下部電極層、 ３６ 圧電体層、 ３７ 上部電極層、 ３８ 熱酸化膜層、 １００ 電子デバイス用基体、 ２００ 強誘電体素子（強誘電体キャパシタ）、 ３００ 圧電素子（圧電アクチュエータ）。
【発明の属する技術分野】
本発明は、電子デバイス用基体及びその製造方法並びに電子デバイスに関する。より詳細には、本発明に係る電子デバイス用基体は、キャパシタとして機能する強誘電体素子やカンチレバーとして機能する圧電素子などを載置するのに好適に用いられる。
【０００２】
【従来の技術】
近年、強誘電体を用いた不揮発性メモリである強誘電体メモリの開発が急速に進展している。強誘電体メモリは、強誘電体をキャパシタとして用い１Ｔ（transistor）／１Ｃ（capacitor） 構造などを形成するキャパシタ型と、強誘電体をＳｉＯ２の代わりに電界効果トランジスタのゲート絶縁膜として用いるＭＦＳＦＥＴ（Metal Ferroelectric Semiconductor Field Effect Transistor） 型とに分類される。ＭＦＳＦＥＴ型は、高集積化や非破壊読出しなどの点でキャパシタ型より有利ではあるが、構造上の作製の困難さから実現しておらず、現状ではキャパシタ型の開発および商品化が先行している。
【０００３】
キャパシタ型の強誘電体メモリに採用されている代表的な強誘電体材料としては、ＰｂＺｒ１−ｘＴｉｘＯ３（略称：ＰＺＴ）とＳｒＢｉ２Ｔａ２Ｏ９（略称：ＳＢＴ）の２つが挙げられる。中でも、菱面体晶−正方晶の相境界（略称：ＭＰＢ、Morphotoropic Phase Boundary）付近の組成からなるＰＺＴは、その残留分極、抗電界特性に優れており、最も実用化の進展している材料である。
【０００４】
キャパシタ型の強誘電体メモリでは、強誘電体材料であるＰＺＴは下部電極と上部電極に挟まれた構造で用いられる。従来、この下部電極をなす材料として用いられてきたのはＰｔである。Ｐｔは最密充填構造である面心立方格子構造をとるため自己配向性が強く、ＳｉＯ２のようなアモルファス構造をなす薄膜上でも立方晶（１１１）配向するという特徴を備えているので好適に用いられる。しかしながら、Ｐｔは配向性が強いために柱状結晶が成長すると、粒界に沿ってＰｂなどが下地に拡散しやすくなったり、ＰｔとＳｉＯ２の密着性が悪い、等の問題があった。この対策法の一例として、ＰｔとＳｉＯ２の密着性の改善のためにはＴｉが、さらにＰｂなどが拡散するのを防ぐためにはＴｉＮなどが用いられることが多い。ところが、このようなＴｉやＴｉＮを採用すると、下部電極は複雑な電極構造になると共に、Ｔｉの酸化や、ＴｉのＰｔ中への拡散、それに伴うＰＺＴの結晶性の低下などが起こり、分極−電解（略称：Ｐ−Ｅ、Polarization - Electric Field ）特性、リーク電流特性、さらにはファティーグ（繰り返し書き込み耐性）特性の低下を引き起こすという恐れがあった。
【０００５】
このように下部電極としてＰｔを用いた際の諸問題を回避するため、ＲｕＯｘやＩｒＯ２をはじめ、導電性酸化物を下部電極の材料として用いる研究が行われている。中でも、ペロブスカイト構造を有するＳｒＲｕＯ３は、ＰＺＴと同じ結晶構造を有しているので、界面での接合性に優れ、ＰＺＴのエピタキシャル成長を実現しやすく、Ｐｂの拡散バリア層としての特性にも優れている。従って、ＳｒＲｕＯ３を下部電極として用いた強誘電体キャパシタの研究が盛んに行われている。
【０００６】
しかしながら、ＳｒＲｕＯ３などのペロブスカイト構造の酸化物を下部電極とし、その上にＰＺＴを強誘電体として備えた構成からなる強誘電体キャパシタの場合、以下のような問題があった。
ＰＺＴは、Ｚｒ：Ｔｉ＝０．５２：０．４８のＭＰＢよりＴｉ過剰側の組成、例えばＺｒ：Ｔｉ＝０．３：０．７の組成とすることが、残留分極Ｐｒの増大や抗電界Ｅｃの低減の観点から重要であるが、この組成領域でのＰＺＴは正方晶を示し、その分極方向はｃ軸に平行である。従って、基板上に順に、下部電極、強誘電体、上部電極を積層してなる構造の強誘電体キャパシタにおいて、強誘電体層をなすＰＺＴを（００１）配向膜とするためには、下部電極であるＳｒＲｕＯ３電極自体を擬立方晶（１００）配向させる必要がある。
【０００７】
ところが、Ｓｉ基板上にペロブスカイト型の酸化物であるＳｒＲｕＯ３からなる電極を直接堆積した場合、界面にＳｉＯ２層が形成されるために、ＳｒＲｕＯ３をエピタキシャル成長させることは困難である。そこで、Ｓｉ基板上に予め何らかのバッファ層をエピタキシャル成長させ、そのバッファ層上にＳｒＲｕＯ３からなる電極をエピタキシャル成長させる方法が検討されている（例えば、特許文献１参照）。
ここで、Ｓｉ基板上にエピタキシャル成長するバッファ層としては、例えばイットリア安定化ジルコニア［略記：ＹＳＺ、Ｚｒ１−ｘＹｘＯ２−０．５ｘ］やＣｅＯ２などのフルオライト構造を有する酸化物が挙げられる。これらは例えば、ＹＳＺについては非特許文献１に、ＣｅＯ２／ＹＳＺについては非特許文献２において報告されている。
【０００８】
【特許文献１】
特開２００１−１２２６９８号公報
【非特許文献１】
Appl. Phys. Lett., vol.57 (1990) 1137
【非特許文献２】
Appl. Phys. Lett., vol.64 (1994) 1573
【０００９】
前述のＹＳＺなどのバッファ層を用い、その上にＳｒＲｕＯ３電極をエピタキシャル成長させる場合について、本発明者らは研究開発を進めると共に、鋭意検討を行った結果、この構成には以下に示す２つの問題があることが分かった。
第１の問題は、ＹＳＺ、ＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させるためには、バッファ層を堆積させる前にＳｉ基板の被成膜面に対して所定の表面処理が必要になる点である。従来、この表面処理法としては、２通りの方法、すなわち再構成表面を形成する方法と水素終端表面を形成する方法が公知である。例えば、バッファ層を堆積する前にＳｉ基板の表面を弗酸処理することによって、Ｓｉ基板の表面を水素終端された表面に変える技術は非特許文献３に開示されている。ここで、再構成表面とは、高温かつ高真空の雰囲気で熱処理を行い、Ｓｉ基板の表面層をなすＳｉ原子における余剰の共有結合（ダングリングボンド）同士を結合させて、表面の周期構造がバルクと変わってしまった表面を表す。一方、水素終端表面とは、フッ酸洗浄等によりＳｉ基板の表面層をなすＳｉＯ２自然酸化膜をエッチングした後に、フッ化アンモニウム溶液中で表面のダングリングボンドを水素で終端させた構造を有する表面を意味する。
【００１０】
【非特許文献３】
Appl. Phys. Lett., vol.57 (1990) 1137
【００１１】
第２の問題は、バッファ層上に形成したＳｒＲｕＯ３の配向方向が（１１０）配向（擬立方晶）となってしまう点である。単純ペロブスカイト構造であるＳｒＲｕＯ３（斜方晶においてａ＝０．５５６７ｎｍ、ｂ＝０．５５３０ｎｍ、ｃ＝０．７８４５ｎｍ、擬立方晶においてａ＝０．３９２３ｎｍ、２１／２ａ＝０．５５４８ｎｍ）を、フルオライト構造をなすＹＳＺ（ａ＝０．５１４ｎｍ）あるいはＣｅＯ２（ａ＝０．５４１ｎｍ）の（１００）面上に設けた場合は、（１００）配向でエピタキシャル成長せず、（１１０）配向（擬立方晶）することが公知である（例えば、非特許文献４参照）。
【００１２】
【非特許文献４】
Appl. Phys. Lett., 67 (1995) 1387
【００１３】
換言すれば、従来は、ＹＳＺやＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させるためには、バッファ層を堆積する前にＳｉ基板の被成膜面に対して所定の表面処理が必要であり、製造工程の複雑化と製造コストの増加をまねいていた。また、このような所定の表面処理を行ったとしても、その上に形成されるバッファ層は、望ましい（１００）配向でのエピタキシャル成長は得られず、（１１０）配向でしかエピタキシャル成長できなかった。
【００１４】
【発明が解決しようとする課題】
本発明は上記事情に鑑みてなされたもので、ＹＳＺやＣｅＯ２などのバッファ層をＳｉ基板上にエピタキシャル成長させる際に、バッファ層を堆積する前にＳｉ基板の被成膜面に対して所定の表面処理、すなわち再構成表面を形成する処理や水素終端表面を形成する処理を施す必要がなく、かつ、当該所定の表面処理が行われなくても、バッファ層が（１００）配向でエピタキシャル成長してなる電子デバイス用基体及びその製造方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明は、上記課題を解決するために、
シリコンからなる基板と、該基板の被成膜面上に順にエピタキシャル成長して積層された第一バッファ層、第二バッファ層、第一酸化物電極層および第二酸化物電極層とから構成されており、
前記第一バッファ層はフルオライト構造を有する第一の金属酸化物、前記第二バッファ層はフルオライト構造を有する第二の金属酸化物、前記第一酸化物電極層は層状ペロブスカイト構造を有する第三の金属酸化物、前記第二酸化物電極層は単純ペロブスカイト構造を有する第四の金属酸化物、であることを特徴とする電子デバイス用基体を提供する。
【００１６】
また、シリコンからなる基板を洗浄する前処理工程と、
前記前処理工程を経た基板を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを該基板の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層をエピタキシャル成長させる第一成膜工程と、
所定の気体あるいはプラズマを前記第一バッファ層の表面上に照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層をエピタキシャル成長させる第二成膜工程と、
所定の気体あるいはプラズマを前記第二バッファ層の表面上に照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層をエピタキシャル成長させる第三成膜工程と、
所定の気体あるいはプラズマを前記第一酸化物電極層の表面上に照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層をエピタキシャル成長させる第四成膜工程と、を具備したことを特徴とする電子デバイス用基体の製造方法を提供する。
【００１７】
【発明の実施の形態】
以下では、本発明に係る電子デバイス用基体について、図面を参照して詳細に説明する。
図１は、本発明に係る電子デバイス用基体の模式的な断面図である。図１において、電子デバイス用基体１００は、シリコンからなる基板１１と、基板１１の被成膜面上に順にエピタキシャル成長して積層された第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５とから構成されており、第一バッファ層１２はフルオライト構造を有する第一の金属酸化物、第二バッファ層１３はフルオライト構造を有する第二の金属酸化物、第一酸化物電極層１４は層状ペロブスカイト構造を有する第三の金属酸化物、第二酸化物電極層１５は単純ペロブスカイト構造を有する第四の金属酸化物、である。
【００１８】
また、図２は、図１の電子デバイス用基体を作製する際に、基板１１上に第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順次積層した状態を示す模式的な断面図である。（ａ）は第一バッファ層１２を設ける直前の基板１１であり、被成膜面上に酸化物層１６が存在することを表す。（ｂ）は第一バッファ層１２を設けた状態を、（ｃ）は第二バッファ層１３を設けた状態を、（ｄ）は第一酸化物電極層１４を設けた状態を、（ｅ）は第二酸化物電極層１５を設けた状態を、それぞれ表している。
【００１９】
上記構成による電子デバイス用基体１００であれば、シリコンからなる基板１１の被成膜面上には、まず最初に、第一バッファ層１２としてフルオライト構造を有する第一の金属酸化物が設けられる。フルオライト構造を有する第一の金属酸化物であれば、シリコンからなる基板１１の被成膜面が、所定の表面処理、すなわち再構成表面を形成する処理や水素終端表面を形成する処理を施されていなくても、第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させることが可能となる。
【００２０】
これは、基板１１の被成膜面に対して上記所定の表面処理が行われなかったため、基板１１の被成膜面上には酸素が残存し、基板１１の被成膜面はＳｉＯ２で覆われた状態にあり、ここに金属酸化物が被着すると同時に基板１１の被成膜面からはＳｉＯの形で酸素が離脱し、その結果、第一バッファ層１２がエピタキシャル成長したものと考えられる。
図９はこの様子を示す模式的な断面図である。図９において左側の図面は、基板１１の被成膜面上には酸素が残存し、基板１１の被成膜面はＳｉＯ２で覆われた状態を表す。図９において右側の図面は、金属酸化物が被着すると同時に基板１１の被成膜面からはＳｉＯの形で酸素が離脱し、その結果、第一バッファ層１２としてＹＳＺがエピタキシャル成長した状態を表す。
【００２１】
本発明者らは実験により、上述した現象が確認される材料はフルオライト構造を有する金属酸化物であることを見出した。フルオライト構造としては、例えば図１０に示したものが挙げられる。本願では、第一バッファ層１２を構成する金属酸化物を第一の金属酸化物と呼ぶ。なお、上記所定の表面処理を行わなかった基板１１の被成膜面上に酸素が残存していることは、Ｘ線光電子分光法（X-rayPhotoelectron Spectroscopy、ＸＰＳと略称する。）により確認した。
【００２２】
上記の現象は、シリコンからなる基板１１の被成膜面の面方位が（１００）、（１１０）又は（１１１）であるとき発生することを本発明者らは実験により確認した。
また上記の現象が生じる際のシリコンからなる基板１１の被成膜面、すなわち再構成表面を形成する処理や水素終端表面を形成する処理といった所定の表面処理が施されていない被成膜面は、前記第一バッファ層を成膜する前に、ＲＨＥＥＤ法による回折像において、回折パターンが観測されないことによって特定可能であることが分かった。
【００２３】
図３は、ＲＨＥＥＤ法により観測した回折像の写真であり、（ａ）は第一バッファ層１２を設ける直前の基板１１上に酸化物層１６が存在する表面を観測した結果である。（ｂ）は第一バッファ層１２の表面を、（ｃ）は第二バッファ層１３の表面を、（ｄ）は第一酸化物電極層１４の表面を、（ｅ）は第二酸化物電極層１５の表面を、それぞれ観測した結果である。
【００２４】
図３（ａ）から、第一バッファ層１２を設ける直前の基板１１上に酸化物層１６が存在する表面を観測すると、回折パターンが観測されないことが明らかに分かる。このような状態にある基体の被成膜面上に、第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順次積層すると、反射高速電子線回折（Reflection High Energy Electron Diffraction、ＲＨＥＥＤと略称する）法による回折像において回折パターンが次第に明瞭に観測されるようになる。この結果より、上記の順次積層によって形成された各層は、エピタキシャル成長していることを表している。
【００２５】
すなわち、上記エピタキシャル成長をなした第一バッファ層１２であれば、その上に順に、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５を、それぞれエピタキシャル成長させることができる。
【００２６】
まずフルオライト構造上に層状ペロブスカイト構造を形成し、次いで層状ペロブスカイト構造上に単純ペロブスカイト構造を設けることによって、最後に積層した第二酸化物電極層１５は従来、成長させることが困難であった配向、すなわち（１００）配向でエピタキシャル成長することが明らかとなった。
なお、単純ペロブスカイト構造としては例えば図１１に示したものが、層状ペロブスカイト構造としては例えば図１２あるいは図１３に示したものが、それぞれ挙げられる。
【００２７】
したがって、上記構成からなる電子デバイス用基体であれば、最表面に（１００）配向でエピタキシャル成長した酸化物電極層を備えているので、その上にＰＺＴやＳＢＴからなる強誘電体材料を（００１）配向膜として成長させることが可能となる。ゆえに、本発明に係る電子デバイス用基体は、強誘電体素子や圧電素子を作製する基体として好ましい。
【００２８】
第一バッファ層１２を構成する第一の金属酸化物としては、例えば、酸化ジルコニウムの構成元素であるＺｒの一部を金属元素Ｍαで置換して得られた、Ｚｒ１−ｘＭαｘＯｙ（０＜ｘ＜１、１．５＜ｙ＜２）と表記される固溶体（ただし、前記Ｍαは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。）であり、かつ、立方晶で（１００）配向しているものが好ましい。
【００２９】
第二バッファ層１３を構成する第二の金属酸化物としては、酸化セリウム、あるいは酸化セリウムの構成元素であるＣｅの一部を金属元素Ｍβで置換して得られた、Ｃｅ１−ｘＭβｘＯｙ（０＜ｘ＜１、１．５＜ｙ＜２）と表記される固溶体（ただし、前記βは、Ｚｒ、Ｌａ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。）であり、かつ、立方晶で（１００）配向しているものが望ましい。
【００３０】
第一酸化物電極層１４を構成する第三の金属酸化物としては、金属元素Ｍγ若しくはＲＥを構成元素として含み、Ｍγ２ＲｕＯ４、ＲＥ２ＮｉＯ４、又は、ＲＥＢａ２Ｃｕ３Ｏｘ（ただし、前記Ｍγは、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す、前記ＲＥは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙの中から選択される１種の元素を示す。）と表記される固溶体であり、かつ、正方晶あるいは斜方晶で（００１）配向しているものが好ましい。
【００３１】
第二酸化物電極層１５を構成する第四の金属酸化物としては、金属元素Ｍγ若しくはＲＥを構成元素として含み、ＭγＲｕＯ３、（ＲＥ，Ｍγ）ＣｒＯ３、（ＲＥ，Ｍγ）ＭｎＯ３、（ＲＥ，Ｍγ）ＣｏＯ３、又は、（ＲＥ，Ｍγ）ＮｉＯ３（ただし、前記Ｍγは、Ｃａ、Ｓｒ、Ｂａの中から選択される１種の元素を示す。前記ＲＥは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙの中から選択される１種の元素を示す。）と表記される固溶体であり、かつ、立方晶あるいは擬立方晶で（１００）配向しているものが好ましい。
【００３２】
図７は、本発明に係る電子デバイス用基体の製造方法を構成する各工程のフローチャートである。
本発明に係る電子デバイス用基体の製造方法は、
シリコンからなる基板１１を洗浄する前処理工程（図７ではＳｉ基板洗浄工程と表示）と、
前処理工程を経た基板１１を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを基板１１の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させる第一成膜工程（図７では第一バッファ層のエピタキシャル成長過程と表示）と、所定の気体あるいはプラズマを第一バッファ層１２の表面上に照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３をエピタキシャル成長させる第二成膜工程（図７では第二バッファ層のエピタキシャル成長過程と表示）と、
所定の気体あるいはプラズマを第二バッファ層１３の表面上に照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４をエピタキシャル成長させる第三成膜工程（図７では第一酸化物電極層のエピタキシャル成長過程と表示）と、
所定の気体あるいはプラズマを第一酸化物電極層１４の表面上に照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５をエピタキシャル成長させる第四成膜工程（図７では第二酸化物電極層のエピタキシャル成長過程と表示）と、から構成されている。
【００３３】
上記電子デバイス用基体の製造方法において、第一成膜工程から第四成膜工程の各酸化膜を形成する製造装置としては、図８に示す成膜装置が好適に用いられる。図８は、パルス・レーザー蒸着（Pulsed Laser Deposition : ＰＬＤ）法にて薄膜を作製する成膜装置を示す模式的な断面図であり、８０は内部を減圧可能なプロセスチャンバ、８１はターゲットと呼称される成膜母材を載置し自公転可能とした母材支持部、８２は母材支持部８１の上に配置されたターゲット、８３は基板保持部、８４は基板保持部８３が内蔵する温度制御部、８５は基板、８６は基板８５の上に堆積させた薄膜、８７はプロセスガスの導入管、８８はプロセスガスの制御を行う開閉機構、８９は成膜母材８２に照射される（ＡｒＦまたはＫｒＦ）エキシマ・レーザー・ビーム、９０は成膜母材８２にエキシマ・レーザー・ビームを照射することにより発生したプルーム（プラズマの柱）、９１はプロセスチャンバ８０の内部を減圧する排気部、９２はプロセスチャンバ８０と排気部９１との内部空間を遮断する開閉機構、９３はＲＨＥＥＤ法で薄膜を分析する際に用いるでＲＨＥＥＤ源（RHEED gun ）、９４はＲＨＥＥＤ源９３から薄膜８６に入射されるビーム、９５は薄膜８６で反射されたビーム、９６はＲＨＥＥＤスクリーンと呼ばれる反射ビーム９５を検知する機構、を表している。
【００３４】
図８の成膜装置で用いるＰＬＤ法とは、基板８５の上に薄膜８６を形成している間は、プロセスチャンバ８０の内部空間を非常に低い圧力とした酸素雰囲気、例えばおよそ大気圧の千分の一程度とした圧力下において、自転しているターゲットにエキシマ・レーザー・ビームをパルス的に照射し、この照射によってターゲットを構成している成分をプラズマや分子状態として基板まで飛翔させ、基板の被成膜面上に薄膜を堆積させる成膜法である。
【００３５】
上記構成からなる電子デバイス用基体の製造方法において、前処理工程は、シリコンからなる基板１１の表層から有機物などを除去する目的の洗浄処理とその後に行われる乾燥処理とを意味する。この洗浄処理では、例えば有機溶媒に基板１１を浸漬、あるいは浸漬と同時に超音波を印加することによって基板１１に付着した有機物の除去が行われる。乾燥処理とは、先の洗浄で用いた有機溶媒を基板１１の被成膜面から取り除く処理である。
その際、この前処理工程では、基板１１の被成膜面を、再構成表面あるいは水素終端表面ではなく、酸化層１６が存在する表面に仕上げることが望ましい。具体的には、従来、有機溶媒を用いた洗浄処理の後に施されていた、再構成表面あるいは水素終端表面を得るためのＲＣＡ洗浄や弗酸洗浄は行わずに、基板１１の被成膜面には酸素（酸化層１６）が残存した状態として仕上げるものである［図２（ａ）］。
【００３６】
次に、第一成膜工程では、上記前処理工程を経た基板１１を減圧雰囲気とした成膜容器内に配置し、所定の気体あるいはプラズマを基板１１の被成膜面上に照射して、フルオライト構造を有する第一の金属酸化物からなる第一バッファ層１２をエピタキシャル成長させるものである。ここで、所定の気体あるいはプラズマは、第一成膜工程で形成する金属酸化物を構成する元素からなるものであり、これを基板１１の被成膜面上に照射する。
【００３７】
前処理工程によって作製された基板１１の被成膜面上には酸素（酸化層１６）が残存し、被成膜面はＳｉＯ２で覆われた状態にあるので、この被成膜面は金属酸化物を構成する元素からなる気体あるいはプラズマに曝されると、この元素が被成膜面に被着することで金属酸化物が堆積し始めると同時に、この気体あるいはプラズマに叩かれた被成膜面からはその上に存在する酸化層１６をなすＳｉＯ２膜をＳｉＯの形で昇華させて除去することができる。このＳｉＯの除去に際しては、基板１１を、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持し、第一バッファ層１２の堆積速度を、基板１１の被成膜面上における熱酸化ＳｉＯ２膜の成長速度以上とする。
この作用により、シリコンからなる基板１１と第一バッファ層１２との界面にはシリコン酸化物が殆ど存在せず、基板１１の被成膜面上に直ちにエピタキシャル成長した第一バッファ層１２を設けることが可能となる［図２（ｂ）］。この第一バッファ層としては、フルオライト構造を有する金属酸化物を用いることにより上記作用が安定して得られるので好ましい。
【００３８】
上記第一成膜工程は、第一バッファ層１２を形成する際、基板１１の温度が８００℃以下、成膜雰囲気の背圧が１×１０−６Ｔｏｒｒ以上、かつ、成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上である成膜条件、好ましくは、基板１１の温度が６００℃以上８００℃以下、成膜雰囲気の背圧が５×１０−６Ｔｏｒｒ以下、かつ成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上５×１０−４Ｔｏｒｒ以下である成膜条件にて行われる（尚、１Ｔｏｒｒ＝１３３Ｐａである。）。
また、第一バッファ層１２の堆積速度は、熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上とされる。係る堆積速度を得るための成膜条件の一例を挙げると、レーザーエネルギー密度が１Ｊ／ｃｍ２以上、レーザー周波数が５Ｈｚ以上、ターゲット−基板間距離が５０ｍｍ以上８０ｍｍ以下である。
ここで、上記第１バッファ層１２の堆積速度を熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上とすることは重要である。なぜならば、本発明者が堆積速度と第一バッファ層の結晶性との関係を検証したところ、堆積速度を熱酸化ＳｉＯ２膜の成長速度である０．２ｎｍ／ｍｉｎ未満とした場合には、第一バッファ層１２をエピタキシャル成長させることができないという結果が得られているからである。以下に、本発明者が行った検証実験の詳細を記載する。
【００３９】
実験は、前処理を行ったＳｉ基板を用意し、このＳｉ基板上に、図８に示した成膜装置を用いたＰＬＤ法により、第一バッファ層としてＹＳＺを成膜することにより行った。その際、レーザー周波数、ターゲット基板間距離、及びレーザーエネルギー密度を種々に変更することでＹＳＺの堆積速度を調整した。表１に、各実験条件、ＹＳＺの堆積速度、及び成膜したＹＳＺをＸＲＤにより測定して得られたＹＳＺ（２００）ピークのロッキングカーブの半値幅（FWHM）を表１に示す。
尚、成膜時の基板温度は７００℃、成膜雰囲気の背圧は１×１０−６Ｔｏｒｒ、酸素分圧は５×１０−５Ｔｏｒｒであり、全ての条件で共通とした。
【００４０】
図１４は、表１に示した結果を、堆積速度の調整に用いたパラメータ毎に項目分けして示すグラフである。同グラフは、ＹＳＺの堆積速度を横軸に、ＹＳＺ（２００）のピーク半値幅を縦軸に取っている。表１及び図１４に示す結果から明らかなように、堆積速度が０．２ｎｍ／ｍｉｎ（１ｎｍ／５ｍｉｎ）未満の範囲では、ＹＳＺ（２００）のピーク半値幅が著しく大きくなっており、ＹＳＺがエピタキシャル成長していないことが分かる。また逆に、堆積速度が０．２ｎｍ／ｍｉｎ以上の範囲では、ピーク半値幅が狭くなっており、ＹＳＺは良好にエピタキシャル成長している。
さらに、図１４に示すように、上記堆積速度とピーク半値幅との関係は、堆積速度の調整に用いたパラメータに依存していないことから、Ｓｉ基板上でのＹＳＺのエピタキシャル成長を阻害する反応がＳｉ基板上にて進行していることが示唆される。そして、この０．２ｎｍ／ｍｉｎという堆積速度は、Ｓｉ基板上への熱酸化ＳｉＯ２膜の堆積速度とほぼ一致しており、上記ＹＳＺの堆積プロセスは酸素含有雰囲気下にて基板を高温に加熱して行うことからも、上記ＹＳＺのエピタキシャル成長を阻害している反応は、Ｓｉ基板表面への熱酸化ＳｉＯ２膜形成反応であると推定できる。
【００４１】
以上の結果から、上記第一バッファ層１２を形成する第一成膜工程において、第一バッファ層１２を良好にエピタキシャル成長させるには、その堆積速度をＳｉ基板表面への熱酸化ＳｉＯ２膜の成長速度より速くすることが必要であるといえる。
【００４２】
【表１】
第一バッファ層１２の形成においては、上述した作用が働くため、必要以上に基板温度を上げたり、成膜雰囲気の背圧を超高真空にする必要はない。これに対して、従来のプロセスでは、再構成表面あるいは水素終端表面からなる被成膜面を備えた基板を用い、この上に第一バッファ層を形成していたが、この場合には第一バッファ層のエピタキシャル成長を達成するためには、８００℃を越える基板温度や１×１０−６Ｔｏｒｒより低い背圧とした成膜雰囲気が必須条件であった。したがって、本発明に係る第一成膜工程であれば、第一バッファ層１２の作製に要するエネルギーを大幅に低減できるので、製造コストの低減に寄与する。
【００４４】
次に、第二成膜工程では、第一成膜工程で作製した第一バッファ層１２の表面上に、所定の気体あるいはプラズマを照射して、フルオライト構造を有する第二の金属酸化物からなる第二バッファ層１３をエピタキシャル成長させる。
この第二バッファ層１３としては、第一バッファ層１２を構成する第一の金属酸化物とは異なる材料である第二の金属酸化物からなり、かつ、第二バッファ層１３上に積層する第一酸化物電極層１４のエピタキシャルを促す働きを有するものが選択される。
【００４５】
なお、上記第一成膜工程で作製した第一バッファ層１２の表面上に、成膜条件によっては、例えば直径が１〜１０μｍ程度のドロップレット粒子が発生する場合がある。このような場合には、柔軟材あるいは柔構造を有する部材を用いて第一バッファ層１２の表面を払拭する工程を追加することによってドロップレット粒子を除去してもよい。例えば、上記部材として綿棒を用いることにより、除去前に１００〜１０００個／ｃｍ２程度のドロップレット粒子が存在した場合、除去後に０．１〜１個／ｃｍ２程度に減らすことができる。第一バッファ層１２の表面上に発生したドロップレット粒子の除去は、その上に形成される第二バッファ層１３のエピタキシャル成長を促し、平坦性を確保することに寄与する。
【００４６】
次に、第三成膜工程では、第二成膜工程で作製した第二バッファ層１２の表面上に、所定の気体あるいはプラズマを照射して、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４をエピタキシャル成長させる。
最後に、第四成膜工程では、第三成膜工程で作製した第一酸化物電極層１４の表面上に、所定の気体あるいはプラズマを照射して、単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５をエピタキシャル成長させる。
従来は、層状ペロブスカイト構造を有する第三の金属酸化物からなる第一酸化物電極層１４を設けることなく、第二バッファ層１２の表面上に直ちに単純ペロブスカイト構造を有する第四の金属酸化物からなる第二酸化物電極層１５を形成してなる構造が用いられていた。この層状ペロブスカイト構造を設けずに単純ペロブスカイト構造を配した従来の構造では、最表面は（１１０）配向していた。
これに対して、本発明に係る電子デバイス用基体の製造方法では、層状ペロブスカイト構造を設けた上に単純ペロブスカイト構造を形成する工程を採用したことによって、最表面に（１００）配向でエピタキシャル成長した酸化物電極層が作製できる。
【００４７】
第一酸化物電極層１４としては、第二バッファ層１３を構成する第二の金属酸化物とは異なる材料である第三の金属酸化物からなり、かつ、第一酸化物電極層１４上に積層する第二酸化物電極層１５のエピタキシャルを促す働きを有するものが選択される。
第二酸化物電極層１５としては、第一酸化物電極層１４上にエピタキシャル成長し（１００）配向するものが選択される。
【００４８】
上述した電子デバイス用基体の製造方法では、第一成膜工程、第二成膜工程、第三成膜工程あるいは第四二成膜工程の各工程においては、各々の工程において形成する金属酸化物を構成する元素からなる所定の気体あるいはプラズマが用いられる。
特に、前記第一成膜工程において、所定の気体あるいはプラズマとして、基板１１の被成膜面に対向して配置された母材にレーザー光を照射して発生させたものを用いた場合は、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持した基板１１に、第一バッファ層１２の構成元素の気体あるいはプラズマを照射することにより、基板１１の被成膜面上に存在する酸化層１６を成すＳｉＯ２膜をＳｉへ還元するとともに、還元されて生成したＳｉをＳｉＯとして昇華させて除去しながら、さらに被成膜面上に、熱酸化ＳｉＯ２膜が形成される速度以上の堆積速度で前記第一バッファ層１２を堆積させることにより、基板１１と第一バッファ層１２との界面にアモルファス層を形成しないようにして第１バッファ層１２をエピタキシャル成長させることが望ましい。このようにして形成すれば、簡便な製造プロセスでありながら、所望の配向面を有し、かつ結晶性に優れる第一バッファ層１２を形成でき、製造コスト低減の観点からも望ましい。
【００４９】
本発明に係る電子デバイスは、上述した構成からなる電子デバイス用基体を備えた機能素子であることを特徴している。
すなわち、上述した構成の電子デバイス用基体であれば、その最表面は（１００）配向でエピタキシャル成長した酸化物電極層からなるので、その上にキャパシタ（強誘電体素子）やカンチレバー（圧電素子）に代表される機能素子を構成する強誘電体層を直ちに設けた場合、強誘電体層は極めて優れた結晶成長を行うことが可能となる。したがって、本発明に係る電子デバイス用基体を備えた機能素子であれば、従来より所望の特性が安定して得られるので好ましい。
【００５０】
図５は本発明に係る機能素子の一例を示す模式的な断面図であり、機能素子が強誘電体素子（強誘電体キャパシタ）２００の場合を示す。図５において、２１はシリコンからなる基板、２２は第一バッファ層、２３は第二バッファ層、２４は第一下部電極層、２５は第二下部電極層、２６は強誘電体層、２７は上部電極層であり、２１〜２５が、上述した電子デバイス用基体１００に相当する。
図６は本発明に係る機能素子の他の一例を示す模式的な断面図であり、機能素子が圧電素子（圧電アクチュエータ）３００の場合を示す。図６において、３１はシリコンからなる基板、３２は第一バッファ層、３３は第二バッファ層、３４は第一下部電極層、３５は第二下部電極層、３６は圧電体層、３７は上部電極層、３８は熱酸化膜層であり、３８を含む３１〜３５が、上述した電子デバイス用基体１００に相当する。
【００５１】
【実施例】
以下に実施例をあげて本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
本例では、被成膜面が（１００）面であるシリコン基板１１上に、第一バッファ層１２、第二バッファ層１３、第一酸化物電極層１４および第二酸化物電極層１５を順番に積層した構成からなる電子デバイス用基体とその製造方法の具体的な事例について、図１〜図４を参照して説明する。
図１は本例に係る電子デバイス用基体の構成を模式的に示す断面図であり、図２は図１の電子デバイス用基体を製造する際の各製造工程における断面図を表す。図３は、図１の電子デバイス用基体を製造する際の各製造工程における最表面をＲＨＥＥＤ法を用い、その場観察した回折パターンを示す写真である。図４は、図１の電子デバイス用基体の最表面をＸ線回折（X-ray Diffraction、XRD）法で調べた結果を表すグラフであり、（ａ）はθ−２θスキャンした結果を、（ｂ）はＳｒＲｕＯ３（２００）ピークのオメガ・スキャンした結果をそれぞれ示している。
【００５２】
始めに、本実施の形態に係る電子デバイス用基体の構成について述べる。
本実施の形態に係る電子デバイス用基体１００は、（１００）面からなるＳｉ基板１１と、前記Ｓｉ基板１１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層１２と、前記第１バッファ層１２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層１３と、前記第２バッファ層１３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１酸化物電極層１４と、前記第１酸化物電極層１４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２酸化物電極層１５と、からなる。
【００５３】
Ｓｉ基板１１としては、自然酸化膜を除去しない基板を用いた。第１バッファ層１２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層１３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層１４であるが、ここではＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長している。第２酸化物電極層１５であるが、ここではＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長している。
【００５４】
次に、上述した電子デバイス用基体の製造方法について述べる。
Ｓｉ（１００）基板１１を有機溶媒に浸漬させ、超音波洗浄機を用いて脱脂洗浄を行う。ここで、有機溶媒としては、例えばエチルアルコールとアセトンの１：１混合液を使用することができるが、これに限るものではない。また、通常のＳｉ基板の代表的な洗浄方法であるＲＣＡ洗浄や弗酸洗浄といった自然酸化膜を除去する工程を行う必要はない。その結果、図２（ａ）に示すように、Ｓｉ（１００）基板１１表面には自然酸化膜が形成されている。
【００５５】
脱脂洗浄したＳｉ（１００）基板１１を基板ホルダーに装填したあと、室温での背圧１×１０−８Ｔｏｒｒの真空装置内に基板ホルダーごと導入し、赤外線ランプを用いて１０℃／分で７００℃まで加熱昇温する。途中５００℃以上の温度領域で、自然酸化膜層１６が一部ＳｉＯとして蒸発するために、圧力が１×１０−６Ｔｏｒｒ以上まで上昇するが、７００℃では５×１０−７Ｔｏｒｒ以下の一定値となる。ただし、図３（ａ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンは観測されず、Ｓｉ（１００）２×１による再構成表面は形成されておらず、図２（ａ）に示される自然酸化膜層１６に覆われたＳｉ基板であることが分かる。なお、Ｓｉ基板表面に新たに熱酸化膜を形成しない範囲であれば、昇温速度、基板温度、圧力などの条件は、これに限るものではない。
【００５６】
圧力が一定になった後、Ｓｉ（１００）基板１１に対向して配置されたＹＳＺターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザー（波長２４８ｍ）のパルス光を入射し、ターゲット表面にＹ、Ｚｒ、Ｏからなるプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ（１００）基板１１に照射し、基板温度７００℃、堆積中の圧力５×１０−５Ｔｏｒｒの条件で、基板に１０分照射してＹＳＺ第一バッファ層１２を５ｎｍ堆積した（図２（ｂ））。図３（ｂ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＹＳＺ（１００）／Ｓｉ（１００）、ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあるエピタキシャル成長をしていることが明らかになった。
【００５７】
なお、各条件のうち、ターゲット組成はＹＳＺ、基板温度は６００℃以上８００℃以下、体積中の背圧は５×１０−６Ｔｏｒｒ以下、酸素分圧は５×１０−６Ｔｏｒｒ以上５×１０−４Ｔｏｒｒ以下、が望ましいが、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持したＳｉ基板１１に、Ｚｒの気体あるいはプラズマを照射することにより、Ｓｉ基板１１表面の酸化層ＳｉＯ２（自然酸化膜）をＳｉへ還元し、さらに還元されて生成されたＳｉをＳｉＯとして昇華させて除去しながら、ＹＳＺをエピタキシャル成長させることができるのであれば、各条件はこれに限るものではない。また、各条件のうち、レーザーエネルギー密度が１Ｊ／ｃｍ２以上、レーザー周波数が５Ｈｚ以上、ターゲット−基板間距離が５０ｍｍ以上８０ｍｍ以下、が望ましいが、ＹＳＺの堆積速度がＳｉ基板表面の熱酸化ＳｉＯ２膜の成長速度（０．２ｎｍ／ｍｉｎ）以上であり、Ｓｉ基板１１表面に熱酸化ＳｉＯ２膜を形成することなくＹＳＺをエピタキシャル成長させることができるのであれば、各条件はこれに限るものではない。
【００５８】
ただし、条件によっては、ＹＳＺ第１バッファ層１２は変化しないものの、Ｓｉ（１００）基板１１のＹＳＺ第１バッファ層１２との界面には酸素が供給されて熱酸化膜が形成される場合がある。さらに、ＺｒＯ２が立方晶として固溶体を形成するのであれば、Ｙの代わりにＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａを添加する場合も同様の効果が得られる。
【００５９】
ＹＳＺ第１バッファ層１２を堆積した後、基板に対向して配置されたＣｅＯ２ターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＣｅ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ（１００）基板１１に照射し、基板温度７００℃、堆積中の圧力５×１０−５Ｔｏｒｒの条件で、基板に１０分照射してＣｅＯ２第２バッファ層１３を１０ｎｍ堆積した（図２（ｃ））。図３（ｃ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあるエピタキシャル成長をしていることが明らかになった。
【００６０】
なお、各条件は、ターゲット組成がＣｅＯ２、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が５Ｈｚ以上１５Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が６５０℃以上７５０℃以下、堆積中の圧力が１×１０−５Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下が望ましいが、ＣｅＯ２としてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。さらに、ＣｅＯ２が立方晶として固溶体を形成するのであれば、Ｚｒ、Ｌａ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａを添加する場合も同様の効果が得られる。
【００６１】
ＣｅＯ２第２バッファ層１３を堆積した後、基板に対向して配置されたＹＢａ２Ｃｕ３Ｏｘターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＹ、Ｂａ、Ｃｕ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板１１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に２分照射してＹＢａ２Ｃｕ３Ｏｘ第１酸化物電極層１４を２ｎｍ堆積した（図２（ｄ））。
【００６２】
図３（ｄ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには明らかな回折パターンが現れ、正方晶でＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあることが明らかになった。なお、各条件は、ターゲット組成がＹＢａ２Ｃｕ３Ｏｘ、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の圧力が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｙ、Ｂａ、Ｃｕプラズマが１：２：３の定比で基板に到達でき、ＹＢａ２Ｃｕ３Ｏｘとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。
【００６３】
また、ＹＢａ２Ｃｕ３Ｏｘの代わりに、Ｍ２ＲｕＯ４（Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、ＲＥ２ＮｉＯ４（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ）、ＲＥＢａ２Ｃｕ３Ｏｘ（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を用いても同様の効果が得られる。
【００６４】
ＹＢａ２Ｃｕ３Ｏｘ第１酸化物電極層１４を堆積した後、基板に対向して配置されたＳｒＲｕＯ３ターゲット表面に、エネルギー密度２．５Ｊ／ｃｍ２、周波数５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＳｒ、Ｒｕ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板１１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に３０分照射してＳｒＲｕＯ３第２酸化物電極層１５を１００ｎｍ堆積した（図２（ｅ））。
【００６５】
図３（ｅ）に示されるように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンが現れ、ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあることが明らかになった。なお、各条件は、ターゲット組成がＳｒＲｕＯ３、レーザーエネルギー密度が２Ｊ／ｃｍ２以上３Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｓｒ、Ｒｕプラズマが１：１の定比で基板に到達でき、ＳｒＲｕＯ３としてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。
【００６６】
また、ＳｒＲｕＯ３の代わりに、ＭＲｕＯ３（Ｍ＝Ｃａ、Ｂａ）、（ＲＥ、Ｍ）ＣｒＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、（ＲＥ、Ｍ）ＭｎＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）（ＲＥ、Ｍ）ＣｏＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｍ＝Ｃａ、Ｓｒ、Ｂａ）、ＲＥＮｉＯ３（ＲＥ＝Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ）、を用いても同様の効果が得られる。
【００６７】
このようにして得られた電子デバイス用基板１００のＸＲＤθ−２θスキャンを図４（ａ）に示すが、Ｓｉ（２００）、Ｓｉ（４００）のピークと一緒に擬立方晶ＳｒＲｕＯ３（１００）、ＳｒＲｕＯ３（２００）のピークが顕著に観察され、（１００）配向であるというＲＨＥＥＤの観察結果と一致した。また、ＳｒＲｕＯ３（２００）ピークのωスキャンを図４（ｂ）に示すが、半値幅が１．９度であり、結晶性にも優れており、さらにペロブスカイト構造の強誘電体をエピタキシャル成長させる下地としても有用であることが明らかになった。さらに、電気抵抗率を４端子法によって測定したところ、室温でρ＝５５０μΩｃｍの良好な値が得られ、電極薄膜としての基本特性にも問題のないことが明らかとなった。
【００６８】
また、第１バッファ層１２のエピタキシャル成長工程後、基板表面を綿棒やブラシなどを用いて機械的に払うことで、第１バッファ層１２成長時に基板表面に付着したドロップレットを除去し、さらに第２バッファ層１３のエピタキシャル成長工程以降を実施することによって、ドロップレット粒子のない清浄かつ平坦な基板表面が得られる。
【００６９】
さらに、第１酸化物電極層１４までがエピタキシャル成長しているのであれば、第２酸化物電極層１５の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００７０】
以上の構成の電子デバイス用基板によれば、自然酸化膜被覆Ｓｉ基板上に擬立方晶（１００）配向ペロブスカイト電子デバイス用基板を堆積することができ、ペロブスカイト構造の酸化物をエピタキシャル成長させるための下部電極として、強誘電体キャパシタを始めとする各種電子デバイスの特性向上を実現することができる。
【００７１】
（実施例２）
本例では、図５にその模式的な断面図を示した、本発明に係る電子デバイス用基体を下部電極として用いた強誘電体キャパシタとその製造方法について述べる。
本例に係る強誘電体キャパシタ２００は、（１００）面からなるＳｉ基板２１と、前記Ｓｉ基板２１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層２２と、前記第１バッファ層２２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層２３と、前記第２バッファ層２３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１下部電極層２４と、前記第１下部電極層２４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２下部電極２５と、前記第２下部電極２５上にペロブスカイト構造の正方晶（００１）配向でエピタキシャル成長した強誘電体層２６と、前記強誘電体層２６上に形成した上部電極層２７とからなる。
【００７２】
Ｓｉ基板２１としては、自然酸化膜を除去しない基板が用いられている。第１バッファ層２２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層２３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層２４は、ＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長しており、その厚さは２ｎｍである。第２酸化物電極層２５は、ＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長しており、その厚さは１００ｎｍである。強誘電体層２６は、ＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３が正方晶（００１）配向でエピタキシャル成長している。上部電極層２７としてはＰｔを用いた。
【００７３】
次に、上述した強誘電体キャパシタの製造方法について説明する。
Ｓｉ（１００）基板２１の洗浄工程、加熱昇温工程、第１バッファ層２２の堆積工程、第２バッファ層２３の堆積工程、第１下部電極層２４の堆積工程、第２下部電極層２５の堆積工程は、実施例１に示す電子デバイス用基板１００の製造方法と同様である。第２下部電極層２５を堆積した後、基板に対向して配置されたＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３ターゲット表面に、エネルギー密度が２．０Ｊ／ｃｍ２、周波数が５Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板２１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に３０分照射してＰｂＺｒ０．４０Ｔｉ０．６０Ｏ３強誘電体層２４を１５０ｎｍ堆積した。
【００７４】
なお、各条件は、ターゲット組成がＰＺＴ、レーザーエネルギー密度が１．０Ｊ／ｃｍ２以上３．０Ｊ／ｃｍ２以下、レーザー周波数が２Ｈｚ以上１０Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｐｂ、Ｚｒ、Ｔｉプラズマが所望の定比で基板に到達でき、ＰＺＴとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。また、ＰＺＴの代わりに、ＢａＴｉＯ３、ＫＮｂＯ３、ＢｉＦｅＯ３をはじめとするペロブスカイト構造の強誘電体およびそれらと各種常誘電体との固溶体を用いても同様の効果が得られる。
【００７５】
ＰＺＴ強誘電体層２６を堆積した後、フォトリソグラフィーなど公知の手法を用いてエッチングを行って第２下部電極層２５を取り出し、最後に、マスクパターンを用いながらスパッタリングなどの公知の手法によってＰｔ上部電極層２７を堆積した。ここで、Ｐｔの代わりにＩｒなどの電極として汎用的に用いられる他の電極材料を用いても同様の効果が得られる。
【００７６】
このようにして得られた強誘電体キャパシタ２００は、Ｐｔ／ＰＺＴ（００１）／ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、面内でＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあった。
【００７７】
得られた強誘電体キャパシタ２００について、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加してＰ−Ｅヒステリシス測定を行った結果、残留分極Ｐｒ＝９０μＣ／ｃｍ２の値が得られた。これは、無配向ＰＺＴ強誘電体層を用いた強誘電体キャパシタのＰｒ＝５０μＣ／ｃｍ２と比較してより高い特性を示している。
【００７８】
さらに、第２下部電極２５までがエピタキシャル成長しているのであれば、強誘電体層２６の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００７９】
以上の構成の電子デバイス用基板を下部電極として用いた強誘電体キャパシタによれば、ペロブスカイト構造の強誘電体層を正方晶（００１）エピタキシャル成長させることができ、分極特性に優れた強誘電体キャパシタを有する強誘電体メモリを実現することができる。
【００８０】
（実施例３）
本例では、図６にその模式的な断面図を示した、本発明に係る電子デバイス用基体を下部電極として用いた圧電アクチュエータとその製造方法について述べる。
本例に係る圧電アクチュエータ３００は、（１００）面からなるＳｉ基板３１と、前記Ｓｉ基板３１上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第１バッファ層３２と、前記第１バッファ層３２上に立方晶（１００）配向でエピタキシャル成長したフルオライト構造の金属酸化物からなる第２バッファ層３３と、前記第２バッファ層３３上に正方晶または斜方晶（００１）配向でエピタキシャル成長したペロブスカイト構造の第１下部電極層３４と、前記第１下部電極層３４上に立方晶または擬立方晶（１００）配向でエピタキシャル成長したペロブスカイト構造の第２下部電極層３５と、前記第２下部電極層３５上にペロブスカイト構造の菱面体晶（１００）配向でエピタキシャル成長した圧電体層３６と、前記圧電体層３６上に形成した上部電極層３７とからなる。
【００８１】
また、Ｓｉ基板３１のバッファ層３２との界面には酸素が供給されて熱酸化ＳｉＯ２層３８が形成され、Ｓｉ基板３１とともにアクチュエータの弾性板として機能する。Ｓｉ基板３１としては、自然酸化膜を除去しない基板を用いた。第１バッファ層３２は、ＹＳＺが立方晶（１００）配向でエピタキシャル成長しており、その厚さは５ｎｍである。第２バッファ層３３は、ＣｅＯ２が立方晶（１００）配向でエピタキシャル成長しており、その厚さは１０ｎｍである。第１酸化物電極層３４は、ＹＢａ２Ｃｕ３Ｏｘが正方晶または斜方晶（００１）配向でエピタキシャル成長しており、その厚さは２ｎｍである。第２酸化物電極層３５は、ＳｒＲｕＯ３が擬立方晶（１００）配向でエピタキシャル成長しており、その厚さは１００ｎｍである。圧電体層３６は、ＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３が菱面体晶（１００）配向でエピタキシャル成長している。上部電極層３７としてはＩｒを用いた。
【００８２】
次に、上述した圧電アクチュエータの製造方法について述べる。
Ｓｉ（１００）基板３１の洗浄工程、加熱昇温工程、第１バッファ層３２の堆積工程、第２バッファ層３３の堆積工程、第１下部電極層３４の堆積工程、第２下部電極層３５の堆積工程は、実施例１に示す電子デバイス用基板１００の製造方法と同様である。下部電極層３３を堆積した後、基板に対向して配置されたＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３ターゲット表面に、エネルギー密度が２．０Ｊ／ｃｍ２、周波数が１０Ｈｚ、パルス長１０ｎｓの条件でＫｒＦエキシマレーザーのパルス光を入射し、ターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させる。このプラズマプルームをターゲットから４０ｍｍ離れた位置にあるＳｉ基板３１に照射し、基板温度６００℃、堆積中の酸素分圧１×１０−２Ｔｏｒｒの条件で、基板に９０分照射してＰｂＺｒ０．５５Ｔｉ０．４５Ｏ３圧電体層３４を９００ｎｍ堆積した。その際、Ｓｉ基板３１のＹＳＺ第１バッファ層３２との界面には酸素が供給されてＳｉＯ２熱酸化膜層３８が５００ｎｍ厚で形成された。
【００８３】
なお、各条件は、ターゲット組成がＰＺＴ、レーザーエネルギー密度が１．０Ｊ／ｃｍ２以上３．０Ｊ／ｃｍ２以下、レーザー周波数が５Ｈｚ以上１５Ｈｚ以下、ターゲット基板間距離が３０ｍｍ以上５０ｍｍ以下、基板温度が５５０℃以上６５０℃以下、堆積中の酸素分圧が１×１０−３Ｔｏｒｒ以上１×１０−１Ｔｏｒｒ以下が望ましいが、Ｐｂ、Ｚｒ、Ｔｉプラズマが所望の定比で基板に到達でき、ＰＺＴとしてエピタキシャル成長できるのであれば、各条件はこれに限るものではない。また、ＰＺＴの代わりに、Ｐｂ（Ｍｇ、Ｎｂ）Ｏ３、Ｐｂ（Ｚｎ、Ｎｂ）Ｏ３、ＢａＴｉＯ３、ＫＮｂＯ３、ＢｉＦｅＯ３をはじめとしたペロブスカイト構造の強誘電体およびそれらと各種常誘電体との固溶体を用いても同様の効果が得られる。
【００８４】
ＰＺＴ圧電体層３４を堆積した後、フォトリソグラフィーなど公知の手法を用いてエッチングを行って下部電極層３３を取り出し、最後に、マスクパターンを用いながらスパッタリングなどの公知の手法によってＩｒ上部電極層３５を堆積した。ここで、Ｉｒの代わりにＰｔなど電極として汎用的に用いられる他の電極材料を用いても同様の効果が得られる。
【００８５】
このようにして得られた圧電アクチュエータ３００は、Ｉｒ／ＰＺＴ（１００）／ＳｒＲｕＯ３（１００）／ＹＢａ２Ｃｕ３Ｏｘ（００１）／ＣｅＯ２（１００）／ＹＳＺ（１００）／Ｓｉ（１００）、ＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＹＢａ２Ｃｕ３Ｏｘ＜１００＞／／ＣｅＯ２＜０１１＞／／ＹＳＺ＜０１１＞／／Ｓｉ＜０１１＞の方位関係にあった。
【００８６】
得られた圧電アクチュエータ３００について、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加して電界歪み特性の測定を行った結果、圧電定数ｄ３１＝２００ｐＣ／Ｎの値が得られた。これは、無配向ＰＺＴ圧電体層を用いた圧電アクチュエータのｄ３１＝１６０ｐＣ／Ｎと比較して、圧電素子としてのより高い電界歪み特性を有しており、圧電体層の各ドメインの分極軸と電界とのなす角が全て等しくかつ０度でないときに圧電効果が増大するエンジニアードドメインの効果であると考えられる。
【００８７】
さらに、第２下部電極層３５までがエピタキシャル成長しているのであれば、圧電体層３６の堆積工程において、レーザーアブレーションの代わりに、スピンコート、ディップコート、インクジェットプリンティングなどによる塗布法、ＭＯＣＶＤなどの化学蒸着法、スパッタなどの物理蒸着法、など、いかなる製膜手法を用いても、同様の効果が得られる。
【００８８】
以上の構成からなる電子デバイス用基板を下部電極として用いた圧電アクチュエータによれば、ペロブスカイト構造の圧電体層を菱面体晶（１００）エピタキシャル成長させることができ、圧電素子の電界歪み特性の向上が図れることが確認された。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、Ｓｉ基板上に、フルオライト構造の第一バッファ層及び第二バッファ層を立方晶（１００）配向でエピタキシャル成長させ、その上に層状ペロブスカイト構造の第一酸化物電極層を正方晶または斜方晶（００１）配向でエピタキシャル成長させることができ、さらにその上に単純ペロブスカイト構造の第二酸化物電極層を立方晶あるいは擬立方晶（１００）配向でエピタキシャル成長させてなる構成の電子デバイス用基体が得られる。
【００９０】
この電子デバイス用基体は、最表面が（１００）配向した第二酸化物電極層なので、その上にペロブスカイト構造の強誘電体層や圧電体層を形成すると、強誘電体層や圧電体層を容易に正方晶（００１）配向あるいは菱面体晶（１００）でエピタキシャル成長させることができる。
したがって、本発明に係る電子デバイス用基体を用い、その上に強誘電体層や圧電体層を設けてなる強誘電体メモリや圧電素子などの機能素子を備えた電子デバイスを最適な構造で製造することができる。
【００９１】
また本発明の製造方法によれば、Ｓｉ基板上に、フルオライト構造の第一バッファ層を形成するに際して、ＳｉＯ昇華領域で自然酸化膜被覆Ｓｉ基板に、金属元素の気体あるいはプラズマを照射してＳｉＯ２成長速度より高速で前記第一バッファ層をエピタキシャル成長させることで、Ｓｉ基板と第一バッファ層との間に、熱酸化アモルファス層を介在させることなく第一バッファ層を形成することができる。これにより、所望の配向面を有し、優れた結晶性を有する第一バッファ層を形成することができるので、係る第一バッファ層上に形成される第二バッファ層、第一酸化物電極層、第二酸化物電極層を、結晶性に優れたものとすることができ、もって高性能の電子デバイスを作製し得る電子デバイス用基体を製造することができる。
【図面の簡単な説明】
【図１】 本発明に係る電子デバイス用基体の構成を模式的に示す断面図である。
【図２】 本発明に係る電子デバイス用基体を製造する際の各製造工程における断面図を表す。
【図３】 本発明に係る電子デバイス用基体を製造する際の各製造工程における最表面をＲＨＥＥＤ法を用い、その場観察した回折パターンを示す写真である。
【図４】 本発明に係る電子デバイス用基体の最表面をＸ線回折法で調べた結果を表すグラフである。
【図５】 本発明に係る電子デバイスを構成する機能素子の一例を示す模式的な断面図である。
【図６】 本発明に係る電子デバイスを構成する機能素子の他の一例を示す模式的な断面図である。
【図７】 本発明に係る電子デバイス用基体の製造方法を構成する各工程のフローチャートである。
【図８】 本発明に係る電子デバイス用基体を構成する酸化膜を形成するために用いる成膜装置の一例を示す模式的な断面図である。
【図９】 被成膜面上に酸化層が存在する基板に、第一バッファ層を形成する様子を示す模式的な断面図である。
【図１０】 フルオライト構造の一例を示す模式的な斜視図である。
【図１１】 単純ペロブスカイト構造の一例を示す模式的な斜視図である。
【図１２】 層状ペロブスカイト構造の一例を示す模式的な斜視図である。
【図１３】 層状ペロブスカイト構造の他の一例を示す模式的な斜視図である。
【図１４】 第一バッファ層の堆積速度と、ＹＳＺ（２００）のピーク半値幅との関係を示すグラフである。
【符号の説明】
１１ 基板、 １２ 第一バッファ層、 １３ 第二バッファ層 １４ 第一酸化物電極層、 １５ 第二酸化物電極層、 １６ 酸化層、 ２１ 基板、 ２２ 第一バッファ層、 ２３ 第二バッファ層 ２４ 第一下部電極層、２５ 第二下部電極層、 ２６ 強誘電体層、 ２７ 上部電極層、 ３１ 基板、 ３２ 第一バッファ層、 ３３ 第二バッファ層 ３４ 第一下部電極層、 ３５ 第二下部電極層、 ３６ 圧電体層、 ３７ 上部電極層、 ３８ 熱酸化膜層、 １００ 電子デバイス用基体、 ２００ 強誘電体素子（強誘電体キャパシタ）、 ３００ 圧電素子（圧電アクチュエータ）。
Claims (10)
- 表面に自然酸化膜を有するシリコンからなる基体を洗浄する前処理工程と、
前記基体を成膜容器内に配置し、前記自然酸化膜の少なくとも一部を有する前記基体の表面に、前記基体の表面におけるシリコン熱酸化膜の成長速度以上の堆積速度でイットリア安定化ジルコニアを成長させる第一成膜工程と、
前記イットリア安定化ジルコニア上に、酸化セリウムをエピタキシャル成長させる第二成膜工程と、
前記酸化セリウム上に、イットリウム系銅酸化物をエピタキシャル成長させる第三成膜工程と、
前記イットリウム系銅酸化物上にルテニウム酸ストロンチウムをエピタキシャル成長させる第四成膜工程と、
を含むことを特徴とする電子デバイス用基体の製造方法。 - 前記第一成膜工程において、
前記基体を、ＳｉＯの蒸気圧が飽和蒸気圧に達しないような温度、背圧、酸素分圧下に保持しながら、イットリア安定化ジルコニアの構成元素の気体あるいはプラズマを前記基体の被成膜面に照射することを特徴とする請求項１に記載の電子デバイス用基体の製造方法。 - 前記第一成膜工程において、
前記自然酸化膜をなすＳｉＯ２膜をＳｉへ還元し、さらに還元されて生成したＳｉをＳｉＯとして昇華させて除去しながら、前記イットリア安定化ジルコニアを堆積させることを特徴とする請求項２に記載の電子デバイス用基体の製造方法。 - 前記第一成膜工程は、前記イットリア安定化ジルコニアを形成する際、前記基体の温度が８００℃以下、前記成膜雰囲気の背圧が１×１０−６Ｔｏｒｒ以上、かつ、前記成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上、であることを特徴とする請求項２に記載の電子デバイス用基体の製造方法。
- 前記第一成膜工程は、前記イットリア安定化ジルコニアを形成する際、前記基体の温度が６００℃以上８００℃以下、成膜雰囲気の背圧が５×１０−６Ｔｏｒｒ以下、かつ、前記成膜雰囲気の酸素分圧が５×１０−６Ｔｏｒｒ以上５×１０−４Ｔｏｒｒ以下、であることを特徴とする請求項４に記載の電子デバイス用基体の製造方法。
- 前記第一成膜工程において、
前記ＳｉＯ２膜を除去された後の前記被成膜面に、熱酸化ＳｉＯ２膜を形成することなく前記イットリア安定化ジルコニアをエピタキシャル成長させることを特徴とする請求項３に記載の電子デバイス用基体の製造方法。 - 前記第一成膜工程において、
前記イットリア安定化ジルコニアの堆積速度を０．２ｎｍ／ｍｉｎ以上とすることを特徴とする請求項１乃至６のいずれかに記載の電子デバイス用基体の製造方法。 - 前記第一成膜工程において、前記イットリア安定化ジルコニアを構成する元素を含む気体または前記気体のプラズマを前記基体の表面に供給することを特徴とする請求項１に記載の電子デバイス用基体の製造方法。
- 前記イットリア安定化ジルコニアを構成元素を含む気体または前記気体のプラズマを、母材にレーザー光を照射して発生させることを特徴とする請求項８に記載の電子デバイス用基体の製造方法。
- 請求項１乃至９のいずれかに記載の電子デバイス用基体の製造方法を含むことを特徴とする電子デバイスの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194243A JP4457587B2 (ja) | 2002-09-05 | 2003-07-09 | 電子デバイス用基体の製造方法及び電子デバイスの製造方法 |
| US10/644,989 US6960539B2 (en) | 2002-09-05 | 2003-08-21 | Substrate for electronic devices, manufacturing method therefor, and electronic device |
| EP20030255438 EP1396877B1 (en) | 2002-09-05 | 2003-09-01 | Substrate for electronic devices, manufacturing method therefor, and electronic device |
| DE60324868T DE60324868D1 (de) | 2002-09-05 | 2003-09-01 | Träger für elektronische Vorrichtungen, dessen Verfahren zur Herstellung, und elektronische Vorrichtung |
| CNB031565190A CN1260774C (zh) | 2002-09-05 | 2003-09-03 | 铁电体元件或压电体元件用衬底及其制造方法及功能元件 |
| US11/094,665 US20050167715A1 (en) | 2002-09-05 | 2005-03-31 | Substrate for electronic devices, manufacturing method therefor, and electronic device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002259960 | 2002-09-05 | ||
| JP2003194243A JP4457587B2 (ja) | 2002-09-05 | 2003-07-09 | 電子デバイス用基体の製造方法及び電子デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153233A JP2004153233A (ja) | 2004-05-27 |
| JP4457587B2 true JP4457587B2 (ja) | 2010-04-28 |
Family
ID=31719912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194243A Expired - Fee Related JP4457587B2 (ja) | 2002-09-05 | 2003-07-09 | 電子デバイス用基体の製造方法及び電子デバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6960539B2 (ja) |
| EP (1) | EP1396877B1 (ja) |
| JP (1) | JP4457587B2 (ja) |
| CN (1) | CN1260774C (ja) |
| DE (1) | DE60324868D1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4228569B2 (ja) * | 2001-11-28 | 2009-02-25 | セイコーエプソン株式会社 | 電子デバイス用基板の製造方法及び電子デバイスの製造方法 |
| US7009235B2 (en) * | 2003-11-10 | 2006-03-07 | Unity Semiconductor Corporation | Conductive memory stack with non-uniform width |
| JP2005150694A (ja) * | 2003-10-23 | 2005-06-09 | Seiko Epson Corp | 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器 |
| JP4717344B2 (ja) * | 2003-12-10 | 2011-07-06 | キヤノン株式会社 | 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド |
| US7262544B2 (en) * | 2004-01-09 | 2007-08-28 | Canon Kabushiki Kaisha | Dielectric element, piezoelectric element, ink jet head and method for producing the same head |
| TWI253392B (en) * | 2004-03-29 | 2006-04-21 | Canon Kk | Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus |
| JP4865249B2 (ja) * | 2004-08-31 | 2012-02-01 | 株式会社リコー | スパッタリングターゲットとその製造方法、及び光記録媒体 |
| JP4431891B2 (ja) | 2004-12-28 | 2010-03-17 | セイコーエプソン株式会社 | 圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器 |
| JP4237184B2 (ja) * | 2005-03-31 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| CN100483700C (zh) * | 2005-06-27 | 2009-04-29 | 电子科技大学 | 导电氧化物电极材料制备方法 |
| JP5158299B2 (ja) * | 2005-08-05 | 2013-03-06 | セイコーエプソン株式会社 | 圧電素子、アクチュエータ装置、液体噴射ヘッド、液体噴射装置及び圧電素子の製造方法 |
| JP4753027B2 (ja) * | 2006-04-12 | 2011-08-17 | セイコーエプソン株式会社 | インクジェット式記録ヘッドおよびインクジェットプリンタ |
| JP4753028B2 (ja) * | 2006-04-12 | 2011-08-17 | セイコーエプソン株式会社 | インクジェット式記録ヘッドおよびインクジェットプリンタ |
| TWI381060B (zh) * | 2008-08-12 | 2013-01-01 | Univ Tatung | High frequency surface acoustic wave elements and their substrates |
| KR20100111117A (ko) * | 2009-04-06 | 2010-10-14 | 삼성전기주식회사 | 박막소자의 제조방법 및 이로부터 제조된 박막소자 |
| US20120280224A1 (en) * | 2009-06-25 | 2012-11-08 | Georgia Tech Research Corporation | Metal oxide structures, devices, and fabrication methods |
| US9853325B2 (en) | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
| US10601074B2 (en) | 2011-06-29 | 2020-03-24 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
| TWI421328B (zh) | 2011-09-06 | 2014-01-01 | Ind Tech Res Inst | 螢光材料與白光發光裝置 |
| CN102912332B (zh) * | 2012-09-03 | 2014-12-03 | 西南交通大学 | 一种化学溶液沉积法制备RexCe1-xOy/M2Zr2O7双层缓冲层的方法 |
| JP2014116443A (ja) * | 2012-12-10 | 2014-06-26 | Panasonic Corp | 圧電体素子および圧電体素子の製造方法 |
| JP6212741B2 (ja) * | 2013-03-01 | 2017-10-18 | 株式会社ユーテック | 配向基板 |
| JP6201128B2 (ja) * | 2013-03-01 | 2017-09-27 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| JP6567970B2 (ja) * | 2013-07-25 | 2019-08-28 | 日本碍子株式会社 | 複合基板の製法 |
| EP3375091A1 (en) * | 2015-11-13 | 2018-09-19 | IQE Plc. | Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride |
| US10186595B2 (en) * | 2016-08-05 | 2019-01-22 | Northwestern University | Noncentrosymmetric metal electrodes for ferroic devices |
| EP3516681A1 (en) | 2016-09-22 | 2019-07-31 | Iqe, Plc | Integrated epitaxial metal electrodes |
| US10418457B2 (en) | 2016-09-22 | 2019-09-17 | Iqe Plc | Metal electrode with tunable work functions |
| US11495670B2 (en) | 2016-09-22 | 2022-11-08 | Iqe Plc | Integrated epitaxial metal electrodes |
| JP6497712B2 (ja) * | 2017-02-27 | 2019-04-10 | アドバンストマテリアルテクノロジーズ株式会社 | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| JP6497713B2 (ja) * | 2017-03-14 | 2019-04-10 | アドバンストマテリアルテクノロジーズ株式会社 | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| JP6481138B2 (ja) * | 2017-04-28 | 2019-03-13 | アドバンストマテリアルテクノロジーズ株式会社 | 配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| EP3762989A4 (en) | 2018-03-07 | 2021-12-15 | Space Charge, LLC | THIN FILM SOLID STATE ENERGY STORAGE DEVICES |
| US20210305485A1 (en) * | 2020-03-26 | 2021-09-30 | Tdk Corporation | Piezoelectric thin film, piezoelectric thin film element and piezoelectric transducer |
| US11581335B2 (en) * | 2020-06-23 | 2023-02-14 | Taiwan Semiconductor Manufacturing Company Limited | Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same |
| CN112670087A (zh) * | 2020-12-09 | 2021-04-16 | 南京邮电大学 | 一种应用于铁电储存器中使用的铁电薄膜电容 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215631A (en) * | 1982-06-25 | 1993-06-01 | Cel Systems Corporation | Electrolytic preparation of tin, other metals, alloys and compounds |
| US5173474A (en) | 1990-04-18 | 1992-12-22 | Xerox Corporation | Silicon substrate having an epitaxial superconducting layer thereon and method of making same |
| US5358925A (en) | 1990-04-18 | 1994-10-25 | Board Of Trustees Of The Leland Stanford Junior University | Silicon substrate having YSZ epitaxial barrier layer and an epitaxial superconducting layer |
| JPH04214097A (ja) | 1990-12-13 | 1992-08-05 | Sumitomo Electric Ind Ltd | 超電導薄膜の作製方法 |
| US5085731A (en) * | 1991-02-04 | 1992-02-04 | Air Products And Chemicals, Inc. | Volatile liquid precursors for the chemical vapor deposition of copper |
| US5155658A (en) | 1992-03-05 | 1992-10-13 | Bell Communications Research, Inc. | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films |
| US5270298A (en) | 1992-03-05 | 1993-12-14 | Bell Communications Research, Inc. | Cubic metal oxide thin film epitaxially grown on silicon |
| JP3222569B2 (ja) | 1992-09-11 | 2001-10-29 | 旭化成株式会社 | 半導体記憶素子 |
| JP3223233B2 (ja) | 1994-08-17 | 2001-10-29 | ティーディーケイ株式会社 | 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法 |
| US5828080A (en) | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| JP3346939B2 (ja) | 1995-03-15 | 2002-11-18 | ティーディーケイ株式会社 | Ｓｉ基板およびその表面処理方法 |
| JPH08264524A (ja) | 1995-03-27 | 1996-10-11 | Japan Energy Corp | 多層半導体基板及びその製造方法 |
| US5753934A (en) | 1995-08-04 | 1998-05-19 | Tok Corporation | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film |
| JP3310881B2 (ja) | 1995-08-04 | 2002-08-05 | ティーディーケイ株式会社 | 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法 |
| JP3562120B2 (ja) | 1996-03-29 | 2004-09-08 | 日産自動車株式会社 | 安定化ジルコニア薄膜と単結晶シリコン基体との複合構造体およびその製造方法 |
| JP3193302B2 (ja) | 1996-06-26 | 2001-07-30 | ティーディーケイ株式会社 | 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 |
| JP3684709B2 (ja) | 1996-10-03 | 2005-08-17 | 日産自動車株式会社 | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 |
| US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
| JPH10265948A (ja) | 1997-03-25 | 1998-10-06 | Rohm Co Ltd | 半導体装置用基板およびその製法 |
| US6139905A (en) * | 1997-04-11 | 2000-10-31 | Applied Materials, Inc. | Integrated CVD/PVD Al planarization using ultra-thin nucleation layers |
| JP3472087B2 (ja) | 1997-06-30 | 2003-12-02 | Ｔｄｋ株式会社 | 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法 |
| JP3813740B2 (ja) | 1997-07-11 | 2006-08-23 | Ｔｄｋ株式会社 | 電子デバイス用基板 |
| JP4036544B2 (ja) | 1998-09-22 | 2008-01-23 | Ｔｄｋ株式会社 | 電圧制御発振器 |
| JP3470068B2 (ja) | 1999-09-01 | 2003-11-25 | 松下電器産業株式会社 | 誘電体膜の形成方法 |
| JP4327942B2 (ja) | 1999-05-20 | 2009-09-09 | Ｔｄｋ株式会社 | 薄膜圧電素子 |
| US6258223B1 (en) * | 1999-07-09 | 2001-07-10 | Applied Materials, Inc. | In-situ electroless copper seed layer enhancement in an electroplating system |
| JP2001122698A (ja) | 1999-10-26 | 2001-05-08 | Seiko Epson Corp | 酸化物電極薄膜 |
| US20010033020A1 (en) * | 2000-03-24 | 2001-10-25 | Stierman Roger J. | Structure and method for bond pads of copper-metallized integrated circuits |
| EP1139413B1 (en) * | 2000-03-24 | 2005-03-16 | Texas Instruments Incorporated | Wire bonding process |
| EP1160826A3 (en) * | 2000-05-30 | 2006-12-13 | Ebara Corporation | Coating, modification and etching of substrate surface with particle beam irradiation |
| JP3796394B2 (ja) | 2000-06-21 | 2006-07-12 | キヤノン株式会社 | 圧電素子の製造方法および液体噴射記録ヘッドの製造方法 |
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| CN100421275C (zh) * | 2002-05-15 | 2008-09-24 | 精工爱普生株式会社 | 压电致动器及液体喷头 |
-
2003
- 2003-07-09 JP JP2003194243A patent/JP4457587B2/ja not_active Expired - Fee Related
- 2003-08-21 US US10/644,989 patent/US6960539B2/en not_active Expired - Fee Related
- 2003-09-01 DE DE60324868T patent/DE60324868D1/de not_active Expired - Lifetime
- 2003-09-01 EP EP20030255438 patent/EP1396877B1/en not_active Expired - Fee Related
- 2003-09-03 CN CNB031565190A patent/CN1260774C/zh not_active Expired - Fee Related
-
2005
- 2005-03-31 US US11/094,665 patent/US20050167715A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040053460A1 (en) | 2004-03-18 |
| US20050167715A1 (en) | 2005-08-04 |
| DE60324868D1 (de) | 2009-01-08 |
| EP1396877A2 (en) | 2004-03-10 |
| CN1260774C (zh) | 2006-06-21 |
| EP1396877B1 (en) | 2008-11-26 |
| EP1396877A3 (en) | 2005-02-02 |
| JP2004153233A (ja) | 2004-05-27 |
| CN1487564A (zh) | 2004-04-07 |
| US6960539B2 (en) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4457587B2 (ja) | 電子デバイス用基体の製造方法及び電子デバイスの製造方法 | |
| JP4228569B2 (ja) | 電子デバイス用基板の製造方法及び電子デバイスの製造方法 | |
| JP3193302B2 (ja) | 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| EP1560280B1 (en) | Thin film multilayer body, electronic device using such thin film multilayer body, actuator, and method for manufacturing actuator | |
| JP2000067650A (ja) | 強誘電体薄膜素子およびその製造方法 | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JP4401300B2 (ja) | （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置 | |
| US7298018B2 (en) | PLT/PZT ferroelectric structure | |
| JP4427925B2 (ja) | 積層薄膜その製造方法および電子デバイス | |
| JP2001085624A (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
| Zhu et al. | Enhanced ferroelectric properties of highly (100) oriented Pb (Zr 0.52 Ti 0.48) O 3 thick films prepared by chemical solution deposition | |
| JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
| KR19990006318A (ko) | 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자 | |
| Yang et al. | Electrical properties of Bi4-xLaxTi3O12 ferroelectric thin films prepared by metalorganic decomposition method | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JP3633304B2 (ja) | 強誘電体薄膜素子の製造方法 | |
| KR100795664B1 (ko) | (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치 | |
| Zhu et al. | Piezoelectric PZT thick films on LaNiO3 buffered stainless steel foils for flexible device applications | |
| JP4513193B2 (ja) | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 | |
| Chen et al. | Fabrication of multilayer Pb (Zr0. 53Ti0. 47) O3 film crystallized by laser annealing | |
| Lin et al. | Influence of Crystal Structure on the Fatigue Properties of Pb1− xLax (Zry′, Tiz) O3 Thin Films Prepared by Pulsed‐Laser Deposition Technique | |
| Wang et al. | Epitaxial PZT Films Deposited by Pulsed Laser Deposition for MEMS Application | |
| He et al. | Relaxor Ferroelectric 0.2 PZN-0.8 PZT (53/47) Thick Films Fabricated Using a MOD Process | |
| Shi et al. | Heat-treating effect on the properties of Pb1-xLax (Zr0. 4Ti0. 6) O3 ferroelectric thin film prepared by a modified sol-gel process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |