JP4513193B2 - 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 - Google Patents

薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 Download PDF

Info

Publication number
JP4513193B2
JP4513193B2 JP2000270352A JP2000270352A JP4513193B2 JP 4513193 B2 JP4513193 B2 JP 4513193B2 JP 2000270352 A JP2000270352 A JP 2000270352A JP 2000270352 A JP2000270352 A JP 2000270352A JP 4513193 B2 JP4513193 B2 JP 4513193B2
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric
tio
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000270352A
Other languages
English (en)
Other versions
JP2002083811A (ja
Inventor
敦 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000270352A priority Critical patent/JP4513193B2/ja
Publication of JP2002083811A publication Critical patent/JP2002083811A/ja
Application granted granted Critical
Publication of JP4513193B2 publication Critical patent/JP4513193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Capacitors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、Si基板を用いた強誘電体薄膜素子、例えば、DRAMや強誘電体RAM(FeRAM)用のキャパシタや、焦電素子、マイクロアクチュエーター、薄膜キャパシタ、小型圧電素子等に応用が可能な薄膜積層体およびそれを用いた強誘電体薄膜素子の製造方法に関するものである。
【0002】
【従来の技術】
近年、BaTiO3、SrTiO3、(Ba,Sr)TiO3(以下、BSTと略称する)、PbTiO3、(Pb,La)TiO3、Pb(Zr,Ti)O3(以下、PZTと略称する)、(Pb,La)(Zr,Ti)O3(以下、PLZTと略称する)、Pb(Mg,Nb)O3等の誘電体・強誘電体をSi基板上へ薄膜形成する技術が盛んに研究されている。
【0003】
とりわけ、残留分極の大きなPZT、PLZT等のPb系ペロブスカイト型強誘電体をエピタキシャル成長させることができれば、自発分極を一方向に揃えることができ、より大きな分極値とスイッチング特性を実現することができる。これにより、高密度記録媒体としての応用可能性も飛躍的に高まるため、Si基板上に結晶性の良好な強誘電体薄膜を形成する手法の確立が強く望まれている。
【0004】
上記のように、自発分極を膜厚方向の一方向にそろえる用途では、Si基板上に強誘電体薄膜を上下から導体薄膜(電極層)で挟み込んだいわゆるMFM(金属−強誘電体−金属)構造が一般的に用いられている。しかしながら、この構造においては、Si基板とその上に形成された薄膜との間の相互拡散や、多層構造化による強誘電体薄膜の結晶性の劣化といった問題が生じる。
【0005】
この問題の解決策としては、特開2000−188377号公報に記載のように、Si基板上にTi(1-x)AlxN薄膜(以下、TAN薄膜という)をエピタキシャル成長させ、その上にPb系ペロブスカイト型強誘電体薄膜をエピタキシャル成長させる方法がある。この方法では、TAN薄膜は下部電極としての機能を有すると共に、Siの拡散を防止するバリアメタル層としての役割も果たしている。また、この方法ではTiN薄膜のTiの一部をAlで置換したTi(1-x)AlxN薄膜(xは0.01以上0.3以下)を使用するが、TiN薄膜は耐酸化性が低いため、Alを添加することで耐酸化性を向上させるものである。さらに、このようなTAN薄膜中の酸素含有量をTiおよびAlの合計に対し原子数比で5%以下に抑えることで、TAN薄膜の耐酸化性をより確実なものとしている。
【0006】
【発明が解決しようとする課題】
上記の従来の方法は、Pb系ペロブスカイト型強誘電体薄膜を化学気相蒸着法などの薄膜プロセスを用いて形成する場合に特に有利に適用されるが、この際に結晶性の良好な強誘電体薄膜を得るためには、高酸素分圧下で形成することにより酸素欠陥を生じさせない薄膜を形成することが重要であった。
【0007】
しかしながら、従来の方法で使用するTAN薄膜は、高酸素分圧下における耐酸化性はいまだ十分でなく、TAN薄膜表面に酸化膜(TiO2層)が形成されてしまうという問題があった。この場合には、TAN薄膜はエピタキシャル成長のバッファ層としての機能を失い、強誘電体薄膜の結晶性が低下するという恐れがあった。
【0008】
そこで本発明は、Si基板上に結晶性の良好なエピタキシャル強誘電体薄膜を形成させうる機能を持つバッファ層を備える薄膜積層体および強誘電体薄膜素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明者らは鋭意研究を重ねた結果、Si基板上にエピタキシャル成長させたTAN薄膜上にさらに結晶性の良好なTiO2薄膜をエピタキシャル成長させることにより、その上に良好なエピタキシャル強誘電体薄膜を成長させうることを見出し本発明を完成させるに至った。
【0010】
本発明は、Si基板上にTi(1-x)AlxN薄膜をエピタキシャル形成する工程と、Ti(1-x)AlxN薄膜上にTiO2薄膜をエピタキシャル形成する工程と、TiO2薄膜上に強誘電体薄膜をエピタキシャル形成する工程とを有してなる薄膜積層体の製造方法を提供する。
【0011】
すなわち、従来の方法では強誘電体薄膜を形成する際にTAN薄膜表面に形成される酸化膜(TiO2)が問題となっていたが、本発明では強誘電体薄膜を形成する前に、TAN薄膜上にあらかじめアナターゼ構造を有するTiO 2 薄膜をエピタキシャル形成しておくものである。アナターゼ構造のTiO 2 薄膜は下層のTAN薄膜と格子整合性が良くエピタキシャル成長が容易であり、またルチル構造のTiO 2 よりも低温で容易に成形することできる。このようにして形成されたTiO2は、エピタキシャル成長のバッファ層としての機能を有するため、高酸素分圧下においても結晶性の良好な強誘電体薄膜をその上に形成することができることとなる。
【0012】
また、上記TiO2薄膜は、薄膜形成技術によりTi(1-x)AlxN薄膜上にTiO2薄膜を直接形成することにより、または、Ti(1-x)AlxN薄膜を酸化処理することにより形成することが望ましい。
【0013】
すなわち、TiO2薄膜は、RFマグネトロンスパッタリング法や、PLD法、電子ビーム蒸着法、DCスパッタリング法、イオンビームスパッタリング法、ECRスパッタリング法などの種々の薄膜形成技術により形成することができる。この際、ターゲットにはTiO2を用い、成膜条件を調整することによって、結晶性の良好な所望のTiO2薄膜を得ることができる。
【0014】
また、TiO2薄膜は、Ti(1-x)AlxN薄膜を酸化処理することにより形成してもよい。酸化処理には、酸素やオゾン、酸化窒素ガスなどを用いる事ができる。このようにTAN薄膜の表面を酸化させてTiO2薄膜を形成する場合は、適当な酸化条件を選ぶだけで新たな膜を形成する必要もなく、簡易な工程で結晶性のTiO2薄膜を得ることができる。
【0015】
形成するTi(1-x)AlxN薄膜は、xの値が0.01以上0.3以下であることが望ましい。これはAlの置換量が1%未満では耐酸化性向上の効果が乏しく、30%を超えるとTAN薄膜の導電性が著しく低下するためである。
【0016】
さらに、このTAN薄膜は、薄膜中に含有する酸素の原子数が、TiおよびAlの合計原子数に対して5%以下であることが望ましい。これは酸素含有量が5%を超える場合、Tiの一部をAlで置換しても十分な耐酸化性を得ることが難しく、TAN薄膜上のTiO2薄膜のエピタキシャル形成が困難になるためである。
【0017】
さらに、Ti(1-x)AlxN薄膜は、Si基板表面に対してa軸を垂直方向に向けて配向していることが望ましい。その上に形成するTiO2薄膜との格子整合性を良好にさせるためである。
【0019】
また、TiO2薄膜は、Si基板表面に対してc軸を垂直方向に向けて配向していることが望ましい。この方向に配向したTiO2薄膜は、下層のTAN薄膜と上層の強誘電体薄膜との格子整合性が優れており、TiO2薄膜および強誘電体薄膜のエピタキシャル成長が容易となるためである。
【0020】
続いて形成する強誘電体薄膜は、Pb系ペロブスカイト型強誘電体薄膜であることが好ましく、特に一般式ABO3(但し、Aの構成元素としてPb或いはPbとLaを含み、Bの構成元素としてTi及びZrを含む)で表されるPb系ペロブスカイト型強誘電体薄膜であることがより好ましい。これらの中でも、(Pbx1-x)(ZryTi1-y)O3で表される誘電体薄膜が特に好ましいが、Bの構成元素としてさらにMgとNbの少なくとも1種を含むものであってもよい。
【0021】
さらに強誘電体薄膜薄膜は、Si基板表面に対してc軸を垂直方向に向けてエピタキシャル配向していることが望ましい。これは、薄膜の厚み方向の特性を素子特性として利用するためである。
【0022】
強誘電体薄膜は、化学気相蒸着法(MOCVD法)により形成することが望ましい。本手法によれば、結晶性の良好なPb系ペロブスカイト型強誘電体薄膜を容易に形成することができるためである。また、前述のように、化学気相蒸着法を用いて強誘電体薄膜を形成する場合、結晶性の良好な強誘電体薄膜を得るためには、高酸素分圧下で形成することにより酸素欠陥を生じさせない薄膜を形成する必要がある。しかし、本発明ではTAN薄膜表面にあらかじめTiO2エピタキシャル薄膜を形成しているため、強誘電体薄膜形成時にTAN薄膜表面に酸化膜(TiO2層)が形成されてしまい、TAN薄膜がエピタキシャル成長のバッファ層としての機能を失う恐れはない。
【0023】
さらに、上記のような薄膜積層体の強誘電体薄膜上に導体薄膜を形成することで特性の良好な強誘電体薄膜素子を得ることができる。
【0024】
【発明の実施の形態】
[第1実施例]本実施例では、本発明の強誘電体薄膜素子、およびその製造方法について、図1を用いて説明する。
【0025】
図1は本実施例の強誘電体薄膜素子9の構造を示す断面図である。図において、1はSi基板、2はSi基板1上にエピタキシャル成長したTAN薄膜、3はTAN薄膜2上にエピタキシャル成長したTiO2薄膜、4はTiO2薄膜3上にエピタキシャル成長したPZT薄膜、5はPZT薄膜4上に形成されたPt薄膜をそれぞれ示している。
【0026】
次に、上述の強誘電体薄膜素子9の製造方法について説明する。まず、Si基板1として直径2インチのSi(100)単結晶基板を用意する。但し、Si基板はこれに拘束されるものではなく、Si(111)基板やSi(110)基板なども使用することができる。また、これらのSi基板のミスカット角度は5%以下であれば使用可能である。このSi基板にアセトン、エタノール等の有機溶媒中で超音波洗浄を施した後、HF:H2O:エタノール=1:1:10の溶液中に浸漬し、Si基板表面の酸化膜を除去した。
【0027】
次いで、レーザー蒸着装置(Pulsed Laser Deposition(PLD)装置)を用いて、厚さ約500nmのTAN薄膜2をエピタキシャル成長させた。成膜条件は、真空中(約10-6Torr)で、基板温度550〜650℃、レーザー繰り返し周波数5〜10Hz、レーザーエネルギー密度4.5J/cm2(KrF)とした。また、ターゲットには(Ti0.9Al0.1)Nの組成式で表されるTAN焼結体を用いた。但し、TAN薄膜の形成はこの方法に限られるものではなく、電子ビーム蒸着法や、RFスパッタリング法、DCスパッタリング法、イオンビームスパッタリング法、ECRスパッタリング法などの種々の薄膜形成方法を用いることができる。さらに、イオンビーム、レーザービームなどでアシストすることによりその結晶性を向上させることもできる。
【0028】
続いて、RFマグネトロンスパッタリング法を用いて、TAN薄膜2上に厚さ約30nmのTiO2薄膜3をエピタキシャル成長させた。成膜条件は、RF電力1kW、基板温度500℃とした。但し、TiO2薄膜の形成はこの方法に限られるものではなく、PLD法や、電子ビーム蒸着法、DCスパッタリング法、イオンビームスパッタリング法、ECRスパッタリング法などの種々の薄膜形成方法を用いることができる。さらに、イオンビーム、レーザービームなどでアシストすることによりその結晶性を向上させることもできる。また、TAN薄膜2を酸素やオゾン、酸化窒素ガスなどで酸化処理することによって、TiO2薄膜3を形成することも可能である。なお、TiO2薄膜は膜厚が100nm以下であることが望ましい。TiO2薄膜は強誘電体薄膜よりも誘電率が低いため、厚みが100nmを超えると強誘電体薄膜に対して十分な電圧が印加されなくなり、良好なデバイス特性が得られなくなるためである。
【0029】
このようにして得られたTiO2薄膜3上に、MOCVD法を用いて厚みが500nmのPZT(Pb(Zr0.52Ti0.48)O3)薄膜4をエピタキシャル形成した。成膜条件は、全圧10Torr、基板温度700℃とし、Pb、ZrおよびTiのプリカーサとして、Pb(DPM)2、Zr(O−t−C494、Ti(O−i−C374をそれぞれ用いた。PZT薄膜の詳細な成膜条件については表1に示す。また、薄膜の厚みは200〜1500nmの範囲で選択することができる。以上の工程で薄膜積層体8が完成する。
【0030】
【表1】
Figure 0004513193
【0031】
このPZT薄膜4上にPt薄膜5を蒸着等の手法により成膜することにより、強誘電体薄膜素子9が完成する。
【0032】
ここで、上述の方法によって得られた薄膜積層体8の各薄膜の結晶性、および強誘電体薄膜素子9の素子特性に関する分析結果について説明する。まず、薄膜積層体8のXRD回折パターンを図2に示す。この図から明らかなように、基板のSi(400)に起因するピークに加えて、TAN(200)、TiO2(002)、PZT(001)(002)のピークが検出されており、TAN薄膜は(100)配向、すなわちSi基板表面に対してa軸を垂直方向に向けて配向しており、TiO2薄膜およびPZT薄膜は(001)配向、すなわちSi基板表面に対してc軸を垂直方向に向けて配向していることがわかる。
【0033】
また、TiO2薄膜3とPZT薄膜4の膜面内での配向性を確認するために、TiO2薄膜3の[220]軸とPZT薄膜4の[022]軸について極点図解析をそれぞれ行った。結果を図3、図4に示す。図から理解できるように、図3、図4ともに4回対称のピークが得られており、TiO2薄膜3、PZT薄膜4ともにエピタキシャル成長していることが確認できる。
【0034】
続いて、強誘電体薄膜素子9のP−Eヒステリシス特性を図5に示す。図から明らかなように、残留分極が大きく優れたヒステリシス特性を示しており、電気特性の優れた強誘電体薄膜素子9が得られていることが確認できる。
【0035】
[第2実施例]本発明の第2実施例は、第1実施例のTiO2薄膜とPZT薄膜の間にPt薄膜を介在させた点が特徴である。本実施例において形成する強誘電体薄膜素子29は、図6に示す通り、Si基板21、TAN薄膜22、TiO2薄膜23、Pt薄膜26、PZT薄膜24からなる薄膜積層体28とその上に形成されたPt薄膜25から構成されている。
【0036】
Pt薄膜26の形成にあたってはDCマグネトロンスパッタリング法を用い、成膜圧力5×10-3Torr、DC電力500W、基板温度600℃の条件下でPt薄膜をエピタキシャル成長させた。その他の薄膜の構成および成膜条件については、第1実施例のそれと変るところはないのでその説明を省略する。
【0037】
上述の方法によって得られた薄膜積層体の薄膜積層体のXRD回折パターンを図7に示す。TAN薄膜は(100)配向、すなわちSi基板表面に対してa軸を垂直方向に向けて配向しており、TiO2薄膜およびPZT薄膜は(001)配向、すなわちSi基板表面に対してc軸を垂直方向に向けて配向しているが、これに加えてPt薄膜も(100)配向、すなわちSi基板表面に対してa軸を垂直方向に向けて配向していることがわかる。また、PZTの回折ピーク強度から、結晶配向性が良好なPZT薄膜が形成されていることがわかる。
【0038】
すなわち、Pt薄膜を介在させた本実施例においても、PZT薄膜がエピタキシャル成長しており、その結晶配向性は非常に良好であることが確認された。これは、PtはTiO2薄膜とPZT薄膜のいずれとも格子整合性が非常に良好であるため、Pt薄膜を介在させることで結晶配向性の良好なPZT薄膜を安定して得られることができるものと考えられる。
【0039】
また、本実施例において形成された強誘電体薄膜素子のP−Eヒステリシス特性を図8に示す。図から明らかなように、強誘電体薄膜素子は非常に優れたヒステリシス特性を示すことが確認できる。また、残留分極が大きく抗電圧が小さいことからも、PZT薄膜の結晶配向性が非常に良好であることが確認できる。
【0040】
[比較例]本比較例は、第1実施例のTiO2薄膜を形成する工程を省略した点が特徴である。その他の薄膜の構成および成膜条件については、第1実施例のそれと変るところはないのでその説明を省略する。本比較例において形成する強誘電体薄膜素子19は、図9に示す通り、Si基板11、TAN薄膜12、PZT薄膜14からなる薄膜積層体18とその上に形成されたPt薄膜15から構成されている。
【0041】
比較例によって得られた薄膜積層体18の各薄膜の結晶性、および強誘電体薄膜素子19の素子特性に関する分析結果について説明する。まず、薄膜積層体18のXRD回折パターンを図10に示す。この図から明らかなように、基板のSi(400)に起因する回折ピークに加えて、TAN(200)、PZT(001)(002)の回折ピークが検出されている。しかし、ここで実施例1の薄膜積層体8のXRD回折パターン(図2)と比較すると、PZTの回折パターンのピーク強度が比較例では非常に弱く、比較例ではPZTの結晶配向性が大幅に低下していることが確認できる。
【0042】
続いて、強誘電体薄膜素子19のP−Eヒステリシス特性を図11に示す。図に示されるように、強誘電体薄膜素子19の残留分極は、実施例1の強誘電体薄膜素子9の残留分極(図5)と比較して小さいが、これはPZT薄膜14の結晶性の大幅な低下によるものであると言える。また、抗電圧(分極を反転させるために必要な電圧)が大きいのはTAN薄膜12とPZT薄膜14との界面にTANが酸化した非晶質層が形成されているためであると考えられる。
【0043】
最後に、上記第1実施例、第2実施例、比較例において形成された強誘電体薄膜素子の電気的特性を表2にまとめる。
【0044】
【表2】
Figure 0004513193
【0045】
表2において、Tanδ、εrはいずれも1kHz、0.1Vにおける測定値を示す。この表からも、第1実施例、第2実施例は比較例の場合と比べて大幅に電気的特性が向上していることが確認できる。
【0046】
なお、上記第1実施例および第2実施例では、エピタキシャル成長させたPZT薄膜を形成したが、これに限らず、1軸以上の高い配向性を有する誘電体薄膜や強誘電体薄膜を同様に形成することも可能である。
【0047】
本実施例において示した強誘電体薄膜素子は、薄膜コンデンサや、DRAMや強誘電体RAM(FeRAM)用のキャパシタ、焦電素子、マイクロアクチュエーター、小型圧電素子等への応用が期待される。
【0048】
【発明の効果】
本発明では、Si基板上にエピタキシャル成長させたTAN薄膜上に、さらにアナターゼ構造を有するTiO2薄膜をエピタキシャル成長させておくことによって、結晶性が非常に良好なエピタキシャル強誘電体薄膜を成長させることが可能になった。
【図面の簡単な説明】
【図1】本発明の第1実施例で形成された強誘電体薄膜素子の構造を示す断面図である。
【図2】第1実施例で得られた薄膜積層体のX線回折結果である。
【図3】第1実施例のTiO2薄膜の膜面内での配向性を示す極点図解析結果である。
【図4】第1実施例のPZT薄膜の膜面内での配向性を示す極点図解析結果である。
【図5】第1実施例で得られた強誘電体薄膜素子のヒステリシス特性を示す図である。
【図6】本発明の第2実施例で形成された強誘電体薄膜素子の構造を示す断面図である。
【図7】第2実施例で得られた薄膜積層体のX線回折結果である。
【図8】第2実施例で得られた強誘電体薄膜素子のヒステリシス特性を示す図である。
【図9】比較例で形成された強誘電体薄膜素子の構造を示す断面図である。
【図10】比較例で得られた薄膜積層体のX線回折結果である。
【図11】比較例で得られた強誘電体薄膜素子のヒステリシス特性を示す図である。
【符号の説明】
1 Si基板
2 TAN薄膜
3 TiO2薄膜
4 PZT薄膜
5 Pt薄膜
8 薄膜積層体
9 強誘電体薄膜素子

Claims (9)

  1. Si基板上にTi(1-x)AlxN薄膜をエピタキシャル形成する工程と、Ti(1-x)AlxN薄膜上にTiO2薄膜をエピタキシャル形成する工程と、TiO2薄膜上に強誘電体薄膜をエピタキシャル形成する工程とを有してなる薄膜積層体の製造方法であって、
    前記TiO2薄膜をエピタキシャル形成する工程は、アナターゼ構造を有するTiO2薄膜を形成することを特徴とする薄膜積層体の製造方法。
  2. 前記Ti(1-x)AlxN薄膜をエピタキシャル形成する工程は、xの値が0.01以上0.3以下であり、かつ、TiおよびAlの合計原子数に対して5%以下の原子数の酸素を含有するTi(1-x)AlxN薄膜を形成することを特徴とする請求項1に記載の薄膜積層体の製造方法。
  3. 前記Ti(1-x)AlxN薄膜をエピタキシャル形成する工程は、Si基板表面に対してa軸を垂直方向に向けて配向したTi(1-x)AlxN薄膜を形成することを特徴とする請求項1または2に記載の薄膜積層体の製造方法。
  4. 前記TiO2薄膜をエピタキシャル形成する工程は、Si基板表面に対してc軸を垂直方向に向けて配向したTiO2薄膜を形成することを特徴とする請求項1ないし請求項3のいずれかに記載の薄膜積層体の製造方法。
  5. 前記強誘電体薄膜をエピタキシャル形成する工程は、Pb系ペロブスカイト型強誘電体薄膜を形成することを特徴とする請求項1ないし請求項4のいずれかに記載の薄膜積層体の製造方法。
  6. 前記強誘電体薄膜をエピタキシャル形成する工程は、一般式ABO3(但し、Aの構成元素としてPb或いはPbとLaを含み、Bの構成元素としてTi及びZrを含む)で表されるPb系ペロブスカイト型強誘電体薄膜を形成することを特徴とする請求項1ないし請求項5のいずれかに記載の薄膜積層体の製造方法。
  7. 前記強誘電体薄膜をエピタキシャル形成する工程は、Si基板表面に対してc軸を垂直方向に向けてエピタキシャル配向した強誘電体薄膜を形成することを特徴とする請求項1ないし請求項6のいずれかに記載の薄膜積層体の製造方法。
  8. 前記強誘電体薄膜をエピタキシャル形成する工程は、強誘電体薄膜を化学気相蒸着法により形成することを特徴とする請求項1ないし請求項7のいずれかに記載の薄膜積層体の製造方法。
  9. 請求項1ないし請求項8のいずれかに記載の薄膜積層体の製造方法における強誘電体薄膜をエピタキシャル形成する工程に続き、さらに強誘電体薄膜上に導体薄膜を形成する工程を有することを特徴とする強誘電体薄膜素子の製造方法。
JP2000270352A 2000-09-06 2000-09-06 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 Expired - Lifetime JP4513193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000270352A JP4513193B2 (ja) 2000-09-06 2000-09-06 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000270352A JP4513193B2 (ja) 2000-09-06 2000-09-06 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002083811A JP2002083811A (ja) 2002-03-22
JP4513193B2 true JP4513193B2 (ja) 2010-07-28

Family

ID=18756809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000270352A Expired - Lifetime JP4513193B2 (ja) 2000-09-06 2000-09-06 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法

Country Status (1)

Country Link
JP (1) JP4513193B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243200A (ja) * 2002-11-11 2007-09-20 Seiko Epson Corp 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
JP2004179642A (ja) * 2002-11-11 2004-06-24 Seiko Epson Corp 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
CN116083848A (zh) * 2022-09-30 2023-05-09 西安电子科技大学 一种双层薄膜材料及制备方法、铁电存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188377A (ja) * 1997-09-22 2000-07-04 Murata Mfg Co Ltd 強誘電体薄膜素子およびその製造方法
JP2001102544A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 薄膜キャパシタおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864780A (ja) * 1994-08-19 1996-03-08 Res Dev Corp Of Japan Si基板誘電体薄膜構造
JPH11103027A (ja) * 1997-09-26 1999-04-13 Murata Mfg Co Ltd 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子
JP3684059B2 (ja) * 1998-01-07 2005-08-17 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188377A (ja) * 1997-09-22 2000-07-04 Murata Mfg Co Ltd 強誘電体薄膜素子およびその製造方法
JP2001102544A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 薄膜キャパシタおよびその製造方法

Also Published As

Publication number Publication date
JP2002083811A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
US6312819B1 (en) Oriented conductive oxide electrodes on SiO2/Si and glass
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
JP3986859B2 (ja) 薄膜キャパシタ及びその製造方法
US6822302B2 (en) Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
US7095067B2 (en) Oxidation-resistant conducting perovskites
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP4513193B2 (ja) 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法
JPH11261028A (ja) 薄膜キャパシタ
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
JP3633304B2 (ja) 強誘電体薄膜素子の製造方法
JP3480767B2 (ja) 薄膜キャパシタ
JPH11274419A (ja) 薄膜キャパシタ
JP2000223662A (ja) 強誘電体キャパシタおよびその製造方法
JP2000106422A (ja) 強誘電体薄膜素子およびその製造方法
JP2001102544A (ja) 薄膜キャパシタおよびその製造方法
JPH11103027A (ja) 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子
US7157144B1 (en) Giant remnant polarization in laser ablated SrBi2Nb2O9 thin films on Pt/TiO2/SiO2/Si substrates
JP2004079691A (ja) Blt強誘電体薄膜キャパシタ及びその作製方法
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP2004063750A (ja) 配向性強誘電体薄膜素子
JP2000260955A (ja) キャパシター
JP2003179210A (ja) 半導体記憶装置
JP3720270B2 (ja) 酸化物結晶質膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4513193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

EXPY Cancellation because of completion of term