JP5051949B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5051949B2 JP5051949B2 JP2001165901A JP2001165901A JP5051949B2 JP 5051949 B2 JP5051949 B2 JP 5051949B2 JP 2001165901 A JP2001165901 A JP 2001165901A JP 2001165901 A JP2001165901 A JP 2001165901A JP 5051949 B2 JP5051949 B2 JP 5051949B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- oxygen
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、多結晶半導体膜を用いて構成される半導体装置の作製方法に関し、特に、非晶質半導体膜を結晶化することにより得られる多結晶半導体膜を形成する技術に関する。
【0002】
【従来の技術】
ガラス基板上に堆積した非晶質シリコン膜にレーザービームを照射して、多結晶シリコン膜を形成する結晶化技術が知られている。パルス発振するエキシマレーザーはこの結晶化技術において代表的に用いられるレーザーとして知られている。レーザービームの照射によりシリコンは瞬間的に溶融し、その後固化する過程で結晶化が進行すると考えられている。パルス幅数十ナノ秒のレーザービームの照射は、シリコンを溶融させるものの、熱容量から見て、基板の温度を上昇させるほどのものではない。従って、耐熱温度が低いとされるホウケイ酸ガラスなど安価な基板を適用できるという利点がある。
【0003】
こうして形成される多結晶シリコン膜の応用分野は薄膜トランジスタ(以下、TFTと記す)である。当該TFTを用いて、ガラス基板を用いたアクティブマトリクス駆動方式の液晶表示装置など、表示装置への応用開発が積極的に進められている。アクティブマトリクス駆動方式の表示装置におけるTFTの役割は、画素のスイッチング素子として利用されている。さらに、将来的にはドライバ回路の素子として、またメモリやマイクロプロセッサをガラス基板上へ形成するための素子としても考えられている。
【0004】
TFTの構造はゲート電極の配置によりトップゲート型、ボトムゲート型(逆スタガ型)などとして分類することができる。素子の構造に差異はあるものの、多結晶シリコン膜の他にゲート電極を形成するための導電膜や、ゲート絶縁膜を形成するための絶縁膜などを積層しながら所望のパターンを形成し、重ね合わせることでTFTが完成されている。多結晶シリコン膜には、n型又はp型の不純物を注入して形成されるソース及びドレイン領域や、ゲート電極と交差する位置に形成されるチャネル形成領域などがあり、各領域に異なる機能が付与されている。
【0005】
しかし、パルス状のレーザービームを照射して得られる多結晶シリコン膜の結晶粒の大きさは100nm程度である。極短時間で溶融状態から固相状態に相変化することにより、結晶粒はさほど大きく成長せず、しかも互いに異なる面方位が集合した状態となっている。その結果、結晶格子の連続性が欠如して、結晶粒界には多数の欠陥が生成されることになる。具体的には、結合預からない未結合手(ダングリングボンド)の存在が考えられている。そのような欠陥は、シリコン中を流れる電子又は正孔(キャリア)をトラップする欠陥として作用する。欠陥へのキャリアの捕獲によって、欠陥は正又は負に帯電し、キャリアの伝導を妨げる障壁ポテンシャルが結晶粒界に形成される。これが多結晶シリコンにおいて、キャリアの移動度を低下させる要因と考えられている。TFTにおけるリーク電流(オフ状態で流れる電流)は、主としてこの結晶粒界でのトラップ準位を介してのキャリアの発生と再結合によるものであるとされている。
【0006】
通常は、水素化という処理により、欠陥を水素で終端して補償している。水素化処理には、多結晶シリコン膜を水素プラズマに晒したり、水素雰囲気中で加熱したりする方法が採られている。図6はこのような結晶粒界の様子を示している。これは水素化処理とも呼ばれている。水素化処理はこのような欠陥を補償し、キャリアの移動度を向上させ、リーク電流を減少させるのに役立っている。しかし、必ずしも全てに欠陥を水素で補償している訳ではない。
【0007】
【発明が解決しようとする課題】
多結晶シリコン膜の欠陥を補償するための水素化処理は、概ね300〜450℃程度の温度で行われている。それ以上の温度で加熱しても水素化は有効に成されず、むしろ500℃以上では水素結合が切れて水素が離脱してしまう。TFTの作製工程を例にすると、ソース及びドレイン領域などに注入した不純物元素は、400〜600℃に熱処理による結晶性の回復と活性化処理が必要とされている。これをレーザーアニールにより行う方法もあるが、結局レーザービームの照射により水素が離脱してしまう。その結果、水素化処理はプロセス温度が低くなる、工程の終盤で行う必要がある。しかし、その場合には多結晶シリコン膜を覆って様々な被膜が形成され、気相中から水素を十分供給できないという問題が発生する。また、水素化のための加熱処理によって積層形成された膜の応力を変化させてしまい、新たな界面欠陥を誘起してしまうこともある。
【0008】
非晶質シリコン膜を結晶化するということは、成膜後非晶質シリコン中に含まれる5〜10%程度の水素が放出され、さらにシリコン原子の再配列により緻密化して堆積が収縮することを意味している。その収縮率は、非晶質シリコン膜の状態にもよるが概ね1〜10%程度とも言われている。従って、通常は引っ張り応力が内在することになる。シリコン中の水素は、欠陥を補償するが、必ずしも多結晶シリコン膜が持つ歪みまでも緩和できるものではない。
【0009】
このように、熱的に不安定な水素で欠陥を補償している限りにおいては、長期的にTFTの特性を安定化させることはできない。TFTを駆動させることによる自己発熱で水素結合が変化してしまう可能性もあり、それが長期的な信頼性を低下させる要因ともなっている。
【0010】
多結晶シリコン膜に欠陥があると、電気的特性を低下させるのみでなく、チャネル形成領域内に存在する結晶粒界の数により、或いは欠陥の頻度により個々のTFT間で特性がばらついてしまうという問題点がある。例えば、しき値電圧がばらつくことにより、駆動電圧はそのマージンを見越して高めに設定する必要がある。しかし、その結果消費電力が増加してしまう。
【0011】
ガラス基板上に形成した多結晶シリコン膜は、TFTとする過程で素子分離をするために、所定の形状にエッチングにより島状に分離分割される。応力は幾何学的形状に分離された半導体膜のエッジ部に集中し、リーク電流の原因となったりする。また、その後の加熱工程で熱応力がさらに発生し、パターン端部に熱応力が集中することになる。
【0012】
さらに、結晶粒内欠陥の存在は、捕獲中心、再結合中心となり、キャリアの移動度を低下させる。この欠陥は、格子欠陥、不純物起因の欠陥、応力による欠陥など生成原因は様々である。しかし、300〜450℃程度の水素化処理では必ずしもすべての欠陥を補償することはできない。また、多結晶シリコン膜の応力を緩和することはできない。
【0013】
結晶化時に酸化性雰囲気で行い、酸素を供給する方法もあるが、そもそも酸素はシリコンと安定な結合を作りやすく、多結晶シリコン中に分散して混入してしまう。しかし安易な酸素の供給は、構造の自由度は増すものの、シリコンと酸素の複合欠陥を形成し、ドナーを生成してしまう。その結果、移動度の向上とは裏腹に、しきい値電圧を変動させてしまうという欠点を持っている。
【0014】
本発明は、このように水素化のみによって欠陥を補償するのではなく、TFTの製造プロセスを考慮して、総合的に欠陥を補償し、しかも安定化させる技術を提供するものである。また、当該多結晶シリコン膜を用いて作製されるTFTの特性ばらつきを低減することを目的とする。さらに、当該TFTを用いて形成される電子装置の性能を向上させることを目的としている。
【0015】
【課題を解決するための手段】
本発明は上記問題点を解決するために、基板上に非晶質半導体膜を形成し、前記非晶質半導体膜を結晶化して多結晶半導体膜を形成し、前記多結晶半導体膜を瞬間熱アニール法により、酸化雰囲気中での加熱処理を行い、その後、前記多結晶半導体膜に形成された酸化膜を除去する工程を有し、前記加熱処理により前記多結晶半導体膜に酸素を含ませることを特徴としている。
【0016】
また、他の構成は、基板上に非晶質半導体膜を形成し、前記非晶質半導体膜にレーザービームを照射して多結晶半導体膜を形成し、前記多結晶半導体膜を瞬間熱アニール法により、酸化雰囲気中で前記基板の歪み点以上の温度で加熱処理を行い、その後、前記多結晶半導体膜に形成された酸化膜を除去する工程を有し、前記加熱処理により前記多結晶半導体膜に酸素を含ませることを特徴としている。
【0017】
また、他の構成は、基板上に非晶質半導体膜を形成し、前記非晶質半導体膜に酸化雰囲気中で第1のレーザービームを照射して第1の多結晶半導体膜を形成し、前記第1の多結晶半導体膜の表面に形成された酸化膜を除去し、前記第1の多結晶半導体膜に不活性気体雰囲気中で第2のレーザービームを照射して第2の多結晶半導体膜を形成し、前記第2の多結晶半導体膜を瞬間熱アニール法により、酸化雰囲気中で前記基板の歪み点以上の温度で加熱処理を行い、その後、前記第2の多結晶半導体膜に形成された酸化膜を除去する工程を有し、前記加熱処理により前記多結晶半導体膜に酸素を含ませることを特徴している。
【0018】
また、他の構成は、基板上に非晶質半導体膜を形成し、前記非晶質半導体膜に触媒元素を添加して、第1の加熱処理により結晶化して多結晶半導体膜を形成し、前記多結晶半導体膜にレーザービームを照射して多結晶半導体膜を形成し、前記多結晶半導体膜を瞬間熱アニール法により、酸化雰囲気中で前記基板の歪み点以上の温度で加熱処理を行い、その後、前記多結晶半導体膜に形成された酸化膜を除去する工程を有し、前記加熱処理により前記多結晶半導体膜に酸素を含ませることを特徴としている。
【0019】
また、他の発明の構成は、基板上に非晶質半導体膜を形成し、前記非晶質半導体膜に触媒元素を添加して、第1の加熱処理により結晶化して第1の多結晶半導体膜を形成し、前記第1の多結晶半導体膜に酸化雰囲気中で第1のレーザービームを照射して第2の多結晶半導体膜を形成し、前記第2の多結晶半導体膜の表面に形成された酸化膜を除去し、前記第2の多結晶半導体膜に不活性気体雰囲気中で第2のレーザービームを照射して第3の多結晶半導体膜を形成し、前記第3の多結晶半導体膜を瞬間熱アニール法により、酸化雰囲気中で前記基板の歪み点以上の温度で加熱処理を行い、その後、前記第3の多結晶半導体膜に形成された酸化膜を除去する工程を有し、前記加熱処理により前記多結晶半導体膜に酸素を含ませることを特徴としている。
【0020】
シリコンを酸化雰囲気に置き加熱処理を行うことで、シリコンの表面は酸化する。酸化速度は、結晶粒とその結晶粒界とで異なり、粒界の方が酸化速度は速い。もっとも、この酸化は完全な熱酸化膜を形成することが目的ではなく、酸素を多結晶シリコンに供給し、欠陥を補償するためのものである。
【0021】
シリコンが酸化する現象は、酸素原子がシリコン原子と相互作用できる距離に近づいた時、電子がシリコン原子から酸素分子に引き寄せられ、その電子が酸素分子の反結合軌道に入り込み酸素原子間の結合が解離する。それと共に、酸素原子とSi−Si結合の間で結合の組み替えが起こり、Si−O−Si結合が形成される。
【0022】
しかし、酸化は必ずしも一様に進むとは限らない。高濃度に不純物を導入したシリコン基板では、酸化が早く進むことが知られている。多結晶シリコンでは、結晶粒界に存在する未結合手による欠陥や弱いSi−Si結合が多数存在し、また、不純物も偏析していると考えられるので、この部分の酸化反応が増速される。
【0023】
酸素は2配位であるので、4配位のシリコンネットワーク中に取り込まれることにより、構造柔軟性をもたせることにより転移などに起因する未結合手を低減させる作用を持つ。結晶粒界に供給される酸素は、そこに存在する未結合手と反応して結合を形成する。結合に自由度が増すので、格子歪みに起因する欠陥を補償することができる。
【0024】
もっとも、多量の酸素の供給はシリコンの結晶構造の崩壊を招き、かえって欠陥を増大させる。また、酸素はシリコンネットワーク中でn型不純物として作用することも指摘されている。しかし、結晶粒界などに局在っして存在する酸素は上述のように歪みの緩和剤として有効に作用する。その濃度は、100μm角をラスタースキャンするSIMSで求める場合には、そのような巨視的、平均的な濃度評価法に従えば、1×1018/cm3以下、好ましくは5×1017/cm3以下であることが望ましい。
【0025】
さらに、酸化膜の形成に伴って過剰となるシリコンはシリコンネットワーク中に供給される。そのシリコンは結晶粒界に拡散し、格子位置に入ることにより、シリコンの空孔を埋めることができる。それにより欠陥が補償される。また、シリコン原子が格子内に過剰に供給されることにより、クローン反発力が作用して引っ張り応力を緩和させることが可能となる。
【0026】
この酸素による欠陥の補償は、多結晶シリコン膜を形成した後に直ちに行うことができる。酸素は水素よりも安定に結合するので、シリコンが溶融しない限りは、その後の500〜600℃程度の熱処理によって拡散したり、離脱してしまうことはない。よって、TFTの作製工程の前半において、多結晶半導体膜が露出した状態で行うこともできる。
【0027】
加熱処理の方法は、ガラス基板に熱的ダメージを与えず、しかもシリコンの表面に5〜10nm程度の酸化膜を形成するために、急速加熱をすることが望ましい。具体的にはランプ光源を加熱源とする瞬間熱アニール法が適している。加熱温度は600〜750℃、1〜10分の加熱処理を行う。好ましくは、675℃にて3分の加熱処理を行う。この熱処理によりガラス基板は数ppm〜数十ppmの収縮はあるが、パターン形成前に行うのでTFTの製造工程では殆ど問題にならない。
【0028】
酸化性雰囲気は、酸素の他に、水蒸気を適用しても良い。勿論、酸素又は水蒸気を適用する場合でもバランスガスとして窒素やアルゴンなどの不活性気体を用いることができる。水蒸気を用いる場合、水分子の電気陰性度は2.7eVと低いので、電荷移動相互作用による解離吸着は生じにくい。逆に、挿入反応によりSi−Si結合を酸化する。酸化膜中での酸素の拡散現象は、酸素分子と水分子の場合で異なる。酸素分子は酸化膜のネットワークを通り抜ける浸透型であり、水分子はネットワークに取り込まれながら拡散する交換型であるとされている。
【0029】
その他にも、亜酸化窒素(N2O)、二酸化窒素(NO2)、過酸化水素(H2O2)などを酸化性雰囲気として適用することができる。また、雰囲気に塩酸などのハロゲンを1〜5%程度添加しても良い。ハロゲンの反応により、多結晶シリコン膜の汚染物質である重金属などをゲッタリングする作用を得ることができる。
【0030】
また、熱処理における圧力は、常圧又は加圧状態で行う。特に水蒸気雰囲気中で加圧状態の加熱処理を行うと酸化反応がより促進される。
【0031】
熱処理により形成した酸化膜は、そのまま残さずフッ化水素酸又は緩衝フッ酸を用いて除去する。低温で形成された酸化膜は、欠陥を内包しまた、界面準位密度も必ずしも低くならない。また、応力が大きく、そのままゲート絶縁膜として利用することは不適切である。
【0032】
シリコンのネットワーク中に取り込まれた酸素は2配位で結合することになる。4配位のシリコンに対し、2配位の酸素結合が混在することにより、結合角の自由度が増し、構造緩和に寄与する。それにより応力を緩和する作用がある。酸素は多結晶シリコン膜中に分散して均質的に含まれる必要はなく、結晶粒界などに局在化させて含ませれば良い。
【0033】
【発明の実施の形態】
本発明の典型的な一態様においては、まず基板上に非晶質半導体膜を形成する。当該非晶質半導体膜は加熱処理、レーザーアニール、瞬間熱アニールにより結晶化させる。基板として適切なものは、絶縁表面を有する基板であり、ガラス材、石英、セラミックの他に、半導体基板の表面に絶縁膜を形成したものを用いても良い。基板上に下地絶縁膜を形成する場合は、酸化シリコン、窒化シリコン、酸窒化シリコンを用いる。酸窒化シリコン膜の内訳は、単一組成物で形成しても良いし、窒素濃度の異なる酸窒化シリコン膜を複数積層させても良い。いずれにしても半導体材料とは異なる異種材料上に形成するため、エピタキシャル的な成長を得ることはできない。また、結晶成長において、結晶核の生成率及びその位置を完全に制御することはできない。よって、得られる膜は多結晶体となる。
【0034】
多結晶はいろいろな面方位の結晶粒が集合したものであり、結晶粒界には未結合手などの欠陥が多数存在する。この方法で得られる粒径は10〜500nm程度であり、膜表面にはリッジと呼ばれる凸部が形成されることもある。また、結晶粒内には結晶欠陥が内在する。
【0035】
その後、酸化雰囲気中で加熱処理を行う。具体的には酸素雰囲気、酸素と不活性気体との混合雰囲気、その他、亜酸化窒素、二酸化窒素、水蒸気、過酸化水素、オゾン雰囲気中で行っても良い。加熱処理の方法は、ランプ光源を加熱源とする瞬間熱アニール法で行う。
【0036】
図7は瞬間熱アニール法を説明する図であり、石英チャンバー201の外側にランプ光源202が設けられ、その内側に設けられた基板203を加熱する仕組みとなっている。石英チャンバー201内には酸化性の気体が流され、ランプ光源が点灯することにより基板が加熱される。
【0037】
加熱温度は600〜750℃、1〜10分の加熱処理を行う。好ましくは、650℃にて3分の加熱処理を行う。この熱処理によりガラス基板は数ppm〜数十ppmの収縮はあるが、パターン形成前に行うのでTFTの製造工程では殆ど問題にならない。
【0038】
この酸化処理によって、表面の酸化とは別に酸素が多結晶半導体膜に供給される。図8はその様子を模式的に示すものである。基板801上の多結晶半導体膜802には結晶粒界804が存在し、結晶粒界に存在する未結合手は活性であるので、その領域に供給される酸素と優先的に反応が起こる。また、表面に形成される酸化膜803から過剰となったシリコンが供給される。過剰シリコンは多結晶半導体膜802の格子内又は格子内に挿入され、歪みが集中する結晶粒界に挿入されると、他のシリコン原子と結合して歪みを緩和する作用があると考えられる。
【0039】
また、格子内に挿入されることにより、クーロン力が働き反発力が発生する。それにより引っ張り応力を緩和することができる。さらに、この熱処理に伴って、多結晶シリコン膜の構造緩和(いわゆる焼き鈍し効果)がなされ、結晶内欠陥の幾分かはそれにより補修される。
【0040】
むしろ、酸素による多結晶シリコン膜の欠陥補償は、酸素と酸化膜中からの過剰シリコンの供給による相乗効果が重要であると考えられる。このような相乗効果はレーザービームを用いた酸化性雰囲気中での結晶化と本質的に異なっている。また、酸素をイオンドーピングなどで物理的に注入したとしても、当該酸素をもって欠陥の補償を有効にできないことは明白である。
【0041】
酸化処理を行い1〜10nm程度に形成された酸化膜は、フッ化水素酸、緩衝フッ酸で除去する。熱酸化した膜はシリコンとの界面で応力を発生し、歪みを発生して界面の欠陥を生成する。従ってこの酸化膜は一旦除去する。酸素結合はシリコン中で安定的に存在するので、その後、溶融状態にしない限りは殆ど変動することがない。よって、工程の前段階でこの処理をおこなっても、水素が離脱して再度欠陥が生成してしまうようなことはない。
【0042】
シリコンのネットワーク中に取り込まれた酸素は2配位で結合する。4配位のシリコンに対し、2配位の酸素結合が混在することにより、結合角の自由度が増し、構造緩和に寄与する。それにより応力を緩和する作用がある。酸素は多結晶シリコン膜中に分散して均質的に含まれ、結晶粒界などに局在化して存在するので特に結晶粒界における欠陥を補償して、歪みを緩和する効果を得ることができる。
【0043】
【実施例】
[実施例1]
本発明の一実施例を図1を用いて説明する。図1(A)において、ガラス基板101上に下地絶縁膜として、プラズマCVD法で酸窒化シリコン膜102を100nmの厚さに形成する。引き続きプラズマCVD法で非晶質シリコン膜を50nmの厚さに形成する。非晶質シリコン膜の作製条件に特に限定はないが、含有する水素濃度を10原子%以下、好ましくは5原子%以下とするために、基板温度400℃にてXe希釈のSiH4を、電源周波数27MHzの高周波電力により分解して、基板上に堆積させる。また、非晶質シリコン膜の結晶化の阻害要因として、膜中に含まれる酸素、窒素、炭素の濃度を1×1019/cm3以下、好ましくは5×1018/cm3以下の濃度にする。
【0044】
非晶質シリコン膜の結晶化は、エキシマレーザーを用い、パルス発振するレーザービームを照射することにより行う。当該レーザービームはシリンドリカルレンズなどで構成された光学系により、太さ200〜500μmの線状ビームとし、当該線状ビームを80〜98%の割合で重畳させながら照射する。レーザービームのエネルギー密度は200〜400mJ/cm2とし、発振周波数10〜300Hzにて行う。雰囲気は、空気中で行い、この結晶化処理に伴って表面に薄い酸化膜が形成される。
【0045】
こうして形成される多結晶シリコン膜の結晶粒径は、100nm程度のものが得られる。X線回折により(111)、(110)、(311)などの面方位の回折ピークが観測される。結晶粒界には欠陥が内在し、また、結晶粒内にも格子欠陥や転移に伴う欠陥が内在している。従来、これらの欠陥は水素化処理により補償しなければ、素子として良好な特性を得ることができない性質のものである。表面に形成された薄い酸化膜はフッ化水素酸で除去する。
【0046】
これら欠陥の補償を、多結晶シリコン膜の酸化処理により行う。図1(C)はその工程を示し、RTAにより酸素含有雰囲気中で700℃、5分の熱処理を行う。RTAの熱源は赤外域にスペクトルのピークを持つランプを光源とする。具体的には、ハロゲンランプを用いる。この熱処理によりガラス基板は数ppm〜数十ppmの収縮する。しかし、パターン形成前に行うので多少の収縮があっても殆ど問題とならない。
【0047】
図1(C)に示す如く、この加熱処理により多結晶シリコン膜104の表面には酸化膜105が形成される。酸化膜の厚さは加熱温度や処理時間により異なるが、1〜50nm程度の厚さに形成される。
【0048】
ガラス基板の歪み点は600〜660℃程度であり、酸化膜を形成するには低すぎる。しかしながら、それ以上の温度で加熱すると基板が歪んでしまい実用的でない。RTA法により瞬間的に基板を加熱すると、多結晶シリコン膜を優先的に加熱することが可能となる。それによりガラス基板を歪ませることなく酸化処理を行うことができる。
【0049】
この酸化処理によって、表面の酸化とは別に酸素が多結晶シリコン膜104に供給される。特に、結晶粒界の欠陥部はダングリングボンドがあり、優先的に酸素との反応が起こる。また、酸化膜105から過剰となったシリコンが供給される。過剰シリコンは多結晶シリコン膜104の格子内に配置することにより、他のシリコン原子と結合する。また、格子間に挿入されることにより、クーロン力が働き反発力が発生する。それにより引っ張り応力を緩和することができる。また、この熱処理に伴って、多結晶シリコン膜の構造緩和(いわゆる焼き鈍し効果)がなされ、結晶内欠陥の幾分かはそれにより補修される。
【0050】
むしろ、酸素による多結晶シリコン膜の欠陥補償は、酸素と酸化膜中からの過剰シリコンの供給による相互作用が重要であると考えられる。従って、このような作用はレーザービームを用いた酸化性雰囲気中での結晶化と品質的に異なっている。また、酸素をイオンドーピングなどで物理的に注入したとしても、当該酸素をもって欠陥の補償を有効にできないことは同前である。
【0051】
酸化処理を行い1〜50nm程度に形成された酸化膜は、フッ酸、緩衝フッ酸で除去する。熱酸化した膜はシリコンとの界面で応力を発生し、歪ませるので、界面の欠陥を生成する。従ってこの酸化膜は除去する。
【0052】
こうして図1(D)に示すように酸素を局在化して含有する多結晶半導体膜を得ることができる。酸素結合はシリコン中で安定的に存在するので、その後、溶融状態にしない限りは殆ど変動することがない。よって、工程の前段階でこの処理をおこなっても、水素が離脱して再度欠陥が生成してしまうようなことはない。
【0053】
[実施例2]
本発明の他の一実施例を図2を用いて説明する。本実施例では、非晶質シリコンの結晶化に当該シリコンの結晶化を促進する作用のある触媒元素を用いて多結晶シリコン膜を得る方法について説明する。ガラス基板101、下地絶縁膜102、非晶質シリコン膜103は実施例1と同じものを適用するものとし、その説明を省略する。
【0054】
当該触媒元素としてはFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種又は複数種が適用される。これらいずれかの触媒元素の添加方法は、スパッタ法や真空蒸着法により数nmの被膜を非晶質シリコン膜の表面に形成しても良いし、当該元素を含有する水溶液又はアルコール溶液をスピナーで塗布することで成すこともできる。代表的には10ppmの酢酸Ni含有水溶液をスピナーで塗布する方法が採用される。こうして、図2(A)に示す様に、触媒元素含有層110を形成する。
【0055】
その後、直ちにファーネスアニール炉を用い、窒素雰囲気中で550℃、4時間の加熱処理を行い、多結晶シリコン膜111を形成する。この多結晶シリコン膜には、数%の割合で非晶質状態の領域が含まれている。この非晶質領域を無くすために、図2(C)に示すようにレーザービームを照射して結晶化率を高める処置をする。レーザービームの照射条件は実施例1と同様にして行う。レーザービームの照射によってシリコンは一旦溶融状態となるが、原子の位置は殆ど変化せず結晶粒径のサイズはさほど変わらない。むしろ、結晶粒内にある結晶欠陥はこのアニールにより修復される。
【0056】
そして、図2(D)に示すようにケミカルオキサイド114を多結晶シリコン膜104の表面に形成し、100nmの非晶質シリコン膜115を形成する。この非晶質シリコン膜115にはアルゴン又は酸素を0.1〜5原子%含ませて歪み場を形成しておく。これをファーネスアニール炉で550℃、4時間に熱処理を行うと、非晶質シリコン膜115がゲッタリングサイトとなり、多結晶シリコン膜113に含まれるNiが吸い出され、残留する濃度を5×1017/cm3以下とすることができる。その後、非晶質シリコン膜115はヒドラジンなどのアルカリ溶液で除去する。ケミカルオキサイド114はフッ化水素酸で除去し、多結晶シリコン膜113の清浄表面を露呈させる。
【0057】
次いで、実施例1と同様にして酸化性雰囲気中でRTA法により加熱処理を行い、酸化膜117を形成する(図2(E))。この酸化膜の形成に伴って、多結晶シリコン膜117に酸素及びシリコン原子が供給され、内在する欠陥を補修する。
【0058】
形成された酸化膜117はフッ化水素酸で除去すると酸素が局在化して含有する多結晶シリコン膜118を得ることができる。本実施例で示す方法で作製された多結晶シリコン膜は、触媒元素の作用により低温で結晶化できると共に、(110)面に対する配向比率が10〜20%程度となり、レーザーアニールのみにより形成される多結晶シリコン膜と比較して高くなっているのが特徴である。それにより、隣接する結晶粒間での原子配列の連続性が高いという特徴を有している。
【0059】
[実施例3]
実施例1と同様にして、ガラス基板101上に酸窒化シリコン膜102、非晶質シリコン膜103を形成した後、レーザービームを照射して結晶化を行う。本実施例ではレーザービームの照射を2回に分けて行う。図3のおいてその工程を説明する。1回目の照射では、酸素含有雰囲気中でレーザービームの照射を行う。酸素含有雰囲気中でレーザービームの照射を行うとリッジと呼ばれる凸部が多結晶シリコン膜120に形成される。また、表面に5〜10nm程度の酸化膜121が形成される。酸素含有雰囲気中でレーザービームを照射して結晶化を行うことで表面に酸化膜が形成されるが、酸素が供給されることで結晶粒の大型化が図られる。
【0060】
この酸化膜121をフッ化水素酸で除去した後、不活性気体中でレーザービームの照射を行う。不活性気体としては窒素又はアルゴンを用いると良い。このレーザービームの照射においても多結晶シリコン膜は溶融するが、原子の位置は殆ど変化せず、結晶粒径のサイズは殆ど変化しない。しかし、形成されていたリッジがなくなり、表面が平坦化されることが判明している。
【0061】
その後、図3(C)に示すように、実施例1と同様にして酸化性雰囲気中でRTAによる酸化処理を行う。形成された酸化膜123は除去することで実施例1と同様に酸素が局在化した多結晶シリコン膜を得ることができる。本実施例で示すレーザービームを2回照射する方法は、実施例2で示す結晶化法と組み合わせて行うこともできる。
【0062】
[実施例4]
実施例1〜3において、酸化性雰囲気として水蒸気雰囲気を適用することができる。水蒸気は300℃程度の温度においてもシリコン膜中に取り込まれ、電気的に活性な欠陥を低減する作用がある。水蒸気雰囲気における加熱処理は、常圧で行っても良いし、2×105〜1×106Paの高圧雰囲気で行っても良い。また、酸化剤として過酸化水素を適用しても良い。
【0063】
[実施例5]
実施例1〜3において、酸化性雰囲気として亜酸化窒素(N2O)又は二酸化窒素(NO2)雰囲気を適用することができる。亜酸化窒素は約500℃で分解し酸素ラジカルを生成するもので、シリコンの酸化を促進させる。二酸化窒素は150℃以上で熱解離をはじめ、650℃以上で完全に分解することが知られている。RTA法による短時間の酸化処理に対しては、原子状の酸素又は酸素ラジカルを供給し得る気体として適している。
【0064】
[実施例6]
図4は本発明の半導体装置の作製方法に適用できる半導体製造装置の一例を示す。図4で示す装置は、ウエット処理室、非晶質半導体膜や絶縁膜の形成が可能な成膜室、RTAを行う熱処理室、レーザービームの照射を行うレーザー処理室などを備え、それらが搬送室を介して連結されている。
【0065】
ロード室409には処理基板を搭載したカセット416がセットされ、ここから基板を供給する。基板は搬送室(1)401の搬送手段406により1枚づつ取り出される。ウエット処理室410には基板を高速で回転させるスピナー417が備えられ分注器418により薬液の塗布及び乾燥を行う。
【0066】
このウエット処理室410では、オゾン水による酸化、フッ化水素酸による酸化膜除去を組み合わせた表面の洗浄や、触媒元素の塗布などの処理を行うことができる。
【0067】
成膜室411、412は電極及び高周波電源などから成る放電発生手段420、424、基板加熱手段419、423、ターボ分子ポンプやドライポンプなどから成る排気手段422、426、SiH4や水素を供給するガス供給手段421、424などが備えられている。これらの構成は公知のプラズマCVD装置と同様なものとする。これらの成膜室411、412では非晶質半導体膜やあ絶縁膜に形成を行う。プラズマCVD法で形成されるこれらの被膜は減圧下で形成することを基本としているので、連結する搬送室(2)402にも排気手段428が接続されている。
【0068】
ロード室409側は常圧であるので、基板の受け渡しは中間室404を介して行う。中間室404では常圧にて基板を搬送室(1)401側から受け取った後、排気手段427により減圧にした後、搬送手段407により搬送室(2)402へ取り込む。
【0069】
レーザー処理室414は非晶質半導体膜の結晶化を行うものであり、レーザー433、光学系437、ガス供給手段414などが備えられている。熱処理室413はRTAによる酸化処理を行い、ハロゲンランプなどから成る加熱手段431、雰囲気ガス供給手段438が備えられている。
【0070】
これらの処理は常圧で行うので、非晶質半導体膜形成後に搬送はれる基板は排気手段429が供えられた中間室405を介して、搬送室403に搬送手段407、408により搬入される。
【0071】
所定の処理が終わった基板はアンロード室415に供えられたカセット434に収納される。
【0072】
以上、示したような構成の半導体装置により、実施例1〜5で示す工程を大気に触れさせることなく連続して行うことができる。
【0073】
[実施例7]
実施例2により作製される半導体膜を用いてTFTを作製する方法を図9を用いて説明する。本実施例にて説明するTFTの作製工程においても本発明の熱処理方法及び熱処理装置を用いるこができる。
【0074】
まず、図5(A)において、アルミノホウケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによる透光性の基板700上に実施例1〜3のいずれかの方法により作製される多結晶シリコン膜から、島状に分離された半導体膜702、703を形成する。多結晶シリコン膜の形成に際して、ガラス基板の歪み点以上の温度で数分間加熱されることになり、当該ガラス基板は数ppm収縮するが、島状に分離された半導体膜の形成前であり、TFTのパターン形成には何ら影響しない。
【0075】
基板700と半導体膜との間には、窒化シリコン、酸化シリコン、窒化酸化シリコンから選ばれた一つまたは複数種を組み合わせた第1絶縁膜701を50〜200nmの厚さで形成する。
【0076】
その後、図5(B)に示すように、そして、第2絶縁膜704を80nmの厚さで形成する。第2絶縁膜704はゲート絶縁膜として利用するものであり、プラズマCVD法またはスパッタ法を用いて形成する。第2絶縁膜704として、SiH4とN2OにO2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。
【0077】
第2絶縁膜704上にゲート電極を形成するための第1導電膜を形成する。第1導電膜の種類に限定はないが、アルミニウム、タンタル、チタン、タングステン、モリブデンなどの導電性材料またはこれらの合金を適用することができる。このような材料をもちいたゲート電極の構造は、窒化タンタル又は窒化チタンとタングステン又はモリブデンタングステン合金の積層構造、タングステンとアルミニウム又は銅の積層構造などを採用することができる。アルミニウムを用いる場合には、耐熱性を高めるためにチタン、スカンジウム、ネオジウム、シリコン、銅などを0.1〜7重量%添加したものを用いる。第1の導電膜は300nmの厚さで形成する。
【0078】
その後、レジストパターンを形成し、ゲート電極705、706を形成する。また、図示しないが、ゲート電極に接続する配線も同時に形成することができる。
【0079】
図5(C)に示すように、このゲート電極をマスクとして、自己整合的にn型半導体領域を形成する。ドーピングはイオン注入法又はイオンドーピング法(ここでは、質量分離しないイオンを注入する方法をいう)で燐を注入する。この領域の燐濃度は1×1020〜1×1021/cm3の範囲となるようにする。
【0080】
続いて、図5(D)に示すように一方の半導体膜703を覆うマスク709を形成し、半導体膜702にp型半導体領域710を形成する。添加する不純物は硼素を用い、n型を反転するために燐よりも1.5〜3倍の濃度で添加する。この領域の燐濃度は1.5×1020〜3×1021/cm3の範囲となるようにする。
【0081】
その後、図5(E)に示すように酸化窒化シリコン膜または窒化シリコン膜から成る第3絶縁膜711をプラズマCVD法で50nmの厚さに形成する。
【0082】
そして、n型及びp型の半導体領域の結晶性の回復と、活性化のために熱処理を行う。加熱温度は500〜700℃であり、温度が高い程加熱時間は短くて済む。例えば、RTA法により600℃、5分の加熱処理を適用することができる。この加熱処理によって多結晶シリコン膜中の酸素結合が変化して、新たに欠陥が生成されることはない。
【0083】
勿論この後、さらに水素化処理を行っても良い。水素化により残留する欠陥や、界面の欠陥を補償することができる。水素化は公知の方法を用いれば良い。
【0084】
図9(F)に示す第4絶縁膜712は、酸化シリコン膜、酸化窒化シリコンで形成する。または、ポリイミドまたはアクリルなどの有機絶縁物材料で形成し表面を平坦化しても良い。
【0085】
次いで、第4絶縁膜712の表面から各半導体膜の不純物領域に達するコンタクトホールを形成し、Al、Ti、Taなどを用いて配線を形成する。図9(F)において713、714はソース線またはドレイン電極となる。こうしてnチャネル型TFTとpチャネル型TFTを形成することができる。
【0086】
本実施例により得られるTFTは多結晶シリコン膜の欠陥が酸素により補償され、しかも歪みが緩和されているので、電界効果移動度を向上させることができる。また、熱的な安定性が増し、信頼性を向上させることができる。ここではそれぞれのTFTを単体として示しているが、これらのTFTを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。
【0087】
[実施例8]
実施例1〜3において、基板上に形成する非晶質シリコン膜に替えて非晶質シリコンゲルマニウムを適用すると、局在した酸素を含有する多結晶シリコンゲルマニウム膜を得ることができる。非晶質シリコンゲルマニウム膜は、プラズマCVD法でSiH4とGeH4の混合ガスから形成することができる。
【0088】
ゲルマニウムは水素との結合エネルギーが小さく、水素化をするのが困難である。従って、多結晶シリコンゲルマニウム膜にはゲルマニウムに起因する欠陥が多数生成され、それがTFTの特性を悪化する要因となっている。一方、ゲルマニウムは酸化されやすいので、本発明で示すような酸化雰囲気中によるRTAの加熱処理で酸素による欠陥の補償が比較的容易に行うことができる。
【0089】
【発明の効果】
以上説明したように、本発明を適用することにより、酸素をもって多結晶半導体膜の欠陥を補償し、歪みを緩和することができる。酸素は多結晶シリコン膜中に分散して均質的に含まれる必要はなく、結晶粒界などに局在化させて含ませれば良い。酸素結合はシリコン中で安定的に存在するので、その後、溶融状態にしない限りは殆ど変動することがない。よって、工程の前段階でこの処理をおこなっても、水素が離脱して再度欠陥が生成してしまうようなことはない。
【0090】
本実施例により得られるTFTは多結晶シリコン膜の欠陥が酸素により補償され、しかも歪みが緩和されているので、電界効果移動度を向上させることができる。また、熱的な安定性が増し、信頼性を向上させることができる。nチャネル型TFT、pチャネル型TFTのいずれにも適用できるので、当該TFTを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の作製工程を説明する図。
【図2】 本発明の半導体装置の作製工程を説明する図。
【図3】 本発明の半導体装置の作製工程を説明する図。
【図4】 本発明の半導体装置の作製工程に適用する半導体製造装置の構成を示す図。
【図5】 TFTの作製工程を説明する図。
【図6】 多結晶シリコンの結晶粒界の状態を説明する模式図。
【図7】 RTAによる加熱処理の方法を説明する図。
【図8】 本発明のメカニズムを説明する概念図。
Claims (3)
- ガラス基板上に非晶質シリコン膜を形成し、
前記非晶質シリコン膜に第1の酸化雰囲気中で第1のレーザービームを照射して第1の多結晶シリコン膜を形成し、
前記第1の多結晶シリコン膜の表面に形成された第1の酸化膜を除去し、
前記第1の多結晶シリコン膜に不活性気体雰囲気中で第2のレーザービームを照射して第2の多結晶シリコン膜を形成し、
前記第2の多結晶シリコン膜に第2の酸化雰囲気中で前記ガラス基板の歪み点以上の温度でランプ光源を用いて加熱処理を行い、厚さが1nm以上50nm以下の第2の酸化膜を形成することによって、酸素濃度が1×1018/cm3以下である第3の多結晶シリコン膜を形成し、
前記加熱処理によって前記第3の多結晶シリコン膜の表面に形成された前記第2の酸化膜を除去し、
前記第2の酸化膜を除去した後に、前記第3の多結晶シリコン膜から島状に分離された第4の多結晶シリコン膜を形成することを特徴とする半導体装置の作製方法。 - 請求項1において、
前記第2の酸化雰囲気中で前記加熱処理を行うことにより、前記第2の多結晶シリコン膜中の欠陥を補償することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記第2の酸化雰囲気中で前記加熱処理を行うことにより、前記第2の多結晶シリコン膜中の格子歪みを緩和することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165901A JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165901A JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002359192A JP2002359192A (ja) | 2002-12-13 |
JP2002359192A5 JP2002359192A5 (ja) | 2008-06-26 |
JP5051949B2 true JP5051949B2 (ja) | 2012-10-17 |
Family
ID=19008519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001165901A Expired - Fee Related JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5051949B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142344A (ja) | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
JP4889943B2 (ja) * | 2003-12-25 | 2012-03-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100652060B1 (ko) * | 2004-09-09 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 |
US7932138B2 (en) * | 2007-12-28 | 2011-04-26 | Viatron Technologies Inc. | Method for manufacturing thin film transistor |
SG10201910510UA (en) | 2009-10-29 | 2020-01-30 | Semiconductor Energy Lab | Semiconductor device |
FR2983342B1 (fr) * | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
JP5636575B2 (ja) * | 2013-08-28 | 2014-12-10 | 株式会社ユーテック | 水蒸気加圧急速加熱装置及び酸化物材料膜の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794756A (ja) * | 1993-07-27 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2649325B2 (ja) * | 1993-07-30 | 1997-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3165324B2 (ja) * | 1994-04-13 | 2001-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH08195494A (ja) * | 1994-05-26 | 1996-07-30 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
JP4101409B2 (ja) * | 1999-08-19 | 2008-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-05-31 JP JP2001165901A patent/JP5051949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002359192A (ja) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100329303B1 (ko) | 반도체장치제조방법 | |
TW484190B (en) | Semiconductor and semiconductor device | |
US6180439B1 (en) | Method for fabricating a semiconductor device | |
US6465287B1 (en) | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization | |
US7485553B2 (en) | Process for manufacturing a semiconductor device | |
US7148093B2 (en) | Semiconductor device and method for manufacturing the same | |
US6346486B2 (en) | Transistor device and method of forming the same | |
US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
US20010009783A1 (en) | Semiconductor device and fabrication method thereof | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
JP5051949B2 (ja) | 半導体装置の作製方法 | |
JPH0897137A (ja) | 半導体装置およびその製造方法 | |
JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
KR100685848B1 (ko) | 박막트랜지스터의 제조방법 | |
JP3981532B2 (ja) | 半導体装置の製造方法 | |
JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JPH0832074A (ja) | 半導体装置およびその製造方法 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4316132B2 (ja) | 半導体装置の作製方法 | |
JP2003158135A (ja) | 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |