JPWO2003019643A1 - 高誘電率絶縁膜を有する半導体装置とその製造方法 - Google Patents

Abstract

半導体装置は、基板と、前記基板の直接上あるいは間接的に上に形成された絶縁膜を具備する。前記絶縁膜は、金属シリケート膜を含み、前記金属シリケート膜中のシリコン濃度は、膜厚方向の中央部で、上部および下部より高い。

Description

技術分野
本発明は、半導体装置およびその製造方法に関し、特に高性能ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のような高誘電率絶縁膜を有する半導体素子の構造およびその製造方法に関する。
背景技術
シリコン酸化膜は、プロセス上の安定性や優れた絶縁特性を有し、ＭＯＳＦＥＴのゲート絶縁膜材料として用いられている。近年の素子の微細化と共にゲート絶縁膜の薄層化が進んでおり、ゲート長が１００ｎｍ以下のデバイスではスケーリング則の要請からゲート絶縁膜であるシリコン酸化膜の厚さは１．５ｎｍ以下であることが必要となっている。しかしながら、このような極薄の絶縁膜を用いる場合、ゲートバイアスの印加時に絶縁層を流れるトンネル電流がソース／ドレイン電流に対して無視できなくなり、ＭＯＳＦＥＴの高性能化と低消費電力化における大きな課題となっている。
そこで、実効的なゲート絶縁膜厚を薄くし、かつトンネル電流をデバイス設計上の許容値内に抑えるための研究開発が進められている。その一つの方法では、シリコン酸化膜中に窒素を添加することにより、純粋なシリコン酸化膜に比べて、誘電率が増加する。こうして、物理的な膜厚を薄層化することなしに実効的（電気的）にゲート絶縁層の膜厚が減少する。しかしながら、この方法では、シリコン酸化膜への窒素添加による高誘電率化には限界があり、また界面欠陥によるキャリアの移動度の低下が報告されている。
さらに、素子の微細化が進んだ世代の技術として、シリコン酸化膜に代えて、誘電率１０以上の薄膜材料またはこれらの材料とシリコンとの複合材料であるシリケート薄膜をゲート絶縁膜に採用する試みがなされている。このような高誘電率材料としてはＡｌ_２Ｏ_３、ＺｒＯ_２やＨｆＯ_２およびＹ_２Ｏ_３などの希土類元素酸化物、さらにはＬａ_２Ｏ_３のなどのランタノイド系希土類元素の酸化物が候補材料として検討されている。これらの高誘電率膜を用いればゲート長を微細にしてもスケーリング則に則ったゲート絶縁膜容量を保持しつつ、トンネル電流を防げるゲート厚さを達成できるというのがその根拠である。なお、ゲート絶縁膜の種類によらず、ゲート絶縁膜がシリコン酸化膜であると仮定して、ゲート容量から逆算して得られる絶縁層の膜厚をシリコン酸化膜換算膜厚と呼ぶ。すなわち、絶縁膜とシリコン酸化膜の比誘電率をそれぞれεｈ、εｏとし、絶縁膜の厚さをｄｈとした時、シリコン酸化膜換算膜厚ｄｅは
ｄｅ＝ｄｈ（εｏ／εｈ）
となる。εｏに較べて大きな誘電率εｈをもった材料を用いれば絶縁膜が厚くても薄いシリコン酸化膜と同等になりうることを示している。シリコン酸化膜の比誘電率εｏは３．９程度なので、例えばεｈ＝３９の高誘電体膜を用いれば、１５ｎｍのゲート厚さで１．５ｎｍのシリコン酸化膜換算膜厚になり、トンネル電流を激減できる。
一方、半導体メモリの開発においては、メモリセル面積の縮小によりデータを電荷として保持する容量素子の構成には厳しい条件が課せられ、より小さなセル面積に十分な量の電荷を保持する技術が要求されている。この要求を満足するための方策としては、容量素子に微細な凹凸構造を形成して素子面積を増大させる技術に加えて、容量素子を構成する絶縁膜の高誘電率化が進められている。
上述のように、次世代ＭＯＳＦＥＴの開発では、高誘電率材料をゲート絶縁膜材料として採用することが検討されており、高誘電率薄膜としては上記の金属酸化物薄膜やシリケート薄膜が有望である。これら二つの候補材料の特徴としては、金属酸化物薄膜は一般に高い誘電率を有し、物理膜厚に対してシリコン酸化膜換算膜厚を劇的に低減することが可能である。
しかしながら、これらの高誘電率薄膜は比較的低い温度領域から結晶化（多結晶状態）する。その結果、結晶同士の境界（結晶粒界）が発生し、これらの粒界での絶縁特性の劣化や、結晶化に伴う膜厚の面内不均一性などが指摘されている。このため、ゲート絶縁膜としての熱安定性の確保がデバイス応用上の技術的課題となっている。
これに対して金属酸化物とシリコンとの３元系であるシリケート材料は、金属酸化物材料に比べて誘電率は低いものの、シリコン酸化膜に対しては高い誘電率を示す。また上記の金属酸化物材料が結晶化しやすいのに対して、高温下においても非晶質状態を保ち、熱的な構造（特性）変化を伴わない。従って、シリケート材料は従来のシリコン酸化膜と同様の優位性を有している。さらに膜組成を広い範囲で設定することが可能であり、シリコン酸化膜に％オーダーの金属元素を添加した場合でも誘電率が増大することが報告されている。
また高誘電率薄膜のデバイスへの応用では、シリコン基板ならびにゲート電極材料との界面電気特性が重要である。一般に金属酸化物とシリコン基板との界面は、シリコン酸化膜とシリコンとの界面に比べて電気特性が悪く、界面欠陥密度は１桁以上高い。界面電気特性を改善する手段としては、金属シリケートの有効性が指摘されている。
このように金属シリケート材料は次世代の高誘電率ゲート絶縁膜の有力な候補材料として注目されているが、ＭＯＳＦＥＴへの適用に向けては以下の課題が存在する。
まず、シリコン基板やゲート電極材料との界面電気特性をさらに改善する必要がある。このためには金属シリケート中のシリコン組成をより高くして、シリコン酸化膜との界面構造により近づける方策が考えられる。一方、金属シリケートの結晶化温度は金属組成が高くなるに従い低温化することが知られており、優れた熱安定性を得るためにはシリコン組成を高くする必要がある。しかしながらシリケート中のシリコン組成の増加と共に誘電率が低下する。このため、ゲート絶縁層の高誘電率化と熱安定性向上とはトレードオフの関係となる。このように、金属シリケート材料は種々の優れた特性を持つ反面、膜組成の設定においては上記のようなトレードオフの関係があり、デバイス応用上最適な金属シリケート材料またはゲート絶縁膜構造の提案が求められている。
上述の指摘に加え、高誘電率ゲート絶縁膜のもう一つの課題として、絶縁体材料のバンドギャップに関する問題がある。一般に高誘電率材料の誘電率とバンドギャップには負の相関があり、誘電率の高い材料ではバンドギャップが狭い。従ってシリコンとの接合界面で電子および正孔に対するエネルギーバンドの不連続量が小さい場合には、シリコン基板あるいはゲート電極側のキャリアが熱的に励起され、ゲート絶縁膜を流れる電流成分が増加する問題が生じる。
以上のＭＯＳＦＥＴにおけるゲート絶縁膜が抱える技術的な課題は、素子世代こそ異なるが本質的には容量素子を構成する絶縁膜に関しても同様であり、高い誘電率と熱安定性、さらには界面電気特性に優れた絶縁膜構造の提案が必要となる。
上記記載と関連して、高誘電率体及びその製造方法が特開平５−２７５６４６に開示されている。この引例では、高誘電率体ＴａおよびＨｆからなる酸化物であって、元素のモル比率が下記式で示される範囲の組成を有する。
０．０１≦Ｈｆ／（Ｔａ＋Ｈｆ）≦０．４
真空槽内に基体が設置され、真空槽内に原料ガスが導入され、外部よりエネルギーが印加されて原料ガスを分解する。これにより、基体上に薄膜高誘電率体が気相成長される。原料ガスとしてＴａ系ガス、Ｈｆ系ガス、酸素系ガスを用いて、薄膜高誘電率体の元素のモル比率が下記式で示される範囲の組成となるように組成が制御される。０．０１≦Ｈｆ／（Ｔａ＋Ｈｆ）≦０．４
また、強誘電体キャパシタが特開平１０−２９４４３２に開示されている。この引例では、強誘電体キャパシタは、半導体基体と電極との間に強誘電体膜をはさんだ構造を有する。半導体基体と強誘電体膜との間および強誘電体膜と電極との間の少なくとも一方に、カルシウム、ストロンチウムおよびバリウムからなる群より選ばれた少なくとも一種類以上のアルカリ土類金属元素のフッ化物からなる反応および／または拡散防止膜が設けられている。
また、高誘電率シリケート・ゲート誘電体が特開平１１−１３５７７４に開示されている。この引例では、集積回路上に電界効果デバイスを製作する方法は、単結晶シリコン基板を提供するステップと、基板上に金属シリケート誘電層を形成するステップと、金属シリケート誘電層に伝導性ゲートを形成するステップとからなる。金属シリケート誘電層を形成するとき、基板上に清浄なＳｉを露出し、Ｓｉ表面に第１の金属を蒸着し、不活性環境で前記基板をアニールすることによって、基板上に第１の金属の珪化物の層を形成し、第１の金属の珪化物の層を酸化することによって、金属シリケート誘電層を形成する。または、金属シリケート誘電層を形成するとき、酸化環境で第１金属とシリコンを基板上に蒸着することによって、基板上に少なくとも部分的に酸化された層を形成し、基板を酸化環境でアニールが行われる。または、金属シリケート誘電層を形成するとき、基板上に清浄なＳｉを露出し、Ｓｉ表面に部分的に還元された金属シリケートを蒸着し、酸素環境で前記部分的に還元された金属シリケート基板をアニールすることによって、金属のシリケート誘電層を形成する。
また、この引例では、電界効果デバイスは、単結晶シリコン半導体チャンネル領域と、前記チャンネル領域に重ねられた金属シリケート・ゲート誘電体とを備えている。金属シリケートは、ジルコニウム・シリケート、バリウム・シリケート、セリウム・シリケート、亜鉛シリケート、トリウム・シリケート、ビスマス・シリケート、ハフニウム・シリケート、タンタル・シリケート、及びそれらの組み合わせから成るグループから選択される。ゲート誘電体を覆う導電ゲートとを有する。
また、絶縁体材料が特開平１１−１８６５２３に開示されている。この引例では、絶縁体は、Ｂｉ_２ＳｉＯ_５中に原子濃度比Ｂｉ／Ｔｉが３以上でＴｉを含有した結晶性物質を有する。絶縁膜は、Ｂｉを含む金属化合物とＴｉを含む金属化合物とからなる原料を加熱して気化し、これら気化ガスを、不活性キャリアガス及び酸素ガスと共に、所定温度に加熱保持したＳｉ基板上に、所定圧力下で、同時に供給することにより形成される。
また、半導体素子及び誘電体膜の形成方法が特開２０００−３２３５９１に開示されている。この引例では、シリコン基板の上に単結晶シリコン層がエピタキシャル成長される。オルトトリビスマスを気化させたものと酸素ガスとが反応室内に導入され、基板を高温に保持することにより、ＢｉとＳｉと酸素を相互拡散させて、ビスマスシリケート膜が形成される。さらに、ビスマスシリケート膜の上に強誘電体膜であるＢＩＴ膜が形成される。その後、基板上にポリシリコン膜が堆積された後、ポリシリコン膜，ＢＩＴ膜及びビスマスシリケート膜が順次パターニングされる。こうして、ゲート電極と記憶部とバッファ層とが形成される。チャネル領域の浸食に起因するＭＦＩＳＦＥＴの特性の悪化を防止することができ、バッファ層と記憶部との界面付近の構造も良好になる。
発明の開示
従って、本発明の目的は、絶縁膜層の界面電気特性、リークカレント抑制効果ならびに耐熱性を改善することができる高誘電率絶縁膜とその製造方法を提供することにある。
また、本発明の他の目的は、高誘電率絶縁膜として金属シリケート膜を有する半導体装置とその製造方法を提供することにある。
本発明の観点では、半導体装置は、金属シリケート膜を絶縁膜として有し、前記金属シリケートは、下層部、中央部及び上層部を有する。前記金属シリケート膜中のシリコン濃度が、前記上層部において、前記中央部より高い。
また、本発明の他の観点で、半導体装置は、金属シリケート膜を絶縁膜として有し、前記金属シリケートは、下層部、中央部及び上層部を有する。前記金属シリケート膜中のシリコン濃度が、前記下層部と前記上層部において、前記中央部より高い。
また、本発明の他の観点で、半導体装置は、基板と、前記基板の直接上あるいは間接的に上に形成された絶縁膜を具備し、前記絶縁膜は、金属シリケート膜を含み、前記金属シリケートは、下部、中央部及び上部を有する。前記金属シリケート膜中のシリコン濃度は、前記中央部で、前記上部および前記下部より高い。
ここで、前記基板は、シリコン基板であり、前記金属シリケート膜は、前記基板に直接接していてもよい。
また、前記金属シリケート膜は、ポリシリコン膜、ポリサイド膜およびシリサイド膜のうちの少なくとも１つを介して前記基板に接していてもよい。
このとき、半導体装置は、前記基板上に形成された拡散層を更に具備し、前記絶縁膜は、ゲート酸化膜として機能することが望ましい。
また、前記絶縁膜は、層間絶縁膜を介して前記基板上に形成され、前記絶縁膜が、キャパシタのための容量性絶縁膜であってもよい。
ここで、半導体装置は、前記絶縁膜の上表面に接して形成された導電膜を更に具備してもよい。また、前記金属シリケート膜は、前記導電膜に接していてもよい。また、前記導電膜の前記金属シリケート膜に接する部分は、ポリシリコンゲルマニウム、ポリシリコン、ポリサイドおよびシリサイドのうちの１つによって形成されていることが望ましい。
また、前記金属シリケート膜中のシリコン濃度が連続的に変化していてもよいし、階段状に変化していてもよい。
前記金属シリケート膜は、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなるグループの内の１又は複数の元素を含んでいることが望ましい。
本発明の他の観点では、半導体装置の製造方法は、シリコンを含む第１材料ガスを第１流量で供給し、少なくとも１つの金属元素を含む第２材料ガスを第２流量で供給して半導体基板上に金属シリケート膜の形成を開始するステップ（ａ）と、前記第１材料ガスの流量を前記第１流量から第３流量に変え、前記第２材料ガスの流量を前記第２流量から第４流量に変えて、前記半導体基板上に前記金属シリケート膜の形成を継続するステップ（ｂ）とにより達成される。前記第１流量と前記第２流量の比は、前記第３流量と前記第４流量比より大きい。
半導体装置の製造方法は、前記第１材料ガスの流量を前記第３流量から第５流量に変え、前記第２材料ガスの流量を前記第４流量から第６流量に変えて前記半導体基板上に前記金属シリケート膜の形成を完了するステップ（ｃ）を更に具備してもよい。前記第３流量と前記第４流量の比は、前記第５流量と前記第６流量比より小さい。
更に、前記ステップ（ｃ）の後、前記金属シリケート膜の熱処理を行うことが更に望ましい。
前記第１材料ガスは、前記第１流量から前記第３流量に連続的に変えられ、前記第２材料ガスは、前記第２流量から前記第４流量に連続的に変えられることが望ましい。代わりに、前記第１材料ガスは、前記第１流量から前記第３流量にステップ状に変えられ、前記第２材料ガスは、前記第２流量から前記第４流量にステップ状に変えられてもよい。
前記第２材料ガスは、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなるグループの内の１又は複数の元素を含むことが望ましい。
本発明の他の観点では、半導体装置は、半導体基板と、ゲート絶縁膜として前記半導体基板上に形成された金属シリケート膜と、前記金属シリケート膜上に形成されたゲート電極とを具備する。前記金属シリケート膜の誘電率は、前記金属シリケート膜の厚さ方向に変化していて、中央部において最も大きい。
このとき、前記金属シリケート膜は、シリコンのバンドギャップより大きいバンドギャップを有し、前記金属シリケート膜は、下部層、中央部層、上部層を具備し、前記下部層と前記上部層の各々のバンドギャップは、前記中央部層のそれより大きく、前記中央部層の誘電率は、前記下部層と前記上部層の誘電率よりおおきいことが望ましい。
前記誘電率は連続的に変化していてもよいし、あるいはステップ状に変化していてもよい。
また、本発明の他の観点では、半導体装置は、基板に形成された絶縁膜と、前記絶縁膜上形成された下部電極と、前記下部電極上に形成された金属シリケート膜と、前記金属シリケート膜上に形成された上部電極とを具備する。前記金属シリケート膜の誘電率は、前記金属シリケート膜の厚さ方向に変化していて、中央部において最も大きい。
前記誘電率は、連続的に変化していてもよいし、ステップ状に変化していてもよい。
発明を実施するための最良の形態
以下に、添付図面を参照して、本発明の高誘電率絶縁膜を有する半導体装置について詳細に説明する。
図１は、本発明の高誘電率絶縁膜を有する半導体装置の構造を示す断面図である。シリコン基板１０１上に、絶縁膜１０２が形成され、絶縁膜１０２の上にはポリシリコン電極１０３が形成されている。ポリシリコン電極１０３は、ポリシリコンゲルマニウム電極と置換することができる。絶縁膜１０２は、金属シリケート膜を含んでいる。すなわち、絶縁膜１０２全体が金属シリケート膜であっても良いし、下部あるいは上部に他の絶縁膜を有しても良い。以下の説明では、絶縁膜１０２は金属シリケート膜のみからなる。
図２は、金属シリケート膜１０２の金属とシリコンの組成を示す図である。本発明の金属シリケート膜１０２においては、図２に示されるように、金属組成は膜中央部で極大値を持ち、膜の下部または上部で最小となっている。シリコン組成は金属組成と補完の関係にあり、膜中央部で極小値を持ち膜の下部と上部で最大となっている。この組成変調構造の一例として、膜中央部分でシリコン組成がゼロとなる金属酸化物層とシリコン組成変調を有した金属シリケート層との積層構造が含まれる。また、膜の上層部、および／または、下層部で金属組成がゼロとなる酸化膜と金属シリケート層との積層構造も含まれる。
本発明に係る金属シリケート膜がゲート絶縁膜として用いられる場合には、金属シリケートの誘電率が金属濃度の増大と共に高くなるので、図１に示される構造では膜中央部分の誘電率を高くできる点が挙げられる。また上下界面に向けてシリコン濃度が連続的若しくは階段状に増大し、シリコン基板ならびにポリシリコンゲートやポリシリコンゲルマニウムゲート電極との界面では、ゲート絶縁膜の組成はシリコン酸化膜に近い値となる。従ってこれらの界面電気特性はシリコン酸化膜／シリコン界面に準じたものとなり、従来の金属酸化膜／シリコンあるいは金属シリケート／シリコン界面に比べて界面電気特性に優れた接合を実現することができる。さらに、シリコン酸化膜は通常の高誘電率材料に比べて広いバンドギャップを有するので、図３に示されるように、シリコン組成が高い界面近傍ではバンドギャップが広がる。従ってこれらの界面でのバンド不連続量が大きくなり、シリコン基板およびゲート電極でキャリアが熱的に励起された場合でも、ゲート絶縁膜を流れる電流成分を抑制することができる。
加えて、本発明のシリケート絶縁膜によれば、ゲート絶縁膜の耐熱性の向上が挙げられる。上述のように金属組成が高いシリケートの結晶化温度は比較的低いが、図１に示される構造では金属組成の高い層が、結晶化温度の高い高シリコン組成層で挟まれた積層構造となっている。このため、高金属組成の膜中央部分の結晶化温度を高くすることが可能である。この結果、ゲート絶縁膜として電気的に同等容量のＭＯＳ形成においては、本発明で示された組成変調を有するゲート絶縁膜構造の方が、均一組成の場合に比べて優れた耐熱性を実現することが可能となる。
更に、本発明のシリケート絶縁膜では、ポリシリコン（ｐｏｌｙ−Ｓｉ）（あるいはポリシリコンゲルマニウム（ｐｏｌｙ−ＳｉＧｅ））電極とゲート絶縁膜界面の特性が改善される。一般にｐｏｌｙ−Ｓｉ（あるいはｐｏｌｙ−ＳｉＧｅ））電極は、ＬＰＣＶＤ法等により高誘電率膜上に形成されるが、ｐｏｌｙ−Ｓｉ（あるいはｐｏｌｙ−ＳｉＧｅ））電極／高誘電率膜の界面には、ボイドが形成される。図７Ａから７Ｃは、このようなボイドの観察例を示す。図７Ａと図７Ｂは、Ｈｆシリケート膜上にＬＰＣＶＤでｐｏｌｙ−Ｓｉ膜堆積したときの構造の透過型電子顕微鏡による断面観察例である。Ｈｆシリケート膜の表面の組成は、図７Ａと７Ｂにおいて、それぞれ、Ｈｆ_ｘＳｉ_１−ｘＯ_２（ｘ≒１．０）、Ｈｆ_ｘＳｉ_１−ｘＯ_２（ｘ≒０．３）である。資料の界面には、図中の矢印で示されるように、直径約３０ｎｍ、高さ約１０ｎｍのボイドが観察される。一方、図７Ｃは、ＳｉＯ_２上にｐｏｌｙ−Ｓｉ膜を堆積したときの構造の断面観察例である。ｐｏｌｙ−Ｓｉ／ＳｉＯ_２界面には上記のようなボイドは観察されない。このようなボイドは、電極／高誘電率絶縁膜界面の空乏化を引き起こす。結果として、ゲート絶縁膜の換算膜厚を増加させるため、ゲート絶縁膜として高誘電率膜を使用するメリットが無くなる。
このようなボイドの形成は、本発明の高誘電率膜のＳｉ濃度をｐｏｌｙ−Ｓｉ／高誘電率膜界面において高くしたときの構造により回避することができる。これは、上記ボイドは、下地高誘電率膜のＨｆ濃度と共に、その密度が低下するからである。図８は、シリケート膜の表面Ｈｆ濃度に対するボイドの密度を示すグラフである。横軸は、Ｈｆ濃度を％単位で示す。縦軸は、Ｈｆ濃度が１００％の場合のボイド面密度を１としてボイドの密度を示している。Ｈｆ濃度が低下するに伴いボイド密度は急速に減少する。図８のグラフから明らかなように、シリケート膜上の膜でのＨｆ組成が０．５以下であれば、ボイドが急激に減少し、界面におけるボイド等の欠陥によるデバイスの特性劣化を顕著に改善することができる。また、このようなデバイス特性への影響をできる限り抑制するためには、Ｈｆ組成が０．３以下であることが望ましいことも明らかである。
尚、以上では、電極がｐｏｌｙ−Ｓｉである場合について述べたが、この電極と同様にシランを含む原料ガスを用いて形成されるｐｏｌｙ−ＳｉＧｅ電極についても、ｐｏｌｙ−ＳｉＧｅ膜を高誘電率膜の上に堆積させる場合には、本発明のシリケート絶縁膜によって電極と高誘電率膜の界面における構造的欠陥が抑制される。
また、上記では、Ｈｆシリケート膜上にｐｏｌｙ−Ｓｉ膜を堆積する場合について述べたが、Ｚｒシリケート膜上にｐｏｌｙ−Ｓｉ膜がｐｏｌｙ−ＳｉＧｅ膜を堆積する場合にも、界面でのＺｒ濃度が高いと界面にボイドが発生し、界面でのＺｒ濃度を低くするとボイドの発生が抑制される。これは、シリケート膜表面金属濃度が高い場合には、界面にボイドが発生しやすくなることを示している。従って、同様な現象は、シリケートに含まれる金属がＺｒ，Ｈｆ，Ｔｉ、Ｔａ，Ａｌ、Ｎｂ、Ｓｃ，Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ，Ｔｂ，Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ，Ｌｕ等でも起きると考えられる。
このように本発明では、応用上の課題となっていた金属シリケート膜の組成設定における種々のトレードオフの関係を解消しつつ、界面電気特性の高品質化とゲート絶縁膜の高誘電率化、さらには熱安定性の改善を同時に実現し、デバイス作製上好ましい高誘電率ゲート絶縁膜を提供することが可能となる。
また、上記と同じ理由により、本発明に係る金属シリケート膜をポリシリコン膜を電極とするキャパシタの誘電体膜として用いる場合にも、界面特性を改善しつつ高い誘電率を実現でき、かつ耐熱性を向上させることができる。
従って、本発明に係る半導体装置は、金属酸化物あるいは金属シリケートを有する高誘電率膜をゲート絶縁膜ないし容量絶縁膜として用いるデバイスであって、高誘電率膜中のシリコン組成が膜厚方向で変調された構造である。高誘電率膜を有する構造中の各々の界面については、シリコン基板ないしポリシリコン（ポリシリコンゲルマニウム）下部電極との接合側でゲート絶縁膜中のシリコン組成が増大しており、かつ、ゲート電極ないしポリシリコン（ポリシリコンゲルマニウム）上部電極との接合側でゲート絶縁膜中のシリコン組成が増大している。
次に、本発明に係る半導体装置の製造方法としては、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法にて膜が形成されるとき、成膜初期ではシリコン原料ガス比が高く設定され、膜中央部分の成膜時には金属原料ガス比が高く設定される。その後、成膜の最終段階で再びシリコン原料ガス比が高く設定される。成膜後、膜質の改善のために熱処理を施すことが望ましい。５００〜９００℃で１０ｓｅｃ．〜１０ｍｉｎ．間、酸化性または不活性雰囲気で、熱処理が行われることが好ましい。このようなガス供給比を変える成膜方法は、連続的なＣＶＤ成膜に加えて、各層の堆積を原子あるいは分子層毎に行うＡｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ）法においてガス吸着層形成時のシリコンおよび金属原料ガス比を変化させる場合についても有効である。
尚、成膜後に、膜質改善のために熱処理を施すことが望ましい。好ましい熱処理条件は、５００〜９００℃、１０ｓｅｃ．〜１０ｍｉｎ．で、酸化性あるいは不活性雰囲気である。
本発明において用いられる好ましい金属シリケートは、高誘電率金属酸化物を構成する金属のシリケート、希土類元素のシリケート、ランタノイド系元素のシリケート、すなわち、ＺｒＳｉＯ、ＨｆＳｉＯ、ＴｉＳｉＯ、ＴａＳｉＯ、ＡｌＳｉＯ、ＮｂＳｉＯ、ＳｃＳｉＯ、ＹＳｉＯ、ＬａＳｉＯ、ＣｅＳｉＯ、ＰｒＳｉＯ、ＮｄＳｉＯ、ＳｍＳｉＯ、ＢｕＳｉＯ、ＧｄＳｉＯ、ＴｂＳｉＯ、ＤｙＳｉＯ、ＨｏＳｉＯ、ＥｒＳｉＯ、ＴｍＳｉＯ、ＹｂＳｉＯ、ＬｕＳｉＯ等である。
次に、より具体的に、本発明の第１実施例による半導体装置について図面を参照して説明する。
図４Ａから４Ｃは、本発明の第１実施例による半導体装置の製造方法を示す断面図である。まず、図４Ａに示されるように、ｐ型シリコン基板２０１の表面を洗浄した後、フッ酸処理を行って基板表面の酸化膜を取り除く。
次に、図４Ｂに示されるように、ｐ型シリコン基板２０１は反応炉内に導入され、原料ガスとしてＺｒＣｌ_４、ＳｉＣｌ_４を用い、酸化剤としてＨ_２Ｏを用い、ゲート絶縁膜となる４ｎｍの膜厚を有するジルコニウムシリケート膜２０２が形成される。その際に、成膜の初期と終期にはＳｉＣｌ_４の流量を多くし、ＺｒＣｌ_４の流量を０にする。また、成膜中期にはＳｉＣｌ_４の流量を最小にし、ＺｒＣｌ_４の流量を最大にする。成膜の初期と中期の間、中期と終期の間では、ＳｉＣｌ_４の流量とＺｒＣｌ_４の流量の両方又は一方を徐々に変化させ、膜下層部および上層部ではＳｉＯ_２、膜中央部でＺｒ_０．９Ｓｉ_０．１Ｏ_２の組成で、その間で組成が連続的に変化するシリケート膜を得る。成膜後、膜質改善のために酸素雰囲気中で、５５０℃の温度で、１分間の熱処理を行う。続いて、ジルコニウムシリケート膜２０２上に減圧ＣＶＤ法により６００ｎｍの膜厚を有するポリシリコン膜２０３ａを成膜する。
次に、図４Ｃに示されるように、ポリシリコン膜２０３ａとジルコニウムシリケート膜２０２はパターニングされ、ゲート電極２０３を形成する。ゲート電極２０３をマスクとしてヒ素がイオン注入され、ソース・ドレイン領域となるｎ型拡散領域２０４を形成する。
こうして製造されたＭＯＳＦＥＴデバイスについてゲート絶縁膜容量ならびに電流−電圧特性を評価した。その結果、シリコン酸化膜換算膜厚は１．５ｎｍであり、またゲート絶縁膜を流れるリーク電流成分は同一換算膜厚のシリコン酸化膜に対して約３桁低減してることが分かった。
図５Ａから５Ｃは、本発明の第２実施例による半導体装置を製造する方法示す断面図である。図６は、第２実施例で用いられる成膜装置（ＭＯＣＶＤ装置）の断面図である。第２実施例の半導体装置では、図６に示される成膜装置を用いて階段状に組成が変化するタンタルシリケート膜が形成される。
図６に示されるように、成膜室１内の基板台２上には基板３が載置される。バブラー４内には有機金属であるＴａ［Ｎ（Ｃ_２Ｈ_５）_２］_４ ５が、またバブラー６内にはＳｉ［Ｎ（Ｃ_２Ｈ_５）_２］_４ ７が収容されている。バブラー４内にはマスフローコントローラ８ａを介してＨ_２が供給され、バブラー６内にはマスフローコントローラ８ｃを介してＨ_２が供給されている。成膜室内にはマスフローコントローラ８ｂを介してＯ_２が供給されている。成膜室１内のガスは排気ポンプ９により排気される。
図５Ａから５Ｃに示されるフローに従って、説明する。まず、図５Ａに示されるように、表面領域内にｎ型拡散領域３０２を有するｐ型シリコン基板上に層間絶縁膜３０３が形成される。層間絶縁膜３０３にｎ型拡散領域３０２に到達するコンタクトホールが開口される。次に、コンタクトホール内にタングステンが埋め込まれ、導電性プラグ３０４が形成される。ポリシリコンの堆積とそのパターニングにより、導電性プラグ３０４に接する下部電極３０５が形成される。
次に、基板は、図６に示される成膜室内に載置される。その後、基板温度が４００℃にされ、マスフローコントローラ８ｂを介してＮＯガスが５０ｓｃｃｍの流量で供給される。同時に、マスフローコントローラ８ａを介してＨ_２が１ｓｃｃｍの流量で、マスフローコントローラ８ｃを介してＨ_２が１０ｓｃｃｍの流量で供給され、１ｎｍの膜厚を有するシリコン高濃度層３０６ａが形成される。
続いて、マスフローコントローラ８ｂを介してのＮＯの供給流量は５０ｓｃｃｍに保持されたまま、マスフローコントローラ８ａを介してのＨ_２の流量は１０ｓｃｃｍに設定され、マスフローコントローラ８ｃを介してのＨ_２の流量は１ｓｃｃｍに設定される。こうして、２ｎｍの膜厚を有するシリコン低濃度層３０６ｂが形成される。その後、シリコン高濃度層３０６ａが形成されたときと同じ条件で１ｎｍの膜厚を有するシリコン高濃度層３０６ｃが形成される。こうして、タンタルシリケート膜３０６の成膜が完了する。
その後、図５Ｃに示されるように、膜質の改善のために窒素雰囲気中で５５０℃の温度で、５分間熱処理が行われる。続いて、タンタルシリケート膜３０６上に減圧ＣＶＤ法により膜厚６００ｎｍのポリシリコン膜が成膜され、パターニングされ、キャパシタの上部電極３０７が形成される。
このようにして形成された容量絶縁膜では、シリコン酸化膜換算膜厚は２．０ｎｍであり、容量絶縁膜を流れるリークカレントはシリコン酸化膜に対して約２桁低減する。
以上、本発明について説明したが、本発明はこれらに限定されるものではない。当業者には、本発明の要旨を逸脱しない範囲内において適宜の変更が可能であろう。例えば、金属シリケート膜上に形成される導電層は、必ずしもポリシリコン膜である必要はなく、ポリサイド膜やシリサイド膜などであってもよい。また、シリコン（金属）組成が階段状に変化している場合、膜の上層側および下層側のそれぞれに複数の組成変化点があってもよい。さらに、成膜方法もＣＶＤ以外の成膜方法、例えばスパッタ法等を用いることも出来る。スパッタ法を用いる場合、マルチターゲット（例えば、ＺｒターゲットとＳｉＯ_２ターゲット）を用いたスパッタ法が有利に採用される。
以上説明したように、本発明の金属シリケート膜は、膜中央部で金属組成が高く、膜の下層部と上層部でシリコン組成が高められている。従って、本発明によれば、シリコン酸化膜に対して高い誘電率を有し、かつ金属酸化物からなる高誘電率薄膜に比べて優れた界面電気特性と熱安定性を有するシリケート絶縁膜を有する半導体装置の作製が可能となる。また、高性能かつ低消費電力のＭＯＳＦＥＴや高性能容量素子を実現することができる。
【図面の簡単な説明】
図１は、本発明の半導体装置における構造を示す断面図である。
図２は、図１に示される構造における絶縁膜の組成プロファイルを示す図である。
図３は、膜厚方向に組成が変調されたシリケート絶縁層から成るＭＯＳ構造のエネルギーバンドを示す図である。
図４Ａから４Ｃは、本発明の第１実施例による半導体装置を製造する方法を示す断面図である。
図５Ａから５Ｃは、本発明の第２実施例による半導体装置を製造する方法を示す断面図である。
図６は、本発明の第２実施例による半導体装置の製造に用いられる成膜装置の構造を示す断面図である。
図７Ａから図７Ｃは、ｐｏｌｙ−Ｓｉ／Ｈｆシリケート界面におけるボイドの観察例を示す写真である。
図８は、ｐｏｌｙ−Ｓｉ／Ｈｆ_ｘＳｉ_１−ｘＯ_２界面におけるボイド密度のシリケート表面Ｈｆ濃度依存性を示すグラフである。

Claims (28)

1. 金属シリケート膜を絶縁膜として有し、前記金属シリケートは、下層部、中央部及び上層部を有し、
   前記金属シリケート膜中のシリコン濃度が、前記上層部において、前記中央部より高い半導体装置。
2. 金属シリケート膜を絶縁膜として有し、前記金属シリケートは、下層部、中央部及び上層部を有し、
   前記金属シリケート膜中のシリコン濃度が、前記下層部と前記上層部において、前記中央部より高い半導体装置。
3. 基板と、前記基板の直接上あるいは間接的に上に形成された絶縁膜を具備し、
   前記絶縁膜は、金属シリケート膜を含み、前記金属シリケートは、下部、中央部及び上部を有し、
   前記金属シリケート膜中のシリコン濃度は、前記中央部で、前記上部および前記下部より高い半導体装置。
4. 請求項３に記載の半導体装置であって、
   前記基板は、シリコン基板であり、
   前記金属シリケート膜は、前記基板に直接接している半導体装置。
5. 請求項３に記載の半導体装置であって、
   前記金属シリケート膜は、ポリシリコン膜、ポリサイド膜およびシリサイド膜のうちの少なくとも１つを介して前記基板に接している半導体装置。
6. 請求項４又は５に記載の半導体装置であって、
   前記基板上に形成された拡散層を更に具備し、前記絶縁膜は、ゲート酸化膜として機能する半導体装置。
7. 請求項３に記載の半導体装置であって、
   前記絶縁膜は、層間絶縁膜を介して前記基板上に形成され、
   前記絶縁膜が、キャパシタのための容量性絶縁膜である半導体装置。
8. 請求項３乃至７のいずれかに記載の半導体装置であって、
   前記絶縁膜の上表面に接して形成された導電膜を更に具備する半導体装置。
9. 請求項８に記載の半導体装置であって、
   前記金属シリケート膜は、前記導電膜に接している半導体装置。
10. 請求項８または９に記載の半導体装置であって、
    前記導電膜の前記金属シリケート膜に接する部分は、ポリシリコンゲルマニウム、ポリシリコン、ポリサイドおよびシリサイドのうちの１つによって形成されている半導体装置。
11. 請求項３乃至１０のいずれかに記載の半導体装置であって、
    前記金属シリケート膜中のシリコン濃度が連続的に変化している半導体装置。
12. 請求項３乃至１０のいずれかに記載の半導体装置であって、
    前記金属シリケート膜中のシリコン濃度が階段状に変化している半導体装置。
13. 請求項３乃至１２のいずれかに記載の半導体装置であって、
    前記金属シリケート膜は、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなるグループの内の１又は複数の元素を含んでいる半導体装置。
14. シリコンを含む第１材料ガスを第１流量で供給し、少なくとも１つの金属元素を含む第２材料ガスを第２流量で供給して半導体基板上に金属シリケート膜の形成を開始するステップ（ａ）と、
    前記第１材料ガスの流量を前記第１流量から第３流量に変え、前記第２材料ガスの流量を前記第２流量から第４流量に変えて、前記半導体基板上に前記金属シリケート膜の形成を継続するステップ（ｂ）とを具備し、
    前記第１流量と前記第２流量の比は、前記第３流量と前記第４流量比より大きい
    半導体装置の製造方法。
15. 請求項１４に記載の半導体装置の製造方法において、
    前記第１材料ガスの流量を前記第３流量から第５流量に変え、前記第２材料ガスの流量を前記第４流量から第６流量に変えて前記半導体基板上に前記金属シリケート膜の形成を完了するステップ（ｃ）を更に具備し、
    前記第３流量と前記第４流量の比は、前記第５流量と前記第６流量比より小さい
    半導体装置の製造方法。
16. 請求項１４又は１５に記載の半導体装置の製造方法において、
    前記ステップ（ｃ）の後、前記金属シリケート膜の熱処理を行うステップ
    を更に具備する半導体装置の製造方法。
17. 請求項１４乃至１６のいずれかに記載の半導体装置の製造方法において、
    前記第１材料ガスは、前記第１流量から前記第３流量に連続的に変えられ、前記第２材料ガスは、前記第２流量から前記第４流量に連続的に変えられる
    半導体装置の製造方法。
18. 請求項１４乃至１６のいずれかに記載の半導体装置の製造方法において、
    前記第１材料ガスは、前記第１流量から前記第３流量にステップ状に変えられ、前記第２材料ガスは、前記第２流量から前記第４流量にステップ状に変えられる
    半導体装置の製造方法。
19. 請求項１８に記載の半導体装置の製造方法において、
    前記第１材料ガスは、前記第３流量から前記第５流量に連続的に変えられ、前記第２材料ガスは、前記第４流量から前記第６流量に連続的に変えられる
    半導体装置の製造方法。
20. 請求項１５に記載の半導体装置の製造方法において、
    前記第１材料ガスは、前記第３流量から前記第５流量にステップ状に変えられ、前記第２材料ガスは、前記第４流量から前記第６流量にステップ状に変えられる
    半導体装置の製造方法。
21. 請求項１４乃至１９のいずれかに記載の半導体装置の製造方法において、
    前記第２材料ガスは、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなるグループの内の１又は複数の元素を含む
    半導体装置の製造方法。
22. 半導体基板と、
    ゲート絶縁膜として前記半導体基板上に形成された金属シリケート膜と、
    前記金属シリケート膜上に形成されたゲート電極と
    を具備し、
    前記金属シリケート膜の誘電率は、前記金属シリケート膜の厚さ方向に変化していて、中央部において最も大きい
    半導体装置。
23. 請求項２２に記載の半導体装置において、
    前記金属シリケート膜は、シリコンのバンドギャップより大きいバンドギャップを有し、
    前記金属シリケート膜は、下部層、中央部層、上部層を具備し、
    前記下部層と前記上部層の各々のバンドギャップは、前記中央部層のそれより大きく、前記中央部層の誘電率は、前記下部層と前記上部層の誘電率よりおおきい
    半導体装置。
24. 請求項２２又は２３に記載の半導体装置において、
    前記誘電率は連続的に変化している
    半導体装置。
25. 請求項２２又は２３に記載の半導体装置において、
    前記誘電率はステップ状に変化している
    半導体装置。
26. 半導体基板に形成された絶縁膜と、
    前記絶縁膜上形成された下部電極と、
    前記下部電極上に形成された金属シリケート膜と、
    前記金属シリケート膜上に形成された上部電極と
    を具備し、
    前記金属シリケート膜の誘電率は、前記金属シリケート膜の厚さ方向に変化していて、中央部において最も大きい
    半導体装置。
27. 請求項２６に記載の半導体装置において、
    前記誘電率は連続的に変化している
    半導体装置。
28. 請求項２６に記載の半導体装置において、
    前記誘電率はステップ状に変化している
    半導体装置。

Images